KR20060064889A - 마그네틱 램 및 그 형성방법 - Google Patents

Abstract

본 발명은 마그네틱 램 ( magnetic RAM, 이하에서 MRAM 이라 함 ) 및 그 형성방법에 관한 것으로, 소자의 공정 공정을 단축하고 그에 따른 생산단가를 절감하여 소자의 특성 열화를 최소화할 수 있도록 하기 위하여, MRAM 의 워드라인, 씨드층 및 PSV 의 저장층으로 사용되는 하부 DMS ( Diluted magnetic semiconductor ) 과, 상기 하부 DMS 층 상에 구비되는 스페이서층과, 상기 스페이서층 상에 센서층 및 씨드층으로 사용되는 상부 DMS 층으로 구비되는 구조로 마그네틱 램을 형성함으로써 마그네틱 램의 생산성을 향상시키고 그에 따른 소자의 특성 및 신뢰성을 향상시킬 수 있도록 하는 기술이다.

Description

마그네틱 램 및 그 형성방법{Magnetic random access memory and Method for manufacturing the same}

도 1 은 종래기술에 따른 MRAM 의 PSV 구성을 도시한 단면도.

도 2 는 거대자기저항 ( giant magneto resistive, GMR )을 이용한 MRAM 소자의 회로구성도.

도 3 은 워드라인과 바이어스/센스 라인에 전류를 인가할 경우 PSV 소자에 가해지는 자기장과 그 방향을 도시한 개념도.

도 4 는 본 발명의 실시예에 따라 MRAM 소자의 PSV 구성을 도시한 단면도.

본 발명은 마그네틱 램 ( magnetic RAM, 이하에서 MRAM 이라 함 ) 및 그 형성방법에 관한 것으로, 특히 자성을 갖는 반도체 물질을 이용하여 제조 공정이 단축된 PSV ( pseudo spin value ) 소자를 형성할 수 있도록 하는 기술에 관한 것이다.

현재 널리 상용화되어 사용되고 있는 DRAM ( dynamic random access memory ) 는 휘발성이라 전원이 오프되면 저장되어 있는 정보가 사라지게 되는 단점이 있 다.

이에 반해 MRAM 은 자성체의 자성을 이용하여 정보를 저장하는 방식의 비휘발성 메모리로서, DRAM 보다 속도가 빨라 차세대에 DRAM을 대체할 후보로 각광을 받고 있다.

상기 MRAM 은 강자성 박막을 다층으로 형성하여 각 박막의 자화방향에 따른 전류 변화를 감지함으로써 정보를 읽고 쓸 수 있는 기억소자로서, 자성 박막 고유의 특성에 의해 고속, 저전력 및 고집적화를 가능하게 할뿐만 아니라, 플레쉬 메모리와 같이 비휘발성 메모리 동작이 가능한 소자이다.

상기 MRAM 은 스핀이 전자의 전달 현상에 지대한 영향을 미치기 때문에 생기는 거대자기저항 ( giant magnetoresistive, GMR ) 현상이나 스핀 편극 자기투과 현상을 이용해 메모리 소자를 구현하는 방법이 있다.

상기 거대자기저항 ( GMR ) 현상을 이용한 MRAM 은, 비자성층을 사이에 둔 두 자성층의 스핀 방향이 같은 경우보다 다른 경우의 저항이 크게 다른 현상을 이용해 GMR 자기 메모리 소자를 구현하는 것이다.

상기 스핀 편극 자기투과 현상을 이용한 MRAM 은, 절연층을 사이에 둔 두 자성층에서 스핀 방향이 같은 경우가 다른 경우보다 전류 투과가 훨씬 잘 일어난다는 현상을 이용하여 자기투과 접합 메모리 소자를 구현하는 것이다.

도 1 은 종래기술에 따른 MRAM을 도시한 단면도로서, 정보의 라이트 ( write ) 및 리드 ( read ) 역할을 하는 PSV 소자를 워드라인 상에 형성한 것을 단순화시켜 도시한 것이다.

도 1을 참조하면, PSV 소자(100)는 일반적으로 7층으로 구성된다.

상기 PSV 소자(100)는 크게 센스층 ( sense layer ) 과 저장층 ( storage layer ) 의 2종류로 구성된다.

상기 PSV 소자(100)는 중간에 Cu로 형성된 스페이서층 ( spacer layer )(19)을 사이에 두고 상기 스페이서층(19)으로부터 CoFe 층(17,21), NiFe 층(15,23) 및 Ta 으로 형성된 씨드층(13,25)이 대칭적으로 구성된다.

여기서, 상기 스페이서층(19)을 기준으로 하측에 형성된 씨드층(13), NiFe(15) 및 CoFe 층(17)을 저장층(50)이라 하고 그 하측에 워드라인(11)이 형성된 것이다. 그리고, 상기 스페이서층(19)을 기준으로 상측에 CoFe 층(21), NiFe 층(23) 및 씨드층(25)을 센스층(60)이라 한다.

상기 씨드층(13,25)은 성장시키는 강자성 물질에 대하여 자화의 이지 어시스 ( easy axis ) 설정을 용이하게 실시할 수 있도록 한다.

상기 NiFe 층(15,23)은 서로 접해있는 씨드층(13,25)에 의하여 자기 방향이 오리엔트 ( orient ) 된다.

상기 CoFe 층(17,21)은 고투과자기층 ( high permeable magnetic layer ) 으로서, 정도의 라이트 및 리드 공정시 사용할 GMR 효과를 증대시키고 상기 NiFe 층(15,23)의 자성을 보완해 주는 역할을 한다.

도 2 는 GMR을 이용한 MRAM 의 구성을 도시한 레이아웃도로서, PSV 소자의 어레이가 도시된 것이다.

도 2를 참조하면, 워드라인(11)은 컬럼 ( column ) 방향으로 PSV 소자(100) 의 저부에 위치하고, 바이어스 라인(80)은 로우(row) 방향으로 PSV 소자 윗쪽에 배치되며, 센스라인(70)은 상기 PSV 소자(100)의 양단에 연결되어 구비된다. 이때, 상기 센스라인(70) 간의 저항을 측정하여 PSV 소자(100) 하부의 저장층(50)에 저장되는 자성방향을 측정함으로써 정보를 리딩 ( reading ) 하는데 사용된다.

상기 도 2 의 MRAM를 이용한 라이트 ( write ) 공정은 다음과 같다.

먼저, 선택된 워드라인(11)에 인가된 전압에 의하여 워드라인(11) 방향으로 흐르는 전류에 의하여 발생한 자기장이 PSV 소자(100)에 가해지게 된다.

상기 PSV 소자(100)의 두께가 서로 다르기 때문에 자화되는데 필요한 외부 자기장이 서로 다르게 된다. 예를 들어, 두꺼운 저장층(50)은 높은 자기장에서, 상대적으로 얇은 센스층(60)은 낮은 자기장에서 자화된다.

이때, 동시에 선택된 바이어스 라인(80)과 센스라인(70)에 흐르는 전류에 의해 마찬가지로 발생되는 자기장에 의하여 워드라인(11)과 바이어스 라인((80)이 교차하는 지역에 위치하는 특성 PSV 소자(100) 구조 중에서 저장층(50)의 자기 스위칭 필드 ( magnetic switching field ) 가 다른 PSV 소자보다 작아지게 되어 특정 PSV 소자(100)의 저장층(50)에만 자화현상이 일어날 수 있게 됨으로써 정보가 라이트 된다.

상기 도 2 의 MRAM를 이용한 리드 ( read ) 공정은 다음과 같다.

먼저, 워드라인(11)에 전류를 인가하여 생긴 약한 자기장으로 PSV 소자(100)의 센스층(60)을 자화시킨다. 이때, 상기 저장층(50)의 자성은 변하지 않는다.

이때, 선택된 PSV 소자(100) 양단의 센스라인(70) 사이의 저항(스페이서층 (19)의 양단간의 저항을 측정한 값)은 PSV 소자(100)의 센스층(60)과 저장층(50)의 자화방향이 평행 ( parallel ) 할 경우 GMR 효과가 최소로 되고, PSV 소자(100)의 센스층(60)과 저장층(50)의 자화방향이 평행 ( parallel ) 하지 않을 경우 GMR 효과가 최대로 되어 저장층(50)의 자화를 유지하면서 저장층(50)의 자화방향을 읽어 낼 수가 있도록 됨으로써 비휘발성 메모리 소자의 역할을 할 수 있도록 한다.

도 3 은 상기 도 2 의 MRAM 에 도시된 워드라인(11), 바이어스 라인(80) 및 센스라인(70)에 전류를 인가하는 경우 PSV 소자(100) 상에 가해지는 자기장 및 그 방향을 도시한 개략도이다.

상기한 바와 같이 종래기술에 따른 MRAM 의 PSV 소자는, 워드라인을 포함한 8 개 층의 적층구조로 형성되어, 공정이 복잡하고 이를 적층 및 패터닝 공정이 많은 단점이 노출될 수 있으며 그에 따른 소자의 특성 열화가 유발될 수 있는 문제점이 있다.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, MRAM 의 PSV 소자의 적층구조를 단순화시켜 소자의 특성 열화를 최소화시키고 그에 따른 소자의 특성 및 신뢰성을 향상시킬 수 있는 마그네틱 램 및 그 형성방법을 제공하는데 그 목적이 있다.

상기 목적 달성을 위해 본 발명에 따른 마그네틱 램은,

MRAM 의 PSV 소자에 있어서,

MRAM 의 워드라인, 씨드층 및 PSV 의 저장층으로 사용되는 하부 DMS ( Diluted magnetic semiconductor ) 과,

상기 하부 DMS 층 상에 구비되는 스페이서층과,

상기 스페이서층 상에 센서층 및 씨드층으로 사용되는 상부 DMS 층으로 구비되는 것과,

상기 하부 DMS 층은 상기 상부 DMS 층보다 낮은 농도의 불순물이 도핑된 층인 것을 특징으로 한다.

또한, 상기 목적을 달성하기 위해 본 발명에 따른 마그네틱 램의 형성방법은,

MRAM 의 PSV 소자의 형성방법에 있어서,

상자성의 진성 반도체 결정화 공정시 전이원소를 첨가하여 하부 DMS 층을 형성하는 공정과,

상기 하부 DMS 층 상에 전이원소가 아닌 일반적인 불순물이 도핑된 스페이서층을 형성하는 공정과,

상기 스페이서층 상에 상부 DMS 층을 형성하되, 상기 하부 DMS 층 보가 낮은 농도의 전이원소를 도핑하여 형성하는 공정을 포함하는 것과,

상기 하부 DMS 층, 스페이서층 및 상부 DMS 층은 인시튜 공정으로 형성하거나 한 단계의 성장 공정으로 실시하되,

상기 하부 DMS 층, 스페이서층 및 상부 DMS 층의 형성공정은 전이원소의 첨가유무 및 도핑 농도 조절로 구분하여 실시하는 것을 특징으로 한다.

한편, 본 발명의 원리는 다음과 같다.

현재 반도체소자에 사용하고 있는 반도체는 모두 상자성 물질을 사용하고 있으나, 최근에 반도체에 전이원소를 첨가하여 기존의 상자성 반도체를 강자성 반도체로 만들 수 있음이 보고되고 있다.

일례로, 화합물 반도체로 Si 다음으로 많이 사용되는 GaAs 는 Mn 원소를 첨가하여 GaMnAs로 결정화시키면 강자성을 띠게 된다.

이 경우 전이원소인 Mn 은 7가 원소로서 최외각 쉘 ( shell ) 이 3/5족인 GaAs와 결합하면 3가인 Ga와 치환하여 As와 결합하게 된다. 이때 최외각 전자 중 4S2만 결합에 참여하게 되어 피형 도핑을 하게 됨으로써 잉여 홀이 발생되고, 결합에 참여하지 못한 D 오비탈 ( orbital ) 의 5개 전자는 헌드의 규칙 ( Hund's rule ) 에 의해 모두 같은 방향으로 스핀 방향을 갖게 되어 전체 스핀 마그네틱 모멘트 ( total spin magnetic moment ) 가 5 × 0.5 = 2.5 가 된다.

상기 전체 스핀 마그네틱 모멘트 값은 갖는 Mn 원자 는 Mn 끼리 서로 근접할 경우 스핀과 스핀의 상호작용 ( spin-spin interaction ) 에 의하여 Mn 끼리 스핀 방향이 서로 반대가 되는 반강자성 ( anti-ferromagnetic ) 특성을 갖게 되어 Mn 분자상으로는 강자성을 띠지 않는다.

그러나, GaAs에 첨가하여 결정화시킬 경우 Mn 비율을 수 퍼센트 정도로 작게 하여 GaMnAs 내의 Mn 간에 스핀의 상호작용이 매우 적어지기 때문에 전체적으로 강자성을 띠게 된다. 그 이유는 Mn 첨가에 의한 도핑 효과로 생긴 잉여 홀(hole)들과 Mn 원자의 스핀 마그네틱 모멘트 간의 상호작용에 의한 것이다.

상기한 방법으로 기존 상자성 진성 반도체에 전이 원소를 수 퍼센트 정도 첨가하여 결정 성장시킴으로써 형성하는 반도체를 DMS ( Diluted magnetic semiconductor ) 라고 한다. ( 참고 : Phy.Rev.Lett, vol 84, 5628 )

본 발명은 상기 PSV 소자의 저장층과 센스층을 DMS 로 형성하되, 저장층 역할의 DMS 층에 도핑되는 전이원소의 불순물 농도를 센서층 역할의 DMS 층에 도핑되는 전이 원소의 불순물 농도보다 적게 형성함으로써 종래의 PSV 소자와 같은 역할을 할 수 있도록 한다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.

도 4 는 본 발명에 따른 마그네틱 램의 PSV 소자를 도시한 단면도이다.

도 4를 참조하면, 상기 PSV 소자는 3개의 층으로 형성된다.

먼저, 특성상 강자성을 띠며 도핑되어 전류를 흐르는 반도체이기 때문에 PSV 소자의 저장층과 워드라인의 역할을 하는 하부 DMS 층(41)을 형성한다.

그 다음, 상기 하부 DMS 층(41) 상에 스페이서층(43)을 형성한다. 이때, 상기 스페이서층(43)은 고농도의 불순물이 도핑된 반도체층으로서, 데이터 리딩 ( data reading ) 시 센스라인 양단간의 저항 측정에 사용된다.

일반적인 도펀트, 예를 들면 DMS 층을 GaAs 로 형성하는 경우 Si나 Be 를 도핑하되, DMS 층의 불순물 농도보다 높은 농도로 도핑하여 데이터 리딩시 전류 이동도를 최대로 하는 역할을 한다. 이때, 상기 스페이서층(43)은 상기 DMS 가 아니기 때문에 자성을 띠지 않는다.

그 다음, 상기 스페이서층(43) 상에 상부 DMS 층(45)을 형성한다.

상기 상부 DMS 층(45)은 PSV 소자의 센스층으로서, DMS 층의 결정 성장시 전이 원소의 농도를 서로 다르게 조절하여 성장시킴으로써 자화되는 정도를 서로 다르게 할 수 있다. 즉, 저장층인 하부 DMS 층(41)에 도핑된 전이원소의 농도를 센스층인 상부 DMS 층(45)에 도핑된 전이원소의 농도보다 적게 하면 기존의 비 반도체를 이용하는 방법과 동일한 효과를 제공할 수 있다.

종래기술에서는 비 반도체를 이용하여 저장층(도 1의 50)과 센스층(도 1 의 60)의 두께를 다르게 하여 워드라인에 전류를 인가하여 선택적으로 자화시킨다.

이상에서 설명한 바와 같이 본 발명에 따른 마그네틱 램 및 그 형성방법은, 일반적인 상자성의 반도체에 전이원소를 도핑하여 결정화하는 공정으로 PSV 소자를 형성하되, 워드라인, 저장층, 스페이서 및 센서층의 구분을 전이원소의 첨가 유무 및 도핑 농도 조절로 구현할 수 있어 인시튜(in-situ) 및 한 단계 공정으로 형성할 수 있고 그에 따른 생산 시간 및 비용을 절감할 수 있어 반도체소자의 특성 및 생산성을 향상시킬 수 있으며, PSV 소자의 크기를 감소시킬 수 있어 소자의 고집적화를 가능하게 하는 효과를 제공한다.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (5)

1. MRAM 의 PSV 소자에 있어서,

   MRAM 의 워드라인, 씨드층 및 PSV 의 저장층으로 사용되는 하부 DMS ( Diluted magnetic semiconductor ) 과,

   상기 하부 DMS 층 상에 구비되는 스페이서층과,

   상기 스페이서층 상에 센서층 및 씨드층으로 사용되는 상부 DMS 층으로 구비되는 것을 특징으로 하는 마그네틱 램.
2. 제 1 항에 있어서,

   상기 하부 DMS 층은 상기 상부 DMS 층보다 낮은 농도의 불순물이 도핑된 층인 것을 특징으로 하는 마그네틱 램.
3. MRAM 의 PSV 소자의 형성방법에 있어서,

   상자성의 진성 반도체 결정화 공정시 전이원소를 첨가하여 하부 DMS 층을 형성하는 공정과,

   상기 하부 DMS 층 상에 전이원소가 아닌 일반적인 불순물이 도핑된 스페이서층을 형성하는 공정과,

   상기 스페이서층 상에 상부 DMS 층을 형성하되, 상기 하부 DMS 층 보가 낮은 농도의 전이원소를 도핑하여 형성하는 공정을 포함하는 것을 특징으로 하는 마그네 틱 램의 형성방법.
4. 제 3 항에 있어서,

   상기 하부 DMS 층, 스페이서층 및 상부 DMS 층은 인시튜 공정으로 형성하거나 한단계의 성장 공정으로 실시하는 것을 특징으로 하는 마그네틱 램의 형성방법.
5. 제 4 항에 있어서,

   상기 하부 DMS 층, 스페이서층 및 상부 DMS 층의 형성공정은 전이원소의 첨가유무 및 도핑 농도 조절로 구분하여 실시하는 것을 특징으로 하는 마그네틱 램의 형성방법.

Images