KR20060064012A - 기판 적재용 지지대, 시스템 및 방법 - Google Patents

기판 적재용 지지대, 시스템 및 방법 Download PDF

Info

Publication number
KR20060064012A
KR20060064012A KR1020067008143A KR20067008143A KR20060064012A KR 20060064012 A KR20060064012 A KR 20060064012A KR 1020067008143 A KR1020067008143 A KR 1020067008143A KR 20067008143 A KR20067008143 A KR 20067008143A KR 20060064012 A KR20060064012 A KR 20060064012A
Authority
KR
South Korea
Prior art keywords
support
solder ball
semiconductor
contacts
ball element
Prior art date
Application number
KR1020067008143A
Other languages
English (en)
Other versions
KR100791662B1 (ko
Inventor
미카엘 바우어
토마스 벰메를
에드워드 푸르구트
시몬 제레빅
헤르만 빌스메이에르
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20060064012A publication Critical patent/KR20060064012A/ko
Application granted granted Critical
Publication of KR100791662B1 publication Critical patent/KR100791662B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00—Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/06—Solder feeding devices; Solder melting pans
    • B23K3/0607—Solder feeding devices
    • B23K3/0623—Solder feeding devices for shaped solder piece feeding, e.g. preforms, bumps, balls, pellets, droplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0108—Transparent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명의 납땜 볼 요소(1)를 갖는 지지대(4)에 관한 것으로, 볼 콘택트를 갖는 기판(2)에 조립한다. 또한, 볼 콘택트를 갖는 기판(2)의 조립을 위한 장치 및 볼 콘택트를 갖는 기판(2)의 조립 방법에 관한 것이다. 지지대(4)는 그 한 측에 도포되는 접착층(5)을 포함하여, 이 접착층(4)은 그 접착력 또는 조사(irradiation)를 대부분 잃는다. 또한, 지지대(4)는 반도체 칩 또는 반도체 부품을 위한 주어진 간격(w)을 두고 접착층(5)상에 행(6)과 열(7)로 빽빽이 밀집되는 납땜 볼 요소(1)를 포함한다.

Description

기판 적재용 지지대, 시스템 및 방법{SUPPORT WITH SOLDER GLOBULE ELEMENTS AND A METHOD FOR ASSEMBLY OF SUBSTRATES WITH GLOBULE CONTACTS}
본 발명은 볼 콘택트를 갖는 기판을 적재하는 납땜 볼 요소를 갖는 지지대에 관한 것이다. 이와 관련하여, 압착 기판은, 많은 반도체 칩 위치응 갖는 반도체 웨이퍼, 개별 반도체 칩, 반도체 스택 부품의 중간 배선 보드, 개별 반도체 부품의 배선 보드 및/또는 복수의 반도체 부품 위치를 가질 수 있는 패널의 인쇄 회로 기판과 같은 사전 결정되는 배열 패턴으로 납땜 볼 요소가 사용될 반도체 제조의 부품을 의미하는 것으로 이해된다.
볼 콘택트(ball contacts)라는 용어는, 수 마이크로미터의 외측 치수를 갖는 초소형 플립-칩 콘택트(flip-chip contacts)와 같은 콘택트 내지는 밀리미터 범위의 외측 치수를 갖는 반도체 부품 스택의 중간 콘택트와 같은 콘택트를 의미하는 것으로 이해된다. 플립-칩 콘택트는 반도체 웨이퍼 또는 반도체 칩의, 예를 들어, 42×42㎛2(제곱 마이크로미터)의 콘택트 영역상에 위치되지만, 중간 콘택트는 반도 체 스택 부품의 반도체 패키지 내의 하부측과 상부측 사이의 거리를 지나며, 수 밀리미터의 외측 치수에 이를 수 있다. 이들 2개의 초외각 치수는 BGA(ball grid array) 패키지를 갖는 반도체 부품용 외부 콘택트의 외측 치수에 존재하는데, 이는 오늘날 광범위하게 사용된다.
그럼에도 불구하고, 이 종류의 볼 콘택트를 갖는 기판의 적재는 어려우며, 특정 장착부(specific mounting)에 포함되는 난해도와, 불합격품(rejects)의 수가 치수가 작아짐에 따라 증가하는데, 특히 사용되는 볼 콘택트의 수도 증가하기 때문이다. 전술한 적재 방법은 난해하며 비용이 많이 드는 작업이다. 이 종류의 방법은, 볼 콘택트용 납땜 볼 요소가 암몰드(a female mold)의 함몰부(depressions)로 진동되고, 사전 정의되는 배열 패턴의 모든 함몰부가 납땜 볼 요소로 채워지는 즉시, 암몰드의 함몰부의 납땜 볼 요소는 기판상의 콘택트 영역의 대응 패턴에 접속될 수 있는데, 예를 들어 동시에 함께 납땜될 수 있다. 이 기술은 특히, 사용될 납땜 볼 요소의 수가 수천 개에 이르기 때문에 전체 반도체 웨이퍼에 납땜 볼 요소가 제공되는 경우에 문제가 될 수 있다.
본 발명의 목적은, 주지의 방법의 어려움을 극복하고, 납땜 볼 요소를 갖는 지지대의 적재 신뢰성을 높이며, 자유롭게 선택 가능한 배열 패턴을 가능하게 하는 납땜 볼 요소를 갖는 지지대를 제공하는 납땜 볼 요소를 갖는 기판 적재 방법을 제공한다. 함몰부를 갖는 암몰드와 대조적으로, 납땜 볼 요소를 갖는 지지대는 저가로 제조될 수 있으며, 기판상의 콘택트 영역의 상이한 배열 패턴을 위한 납땜 볼 요소에 대한 배열 패턴의 신속한 설계 변경을 가능하게 하는 것이 의도된다.
이 목적은 독립항의 청구 대상에 의해 달성된다. 본 발명의 유리한 변형이 독립항에 의해 제공된다.
본 발명에 따르면, 본 콘택트를 갖는 기판을 적재 또는 거주시키기 위한 납땜 볼 요소를 갖는 지지대 또는 캐리어가 제공된다. 지지대는 한 측에 도포되는 접착층을 갖는다. 접착층은 서모플라스틱 또는 서모세팅 물질을 포함하는데, 그 접착력은 조사되면 감소된다. 또한, 이 지지대는 접착층상에 행과 열로 근접하게 밀집되어 배열되는 납땜 볼 요소를 갖는다. 이 근접한 패킹은 반도체 칩 또는 반도체 부품을 위해 사전 정의되는 최소한으로 허용 가능한 피치 간격으로 행과 열로 배열되는 납땜 요소를 갖는다.
납땜 볼 요소를 갖는 이 지지대의 한 가지 장점은, 반도체 칩 또는 반도체 부품상의 가능한 모든 위치에 대한 최소 허용 가능한 피치 간격을 갖는 볼 요소를 제공한다는 점이다. 또한, 이들 근접하게 밀집되는 납땜 볼 요소를 갖는 이 지지대의 장점은, 그 접착력이 조사되면 감소된다는 점이다. 결과적으로, 납땜 볼 요소의 개별 위치의 선택적 조사에 의해, 그곳에 위치되는 납땜 볼 요소가 그 위치에서 완화되거나 심지어 떨어져 나갈(drop off) 수 있다. 납땜 볼 요소의 완화가 단순히 쉐이킹(shaking) 또는 다른 보조 수단에 의해 완화된 납땜 볼 요소가 그 위치로부터 제거되고, 나머지 납땜 볼 요소를 얻기에 충분하더라도, 배열 패턴은 기판의 대응 콘택트 영역이 배열되는 납땜 볼 요소를 정밀하게 갖는다. 근접하게 밀집되지만 상이한 최소 피치를 갖는 납땜 볼 요소의 행과 열을 갖는 지지대를 유지함으로써, 광범위한 분야에 대한 지지대의 제공이 유리하게 유지될 수 있다.
지지대의 바람직한 형태에서, 반도체 웨이퍼 형태로 적대될 기판에 적응될 수 있다. 이 경우, 지지대는 반도체 웨이퍼상의 복수의 반도체 칩을 위한 플립-칩 콘택트에 대한 배열 패턴을 갖는다. 이를 위해 제공되는 지지대의 모든 납땜 볼 위치에서, 반도체 웨이퍼상에 콘택트 영역이 제공되지 않는 이들 납땜 볼 요소는 접착층을 조사함으로써 완화되고 제거된다.
본 발명의 다른 실시예에서는, 지지대가 반도체 칩의 플립-칩 콘택트에 대한 배열 패턴으로 적응되어, 반도체 칩에 효율적인 방식으로 플립-칩 콘택트가 제공될 수 있다. 여기서 다시, 납땜 볼 요소에 대한 표준화된 피치를 갖는 표준화된 지지대를 사용할 수 있는데, 이는 개별 납땜 볼 요소 위치를 조사함으로써 반도체 칩에 대한 볼 콘택트에 대한 요구조건에 다라 변형될 수 있다.
본 발명의 다른 실시예의 경우, 패널의 인쇄 회로 기판이 적재될 기판으로서 제공된다. 이를 위해, 지지대는 패널의 복수의 반도체 부품의 볼 콘택트에 대한 배열 패턴을 갖는다. 이 실시예는, 패널에 대한 반도체 부품의 모든 요구되는 외부 콘택트가 동시에 하나의 방법 단계에 의해 적용될 수 있다는 장점을 지닌다.
또한, 적재될 기판은 반도체 부품의 배선 기판으로서 제공된다. 이 경우에, 지지대는 반도체 부품의 외부 콘택트에 대한 배열 패턴을 갖는다. 이 종류의 반도체 부품의 외부 콘택트는 반도체 칩의 플립-칩 콘택트보다 크다. 따라서, 납땜 볼 요소가 지지대상에 배열되는 최소 피치도 더 크다.
최종적으로, 적재될 기판으로서 적합한 스택 콘택트를 갖는 중간 배선 보드가 제공되는 것이 고려된다. 이 종류의 스택 콘택트는 적층될 반도체 부품 중 하나의 두께에 대응하는 외측 치수를 가지며, 각각 반도체 부품의 상부측 및 하부측상에서 금속 콘택트 영역을 이용 가능하게 하여, 상부로부터 하부로 또는 하부로부터 상부로의 반도체 스택을 통한 비아 홀(a via hole)이 스택 콘택트에 의해 가능하게 된다. 이를 위해, 스택 콘택트는 반도체 칩의 두께보다 크며 반도체 부품의 두께의 외측 치수에 도달할 수 있는 외측 치수를 갖는다.
본 발명의 다른 양태는 볼 콘택트를 갖는 기판을 적재하는 시스템에 관한 것이다. 이 시스템은 한 측에 접착층을 갖는 지지대를 가지며, 이 접착층은 서모플라스틱(thermoplastic) 또는 서모세팅(thermosetting) 물질이며, 조사되면 그 접착력이 감소된다. 또한, 이 시스템은 반도체 칩 또는 반도체 부품에 대한 사정 정의되는 최소한으로 허용 가능한 피치 간격으로 접착층상에 행과 열로 근접하게 밀집되어 배열되는 볼 요소를 갖는다.
납땜 볼 요소를 갖는 지지대와는 별도로, 이 시스템은 방사 소스(a source of radiation)를 갖는 조사 장치를 갖는다. 최종적으로, 이 시스템은 완화된 납땜 볼 요소를 제거하면서 플립-칩 콘택트 또는 볼 콘택트에 대한 배열 패턴으로 납땜 볼 요소를 남겨두는 제거 장치를 갖는다. 완화된 납땜 볼 요소를 제거하는 이 제거 장치는 다양한 바람직한 방식으로 형성될 수 있는데, 이는 보다 상세히 후술할 것이다.
완화된 납땜 볼 요소를 제거하는 제거 장치와는 별도로, 이 시스템은 반도체 웨이퍼 또는 반도체 칩 또는 반도체 부품의 배선 기판의 대응 콘택트 영역상의 지지대상의 사전 결정되는 배열 패턴으로 남아있는 납땜 볼 요소를 고정하는 적재 장치를 포함한다. 또한, 이 시스템은 적재 장치의 기판의 콘택트 영역에 볼 콘택트가 접속되는 즉시 볼 콘택트로부터 지지대를 분리하는 분리 장치를 갖는다.
이 시스템은 대응 기판상에 상대적으로 복잡한 콘택트 배열 패턴을 달성하기 위한 소수의 부품만을 있으면 된다는 장점을 지닌다. 또한, 이 시스템은 극도로 저렴한 비용으로 이용 가능하게 될 수 있다는 장점을 지닌다. 최종적으로, 이 시스템은 세부 그룹으로 분할될 수도 있으며, 세부 그룹 중 하나는 근접하게 밀집되는 납땜 볼 요소를 갖는 표준 지지대만을 제조한다는 장점을 지닌다. 다른 부품은 배열 패턴을 형성하기 위해 패터닝을 착수하고, 다른 부품에서만 납땜 볼 요소를 적재하는 지지대와 함께 기판이 유도된다.
본 발명의 바람직한 실시예에서, 조사 장치는 레이저 빔 소스를 갖는다. 대응 편향 장치에 의해, 레이저 빔 소스는 레이저 빔을 스캔하여 의도하는 위치에 지지대의 선택적 조사를 수행할 수 있다. 이 종류의 변형된 방법은, 지지대의 선택적 조사를 위해 마스크가 제공될 필요가 없으나, 대응하게 프로그래밍되는 레이저의 스캔에 대신 필요하다. 결과적으로, 지지대의 납땜 볼 요소가 모든 노출된 위치에서 완화되고, 레이저에 의한 조사는 납땜 볼 요소가 대응 기판상의 볼 패턴의 배열 패턴에 대해 요구되는 위치에서 억제된다.
이 시스템의 다른 실시예의 경우, 조사 장치는 UV 소스를 갖는다. 이 UV 소스는 표면 영역 위로 지지대를 조사하여, 이 시스템은 추가적으로 마스크 홀더를 갖는데, 이는 의도하는 위치에서의 지지대의 선택적 조사를 위해 UV 소스와 지지대 사이에 제공된다. 이 마스크 홀더는 UV 선을 지지대상으로 허용하여, 결과적으로 접착층상으로 허용하며, 납땜 볼 요소가 완화되거나 제거될 위치에서만 마스크를 갖는다.
또한, 이 시스템은 완화된 납땜 볼 요소를 제거하는 제거 장치를 갖는데, 본 발명의 바람직한 실시예에서는, 롤러 또는 연속 테이프를 갖는다. 이 롤러 또는 이 연속 테이프에는 점착성 표면이 제공되어, 제거될 완화된 납땜 볼 요소가 점착성 표면상에 접착식으로 부착되어 남는다. 이 제거 장치는 접착 위치의 조사에 의해 완화되는 납땜 볼 요소가 상대적으로 부드럽고 신뢰성 있는 전달 방식으로 제거될 수 있다는 장점을 지니는데, 이는 이들이 연속 테이프 또는 롤러의 점착성 표면상에 부착되어 남기 때문이다.
이 시스템의 다른 실시예에서는, 완화된 납땜 볼 요소를 제거하는 제거 장치가 스트리핑 강모(striping bristles)가 그 상부에 제공되는 롤러 또는 연속 테이프를 갖는다. 이 종류의 스트리핑 강모를 이용하여, 완화된 납땜 볼 요소가 실제로 제거되나, 스트리핑 동작 동안에 납땜 볼 요소가 시스템으로 유입되어 동작을 방해할 수 있다. 이러한 관점에서, 제거 장치는 스트리핑 장치를 둘러싸는 콘테이너를 더 가지는데, 이는 스트리핑 강모에 의해 분리되는 모든 납땜 볼 요소를 캐치하여 수집한다. 그 후 캐치된 볼은 납땜 볼 요소의 근접하게 밀집된 배열을 갖는 지지대를 적재하는 데 다시 이용될 수 있다.
제거 장치 및 소자 장치용의 마스크 및 홀더를 위한 가능한 홀더와는 별도로, 적재 장치는 적재될 기판을 위한 홀더를 추가로 갖는다. 또한, 이 시스템은 납땜 볼 요소의 배열 패턴을 갖는 지지대를 위한 지지대 홀더를 갖는다. 이들 모두는, 지지대 홀더의 지지대의 나머지 납땜 볼 요소가 기판 홀더에 적재될 기판의 콘택트 영역에 정렬될 수 있는 방식으로 조절 수단에 의해 적재 장치에서 정렬된다. 지지대 및 기판의 정렬 후, 열적 단계에서 의도되고 정렬된 위치의 기판상으로 납땜 볼 요소가 납땜될 수 있다.
볼 콘택트를 갖는 기판을 적재하는 방법은 다음 단계를 갖는다. 첫 번째로, 서모플라스틱 또는 서모세팅 물질을 포함하며 조사되면 그 접착력이 감소되는 접착층을 한 층에 갖는 테이프가 지지대 재료로부터 발생된다. 이어서, 반도체 칩 또는 반도체 부품을 위해 사전 정의되는 최소한으로 허용 가능한 피치 간격을 두고 행과 열로 이 테이프의 접착층상에 납땜 볼 요소가 배열된다.
납땜 볼 요소를 가지고 근접하게 밀집되는 이 지지대 테이프는 이어서 선택적으로 조사되어 접착층의 접착력이 감소되며, 의도하는 위치에 납땜 볼 요소를 완화시킨다. 이어서, 완화된 납땜 볼 요소는 반도체 칩 또는 반도체 부품을 위한 배열 패턴으로 지지대상에 고정되는 납땜 볼 요소를 남겨두며 제거된다. 이 방식으로 마련되는 지지대의 조절 후, 사전 정의되는 위치의 납땜 볼 요소를 이용하여, 이 지지대는 콘택트 영역을 갖는 기판에 대해 정렬되어, 납땜 볼 요소를 도포하고 이들을 납땜하여 볼 콘택트를 형성한다. 이어서, 반도체 웨이퍼 또는 반도체 칩의 콘택트 영역 또는 반도체 부품용 배선 기판상으로 지지대상의 사전 정의되는 배열 패턴으로 남아있는 납땜 볼 요소를 납땜한다. 이 방식에서, 반도체 스택 부품의 중간 콘택트를 위한 넓은 체적의 납땜 볼 요소가 마련되어 대응 위치에 납땜될 수도 있다.
납땜 후, 플립-칩 콘택트 또는 볼 콘택트를 갖는 적재된 기판으로부터 지지대를 분리하는 단계가 수행된다. 이는 예를 들어 UV 소스에 의해 조사되는 지지대의 전체 표면 영역에 의해 지원될 수 있다. 그러나, 기판은 가열되면서 지지대를 분리하는 것도 가능하다.
접착층을 지지대 재료에 도포하기 위해, 스프레이 프로세스가 제공될 수 있다. 또한, 접착층이 지지대 재료상으로 롤링될 수도 있다.
납땜 볼 콘택트 요소는 반도체 칩 또는 반도체 부품을 위한 사전 정의되는 최소한으로 허용 가능한 피치 간격으로 서로 평행하게 배열되는 제거 가능한 노즐로부터 행으로 접착층상으로 접착식으로 부착될 수 있다. 이 종류의 제거 가능한 노즐은 피펫의 형태를 취할 수 있는데, 그 모세관에서 납땜 볼 요소가 적층된다. 접착층의 접착을 감소시키기 위해, UV 선 또는 레이저 빔이 지지대 및/또는 사전 정의되는 위치의 접착층상에서 동작하도록 선택적으로 구성되어, 기판상의 콘택트 영역의 배열 패턴과 일치하지 않는 납땜 볼 요소만이 제거될 수 있다.
전술한 바와 같이, 납땜된 볼 콘택트로부터 지지대 재료를 들어 올리는 것은 넓은 표면 영역 위의 지지대 재료를 조사함으로써 수행될 수 있다.
요약하면, 본 발명에 따른 지지대를 이용하여, 소위 "볼 적용 프로세스(ball apply process)" 또는 소위 "범핑 방법(bumping method)"이 본 발명에 따른 지지대를 사용하여 훨씬 쉬워진다고 할 수 있는데, "볼아웃(ballout)"마다 구체적으로 구성되는 소위 "툴(tool)"이 더 이상 필요하지 않기 때문이다. 결과적으로, 프로세스 시간도 감소되고, 특히 소위 "웨이퍼 범핑" 또는 "웨이퍼 볼 적용"의 경우에 그러하다.
적합한 열 및/또는 방사 영향 하에서 조사되는 영역에서 접착력을 잃는다는 성질을 갖는 지지대의 접착층의 전체 표면 영역에 납땜 볼 요소 또는 소위 "볼"을 부착함으로써, 반도체 칩, 반도체 웨이퍼, 반도체 부품 또는 적층 부품의 다른 것들을 정밀하고 간단한 방식으로 사전 정의되는 배열 패턴을 달성할 수 있다. 이론상으로, 모든 원하는 "볼아웃"이 달성될 수 있다. 납땜을 위해 요구될 수 있는 플럭스는 나머지 "볼/범프"에 직접 적용될 수 있다. 이와 달리, 플럭스 코팅이 콘택트 영역 또는 "본드 패드"에 적용될 수도 있다. 결과적으로, 본 발명에 따른 지지대와, 이 지지대를 적재하기 위한 본 발명에 따른 시스템과, 볼 콘택트를 갖는 기판을 적재하기 위한 방법, 소위 "볼"은 다음 장점을 발생시킨다.
1. 모든 볼 크기에 대해 보편적으로 사용 가능한 지지대.
2. 다양한 콘택트 볼 피치의 보편적인 복제(이는 단일 지지대상에서 결합될 수도 있음)
3. 연속 테이프의 사용이 가능하다.
4. 필름의 사용이 가능하다.
5. 이론상으로, 임의의 배열 패턴 또는 임의의 "볼아웃"이 달성될 수 있다.
6. 예를 들어, 선택적 조사를 이용하여 포토리소그래피 공정의 가능성에 의해 매우 우수한 정확성이 달성될 수 있다.
7. 반도체 웨이퍼의 표면과 같은 넓은 표면 영역의 경우, "볼링"으로 알려진 볼 콘택트를 갖는 적재가 단일 공정 단계에 의해 가능하다.
8. 추가적 툴이 필요 없이 플럭스가 직접 지지대의 납땜 볼 요소에 적용될 수 있다.
본 발명을 첨부된 도면을 참조하여 상세히 설명할 것이다.
도 1은 본 발명의 제 1 실시예에 따른 납땜 볼 요소를 갖는 지지대를 아래에서 바라본 개략도이다.
도 2는 납땜 볼 요소의 배열 패턴을 형성하기 위한 도 1의 지지대의 패터닝 후의 납땜 볼 요소를 갖는 지지대를 아래에서 바라본 개략도이다.
도 3은 납땜 볼 요소 열(列)을 통한 지지대의 개략적인 단면도이다.
도 4는 지지대의 접착층을 선택적으로 조사하는(irradiating) 장치의 단면도를 도시하고 있다.
도 5는 볼 콘택트를 갖는 배선 기판을 선택적으로 코팅하는 장치의 개략적인 단면도이다.
도 6은 지지대와 볼 콘택트 소자를 분리하기 위한 넓은 표면 영역 위의 지지대의 소자를 도시하고 있다.
도 7은 반도체 부품의 플립 칩 콘택트와 외부 콘택트 모두가 본 발명에 따른 지지대의 의해 위치되는, 플립-칩 기술을 이용하여 반도체 칩을 갖는 반도체 부품 을 통한 개략적인 단면도를 도시하고 있다.
도 8은 스택의 반도체 스택 부품의 하부측과 상부측 사이의 접속을 허용하는 스택 콘택트를 갖는 반도체 스택 부품을 통한 개략적인 단면도를 도시하고 있다.
도 1은 본 발명의 제 1 실시예에 따른 납땜 볼 요소(1)를 갖는 지지대(4)를 아래에서 바라본 개략도를 도시하고 있다. 그 하부측에서, 지지대(4)는 접착층(5)을 갖는데, 이는 조사 또는 열 효과에 노출되면 접착층(5)상에 배열되는 납땜 볼 요소(1)를 위한 감소된 접착력을 갖는다. 납땜 볼 요소(1)는, 행(6) 방향 및 열(7) 방향 모두에서 피치(w) 간격을 가지며 행(6)과 열(7)로 지지대(4)의 접착층(5)상에 배열된다. 지지대(4)는 연속 테이프로 구성되는데, 도 1에 도시된 연속 테이프의 일부는 볼 콘택트를 형성하기 위해 납땜 볼 요소가 납땜되는 사전 결정되는 위치(1)의 콘택트 영역상의 기판과 일치하도록 선택되었다.
이 종류의 지지대(4)는, 우선 서모세팅(a thermosetting)의 접착층이 제공되는 지지대 재료 또는 서모플라스틱 물질(thermoplastic material)과 피펫 어셈블리(a pipette assembly)로부터 행마다 접착층상에 고정되는 납땜 볼 요소(1)에 의해 발생될 수 있다. 이 종류의 피펫 어셈블리는 피펫의 캐뉼러(cannulas)를 통해 올바른 시각에 행(6)의 납땜 볼 요소(1)를 공급할 수 있다. 또한, 진공 피펫 어셈블리에 의해 납땜 볼 요소(1)가 지지대(4)의 접착층(5)상에 고정될 때까지 진공 피펫의 마우스피스에 각각 행(6)의 납땜 볼 요소(1)를 유지할 수도 있다.
도 2는 납땜 볼 요소(1)의 배열 패턴(11)을 형성하기 위해 도 1의 지지대의 패터닝 후 납땜 볼 요소(1)를 갖는 지지대(4)를 아래에서 바라본 개략도이다. 이 배열 패턴(11)은 도 2에 도시된 납땜 볼 요소(1)를 갖는 적재될 기판의 콘택트 영역 패턴에 대응한다. 이를 위해, 이 배열 패턴(11)의 납땜 볼 요소(1)는 우선 한 묶음을 갖는 콘택트로 될 수 있는데, 이는 예를 들어 다이 또는 롤러에 의해 납땜 볼 요소(1)에 적용된다.
이어지는 도면을 참조하여, 이 종류의 배열 패턴(11)이 구성되는 방식과, 납땜 볼 요소의 이 패터닝이 기판의 콘택트 영역을 후속하여 납땜되어 볼 콘택트를 형성하는 방식을 설명한다. 도 2 및 이어지는 도면에 도시된 구성요소가 도 1에 도시된 것과 동일한 기능을 수행하면 더 이상 설명하지 않는다.
도 3은 납땜 볼 요소(1)의 열(7)을 통한 지지대(4)의 개략적 단면도를 도시하고 있다. 이 지지대(4)의 경우, 각 가능한 부분은 피치(w) 간역을 가지며 납땜 볼 요소(1)가 차지하여, 열(7)은 납땜 볼 요소(1)가 초기에 완전히 차지하게 되며, 접착층(5)은 그 위치에 납땜 볼 요소(1)가 고정되게 한다.
도 4는 지지대(4)의 접착층(5)의 선택적 조사를 위한 배열의 단면도를 도시하고 있다. 이 경우, UV 조사의 넓은 영역에 의해 조사가 수행되는데, 이는 볼 콘택트를 갖는 기판을 적재하기 위해 시스템의 마스크(18)를 화살표(A) 방향으로 조사한다. 이 마스크(18)는 화살표(C) 방향으로 지지대(4)로부터 제거될 지지대의 납땜 볼 요소(1)의 위치만을 화살표(B) 방향으로 조사한다. 다른 납땜 볼 요소(1)는 마스크(18)에 의해 UV 빛으로 조사되는 것을 보호한다. 결과적으로, 이 과정 후, UV 선(A)에 의해 영향 받지 않는 위치의 납땜 볼 요소는 접착층(5)상에 남게 된다. 이 종류의 마스크(18)는 포토리소그래피에 의해 정밀한 방식으로 마련되어, 지지대(4)상의 납땜 볼 요소(1)의 정확한 배열 패턴이 이 단계 후에 남게 될 수 있다.
도 5는 볼 콘택트를 갖는 배선 기판(2)을 선택적으로 조사하기 위한 배열의 개략적 단면도를 도시하고 있다. 이를 위해, 지지대(4)의 납땜 볼 요소(1)의 배열 패턴(11)은 납땜 볼 요소(1)가 배선 기판(2)의 콘택트 영역(17) 반대에 위치할 때까지 배선 기판(2)에 대해 정렬된다. 그 후, 납땜 볼 요소(1)의 그 배열 패턴(11)을 갖는 지지대(4)가 화살표(D) 방향으로 배선 기판(2)상으로 유도되고, 납땜 볼 요소(1)의 납땜 부착(soldering-on)이 납땜 공정에서 수행되어 콘택트 영역(17)의 위치에 배선 기판(2)상에 콘택트 볼을 형성한다. 그 후, 접착층(5)을 갖는 지지대(4)는 볼 콘택트상에 여전히 존재하고, 도 6에 도시된 바와 같이, 제거되어야 한다.
도 6은 지지대(4)와 배선 기판(2)의 볼 콘택트(3)를 분리하기 위한 지지대(4)의 넓은 영역 조사를 도시하고 있다. 이전 도면에서와 같은 기능을 갖는 구성 요소는 동일한 부호로 표시되며 따로 설명하지 않는다. 예를 들어, UV 소스를 이용하는 넓은 영역 조사가 화살표(A)에 의해 다시 표시되는데, 이 때에는 접착층(5)의 조사되지 않은 모든 나머지 위치가 본래 납땜 볼 요소로부터 분리될 것이므로, 마스크가 요구되지 않는다.
도 7은 반도체 부품의 플립 칩 콘택트와 외부 콘택트 모두가 본 발명에 따른 지지대의 의해 위치되는, 플립-칩 기술을 이용하여 반도체 칩을 갖는 반도체 부품(9)을 통한 개략적인 단면도를 도시하고 있다. 도 7은 실제 규격대로 도시된 것이 아니며, 특히 배선 기판(2)의 하부측(23)상의 외부 콘택트(14)가, 예를 들어 소정 크기만큼 반도체 칩(8)의 콘택트 영역(17)상의 플립-칩 콘택트(12)보다 큰 외측 직경을 가지기 때문이다. 본 발명의 이 실시예에서는, 플립-칩 콘택트(12)를 갖는 반도체 칩(8)이 폴리머 합성물(19)에 의해 둘러싸이고, 동시에 반도체 부품(9)의 패키지의 상위 부분을 형성한다.
패키지의 하부측은 실질적으로 배선 기판(2)에 의해 형성되는데, 여기에는 외부 콘택트(14)가 균일하게 분배되는 방식으로 외부를 향해 배열되며, 플립-칩 콘택트(12)는 반도체 칩(8)의 콘택트 영역(17)의 위치에 기초하여 배치된다. 그럼에도 불구하고, 플립-칩 콘택트(12)를 외부 콘택트(14)에 전기적으로 접속시키기 위해, 배선 기판(2)은 콘택트 비아(20)를 갖는데, 이는 배선 기판(2)을 통해 연장되어 배선 패턴(21)에 의해 배선 기판(2)의 하부측(23)상의 외부 콘택트 영역(22)에 접속된다. 외부 콘택트(14)는 지지대에 의해 전술한 기술을 이용하여 콘택트 영역(22)상에 배열된다.
도 8은 스택 콘택트(16)를 갖는 반도체 스택 부품(10)을 통한 단면도를 도시하고 있는데, 이는 반도체 스택 부품(10)의 하부측(23)과 상부측(24) 사이의 접속을 허용한다. 도 8에 따른 실시예는, 3개의 완전히 상이한 납땜 볼 크기가 이 반도체 부품(10)의 제조를 위해 처리되어, 납땜 볼 요소를 갖는 3개의 상이하게 패터닝된 지지대도 이 반도체 부품(10)의 제조를 위해 이용 가능하다는 점에서 전술한 실시예와 다르다.
스택 콘택트(16)의 경우에, 주요한 점은, 반도체 스택 부품(10)의 패키지의 상위 부분을 형성하는 전체 폴리머 합성물(19)이 스택 콘택트(16)에 의해 관통된다는 것이다. 이를 위해, 스택 콘택트는 반도체 칩(8) 주위의 배선 기판(2)의 가장 가리 영역에 배열된다. 대응하는 재분배 라우팅 라인(25)은, 외부 콘택트(14) 및 스택 콘택트(16)가 서로 전기 접속된다는 것을 보장한다. 콘택트 비아(20)에 의해, 반도체 칩(8)의 플립-칩 콘택트(12)는 외부 콘택트(14)에 추가적으로 접속된다. 따라서, 복수의 반도체 스택 부품(10)을 다른 부품의 상부에 배열하고, 스택 콘택트(16)에 의해 이들을 반도체 부품 스택(10)의 외부 콘택트(14)에 접속시킬 수 있다.

Claims (18)

  1. 볼 콘택트(ball contacts, 3)를 갖는 기판(2)을 적재(loading)하기 위한 납땜 볼 요소(solder ball elements, 1)를 갖는 지지대(a support)로서,
    서모플라스틱 또는 서모세팅 물질(a thermoplastic or thermosetting material)을 포함하며, 조사되면(irradiated) 접착력이 감소되는, 상기 지지부의 한 측에 도포된 접착층(a layer of adhesive, 5)과,
    반도체 칩(8) 또는 반도체 부품(9)용으로, 사전 정의되는 허용되는 최소 피치(w) 간격을 가지고 상기 접착층(5)상에 행(6)과 열(7)을 이루며 근접하게 밀집되어 배열되는 납땜 볼 요소(1)를 포함하는
    기판 적재용 지지대.
  2. 제 1 항에 있어서,
    적재될 상기 기판(2)은 반도체 웨이퍼이고,
    상기 지지대(4)는 상기 반도체 웨이퍼의 복수의 반도체 칩(8)의 플립-칩 콘택트(flip-chip contacts)를 위한 배열 패턴(11)을 포함하는
    기판 적재용 지지대.
  3. 제 1 항에 있어서,
    상기 적재될 기판(2)은 반도체 칩(8)이고,
    상기 지지대(4)는 상기 반도체 칩(8)의 플립-칩 콘택트(12)를 위한 배열 패턴(11)을 포함하는
    기판 적재용 지지대.
  4. 제 1 항에 있어서,
    상기 적재될 기판(2)은 패널(a panel)의 인쇄 회로 기판이고,
    상기 지지대(4)는 상기 패널의 복수의 반도체 부품(9)의 볼 콘택트(3)를 위한 배열 패턴(11)을 포함하는
    기판 적재용 지지대.
  5. 제 1 항에 있어서,
    상기 적재될 기판(2)은 반도체 부품(9)의 배선 기판이고,
    상기 지지대(4)는 반도체 부품(9)의 외부 콘택트(14)를 위한 배열 패턴(11)을 포함하는
    기판 적재용 지지대.
  6. 제 1 항에 있어서,
    상기 적재될 기판(2)은 반도체 스택 부품(10)의 중간 배선 보드(an intermediate wiring board)이고,
    상기 지지대(4)는 반도체 스택 부품(10)의 스택 콘택트(16)를 위한 배열 패턴(11)을 포함하는
    기판 적재용 지지대.
  7. 볼 콘택트(3)를 갖는 기판(2) 적재용 시스템으로서,
    한 측에, 서모플라스틱 또는 서모세팅 물질을 포함하며, 조사되면 접착력이 감소되는 접착층(5)을 갖는 지지대(4)와,
    반도체 칩(8) 또는 반도체 부품(9)용으로, 사전 정의되는 허용되는 최소 피치(w) 간격을 가지고 상기 접착층(5)상에 행(6)과 열(7)을 이루며 근접하게 밀집되어 배열되는 납땜 볼 요소(1)와,
    복사원(a source of radiation) 및 사전 정의되는 위치에서 납땜 볼 요소(1)를 완화시키기 위해(loosening) 상기 접착층(5)의 접착을 감소시키도록 상기 지지대(4)를 선택적으로 조사하는 장치를 구비한 조사 장치와,
    상기 완화된 납땜 볼 요소(1)를 제거하고, 플립-칩 콘택트(12) 또는 볼 콘택트(3)를 위한 배열 패턴(11)으로 납땜 볼 요소(1)를 남겨두는 제거 장치와,
    상기 반도체 웨이퍼 또는 반도체 칩(8) 또는 반도체 부품(9)용 배선 기판의 콘택트 영역상에 사전 정의되는 배열 패턴(11)으로 상기 지지대(4)상에 남아 있는 상기 납땜 볼 요소(1)를 고정하는 적재 장치와,
    상기 볼 콘택트(3)로부터 상기 지지대(4)를 분리시키는 분리 장치(a pulling-off device)를 포함하는
    기판 적재용 시스템.
  8. 제 7 항에 있어서,
    상기 조사 장치는 레이저 빔 소스를 포함하고, 사전 정의되는 위치에서 상기 지지대(4)를 선택적으로 조사하는 상기 레이저 빔을 스캐닝하기 위한 편향 장치(deflecting devices)를 포함하는
    기판 적재용 시스템.
  9. 제 7 항에 있어서,
    상기 조사 장치는 UV 선으로 상기 지지대(4)를 선택적으로 조사하는 UV 소스를 포함하고,
    사전 정의되는 위치에서의 상기 지지대(4)의 UV 조사에 대한 마스크(18)를 갖는 마스크 홀더(a mask holder)를 포함하는
    기판 적재용 시스템.
  10. 제 7 항 내지 제 9 항에 중 어느 한 항에 있어서,
    상기 완화된 납땜 볼 요소(1)를 제거하는 상기 제거 장치는 롤러(a roller) 또는 연속 테이프(a continuous tape)를 포함하되,
    상기 롤러 또는 연속 테이프는 상기 완화된 납땜 볼 요소(1)가 접착식으로 부착되는 점착성 표면(tacky surfaces)을 구비하는
    기판 적재용 시스템.
  11. 제 7 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 완화된 납땜 볼 요소(1)를 제거하는 상기 제거 장치는 스트리핑 강모(stripping bristles)가 상부에 제공되는 롤러 또는 연속 테이프를 포함하는
    기판 적재용 시스템.
  12. 제 7 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 적재 장치는,
    적재될 기판(2)용 홀더 및 납땜 볼 요소(1)의 배열 패턴(11)을 갖는 상기 지 지대(4)용 지지대 홀더와,
    상기 홀더의 적재될 상기 기판(2)의 콘택트 영역(17)을 갖는 상기 지지대 홀더의 상기 지지대(4)의 나머지 납땜 볼 요소(1)를 정렬하는 조절 수단을 포함하는
    기판 적재용 시스템.
  13. 납땜 볼 콘택트(3)를 갖는 기판(2)을 적재하는 방법으로서,
    한 측에, 서모플라스틱 또는 서모세팅 물질을 포함하며 조사되면 접착력이 감소되는 접착층(5)을 갖는 지지대 재료로 테이프를 제조하는 단계와,
    반도체 칩(8) 또는 반도체 부품(9)을 위해 사전 정의되는 허용 가능한 최소 피치(w) 간격으로 상기 접착층(5)상에 행(6)과 열(7)로 납땜 볼 요소(1)를 배열하는 단계와,
    상기 지지대(4)를 선택적으로 조사하여 상기 접착층(5)의 접착을 감소시키고 사전 정의되는 위치의 납땜 볼 요소(1)를 완화시키는 단계와,
    상기 완화된 납땜 볼 요소(1)를 제거하며, 반도체 칩(8) 또는 반도체 부품(9)을 위해 배열 패턴(11)으로 상기 지지대(4)상에 고정되는 납땜 볼 요소(1)를 남겨두는 단계와,
    반도체 웨이퍼 또는 반도체 칩(8)의 콘택트 영역(17) 또는 반도체 부품(9)용 배선 기판상의 상기 지지대(4)상에 사전 결정되는 배열 패턴(11)으로 남아있는 상기 납땜 볼 요소(1)를 납땜하는 단계와,
    플립-칩 콘택트(12) 또는 볼 콘택트(3)를 갖는 적재될 상기 기판(2)으로부터 상기 지지대(4)를 분리하는 단계를 포함하는
    기판 적재 방법.
  14. 제 13 항에 있어서,
    상기 지지대(4)는 접착층(5)이 한 측에 뿌려지는(sprayed)
    기판 적재 방법.
  15. 제 13 항 또는 제 14 항에 있어서,
    상기 납땜 볼 요소(1)는, 반도체 칩(8) 또는 반도체 부품(9)에 대해 사전 정의되는 허용 가능한 최소 피치(w) 간격으로 서로 병렬로 배열되는 제거 가능한 노즐(dispensing nozzles)로부터, 행으로 상기 접착층(5)상으로 접착식으로 부착되는
    기판 적재 방법.
  16. 제 13 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 지지대(4)를 선택적으로 조사하여 상기 접착층(5)의 접착을 감소시키며 사전 정의되는 위치의 납땜 볼 요소(1)를 완화시키는 레이저 빔(a laser beam)이 상기 지지대(4)를 통과하는
    기판 적재 방법.
  17. 제 13 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 지지대(4)는 마스크(18)를 통해 UV 선으로 선택적으로 조사되어 상기 접착층(5)의 접착을 감소시키고 사전 정의되는 위치의 납땜 볼 요소(1)를 완화시키는
    기판 적재 방법.
  18. 제 13 항 내지 제 17 항 중 어느 한 항에 있어서,
    상기 지지대(4)는 넓은 표면 영역을 통해 조사되고,
    상기 지지대(4)는 상기 볼 콘택트(3)로부터 분리되는
    기판 적재 방법.
KR1020067008143A 2004-05-19 2005-05-17 기판 적재용 지지대 및 기판 적재 방법 KR100791662B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004025279A DE102004025279B4 (de) 2004-05-19 2004-05-19 Anlage für ein Bestücken von Substraten mit Kugelkontakten und Verfahren zum Bestücken von Substraten mit Kugelkontakten
DE102004025279.3 2004-05-19

Publications (2)

Publication Number Publication Date
KR20060064012A true KR20060064012A (ko) 2006-06-12
KR100791662B1 KR100791662B1 (ko) 2008-01-04

Family

ID=35266994

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067008143A KR100791662B1 (ko) 2004-05-19 2005-05-17 기판 적재용 지지대 및 기판 적재 방법

Country Status (7)

Country Link
US (1) US7935622B2 (ko)
EP (1) EP1747706B1 (ko)
JP (1) JP2007507866A (ko)
KR (1) KR100791662B1 (ko)
CN (1) CN101103656B (ko)
DE (2) DE102004025279B4 (ko)
WO (1) WO2005115072A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101388791B1 (ko) * 2012-08-09 2014-04-23 삼성전기주식회사 스핀들 모터

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007032560A1 (de) * 2007-07-12 2009-01-15 Qimonda Ag System und Verfahren zum Prüfen elektrischer Kontaktstellen von Halbleiter-Bauelementen
JP4444322B2 (ja) 2007-09-14 2010-03-31 新光電気工業株式会社 導電性ボールの搭載方法及び導電性ボール搭載装置
JP4828595B2 (ja) * 2007-12-19 2011-11-30 新光電気工業株式会社 導電性ボール除去方法及び導電性ボール除去装置
KR101287582B1 (ko) * 2008-07-07 2013-07-19 삼성테크윈 주식회사 칩 마운터 및 칩 마운터의 ｂｇａ 패키지 인식 방법
TW201025467A (en) * 2008-12-25 2010-07-01 United Test Ct Inc Ball implantation method and ball implantation system applying the method
JP5251699B2 (ja) * 2009-04-23 2013-07-31 株式会社日立プラントテクノロジー ハンダボール印刷装置およびハンダボール印刷方法
CN102489810B (zh) * 2011-12-23 2013-07-31 哈尔滨工业大学 基于钎料球激光重熔工艺的mems自组装方法
CN102569108B (zh) * 2011-12-27 2014-06-18 三星半导体(中国)研究开发有限公司 焊球贴装工具
US9105629B2 (en) 2013-03-07 2015-08-11 International Business Machines Corporation Selective area heating for 3D chip stack
DE102014213734B4 (de) * 2014-07-15 2021-01-21 Siemens Healthcare Gmbh Bildgebende Vorrichtung für elektromagnetische Strahlung
KR102434021B1 (ko) 2017-11-13 2022-08-24 삼성전자주식회사 캐리어 기판의 디본딩 방법, 이를 수행하기 위한 장치 및 이를 포함하는 반도체 칩의 싱귤레이팅 방법
KR102528016B1 (ko) * 2018-10-05 2023-05-02 삼성전자주식회사 솔더 부재 실장 방법 및 시스템
CN111112835A (zh) * 2018-10-31 2020-05-08 东莞新科技术研究开发有限公司 一种激光分束装置和激光焊接方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69329534T2 (de) * 1992-07-31 2001-03-01 Du Pont Partikel montageverfahren und produkt
JPH07283521A (ja) 1994-04-06 1995-10-27 Fujitsu Ltd 成形ハンダ搭載方法
US5591037A (en) * 1994-05-31 1997-01-07 Lucent Technologies Inc. Method for interconnecting an electronic device using a removable solder carrying medium
JP3271471B2 (ja) 1995-05-11 2002-04-02 松下電器産業株式会社 金属ボールの搭載方法
JPH1084178A (ja) 1996-09-09 1998-03-31 Ricoh Co Ltd 微小物体の配列方法及び該配列方法を用いた接続構造の形成方法
TW379392B (en) * 1996-10-30 2000-01-11 Du Pont Product and method for placing particles on contact pads of electronic devices
US20020106832A1 (en) 1996-11-26 2002-08-08 Gregory B. Hotchkiss Method and apparatus for attaching solder members to a substrate
US6432744B1 (en) * 1997-11-20 2002-08-13 Texas Instruments Incorporated Wafer-scale assembly of chip-size packages
US6143374A (en) * 1998-02-04 2000-11-07 E. I. Du Pont De Nemours And Company Method for precise placement of an array of single particles on a surface
US6303407B1 (en) * 1998-02-04 2001-10-16 Texas Instruments Incorporated Method for the transfer of flux coated particles to a substrate
US6080650A (en) * 1998-02-04 2000-06-27 Texas Instruments Incorporated Method and apparatus for attaching particles to a substrate
US6239013B1 (en) 1998-02-19 2001-05-29 Texas Instruments Incorporated Method for transferring particles from an adhesive sheet to a substrate
KR100308243B1 (ko) * 1998-07-31 2001-09-29 니시무로 타이죠 반도체장치 및 그 제조방법
US6071801A (en) * 1999-02-19 2000-06-06 Texas Instruments Incorporated Method and apparatus for the attachment of particles to a substrate
US7332819B2 (en) * 2002-01-09 2008-02-19 Micron Technology, Inc. Stacked die in die BGA package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101388791B1 (ko) * 2012-08-09 2014-04-23 삼성전기주식회사 스핀들 모터

Also Published As

Publication number Publication date
WO2005115072A3 (de) 2006-04-13
KR100791662B1 (ko) 2008-01-04
DE502005006946D1 (de) 2009-05-07
JP2007507866A (ja) 2007-03-29
CN101103656B (zh) 2014-11-26
US20070052112A1 (en) 2007-03-08
US7935622B2 (en) 2011-05-03
DE102004025279A1 (de) 2005-12-15
WO2005115072A2 (de) 2005-12-01
DE102004025279B4 (de) 2011-04-28
EP1747706B1 (de) 2009-03-25
CN101103656A (zh) 2008-01-09
EP1747706A2 (de) 2007-01-31

Similar Documents

Publication Publication Date Title
KR100791662B1 (ko) 기판 적재용 지지대 및 기판 적재 방법
US11901348B2 (en) Semiconductor package and method of manufacturing the semiconductor package
US6268275B1 (en) Method of locating conductive spheres utilizing screen and hopper of solder balls
US6253992B1 (en) Solder ball placement fixtures and methods
US6190940B1 (en) Flip chip assembly of semiconductor IC chips
US5442852A (en) Method of fabricating solder ball array
US8178978B2 (en) Support mounted electrically interconnected die assembly
US20090184419A1 (en) Flip Chip Interconnect Solder Mask
DE102009042920A1 (de) Elektronikbauelement und Verfahren zu dessen Herstellung
US7387910B2 (en) Method of bonding solder pads of flip-chip package
US20090085190A1 (en) Semiconductor Device and Method for Making Same
US20080241991A1 (en) Gang flipping for flip-chip packaging
KR20170053320A (ko) 반도체 패키지 제조용 지그 장치 및 이를 이용한 반도체 칩 부착 방법
JP3405259B2 (ja) 突起電極の形成方法及び突起電極を備えたフィルム基板の製造方法並びに突起電極を備えた半導体装置の製造方法
US20200335476A1 (en) Method of forming a plurality of electronic component packages and packages formed thereby
US20110115099A1 (en) Flip-chip underfill
JPH0832296A (ja) 電子部品を実装する際の位置合わせ方法
JPS6364916B2 (ko)
US20230223321A1 (en) Laterally mounted and packaged structure and manufacturing method thereof
CN115548208A (zh) 用于制造半导体装置的方法
CN115831908A (zh) 用于半导体封装件的安装基板和半导体封装件
KR100403359B1 (ko) 반도체패키지의제조방법
JP2013219231A (ja) 半導体装置の製造方法
DE102017209249A1 (de) Verfahren zur herstellung eines packages und package
WO2003023820A2 (en) Boat for ball attach manufacturing process and method of fabricating reliable flip-chip assembly

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20121214

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131220

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141219

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151218

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161216

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191220

Year of fee payment: 13