KR20060060316A - Ⅲ－ⅴ 질화물계 반도체 발광소자 및 그 제조방법 - Google Patents

Ⅲ－ⅴ 질화물계 반도체 발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR20060060316A
KR20060060316A KR20040099356A KR20040099356A KR20060060316A KR 20060060316 A KR20060060316 A KR 20060060316A KR 20040099356 A KR20040099356 A KR 20040099356A KR 20040099356 A KR20040099356 A KR 20040099356A KR 20060060316 A KR20060060316 A KR 20060060316A
Authority
KR
South Korea
Prior art keywords
layer
type
barrier layer
emitting device
light emitting
Prior art date
Application number
KR20040099356A
Other languages
English (en)
Other versions
KR100608928B1 (ko
Inventor
권민기
박성주
백성호
박일규
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Priority to KR1020040099356A priority Critical patent/KR100608928B1/ko
Publication of KR20060060316A publication Critical patent/KR20060060316A/ko
Application granted granted Critical
Publication of KR100608928B1 publication Critical patent/KR100608928B1/ko

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

Ⅲ-Ⅴ 질화물계 반도체 발광소자 및 그 제조방법에 관하여 개시한다. 본 발명의 발광소자는, AlxGayInZN(0≤x, y, z≤1) 장벽층과 AlxGa yInZN(0≤x, y, z≤1) 우물층의 단일 또는 다중양자 우물구조로 이루어지는 활성층을 포함하는 Ⅲ-Ⅴ 질화물계 반도체 발광소자에 있어서, 활성층으로의 원활한 전자 공급과 정공의 가둠 효과가 향상되도록 장벽층에 n형 델타도핑층이 포함되는 것을 특징으로 한다. 본 발명에 의하면, 단일 또는 다중양자 우물구조의 장벽층 사이에 델타도핑층을 삽입함으로써 활성층으로 전자의 공급은 원활하게 할 수 있고 또한 정공의 가둠 효과를 늘임으로써 고휘도의 질화물계 발광소자를 구현할 수 있다.
반도체 발광소자, 다중양자 우물구조, 장벽층, 델타도핑층

Description

Ⅲ－Ⅴ 질화물계 반도체 발광소자 및 그 제조방법{Ⅲ-Ⅴ nitride compound semiconductor light-emitting device and fabrication method thereof}
도 1은 일반적인 종래의 질화물 반도체 발광소자를 나타낸 개략도;
도 2는 본 발명의 실시예에 따른 Ⅲ-Ⅴ 질화물계 반도체 발광소자 및 그 제조방법을 설명하기 위한 개략도;
도 3은 도 2에 따른 Ⅲ-Ⅴ 질화물계 반도체 발광소자의 제조방법에 있어서 n형 델타도핑층이 포함된 장벽층의 제조방법을 설명하기 위한 개략도;
도 4는 본 발명의 실시예에 따른 Ⅲ-Ⅴ 질화물계 반도체 발광소자의 발광특성을 측정한 그래프; 및
도 5는 n형 델타도핑층을 형성하기 위한 사수소화실리콘의 유량을 4.5sccm으로 할 때의 본 발명에 따른 발광소자와 도 1에 따른 종래의 발광소자의 발광 세기를 측정한 그래프이다.
본 발명은 Ⅲ-Ⅴ 질화물계 반도체 발광소자 및 그 제조방법 소자에 관한 것으로서, 특히 델타도핑층이 포함된 장벽층이 있는 Ⅲ-Ⅴ 질화물계 반도체 발광소자 및 그 제조방법에 관한 것이다.
최근에 질화물 반도체를 이용한 조명용 고휘도 백색 발광소자에 많은 관심이 모아지고 있으며 그 경제적 가치 또한 크다.
고휘도 백색 발광소자를 구현하는 방법은 크게 3가지로 나뉘어 진다.
첫째, 빛의 삼원색인 적색, 녹색, 청색을 내는 3개의 발광소자를 조합하여 백색을 구현하는 방법이다. 이 방법으로 하나의 백색 고휘도 발광소자를 만들기 위해서는 3가지 색 발광소자의 온도 수명이나 소자 수명 등 발광 특성을 개별적으로 제어하는 기술이 선행되어야 하므로 백색 광원 구현에 어려움이 있다.
둘째, 청색 발광소자를 광원으로 사용하여 황색 형광체를 여기시킴으로써 백색을 구현하는 방법이다. 이 방법을 이용하면 발광 효율이 우수한 반면, 연색지수(Color Rendering Index, CRI)가 낮으며 또한 전류 밀도에 따라 연색지수가 변하는 특징이 있기 때문에 태양광에 가까운 백색 고휘도 발광소자를 얻는 데 문제가 있다.
마지막으로, 발광 LED(Light Emitting Diode)를 광원으로 이용하여 삼원색 형광체를 여기시켜 백색을 만드는 방법이다. 이 방법은 발광 특성이 우수하며, 연색지수 특성 또한 우수하여 태양광에 가까운 고휘도 백색 발광소자를 구현할 수 있으므로 가장 실현 가능성이 크다. 이 때, 발광소자의 효율을 높이는 문제가 가장 중요한 문제로 여겨지고 있다.
도 1은 일반적인 종래의 질화물 반도체 발광소자를 나타낸 개략도이다.
도 1을 참조하면, 기판(10) 상에 버퍼층(20), 도핑되지 않은 중간층(30), 균일하게 도핑된 n형 접촉층(40), n형 클래드층(50), 활성층(60), p형 클래드층(70), p형 접촉층(80)이 순차적으로 적층되어 이루어진다. 이 때, n형 접촉층(40)은 GaN으로, n형 클래드층(50)은 AlxGa1-xN(0≤x≤1)으로 이루어지며, 활성층(60)은 Ga1-x-yInxAlyN (0≤x, y≤1, x+y<1)의 장벽층과 Ga1-x-yInxAl yN (0≤x, y≤1, x+y<1)의 우물층으로 구성된다. 그리고, p형 클래드층(70)은 AlxGa1-xN(0≤x≤1)으로, p형 접촉층(80)은 GaN으로 이루어진다. 이 때, AlxGa1-xN(0≤x≤1)으로 이루어진 n형 클래드층(50) 및 p형 클래드층 (70)은 생략되기도 한다. 또한, AlGaN으로 된 n형 클래드층(50)과 p형 클래드층(70)은 GaN과 AlxGa1-xN (0≤x≤1)으로 구성된 초격자층을 이용하기도 한다. 그리고, 기판으로는 GaN, SiC, GaAs, Si, ZnO 등을 사용할 수 있지만, 사파이어 위에 성장한 GaN 박막이 결정성이 양호하고 경제적이기 때문에 일반적으로 사파이어가 주로 사용되고 있다.
한편, 상기의 발광소자의 구조에서 녹색, 청색 및 자외선 발광소자를 위한 다중양자 우물구조에서 우물층으로는 질화인듐갈륨층, 장벽층으로는 질화갈륨이 이용된다. 이러한 이유는 질화인듐갈륨의 밴드갭이 인듐의 도핑양에 의해 적외선, 가시광선 및 자외선을 포함할 수 있는 0.7eV(적외선)∼3.4eV(자외선)까지 변화할 수 있기 때문이다.
그런데, 종래의 질화갈륨을 이용한 녹색, 청색 및 자외선 발광소자의 연구는 주로 다중양자우물 구조의 성장 조건 및 장벽층과 우물층의 결정성 향상을 기해 재료내에 적층 결함 등 비발광 영역에 존재할 수 있는 결함을 최소한으로 줄임으로써 발광 특성의 향상을 기하고 있다. 그러나, 종래의 연구들은 장벽층과 우물층 사이의 밴드갭 내에 구속된 운반자를 이용하여 발광효과를 내기 때문에 발광소자의 내부양자효율을 높이는 데는 한계가 있다. 따라서 기존의 구속된 운반자에 의한 발광효과 이외에 잉여 발광, 즉 활성층 내에서 광을 생성시킬 수 있도록 활성층내 운반자의 양을 증가시킬 수 있는 다중양자 우물구조의 제안이 절실하다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 델타도핑 기술을 이용하여 활성층으로 운반자의 유입을 쉽게하고 활성층과 장벽층 사이의 밴드갭 차이를 증가시켜 발광소자의 내부양자 효율 및 발광 특성을 크게 향상시킬 수 있는 Ⅲ-Ⅴ 질화물계 반도체 발광소자 및 그 제조방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 Ⅲ-Ⅴ 질화물계 반도체 발광소자는: n형 AlxGayInZN (0≤x, y, z≤1)으로 이루어지는 하부 접촉층과 p형 AlxGayInZN (0≤x, y, z≤1)으로 이루어지는 상부 접촉층 사이에 개재되되, AlxGayInZN (0≤x, y, z≤1) 장벽층과 AlxGayInZN(0≤x, y, z≤1) 우물층의 단일 또는 다중양자 우물구조로 이루어지는 활성층을 포함하는 Ⅲ-Ⅴ 질화물계 반도체 발광소자에 있어서,
상기 활성층으로의 원활한 전자 공급과 정공의 가둠 효과가 향상되도록 상기 장벽층에 n형 델타도핑층이 포함되는 것을 특징으로 한다.
이 때, 상기 활성층이 다중양자 우물구조인 경우에 상기 n형 델타도핑층이 상기 장벽층의 각 주기마다 포함되는 것을 특징으로 한다.
상기 기술적 과제를 달성하기 위한 본 발명의 Ⅲ-Ⅴ 질화물계 반도체 발광소자의 제조방법은: 제1 장벽층을 형성하는 단계와;
암모니아 가스 분위기에서 n형 델타도핑 도펀트 소스가스를 유입시켜 상기 제1 장벽층 상에 상기 n형 델타도핑층을 형성하는 단계와; 상기 n형 델타도핑층 상에 제2 장벽층을 형성하는 단계를 통하여 장벽층이 제조되는 것을 특징으로 한다.
이 때, 상기 n형 델타도핑 도펀트는 Si, O, Sn 또는 Ge인 것을 특징으로 한다.
나아가, 상기 n형 델타도핑층은 유기금속화학기상증착법 또는 분자선 에피탁시를 이용하여 형성하는 것을 특징으로 한다.
이하에서, 본 발명의 바람직한 실시예들을 첨부한 도면들을 참조하여 상세히 설명한다.
본 발명은 종래의 발광소자의 구조를 따르되, n형 델타도핑층이 포함된 장벽층이 있는 단일 또는 다중양자 우물구조를 가지는 Ⅲ-Ⅴ 질화물계 반도체 발광소자를 특징으로 한다. 이 때, 활성층이 다중양자 우물구조인 경우에 n형 델타도핑층이 상기 장벽층의 각 주기마다 포함되게 된다.
델타도핑은 에피층의 성장 도중에 성장을 멈춘 채 결정 성장장치 내부로 도펀트를 유입시켜 원자층 두께의 도핑면을 성장시킨 후 그 위에 다시 에피층의 성장을 계속하는 방법으로서, 이때 도펀트에 의한 강한 전기장에 의해서 포텐셜 우물이 형성되고 이 포텐셜 우물에 높은 농도의 전하층을 형성시킬 수 있다. 그리고, 델타도핑의 경우 도펀트의 가용성은 균일하게 도핑한 경우의 도펀트 가용성 한계를 넘을 수 있기 때문에 높은 전자 농도를 얻을 수 있으며 한∼두 원자층 두께로 도핑을 하기 때문에 도펀트에 의해 결정성이나 표면상태가 나빠지지 않는다. 이러한 높은 전하의 농도는 장벽층에 델타도핑 형성시 우물층으로 쉽게 전자의 이동을 촉진시키게 된다. 또한, 델타도핑층을 장벽층 사이에 삽입하게 되면 도핑 영역이 매우 얇기 때문에, 우물층과 장벽층의 경계면에서 도핑에 의해 전도대 영역의 밴드갭이 작아지는 문제도 해결될 수 있다. 나아가, 도핑시 가전자대 영역의 밴드는 도핑의 양에 비례하여 커지기 때문에 장벽층의 가전자대 영역에서 밴드갭 차이를 늘려서 정공의 가둠 효과를 크게 할 수 있다.
도 2는 본 발명의 실시예에 따른 Ⅲ-Ⅴ 질화물계 반도체 발광소자 및 그 제조방법을 설명하기 위한 개략도이다.
먼저, 1030℃ 이상의 고온에서 10분간 10000sccm의 수소가스를 성장장비내로 유입하여 기판(10)으로 사용된 사파이어(0001)면에 잔존하는 유기물을 제거한다. 그리고, 94마이크로몰/분의 유량으로 트리메틸갈륨을, 13000sccm의 유량으로 암모니아를 각각 유입하여 0.9분 동안 25nm 두께의 질화갈륨(GaN) 버퍼층(20)을 기판(10) 상에 성장시킨다. 이 때의 공정온도는 550℃이며, 시간은 0.9분이다.
다음에, 105.5마이크로몰/분의 유량으로 트리메틸갈륨을, 7600sccm의 유량으로 암모니아를 각각 유입하여 도핑되지 않은 중간층(30)을 2∼3㎛ 두께로 질화갈륨(GaN) 버퍼층(20) 상에 성장시킨다. 이 때의 공정온도는 1020℃이며 성장 시간은 1시간이다.
그 다음에, 1∼2㎛ 두께의 n형 질화갈륨 접촉층(40) 형성시킨다. 이때 도펀트로서 수소가스에 10부피%로 희석된 사수소화실리콘(SiH4)을 10∼30sccm의 유량으로 흘려준다. 이것은 n형 질화갈륨의 홀측정(hall measurement) 농도 3x1018∼7x1018/cm3에 해당한다.
본 실시예의 발광소자에서는 n형 클래드층과 p형 클래드층이 생략된 구조를 이용하였다. 또한 본 실시예에서 비교할 종래의 발광소자에서도 n형 클래드층과 p형 클래드층이 생략된 구조이다.
이어서, 25.4마이크로몰/분의 유량으로 트리메틸갈륨을, 4400sccm의 유량으로 암모니아를 각각 유입하여 n형 질화갈륨 접촉층(40) 상에 n형 델타도핑층이 포함된 질화갈륨(GaN) 장벽층을 성장시킨다. 이 때, n형 델타도핑층이 포함된 질화갈륨(GaN) 장벽층의 제조방법은 다음과 같다.
도 3은 도 2에 따른 Ⅲ-Ⅴ 질화물계 반도체 발광소자에 있어서 n형 델타도핑층이 포함된 장벽층의 제조방법을 설명하기 위한 개략도이다.
도 2 및 도 3을 참조하면, 먼저, 트리메틸갈륨과 암모니아를 각각 유입하여 n형 질화갈륨 접촉층(40) 상에 제1 질화갈륨(GaN) 장벽층(61)을 8nm 두께로 성장시킨다. 다음에, 트리메틸갈륨의 공급을 10∼30초 동안 중단함으로써 암모니아 가스 분위기가 형성된 상태에서 n형 델타도핑 도펀트 소스가스를 유입하여 n형 델타도핑층(62)을 형성한다. 이 때, 도펀트로는 Si, O, Sn 또는 Ge 등이 이용될 수 있지만, 본 실시예에서는 도펀트 소스가스로서 사수소화실리콘(SiH4)을 사용하였다. n형 델타도핑층은 유기금속화학기상증착법 또는 분자선 에피탁시를 이용하여 형성할 수 있다. 그 다음에, n형 델타도핑 도펀트 소스가스의 공급을 중단하고 트리메틸갈륨을 다시 공급하여 제2 질화갈륨(GaN) 장벽층(63)을 8nm 두께로 성장시켜 n형 델타도핑층이 포함된 장벽층을 형성한다.
다시 도 2를 참조하면, 10.8마이크로몰/분의 유량으로 트리메틸갈륨을, 11.08마이크로몰/분의 유량으로 트리메틸인듐을, 4400sccm의 유량으로 암모니아를 각각 유입하여 n형 델타도핑층이 포함된 장벽층(61, 62, 63) 위에 2nm 두께의 질화인듐(InGaN) 우물층(64)을 성장시킨다. 그리고, 우물층(64) 상에 n형 델타도핑층이 포함된 장벽층(65, 66, 67)을 다시 형성한다. 상기의 n형 델타도핑층이 포함된 장벽층 (61, 62, 63, 65, 66, 67) 및 질화인듐 우물층 (64)는 5번 주기적으로 반복되었다. 장벽층 및 우물층을 성장 시키기 위한 공정 온도는 800℃이다.
그리고, 트리메틸갈륨과 암모니아 등을 각각 유입하여 상기 다중양자 우물구조 위에 p형 질화갈륨 접촉층(80)을 성장시킨다.
도 4는 본 발명의 실시예에 따른 Ⅲ-Ⅴ 질화물계 반도체 발광소자의 발광특성을 측정한 그래프이다.
도 4에 도시된 측정 그래프는 n형 델타도핑층의 전자 농도를 조절하기 위해 사수소화실리콘의 도핑 유량을 0sccm에서 10sccm까지 조절하면서 측정한 것으로, 이 때 포토루미네슨스로 측정한 발광 파장은 375nm∼385nm로서 자외선 영역임을 알 수 있다.
도 4를 참조하면, 장벽층 사이에 사수소화실리콘을 이용하여 n형 델타도핑층을 형성함으로써 발광 강도가 크게 향상되는 것을 확인할 수 있다. 특히, 사수소화실리콘의 유량이 4.5sccm일 때 최적화되며, 그 때의 발광 강도는 사수소화실리콘을 전혀 공급하지 않은 경우보다 33배 이상 향상되었음을 알 수 있다.
도 5는 n형 델타도핑층을 형성하기 위한 사수소화실리콘의 유량을 4.5sccm으로 할 때의 본 발명에 따른 발광소자와 도 1에 따른 종래의 발광소자의 발광 세기를 측정한 그래프이다.
도 5를 참조하면, 전류의 주입량이 증가함에 따라 n형 델타도핑층을 형성하기 위한 사수소화실리콘의 유량을 4.5sccm으로 할 때의 본 발명에 따른 발광소자가 종래의 발광소자보다 발광 세기가 커지고 있음을 알 수 있다.
상술한 바와 같은 본 발명에 따른 Ⅲ-Ⅴ 질화물계 반도체 발광소자에 의하면, 단일 또는 다중양자 우물구조의 장벽층 사이에 델타도핑층을 삽입함으로써 활성층으로 전자의 공급은 원활하게 할 수 있고 또한 정공의 가둠 효과를 늘임으로써 고휘도의 질화물계 발광소자를 구현할 수 있다.
본 발명은 상기 실시예들에만 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 명백하다.

Claims (8)

  1. n형 AlxGayInZN (0≤x, y, z≤1)으로 이루어지는 하부 접촉층과 p형 AlxGayInZN (0≤x, y, z≤1)으로 이루어지는 상부 접촉층 사이에 개재되되, AlxGayInZN (0≤x, y, z≤1) 장벽층과 AlxGayIn ZN(0≤x, y, z≤1) 우물층의 단일 또는 다중양자 우물구조로 이루어지는 활성층을 포함하는 Ⅲ-Ⅴ 질화물계 반도체 발광소자에 있어서,
    상기 활성층으로의 원활한 전자 공급과 정공의 가둠 효과가 향상되도록 상기 장벽층에 n형 델타도핑층이 포함되는 것을 특징으로 하는 Ⅲ-Ⅴ 질화물계 반도체 발광소자.
  2. 제 1항에 있어서, 상기 활성층이 다중양자 우물구조인 경우에 상기 n형 델타도핑층이 상기 장벽층의 각 주기마다 포함되는 것을 특징으로 하는 Ⅲ-Ⅴ 질화물계 반도체 발광소자.
  3. 제 1항 또는 제 2항에 따른 Ⅲ-Ⅴ 질화물계 반도체 발광소자의 제조방법에 있어서,
    장벽층은:
    제1 장벽층을 형성하는 단계와;
    암모니아 가스 분위기에서 n형 델타도핑 도펀트 소스가스를 유입시켜 상기 제1 장벽층 상에 상기 n형 델타도핑층을 형성하는 단계와;
    상기 n형 델타도핑층 상에 제2 장벽층을 형성하는 단계를 통하여 제조되는 것을 특징으로 하는 Ⅲ-Ⅴ 질화물계 반도체 발광소자의 제조방법.
  4. 제 3항에 있어서, 기판 상에 버퍼층, 중간층 및 n형 하부 접촉층을 순차적으로 형성하는 단계와;
    상기 n형 하부 접촉층 상에 상기 제1 장벽층, n형 델타도핑층 및 제2 장벽층을 순차적으로 형성하여 하부 장벽층을 형성하는 단계와;
    상기 하부 장벽층 상에 우물층을 형성하는 단계와;
    상기 우물층 상에 상기 제1 장벽층, n형 델타도핑층 및 제2 장벽층을 순차적으로 형성하여 상부 장벽층을 형성하는 단계와;
    상기 상부 장벽층 상에 p형 상부 접촉층을 형성하는 단계를 포함하는 것을 특징으로 하는 Ⅲ-Ⅴ 질화물계 반도체 발광소자의 제조방법.
  5. 제 4항에 있어서, 상기 n형 하부 접촉층과 상기 하부 장벽층 사이에는 n형 클래드층이, 상기 상부 장벽층과 상기 p형 상부 접촉층 사이에는 p형 클래드층이 각각 개재되는 것을 특징으로 하는 Ⅲ-Ⅴ 질화물계 반도체 발광소자의 제조방법.
  6. 제 3항에 있어서, 상기 n형 델타도핑 도펀트는 Si, O, Sn 또는 Ge인 것을 특 징으로 하는 Ⅲ-Ⅴ 질화물계 반도체 발광소자의 제조방법.
  7. 제 3항에 있어서, 상기 n형 델타도핑 도펀트 소스가스는 사수소화실리콘인 것을 특징으로 하는 Ⅲ-Ⅴ 질화물계 반도체 발광소자의 제조방법.
  8. 제 3항에 있어서, 상기 n형 델타도핑층은 유기금속화학기상증착법 또는 분자선 에피탁시를 이용하여 형성하는 것을 특징으로 하는 Ⅲ-Ⅴ 질화물계 반도체 발광소자의 제조방법.
KR1020040099356A 2004-11-30 2004-11-30 Ⅲ－ⅴ 질화물계 반도체 발광소자 및 그 제조방법 KR100608928B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040099356A KR100608928B1 (ko) 2004-11-30 2004-11-30 Ⅲ－ⅴ 질화물계 반도체 발광소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040099356A KR100608928B1 (ko) 2004-11-30 2004-11-30 Ⅲ－ⅴ 질화물계 반도체 발광소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20060060316A true KR20060060316A (ko) 2006-06-05
KR100608928B1 KR100608928B1 (ko) 2006-08-08

Family

ID=37157180

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040099356A KR100608928B1 (ko) 2004-11-30 2004-11-30 Ⅲ－ⅴ 질화물계 반도체 발광소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100608928B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809228B1 (ko) * 2006-11-20 2008-03-05 삼성전기주식회사 질화물 반도체 발광소자
WO2012116353A1 (en) * 2011-02-25 2012-08-30 Sensore Electonic Technology, Inc. Light emitting diode with polarization control

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102038885B1 (ko) 2013-05-27 2019-10-31 삼성전자주식회사 반도체 발광소자

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4815732B2 (ja) 1998-12-08 2011-11-16 日亜化学工業株式会社 窒化物半導体素子
JP2000286448A (ja) 1999-03-31 2000-10-13 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
KR100330228B1 (ko) * 1999-04-07 2002-03-25 조장연 2차원 전자가스층을 갖는 양자구조의 질화물 반도체 발광소자의제작방법
KR100380536B1 (ko) * 2000-09-14 2003-04-23 주식회사 옵토웰 터널접합 구조를 가지는 질화물반도체 발광소자

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809228B1 (ko) * 2006-11-20 2008-03-05 삼성전기주식회사 질화물 반도체 발광소자
WO2012116353A1 (en) * 2011-02-25 2012-08-30 Sensore Electonic Technology, Inc. Light emitting diode with polarization control
US10134948B2 (en) 2011-02-25 2018-11-20 Sensor Electronic Technology, Inc. Light emitting diode with polarization control

Also Published As

Publication number Publication date
KR100608928B1 (ko) 2006-08-08

Similar Documents

Publication Publication Date Title
US6720570B2 (en) Gallium nitride-based semiconductor light emitting device
CN101488550B (zh) 高In组分多InGaN/GaN量子阱结构的LED的制造方法
CN103215648B (zh) 基于氮化镓生长半导体异质结构的方法
US7858419B2 (en) Gallium nitride-based compound semiconductor multilayer structure and production method thereof
KR101308130B1 (ko) 발광 소자 및 그 제조 방법
JP6587673B2 (ja) 発光素子
KR20120028103A (ko) Ⅲ족 질화물 나노로드 발광 소자 제조방법
KR20090054410A (ko) 3족 질화물계 백색 발광 다이오드
KR101294518B1 (ko) 질화물 반도체 발광소자 및 그 제조 방법
CN100580966C (zh) 一种绿光发光二极管
CN106159048A (zh) 一种发光二极管外延片及其生长方法
JP2008277714A (ja) ＧａＮ系半導体発光ダイオードの製造方法
KR20140002910A (ko) 근자외선 발광 소자
CN114464709B (zh) 一种led外延片、外延生长方法及led芯片
JPH11354843A (ja) Ｉｉｉ族窒化物系量子ドット構造の製造方法およびその用途
KR20080026882A (ko) 질화물 반도체 발광소자 및 그 제조 방법
KR100608928B1 (ko) Ⅲ－ⅴ 질화물계 반도체 발광소자 및 그 제조방법
KR20080068244A (ko) 표면 플라즈몬을 이용하는 발광 다이오드
CN107546305A (zh) 一种GaN基发光二极管外延结构
KR100881053B1 (ko) 질화물계 발광소자
KR100608929B1 (ko) Ⅲ―ⅴ 질화물계 반도체 자외선 발광소자의 제조방법
KR100312019B1 (ko) 질화인듐갈륨 상분리를 이용한 백색 발광 다이오드의 제조방법
CN107546306A (zh) 一种具有高复合效率的量子阱结构及外延结构
KR101423719B1 (ko) 발광 소자 및 그 제조 방법
CN117766649A (zh) 发光二极管外延片及其制备方法、发光二极管

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee