KR20060059253A - Printed board and method for manufacturing same - Google Patents

Printed board and method for manufacturing same Download PDF

Info

Publication number
KR20060059253A
KR20060059253A KR1020067000817A KR20067000817A KR20060059253A KR 20060059253 A KR20060059253 A KR 20060059253A KR 1020067000817 A KR1020067000817 A KR 1020067000817A KR 20067000817 A KR20067000817 A KR 20067000817A KR 20060059253 A KR20060059253 A KR 20060059253A
Authority
KR
South Korea
Prior art keywords
substrate
resin
layer
board
resin layer
Prior art date
Application number
KR1020067000817A
Other languages
Korean (ko)
Other versions
KR100815745B1 (en
Inventor
도모유끼 아베
노부유끼 하야시
모또아끼 다니
겐이찌로 아베
겐지 이이다
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Priority to KR1020067000817A priority Critical patent/KR100815745B1/en
Publication of KR20060059253A publication Critical patent/KR20060059253A/en
Application granted granted Critical
Publication of KR100815745B1 publication Critical patent/KR100815745B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details

Abstract

A printed board (11) comprises a first board (12) and a second board(13) formed on the surface of the first board. The outline of the second board (13) is different from that of the first board (12). The second board (13) is arranged inside the outline of the first board (12). The second board (13) has a second core resin layer (34). The second core resin layer (34) contains carbon fibers. A buildup layer (16) composed of an insulating layer (41) and a conductor pattern (42) is formed on the surface of the second board (13). The printed board (11) is consequently provided with a stepped surface (14). A conductor pattern (18) is arranged on the stepped surface (14). Accordingly, the degree of freedom in electrode arrangement can be increased. The effect of thermal expansion can be eliminated by the action of the carbon fiber contained in the second core resin (34). A very small wiring structure is built up in the buildup layer (16).

Description

프린트 기판 및 그 제조 방법 {PRINTED BOARD AND METHOD FOR MANUFACTURING SAME}Printed board and manufacturing method thereof {PRINTED BOARD AND METHOD FOR MANUFACTURING SAME}

본 발명은 탄소 섬유를 함유하는 코어 수지층을 구비하는 프린트 기판 및 그 제조 방법에 관한 것이다. The present invention relates to a printed circuit board having a core resin layer containing carbon fibers and a method for producing the same.

예를 들어 일본 특허 공개 제2001-332828호 공보에 개시된 바와 같이, 탄소 섬유를 함유하는 코어 수지층을 구비하는 프린트 기판은 널리 알려져 있다. 이 프린트 기판에서는 2매의 코어 수지층이 중첩된다. 코어 수지층의 작용으로 프린트 기판 전체의 열팽창은 저감될 수 있다. For example, as disclosed in Japanese Patent Laid-Open No. 2001-332828, a printed circuit board having a core resin layer containing carbon fibers is widely known. In this printed board, two core resin layers overlap. The thermal expansion of the entire printed circuit board can be reduced by the action of the core resin layer.

이러한 종류의 프린트 기판에서는, 한쪽 코어 수지층의 표면에 다른 쪽 코어 수지층의 이면이 마주 향하게 된다. 코어 수지층은 동일 형상으로 형성되므로, 한쪽 코어 수지층의 표면은 완전히 다른 쪽 코어 수지층으로 덮여진다. 마찬가지로, 다른 쪽 코어 수지층의 이면은 완전히 한쪽 코어 수지층으로 덮여진다. 한쪽 코어 수지층의 이면이나 다른 쪽 코어 수지층의 표면에만 전극은 형성된다.In this kind of printed circuit board, the back surface of the other core resin layer faces the surface of one core resin layer. Since the core resin layer is formed in the same shape, the surface of one core resin layer is completely covered with the other core resin layer. Similarly, the back surface of the other core resin layer is completely covered with one core resin layer. Electrodes are formed only on the back surface of one core resin layer or the surface of the other core resin layer.

[특허문헌 1] 일본 특허 공개 제2001-332828호 공보[Patent Document 1] Japanese Unexamined Patent Application Publication No. 2001-332828

[특허문헌 2] 일본 특허 공개 제2000-138453호 공보[Patent Document 2] Japanese Unexamined Patent Publication No. 2000-138453

[특허문헌 3] 일본 특허 공개 소60-140898호 공보[Patent Document 3] Japanese Unexamined Patent Publication No. 60-140898

[특허문헌 4] 일본 특허 공개 평11-40902호 공보[Patent Document 4] Japanese Patent Application Laid-Open No. 11-40902

본 발명은 상기 실상에 비추어 이루어진 것으로, 전극 배치의 자유도를 확대할 수 있고, 그 결과, 용도의 확대를 실현할 수 있는 프린트 기판을 제공하는 것을 목적으로 한다. 본 발명은 열팽창의 영향을 배제하면서, 더욱 미세한 배선 구조를 실현할 수 있는 프린트 기판을 제공하는 것을 목적으로 한다. This invention is made | formed in view of the said real object, and an object of this invention is to provide the printed circuit board which can enlarge the freedom degree of electrode arrangement | positioning, and, as a result, can expand the use. An object of the present invention is to provide a printed board which can realize a finer wiring structure while removing the influence of thermal expansion.

상기 목적을 달성하기 위해 제1 발명에 따르면, 탄소 섬유를 함유하는 제1 코어 수지층을 구비하는 제1 기판과, 제1 기판의 표면에 적층되어 탄소 섬유를 함유하는 제2 코어 수지층을 구비하는 제2 기판을 구비하고, 제2 기판의 윤곽은 제1 기판의 윤곽과 다른 것을 특징으로 하는 프린트 기판이 제공된다. According to a first aspect of the present invention, there is provided a first substrate having a first core resin layer containing carbon fibers, and a second core resin layer laminated on the surface of the first substrate and containing carbon fibers. A second substrate is provided, wherein the outline of the second substrate is different from the outline of the first substrate.

이러한 프린트 기판에서는, 제2 기판의 윤곽은 제1 기판의 윤곽과 다르다. 이렇게 하여 제1 기판의 표면에는 단차면이 규정된다. 제1 기판의 이면이나 제2 기판의 표면뿐만 아니라, 단차면에 전극은 형성될 수 있다. 단차면으로부터 신호는 취출될 수 있다. 단순히 동일 형상의 기판끼리가 중첩되는 경우에 비해, 전극 배치의 자유도는 확대될 수 있다. 그 결과, 프린트 기판의 용도의 확대는 실현될 수 있다. 이러한 프린트 기판에서는, 제2 기판은 제1 기판의 윤곽보다도 내측에 배치되면 좋다. In such a printed board, the outline of the second substrate is different from the outline of the first substrate. In this way, the step surface is defined on the surface of the first substrate. Electrodes may be formed on the step surface as well as the back surface of the first substrate or the surface of the second substrate. The signal can be extracted from the stepped surface. Compared with the case where the substrates of the same shape simply overlap, the degree of freedom of the electrode arrangement can be increased. As a result, expansion of the use of a printed board can be realized. In such a printed circuit board, the second substrate may be disposed inside the contour of the first substrate.

게다가, 제1 및 제2 코어 수지층에는 탄소 섬유 직물(cloth)이 함유된다. 이러한 탄소 섬유 직물의 채용으로 제1 및 제2 기판의 열팽창은 억제된다. 온도 변화에 상관없이 전극의 위치 어긋남은 저지된다. 게다가, 탄소 섬유 직물은 종래의 세라믹보다도 저렴하게 공급될 수 있다. In addition, the first and second core resin layers contain carbon fiber cloth. By employing such a carbon fiber fabric, thermal expansion of the first and second substrates is suppressed. Irrespective of the temperature change, the positional shift of the electrode is prevented. In addition, carbon fiber fabrics can be supplied at a lower cost than conventional ceramics.

제2 코어 수지층은 탄소 섬유를 함유하는 수지 재료로 구성되고, 소정의 위치에서 관통 구멍을 규정하는 제1 수지층과, 제1 수지층의 표면에 적층되어 유리 섬유를 함유하는 수지 재료로 구성되는 절연층과, 절연층의 표면에 적층되어 탄소 섬유를 함유하는 수지 재료로 구성되는 제2 수지층을 구비하면 된다. 제2 수지층에는 제1 수지층의 관통 구멍에 중첩되는 관통 구멍이 형성되면 된다. The second core resin layer is composed of a resin material containing carbon fibers, and is composed of a first resin layer defining a through hole at a predetermined position, and a resin material laminated on the surface of the first resin layer and containing glass fibers. What is necessary is just to provide the insulating layer used, and the 2nd resin layer laminated | stacked on the surface of an insulating layer and consisting of the resin material containing carbon fiber. The through holes overlapping the through holes of the first resin layer may be formed in the second resin layer.

이러한 프린트 기판은 제2 기판의 표면에 적층되어 절연층 및 도전 패턴으로 구성되는 빌드업층(buildup layer)을 더 구비해도 좋다. 이러한 빌드업층의 작용으로 전극의 미세화는 실현된다. 이러한 프린트 기판은 예를 들어 프린트 기판에 실장되는 전자 부품의 전극의 미세화에 대응할 수 있다. 한편, 지금까지와 같이, 프린트 기판에 유리 섬유 혼입 프리프레그(prepreg)의 다층 구조가 채용되는 경우에는 미세한 배선 구조는 확립될 수 없다. 이러한 프린트 기판은 전자 부품의 전극의 미세화에 대응할 수 없다. 빌드업층의 표면에는 도전 패드가 노출되어도 좋다. 제1 기판은 제1 코어 수지층의 표면에 적층되어 유리 섬유를 함유하는 절연층과, 절연층의 표면에 배치되는 도전 패턴을 구비해도 좋다. Such a printed board may further include a buildup layer laminated on the surface of the second substrate and composed of an insulating layer and a conductive pattern. By the action of this buildup layer, miniaturization of the electrode is realized. Such a printed board may correspond to miniaturization of an electrode of an electronic component mounted on the printed board, for example. On the other hand, as before, when the multilayer structure of glass fiber mixing prepreg is adopted for a printed board, a fine wiring structure cannot be established. Such a printed circuit board cannot cope with miniaturization of an electrode of an electronic component. The conductive pad may be exposed on the surface of the buildup layer. A 1st board | substrate may be equipped with the insulating layer which is laminated | stacked on the surface of a 1st core resin layer, and contains glass fiber, and the conductive pattern arrange | positioned at the surface of an insulating layer.

이상과 같은 프린트 기판의 제조에 있어서, 탄소 섬유를 함유하는 제1 코어 수지층을 구비하는 제1 기판에 탄소 섬유를 함유하는 제2 코어 수지층을 구비하는 제2 기판을 적층하는 공정과, 제1 기판의 윤곽 내측에서 제2 기판의 윤곽을 깎아 내는 공정이 실시되면 된다. In the manufacture of the above printed substrate, the process of laminating | stacking the 2nd board | substrate provided with the 2nd core resin layer containing carbon fiber on the 1st board | substrate provided with the 1st core resin layer containing carbon fiber, What is necessary is just to perform the process of scraping off the outline of a 2nd board | substrate inside the outline of one board | substrate.

제2 발명에 따르면, 탄소 섬유를 함유하는 제1 코어 수지층을 구비하는 제1 기판과, 제1 기판의 표면에 적층되어 탄소 섬유를 함유하는 제2 코어 수지층을 구비하는 제2 기판과, 제2 기판의 표면에 적층되어 절연층 및 도전 패턴으로 구성되는 빌드업층을 구비하는 것을 특징으로 하는 프린트 기판이 제공된다. According to a second aspect of the invention, there is provided a first substrate comprising a first core resin layer containing carbon fibers, a second substrate comprising a second core resin layer laminated on the surface of the first substrate and containing carbon fibers; A printed circuit board is provided, comprising a build-up layer laminated on the surface of the second substrate and composed of an insulating layer and a conductive pattern.

이러한 프린트 기판에서는, 탄소 섬유 직물의 채용으로 제1 및 제2 기판의 열팽창은 억제된다. 온도 변화에 상관없이 전극의 위치 어긋남은 저지된다. 게다가, 탄소 섬유 직물은 종래의 세라믹보다도 저렴하게 공급될 수 있다. 게다가, 빌드업층의 작용으로 전극의 미세화는 실현된다. 이러한 프린트 기판은 예를 들어 프린트 기판에 실장되는 전자 부품의 전극의 미세화에 대응할 수 있다. In such a printed circuit board, thermal expansion of the first and second substrates is suppressed by employing a carbon fiber fabric. Irrespective of the temperature change, the positional shift of the electrode is prevented. In addition, carbon fiber fabrics can be supplied at a lower cost than conventional ceramics. In addition, miniaturization of the electrode is realized by the action of the buildup layer. Such a printed board may correspond to miniaturization of an electrode of an electronic component mounted on the printed board, for example.

제2 코어 수지층은 탄소 섬유를 함유하는 수지 재료로 구성되고, 소정 위치에서 관통 구멍을 규정하는 제1 수지판층과, 제1 수지층의 표면에 적층되어 유리 섬유를 함유하는 수지 재료로 구성되는 절연층과, 절연층의 표면에 적층되어 탄소 섬유를 함유하는 수지 재료로 구성되는 제2 수지층을 구비해도 좋다. 제2 수지층에는, 제1 수지층의 관통 구멍에 중첩되는 관통 구멍이 형성되어도 좋다. 빌드업층의 표면에는 도전 패드가 노출되면 된다. 제1 기판은 상기 제1 코어 수지층의 표면에 적층되어 유리 섬유를 함유하는 절연층과, 절연층의 표면에 배치되는 도전 패턴을 구비해도 좋다. The second core resin layer is composed of a resin material containing carbon fibers, and is composed of a first resin plate layer defining a through hole at a predetermined position, and a resin material laminated on the surface of the first resin layer and containing glass fibers. You may provide the insulating layer and the 2nd resin layer laminated | stacked on the surface of an insulating layer and comprised from the resin material containing carbon fiber. The through hole overlapping the through hole of the first resin layer may be formed in the second resin layer. The conductive pad may be exposed on the surface of the buildup layer. A 1st board | substrate may be equipped with the insulating layer which is laminated | stacked on the surface of the said 1st core resin layer, and contains glass fiber, and the conductive pattern arrange | positioned on the surface of an insulating layer.

이상과 같은 제1 및 제2 발명에 관한 프린트 기판의 제조에 있어서, 관통 구멍을 규정하는 적어도 2매의 섬유 강화 수지판을 준비하는 공정과, 섬유 강화 수지판끼리의 사이에 수지 시트를 협입하는 공정과, 적어도 수지 시트를 가열하면서 한쪽 섬유 강화 수지판에 다른 쪽 섬유 강화 수지판을 압박하여 관통 구멍에 수지 시트의 수지 재료를 충전하는 공정이 실시되면 된다. In manufacture of the printed circuit board which concerns on the above-mentioned 1st and 2nd invention, the resin sheet is clamped between the process of preparing the at least 2 fiber reinforced resin board which prescribes a through-hole, and fiber reinforced resin boards. What is necessary is just to perform the process and a process of pressing the other fiber reinforced resin board to the one fiber reinforced resin board, and filling the through-hole resin material of a resin sheet, heating at least a resin sheet.

이상과 같은 제조 방법에 따르면, 수지 시트에 함유되는 수지 재료는 압박을 기초로 섬유 강화 수지판의 관통 구멍으로 유입한다. 관통 구멍 내에는 수지 재료가 확실히 충전될 수 있다. 공동(void)의 발생은 방지된다. 그 후, 관통 구멍 내에는 스루 홀(through hole)이 형성되어도 좋다. 스루 홀 내에는 도금이 실시된다. 도금의 외벽과 섬유 강화 수지판 사이에는 수지 재료가 충전되므로, 도금은 섬유 강화 수지판과 완전히 격리될 수 있다. 이러한 제조 방법에서는, 섬유 강화 수지판은 예를 들어 탄소 섬유를 함유하면 된다. According to the above manufacturing method, the resin material contained in the resin sheet flows into the through hole of the fiber-reinforced resin sheet based on the pressing. The resin material can be surely filled in the through hole. The occurrence of voids is prevented. Thereafter, a through hole may be formed in the through hole. Plating is performed in the through hole. Since the resin material is filled between the outer wall of the plating and the fiber reinforced resin plate, the plating can be completely isolated from the fiber reinforced resin plate. In such a manufacturing method, a fiber reinforced resin board should just contain carbon fiber, for example.

한편, 지금까지는 코어 수지층의 형성에 있어서, 우선, 2매의 섬유 강화 수지판이 접합된다. 섬유 강화 수지판에는 소정의 위치에 관통 구멍이 형성된다. 섬유 강화 수지판의 접합 후에 관통 구멍이 형성되면, 관통 구멍 내에는 공동이 발생하기 쉽다. 관통 구멍의 내측에서 도금이 형성될 때에, 도금이 공동에 진입하게 된다. 도금은 전기적으로 섬유 강화 수지판 중 탄소 섬유에 접속되게 된다. 도금과 탄소 섬유 사이는 절연될 수 없다. On the other hand, in the formation of the core resin layer so far, first, two fiber-reinforced resin plates are joined. The through-holes are formed in a predetermined position in the fiber reinforced resin plate. If a through hole is formed after the joining of the fiber reinforced resin plate, a cavity is likely to occur in the through hole. When plating is formed inside the through hole, the plating enters the cavity. The plating is electrically connected to the carbon fibers in the fiber reinforced resin sheet. There is no insulation between the plating and the carbon fiber.

도1은 본 발명의 일 구체예에 관한 프린트 기판, 즉 프로브 카드의 외관을 개략적으로 도시하는 사시도이다. 1 is a perspective view schematically showing the appearance of a printed board, i.e., a probe card, according to an embodiment of the present invention.

도2는 도1의 2-2선에 따른 확대 수직 단면도이다. FIG. 2 is an enlarged vertical sectional view taken along line 2-2 of FIG.

도3은 도1의 3-3선에 따른 확대 수직 단면도이다. 3 is an enlarged vertical cross-sectional view taken along line 3-3 of FIG.

도4는 섬유 강화 수지판에 수지 시트를 협입하는 장면을 도시하는 확대 부분 단면도이다. 4 is an enlarged partial cross-sectional view showing a scene of sandwiching a resin sheet into a fiber reinforced resin sheet.

도5는 코어 수지층의 형성에 있어서, 한쪽 섬유 강화 수지판에 다른 쪽 섬유 강화 수지판이 압박되는 장면을 도시하는 확대 부분 단면도이다. 5 is an enlarged partial cross-sectional view showing a scene in which the other fiber reinforced resin plate is pressed against one fiber reinforced resin plate in the formation of the core resin layer.

도6은 제1 기판의 형성에 있어서, 제1 코어 수지층 및 적층판 사이에 수지 시트가 협입되는 장면을 도시하는 확대 부분 단면도이다. FIG. 6 is an enlarged partial cross-sectional view showing a scene in which a resin sheet is sandwiched between a first core resin layer and a laminate in forming a first substrate. FIG.

도7은 제1 코어 수지층에 수지 시트 및 적층판이 압박되는 장면을 도시하는 확대 부분 단면도이다. 7 is an enlarged partial cross-sectional view showing a scene in which a resin sheet and a laminated plate are pressed against the first core resin layer.

도8은 스루 홀 비아(via)가 형성되는 장면을 도시하는 확대 부분 단면도이다.8 is an enlarged fragmentary sectional view showing a scene in which through hole vias are formed;

도9는 제2 기판의 형성에 있어서, 제2 코어 수지층 및 적층판 사이에 수지 시트가 협입되는 장면을 도시하는 확대 부분 단면도이다. 9 is an enlarged partial cross-sectional view showing a scene in which a resin sheet is sandwiched between a second core resin layer and a laminated plate in forming a second substrate.

도10은 제2 코어 수지층에 수지 시트 및 적층판이 압박되는 장면을 도시하는 확대 부분 단면도이다. 10 is an enlarged partial cross-sectional view showing a scene in which a resin sheet and a laminated plate are pressed against a second core resin layer.

도11은 스루 홀 비아가 형성되는 장면을 도시하는 확대 부분 단면도이다. 11 is an enlarged partial cross-sectional view showing a scene in which through-hole vias are formed.

도12는 제1 기판의 표면에 제2 기판이 적층되는 장면을 도시하는 확대 부분 단면도이다. 12 is an enlarged fragmentary sectional view showing a scene in which a second substrate is laminated on the surface of the first substrate.

도13은 빌드업층의 형성에 있어서, 제2 기판의 표면에 절연층이 형성되는 장면을 도시하는 확대 부분 단면도이다. Fig. 13 is an enlarged partial cross-sectional view showing a scene in which an insulating layer is formed on the surface of a second substrate in forming a buildup layer.

도14는 절연층의 표면에 구리 도금 시드층 및 레지스트막이 형성되는 장면을 도시하는 확대 부분 단면도이다. Fig. 14 is an enlarged partial cross-sectional view showing a scene in which a copper plating seed layer and a resist film are formed on the surface of an insulating layer.

도15는 구리 도금 시드층의 표면에 구리 도금층이 형성되는 장면을 도시하는 확대 부분 단면도이다. 15 is an enlarged partial cross-sectional view showing a scene in which a copper plating layer is formed on the surface of a copper plating seed layer.

도16은 도전 패턴 및 비아가 형성되는 장면을 도시하는 확대 부분 단면도이다. 16 is an enlarged partial cross-sectional view showing a scene in which conductive patterns and vias are formed.

이하, 첨부 도면을 참조하면서 본 발명의 실시 형태를 설명한다. EMBODIMENT OF THE INVENTION Hereinafter, embodiment of this invention is described, referring an accompanying drawing.

도1은 본 발명의 일 구체예에 관한 프린트 기판, 즉 프로브 카드(11)의 구조를 개략적으로 도시한다. 이 프로브 카드(11)는 제1 기판(12)과, 제1 기판(12)의 표면에 적층되는 제2 기판(13)을 구비한다. 제2 기판(13)의 윤곽은 제1 기판(12)의 윤곽과 다르다. 제2 기판(13)은 제1 기판(12)의 윤곽보다도 내측에 배치된다. 이렇게 하여 제1 기판(12)의 표면에는 단차면(14)이 규정된다. 여기서는, 제1 기판(12)의 윤곽은 예를 들어 팔각형으로 형성된다. 한편, 제2 기판(13)의 윤곽은 원형으로 형성된다. 제2 기판(13)의 직경은 예를 들어 200 ㎜로 설정된다. 단, 제2 기판(13)이 제1 기판(12)의 윤곽보다도 내측에 배치되는 한, 제1 및 제2 기판(12, 13)은 그 밖의 형상으로 형성되어도 좋다. Fig. 1 schematically shows the structure of a printed board, i.e., a probe card 11, according to one embodiment of the present invention. The probe card 11 includes a first substrate 12 and a second substrate 13 stacked on the surface of the first substrate 12. The contour of the second substrate 13 is different from the contour of the first substrate 12. The second substrate 13 is disposed inside the contour of the first substrate 12. In this way, the stepped surface 14 is defined on the surface of the first substrate 12. Here, the contour of the first substrate 12 is formed in an octagon, for example. On the other hand, the contour of the second substrate 13 is formed in a circular shape. The diameter of the second substrate 13 is set to 200 mm, for example. However, as long as the 2nd board | substrate 13 is arrange | positioned inside the contour of the 1st board | substrate 12, the 1st and 2nd board | substrates 12 and 13 may be formed in other shape.

제1 기판(12)의 이면에는 빌드업층(15)이 적층된다. 제2 기판(13)의 표면에는 빌드업층(16)이 적층된다. 빌드업층(15, 16)의 표면에는 복수의 도전 패드(17)가 노출된다. 마찬가지로, 제1 기판(12)의 표면 즉 단차면(14)에는 복수의 도전 패드(18)가 노출된다. 이러한 도전 패드(17, 18)는 예를 들어 구리 등의 도전성 재료로 구성되면 좋다. The buildup layer 15 is stacked on the back surface of the first substrate 12. The buildup layer 16 is laminated on the surface of the second substrate 13. A plurality of conductive pads 17 are exposed on the surfaces of the buildup layers 15 and 16. Similarly, a plurality of conductive pads 18 are exposed on the surface of the first substrate 12, that is, the stepped surface 14. Such conductive pads 17 and 18 may be made of a conductive material such as copper, for example.

도2에 도시된 바와 같이, 제1 기판(12)은 탄소 섬유를 함유하는 평판 형상의 제1 코어 수지층(21)을 구비한다. 제1 코어 수지층(21)은 평판 형상의 제1 수지층(22)과, 제1 수지층(22)의 표면에 적층되는 절연층(23)과, 절연층(23)의 표면에 적층되는 평판 형상의 제2 수지층(24)을 구비한다. 제1 및 제2 수지층(22, 24)은 탄소 섬유 직물을 함유하는 수지 재료로 구성된다. 탄소 섬유 직물은 예를 들어 탄소 섬유 얀(yarn)으로부터 평직이 된다. 탄소 섬유 얀은 1000개 이상의 탄소 섬유의 다발로 구성된다. 탄소 섬유의 직경은 10 ㎛ 이하로 설정된다. 그 밖에, 제1 및 제2 수지층(22, 24)에는 탄소 섬유 직물 대신에, 탄소 섬유로 된 메시나 탄소 섬유로 된 부직포가 함유되어도 좋다. 이러한 탄소 섬유 직물은 제1 및 제2 수지층(22, 24)의 전체에 걸쳐서 확대되면 좋다. 제1 및 제2 수지층(22, 24)의 전체에 대한 탄소 섬유의 함유율은 30[vol ％] 내지 80[vo1 ％] 정도로 설정되면 된다. 탄소 섬유의 흑연화율은 99[％] 이상으로 설정되면 된다. 수지 재료에는 예를 들어 에폭시 수지가 이용된다. 절연층(23)은 유리 섬유 직물을 함유하는 수지 재료로 구성된다. 이러한 유리 섬유 직물은 절연층(23)의 전체에 걸쳐서 확대되면 좋다. 수지 재료에는 예를 들어 에폭시 수지가 이용된다. As shown in Fig. 2, the first substrate 12 includes a first core resin layer 21 having a flat plate shape containing carbon fibers. The first core resin layer 21 is laminated on the surface of the first resin layer 22 having a flat plate shape, the insulating layer 23 laminated on the surface of the first resin layer 22, and the insulating layer 23. The flat plate-shaped 2nd resin layer 24 is provided. The first and second resin layers 22, 24 are made of a resin material containing a carbon fiber fabric. Carbon fiber fabrics are plain weave, for example, from carbon fiber yarns. Carbon fiber yarns consist of a bundle of at least 1000 carbon fibers. The diameter of carbon fiber is set to 10 micrometers or less. In addition, the first and second resin layers 22 and 24 may contain a carbon fiber mesh or a carbon fiber nonwoven fabric instead of the carbon fiber fabric. Such a carbon fiber fabric may be enlarged over the entirety of the first and second resin layers 22 and 24. What is necessary is just to set the content rate of the carbon fiber with respect to the whole of the 1st and 2nd resin layers 22 and 24 about 30 [vol%]-80 [vo1%]. What is necessary is just to set the graphitization rate of carbon fiber to 99 [%] or more. An epoxy resin is used for the resin material, for example. The insulating layer 23 is composed of a resin material containing a glass fiber fabric. Such glass fiber fabric may be expanded over the entirety of the insulating layer 23. An epoxy resin is used for the resin material, for example.

제1 코어 수지층(21)의 표면 및 이면에는 예를 들어 4층의 절연층(27)이 적층된다. 절연층(27)은 유리 섬유 직물을 함유하는 수지 재료로 구성된다. 유리 섬유 직물은 절연층(27)의 전체에 걸쳐서 확대되면 좋다. 수지 재료에는 예를 들어 에폭시 수지가 이용된다. 절연층(27)끼리의 사이에는 도전 패턴(28)이 배치된다. 도전 패턴(28)에는 예를 들어 구리 등의 도전성 재료가 이용되면 좋다. Four insulating layers 27 are laminated on the front and back surfaces of the first core resin layer 21, for example. The insulating layer 27 is composed of a resin material containing a glass fiber fabric. The glass fiber fabric may be expanded over the entirety of the insulating layer 27. An epoxy resin is used for the resin material, for example. The conductive pattern 28 is arrange | positioned between the insulating layers 27 comrades. For the conductive pattern 28, a conductive material such as copper may be used, for example.

빌드업층(15)은 절연층(29) 및 도전 패턴(31)의 적층체로 구성된다. 절연층(29) 및 도전 패턴(31)은 교대로 적층된다. 절연층(29)에는 예를 들어 에폭시 수지가 이용된다. 도전 패턴(31)에는 예를 들어 구리 등의 도전성 재료가 이용된다. 절연층(29)을 협지하여 중첩되는 소정의 도전 패턴(31)끼리는 비아(32)로 전기적으로 접속된다. 빌드업층(15)의 표면에는 전술한 도전 패드(17)가 노출된다. 빌드업층(15)의 표면에서 도전 패드(17) 이외의 영역에는 오버코트층(33)이 적층된다. 오버코트층(33)에는 예를 들어 수지 재료가 이용되면 좋다. The buildup layer 15 is composed of a laminate of the insulating layer 29 and the conductive pattern 31. The insulating layer 29 and the conductive pattern 31 are laminated alternately. For example, an epoxy resin is used for the insulating layer 29. As the conductive pattern 31, for example, a conductive material such as copper is used. Predetermined conductive patterns 31 sandwiching the insulating layer 29 are electrically connected to vias 32. The conductive pad 17 described above is exposed on the surface of the buildup layer 15. The overcoat layer 33 is laminated | stacked in the area | region other than the conductive pad 17 on the surface of the buildup layer 15. For example, a resin material may be used for the overcoat layer 33.

제2 기판(13)은 탄소 섬유를 함유하는 평판 형상의 제2 코어 수지층(34)을 구비한다. 제2 코어 수지층(34)은 제1 코어 수지층(21)과 마찬가지로, 평판 형상의 제1 수지층(35)과, 제1 수지층(35)의 표면에 적층되는 절연층(36)과, 절연층(36)의 표면에 적층되는 평판 형상의 제2 수지층(37)을 구비한다. 제1 및 제2 수지층(35, 37)은 전술한 제1 및 제2 수지층(22, 24)과 마찬가지로 구성되면 된다. 절연층(36)은 전술한 절연층(23)과 마찬가지로 구성되면 된다. The 2nd board | substrate 13 is equipped with the flat 2nd core resin layer 34 containing carbon fiber. Similar to the first core resin layer 21, the second core resin layer 34 includes the first resin layer 35 having a flat plate shape, the insulating layer 36 laminated on the surface of the first resin layer 35, and And a flat plate-like second resin layer 37 laminated on the surface of the insulating layer 36. The 1st and 2nd resin layers 35 and 37 should just be comprised similarly to the 1st and 2nd resin layers 22 and 24 mentioned above. The insulating layer 36 may be configured similarly to the above-described insulating layer 23.

제2 코어 수지층(34)의 표면 및 이면에는 절연층(38)이 적층된다. 절연층(38)은 유리 섬유 직물을 함유하는 수지 재료로 구성된다. 유리 섬유 직물은 예를 들어 절연층(38) 전체에 걸쳐서 확대되면 된다. 수지 재료에는 예를 들어 에폭시 수지가 이용된다. 절연층(38)의 표면에는 도전 패턴(39)이 배치된다. 도전 패턴(39)에는 예를 들어 구리 등의 도전성 재료가 이용된다. The insulating layer 38 is laminated | stacked on the surface and back surface of the 2nd core resin layer 34. As shown in FIG. The insulating layer 38 is made of a resin material containing a glass fiber fabric. The glass fiber fabric may be enlarged, for example, throughout the insulating layer 38. An epoxy resin is used for the resin material, for example. The conductive pattern 39 is disposed on the surface of the insulating layer 38. As the conductive pattern 39, for example, a conductive material such as copper is used.

빌드업층(16)은 절연층(41) 및 도전 패턴(42)의 적층체로 구성된다. 절연층(41) 및 도전 패턴(42)은 교대로 적층된다. 절연층(41)에는 예를 들어 에폭시 수 지 등의 수지 재료가 이용된다. 도전 패턴(42)에는 예를 들어 구리 등의 도전성 재료가 이용된다. 절연층(41)을 협지하여 중첩되는 소정의 도전 패턴(42)끼리는 비아(43)로 전기적으로 접속된다. 빌드업층(16)의 표면에는 전술한 도전 패드(17)가 노출된다. 빌드업층(16)의 표면에서 도전 패드(17) 이외의 영역에는 오버코트층(44)이 적층된다. 오버코트층(44)에는 예를 들어 수지 재료가 이용되면 좋다. The buildup layer 16 is composed of a laminate of the insulating layer 41 and the conductive pattern 42. The insulating layer 41 and the conductive pattern 42 are alternately stacked. As the insulating layer 41, for example, a resin material such as epoxy resin is used. As the conductive pattern 42, for example, a conductive material such as copper is used. Predetermined conductive patterns 42 sandwiching the insulating layer 41 are electrically connected to vias 43. The conductive pad 17 described above is exposed on the surface of the buildup layer 16. The overcoat layer 44 is laminated | stacked in the area | region other than the conductive pad 17 on the surface of the buildup layer 16. FIG. For example, a resin material may be used for the overcoat layer 44.

도3에 도시된 바와 같이, 제1 기판(12)에는 표면으로부터 이면에 이르는 스루 홀 비아(45)가 형성된다. 제2 기판(13)에는 표면으로부터 이면에 이르는 스루 홀 비아(46)가 형성된다. 제1 및 제2 기판(12, 13)에는 제2 기판(13)의 표면으로부터 제1 기판(12)의 이면에 이르는 스루 홀 비아(47)가 형성된다. 스루 홀 비아(45, 46, 47)는 예를 들어 구리 등의 도전성 재료로 구성된다. 스루 홀 비아(45, 46, 47)의 내부 공간은 예를 들어 에폭시 수지 등의 수지 재료로 충전되면 된다. 이러한 스루 홀 비아(45, 46, 47)는 전기적으로 도전 패턴(28, 39)끼리를 접속한다. As shown in Fig. 3, the first substrate 12 is formed with through hole vias 45 from the front surface to the back surface. Through-hole vias 46 are formed in the second substrate 13 from the surface to the back surface. Through-hole vias 47 are formed in the first and second substrates 12 and 13 from the surface of the second substrate 13 to the back surface of the first substrate 12. The through hole vias 45, 46, 47 are made of a conductive material such as copper, for example. The internal space of the through hole vias 45, 46, 47 may be filled with a resin material such as epoxy resin. Such through hole vias 45, 46, 47 electrically connect the conductive patterns 28, 39 with each other.

제1 기판(12)에서 제1 수지층(22)에는 소정 위치에 관통 구멍(48)이 규정된다. 제2 수지층(24)에는 소정 위치에 관통 구멍(49)이 규정된다. 관통 구멍(49)은 관통 구멍(48)에 중첩된다. 마찬가지로, 제2 기판(13)에서 제1 수지층(35)에는 소정 위치에 관통 구멍(51)이 규정된다. 제2 수지층(37)에는 소정 위치에 관통 구멍(52)이 규정된다. 관통 구멍(52)은 관통 구멍(51)에 중첩된다. 스루 홀 비아(45)는 관통 구멍(48, 49)을 관통한다. 스루 홀 비아(46)는 관통 구멍(51, 52)을 관통한다. 스루 홀 비아(47)는 관통 구멍(48, 49, 51, 52)을 관통한다. 스루 홀 비아(45, 46, 47)의 외벽과 관통 구멍(48, 49, 51, 52)의 내벽 사이에는 절연 재료가 충전된다. 절연 재료에는 예를 들어 에폭시 수지 등의 수지 재료가 이용되면 좋다. 이러한 절연 재료의 작용으로 제1 및 제2 수지층(22, 24, 35, 37) 내의 탄소 섬유 직물은 스루 홀 비아(45, 46, 47)로부터 확실하게 절연될 수 있다. Through holes 48 are defined in the first resin layer 22 in the first substrate 12 at predetermined positions. The through-hole 49 is defined in the 2nd resin layer 24 in a predetermined position. The through hole 49 overlaps the through hole 48. Similarly, the through hole 51 is defined in the 1st resin layer 35 in the 2nd board | substrate 13 in a predetermined position. The through hole 52 is defined at the predetermined position in the second resin layer 37. The through hole 52 overlaps the through hole 51. Through hole via 45 penetrates through holes 48 and 49. Through hole via 46 penetrates through holes 51 and 52. Through hole vias 47 penetrate through holes 48, 49, 51, and 52. An insulating material is filled between the outer wall of the through hole vias 45, 46, 47 and the inner wall of the through holes 48, 49, 51, 52. As an insulating material, resin materials, such as an epoxy resin, may be used, for example. By the action of this insulating material, the carbon fiber fabrics in the first and second resin layers 22, 24, 35, 37 can be reliably insulated from the through hole vias 45, 46, 47.

이러한 프로브 카드(11)에서는 제1 및 제2 수지층(22, 24, 35, 37)이나 절연층(23, 27, 29, 36, 38, 41)에는 예를 들어 에폭시, 폴리설폰, 폴리에테르설폰, 폴리페닐설폰, 폴리프탈아미드, 폴리아미드이미드, 폴리케톤, 폴리아세탈, 폴리이미드, 폴리카보네이트, 변성 폴리페닐렌에테르, 폴리페닐렌옥사이드, 폴리부틸렌테레프탈레이트, 폴리아크릴레이트, 폴리설폰, 폴리페닐렌설파이드, 폴리에테르에테르케톤, 테트라플루오로에틸렌, 시아네이트에스테르 및 비스말레이미드 중 어느 하나 또는 그들의 조합으로 구성되는 수지 재료가 이용되면 좋다. In such a probe card 11, the first and second resin layers 22, 24, 35, 37 and the insulating layers 23, 27, 29, 36, 38, 41 are epoxy, polysulfone, polyether, for example. Sulfone, polyphenylsulfone, polyphthalamide, polyamideimide, polyketone, polyacetal, polyimide, polycarbonate, modified polyphenylene ether, polyphenylene oxide, polybutylene terephthalate, polyacrylate, polysulfone, A resin material composed of any one or a combination of polyphenylene sulfide, polyether ether ketone, tetrafluoroethylene, cyanate ester and bismaleimide may be used.

이러한 프로브 카드(11)는 제1 기판(12)의 이면에서 프로브 장치(도시되지 않음)에 장착된다. 장착에 있어서 도전 패드(17)가 프로브 장치의 전극 단자에 접속된다. 한편, 제2 기판(13) 즉 빌드업층(16)의 표면에는 예를 들어 반도체 웨이퍼(도시되지 않음)가 탑재된다. 탑재에 있어서 도전 패드(17)는 반도체 웨이퍼의 범프 전극에 접속된다. 프로브 장치로부터 프로브 카드(11)를 통해 반도체 웨이퍼에 전류가 유통한다. 반도체 웨이퍼의 온도는 상하 이동한다. 전류의 유통을 기초로 신호는 취출된다. 신호의 취출에 있어서 예를 들어 단차면(14)에 배치되는 도전 패드(18)가 이용되어도 좋다. 이렇게 하여 반도체 웨이퍼는 검사된다. 빌드업층(15)의 표면에 배치되는 도전 패드(17)는 예를 들어 프로브 장치의 전극 단자 의 위치를 기초로 배치되면 된다. 빌드업층(16)의 표면에 배치되는 도전 패드(17)는 예를 들어 반도체 웨이퍼의 범프 전극의 위치를 기초로 배치되면 된다. This probe card 11 is mounted to a probe device (not shown) on the back surface of the first substrate 12. In mounting, the conductive pad 17 is connected to the electrode terminal of the probe device. On the other hand, for example, a semiconductor wafer (not shown) is mounted on the surface of the second substrate 13, that is, the buildup layer 16. In mounting, the conductive pad 17 is connected to the bump electrode of the semiconductor wafer. Current flows from the probe device to the semiconductor wafer via the probe card 11. The temperature of the semiconductor wafer moves up and down. The signal is taken out based on the distribution of the current. In taking out the signal, for example, a conductive pad 18 disposed on the stepped surface 14 may be used. In this way, the semiconductor wafer is inspected. The conductive pads 17 arranged on the surface of the buildup layer 15 may be arranged based on the position of the electrode terminal of the probe device, for example. The conductive pads 17 disposed on the surface of the buildup layer 16 may be arranged based on the position of the bump electrode of the semiconductor wafer, for example.

이상과 같은 프로브 카드(11)에서는, 빌드업층(15, 16)의 작용으로 도전 패드(17), 즉 전극의 미세화는 실현된다. 이러한 프로브 카드(11)는 예를 들어 반도체 웨이퍼의 전극의 미세화에 대응할 수 있다. 한편, 지금까지와 같이 프린트 기판에 유리 섬유 혼입 프리프레그의 다층 구조가 채용되는 경우에는 미세한 배선 구조는 확립될 수 없다. 이러한 프린트 기판은 반도체 웨이퍼의 전극의 미세화에 대응할 수 없다. In the probe card 11 as described above, miniaturization of the conductive pad 17, that is, the electrode, is realized by the action of the buildup layers 15 and 16. Such a probe card 11 may correspond to, for example, miniaturization of an electrode of a semiconductor wafer. On the other hand, when the multilayer structure of glass fiber mixing prepreg is employ | adopted as a conventional printing board, a fine wiring structure cannot be established. Such a printed circuit board cannot cope with miniaturization of an electrode of a semiconductor wafer.

게다가, 제1 및 제2 코어 수지층(21, 34)에는 탄소 섬유 직물이 함유된다. 이러한 탄소 섬유 직물의 채용으로 제1 및 제2 기판(12, 13)의 열팽창은 억제된다. 게다가, 제1 및 제2 기판(12, 13)의 열팽창률은 반도체 웨이퍼의 그것에 맞추어진다. 온도 변화에 상관없이, 반도체 웨이퍼의 범프 전극과 도전 패드(17)의 위치 어긋남은 저지된다. 특히, 제2 기판(13)은 제1 기판(12)에 스루 홀 비아(47)로 접속되므로 저항치의 변화는 억제된다. 한편, 지금까지와 같이 제1 기판의 표면에 세라믹 기판이 실장되는 경우에는, 세라믹 기판은 제1 기판에 예를 들어 볼 단자로 접속된다. 저항치는 변화되어 버린다. 게다가, 탄소 섬유 직물은 세라믹보다도 저렴하게 공급될 수 있다. In addition, the first and second core resin layers 21 and 34 contain carbon fiber fabrics. By employing such a carbon fiber fabric, thermal expansion of the first and second substrates 12 and 13 is suppressed. In addition, the thermal expansion coefficients of the first and second substrates 12 and 13 are matched to that of the semiconductor wafer. Irrespective of the temperature change, the positional shift between the bump electrodes of the semiconductor wafer and the conductive pads 17 is prevented. In particular, since the second substrate 13 is connected to the first substrate 12 by the through hole via 47, the change in the resistance value is suppressed. On the other hand, when the ceramic substrate is mounted on the surface of the first substrate as before, the ceramic substrate is connected to the first substrate by, for example, a ball terminal. The resistance value changes. In addition, carbon fiber fabrics can be supplied cheaper than ceramics.

게다가, 제2 기판(13)의 윤곽은 제1 기판(12)의 윤곽과 다르다. 이렇게 하여 제1 기판(12)의 표면에는 단차면(14)이 규정된다. 제1 기판(12)의 이면이나 제2 기판(13)의 표면뿐만 아니라, 단차면(14)에 도전 패드(18), 즉 전극은 형성될 수 있다. 단차면(14)으로부터 신호는 취출될 수 있다. 단순히 동일 형상의 기판끼리가 중첩되는 경우에 비해, 전극 배치의 자유도는 확대될 수 있다. 그 결과, 프린트 기판의 용도의 확대는 실현될 수 있다. In addition, the contour of the second substrate 13 is different from the contour of the first substrate 12. In this way, the stepped surface 14 is defined on the surface of the first substrate 12. In addition to the back surface of the first substrate 12 or the surface of the second substrate 13, the conductive pad 18, that is, the electrode, may be formed on the stepped surface 14. The signal can be extracted from the stepped surface 14. Compared with the case where the substrates of the same shape simply overlap, the degree of freedom of the electrode arrangement can be increased. As a result, expansion of the use of a printed board can be realized.

다음에, 이상과 같은 프로브 카드(11)의 제조 방법을 설명한다. 우선, 제1 및 제2 코어 수지층(21, 34)이 형성된다. 형성에 있어서 복수매의 탄소 섬유 직물이 준비된다. 탄소 섬유 직물은 탄소 섬유 얀으로 평직이 된다. 탄소 섬유 얀은 1000개 이상의 탄소 섬유의 다발로 구성된다. 탄소 섬유의 직경은 예를 들어 10 ㎛ 이하로 설정된다. 이렇게 하여 형성된 탄소 섬유 직물은 예를 들어 에폭시 수지 바니시(varnish)에 침지된다. 그 후, 탄소 섬유 직물 및 에폭시 수지 바니시는 건조된다. 이렇게 하여 탄소 섬유 직물을 함유하는 수지 시트, 즉 프리프레그가 형성된다. 프리프레그의 두께는 예를 들어 0.15 ㎜ 정도로 설정된다. Next, the manufacturing method of the probe card 11 mentioned above is demonstrated. First, the first and second core resin layers 21 and 34 are formed. In forming, a plurality of carbon fiber fabrics are prepared. The carbon fiber fabric is plain weave with carbon fiber yarns. Carbon fiber yarns consist of a bundle of at least 1000 carbon fibers. The diameter of the carbon fiber is set to 10 μm or less, for example. The carbon fiber fabric thus formed is immersed in, for example, an epoxy resin varnish. Thereafter, the carbon fiber fabric and the epoxy resin varnish are dried. In this way, a resin sheet containing a carbon fiber fabric, that is, a prepreg, is formed. The thickness of the prepreg is set to about 0.15 mm, for example.

계속해서, 예를 들어 8매의 프리프레그가 중첩된다. 최상단의 프리프레그는 가열되면서 최하단의 프리프레그를 향해 압박된다. 압박에 있어서 예를 들어 진공 프레스가 실시된다. 진공 프레스는 예를 들어 1시간에 걸쳐서 실시된다. 가열의 피크 온도는 예를 들어 170 ℃로 설정된다. 이렇게 하여, 예를 들어 도4에 도시된 바와 같이 섬유 강화 수지판(61a, 61b)이 형성된다. 섬유 강화 수지판(61a)에는 소정의 위치에 관통 구멍(62)이 형성된다. 마찬가지로, 섬유 강화 수지판(61b)에는 소정의 위치에 관통 구멍(63)이 형성된다. 천공에 있어서 예를 들어 드릴이 이용된다. 관통 구멍(62, 63)의 직경은 예를 들어 0.60 ㎜ 정도로 설정된다. 섬유 강화 수지판(61a, 61b)의 두께는 예를 들어 1.0 ㎜ 정도로 설정된다. Subsequently, for example, eight prepregs are superimposed. The top prepreg is heated and pressed towards the bottom prepreg. In pressing, for example, a vacuum press is performed. The vacuum press is performed, for example, over 1 hour. The peak temperature of the heating is set to 170 ° C, for example. In this way, for example, as shown in Fig. 4, fiber reinforced resin plates 61a and 61b are formed. The through-holes 62 are formed in a predetermined position in the fiber reinforced resin plate 61a. Similarly, the through hole 63 is formed in a predetermined position in the fiber reinforced resin plate 61b. In drilling, for example, a drill is used. The diameters of the through holes 62 and 63 are set at, for example, about 0.60 mm. The thickness of the fiber reinforced resin plates 61a and 61b is set to about 1.0 mm, for example.

계속해서, 수지 시트 즉 프리프레그(64)가 준비된다. 프리프레그(64)에는 유리 섬유 직물이 함유된다. 프리프레그(64)의 두께는 예를 들어 0.10 ㎜ 정도로 설정된다. 섬유 강화 수지판(61a, 61b)끼리의 사이에 프리프레그(64)가 협입된다. 이 때, 2매의 섬유 강화 수지판(61a, 61b)에서는 관통 구멍(62, 63)의 위치는 일치된다. 예를 들어 도5에 도시된 바와 같이, 적어도 프리프레그(64)는 가열되면서, 한쪽 섬유 강화 수지판(61b)은 다른 쪽 섬유 강화 수지판(61a)에 압박된다. 이 때, 한쪽 섬유 강화 수지판(61b)의 표면은 평탄면(65)에 받쳐진다. 다른 쪽 섬유 강화 수지판(61a)의 표면은 평탄면(66)에 받쳐진다. 관통 구멍(62, 63)의 개구는 평탄면(65, 66)에 의해 막히게 된다. 압박에 있어서 진공 프레스가 실시된다. 진공 프레스는 예를 들어 1시간에 걸쳐서 실시된다. 가열 피크 온도는 예를 들어 180 ℃로 설정된다. 진공 프레스의 압력은 예를 들어 3.92 × 106[㎩]로 설정된다. 이렇게 하여, 프리프레그(64)에 포함되는 에폭시 수지는 섬유 강화 수지판(61a, 61b)끼리의 사이로부터 압출된다. 이렇게 하여 관통 구멍(62, 63)은 에폭시 수지로 채워진다. 에폭시 수지는 가열을 기초로 관통 구멍(62, 63) 내에서 경화된다. 이렇게 하여 제1 및 제2 코어 수지층(21, 34)은 형성된다. 단, 프리프레그(64)의 매수는 섬유 강화 수지판(61a, 61b)에 형성되는 관통 구멍(62, 63)의 총 체적을 기초로 하여 설정되면 좋다. 즉, 프리프레그(64)에 포함되는 에폭시 수지로 관통 구멍(62, 63)이 확실하게 채워지면 된다. 게다가, 프리프레그(64)의 매수는 관통 구멍(62, 63)의 배치 밀도에 따라서 조정된다. 여기서는, 섬유 강화 수지판(61a, 61b) 은 제1 및 제2 수지층(22, 24, 35, 37)에 상당한다. 프리프레그(64)는 절연층(23, 36)에 상당한다. Then, the resin sheet, ie, the prepreg 64, is prepared. The prepreg 64 contains glass fiber fabrics. The thickness of the prepreg 64 is set to about 0.10 mm, for example. The prepreg 64 is interposed between the fiber reinforced resin plates 61a and 61b. At this time, the positions of the through holes 62 and 63 coincide with the two fiber reinforced resin plates 61a and 61b. For example, as shown in Fig. 5, at least the prepreg 64 is heated while one fiber reinforced resin plate 61b is pressed against the other fiber reinforced resin plate 61a. At this time, the surface of one fiber reinforced resin plate 61b is supported by the flat surface 65. The surface of the other fiber reinforced resin plate 61a is supported by the flat surface 66. The openings of the through holes 62 and 63 are blocked by the flat surfaces 65 and 66. In pressing, a vacuum press is performed. The vacuum press is performed, for example, over 1 hour. The heating peak temperature is set at 180 ° C., for example. The pressure of the vacuum press is set to 3.92 × 10 6 [kPa], for example. In this way, the epoxy resin contained in the prepreg 64 is extruded from between fiber reinforced resin plates 61a and 61b. In this way, the through holes 62 and 63 are filled with an epoxy resin. The epoxy resin is cured in the through holes 62 and 63 on the basis of heating. In this way, the first and second core resin layers 21 and 34 are formed. However, the number of sheets of the prepreg 64 may be set based on the total volume of the through holes 62 and 63 formed in the fiber reinforced resin plates 61a and 61b. That is, the through holes 62 and 63 may be filled with the epoxy resin contained in the prepreg 64 reliably. In addition, the number of prepregs 64 is adjusted in accordance with the placement density of the through holes 62 and 63. Here, the fiber reinforced resin plates 61a and 61b correspond to the 1st and 2nd resin layers 22, 24, 35, 37. As shown in FIG. The prepreg 64 corresponds to the insulating layers 23 and 36.

다음에, 제1 코어 수지층(21)의 표면 및 이면에는, 예를 들어 도6에 도시된 바와 같이 전술한 프리프레그(64)가 중첩된다. 프리프레그(64)의 표면에는 제1 적층판(67)이 중첩된다. 제1 적층판(67)은 전술한 프리프레그(64)와, 이 프리프레그(64)의 표면 및 이면에 배치되는 도전 패턴(68)을 구비한다. 제1 적층판(67)의 두께는 예를 들어 0.10 ㎜ 정도로 설정된다. 계속해서, 제1 적층판(67)의 표면에는 다시 프리프레그(64)가 중첩된다. 프리프레그(64)의 표면에는 제2 적층판(69)이 중첩된다. 제2 적층판(69)은 전술한 프리프레그(64)와, 이 프리프레그(64)의 이면에 배치되는 도전 패턴(68)과, 프리프레그(64)의 표면에 배치되는 동박(71)을 구비한다. 동박(71)은 예를 들어 프리프레그(64)의 표면에 전체면에 걸쳐서 확대되면 된다. 제2 적층판(69)의 두께는 예를 들어 0.10 ㎜ 정도로 설정된다. 여기서는, 도전 패턴(68)은 예를 들어 서브트랙티브법(subtractive process)을 기초로 형성되면 된다. Next, the above-described prepreg 64 is superposed on the front and back surfaces of the first core resin layer 21, for example, as shown in FIG. The first laminated sheet 67 is superposed on the surface of the prepreg 64. The 1st laminated board 67 is equipped with the prepreg 64 mentioned above, and the conductive pattern 68 arrange | positioned at the surface and the back surface of this prepreg 64. As shown in FIG. The thickness of the 1st laminated board 67 is set to about 0.10 mm, for example. Subsequently, the prepreg 64 again overlaps the surface of the first laminated plate 67. The second laminated plate 69 is superposed on the surface of the prepreg 64. The 2nd laminated board 69 is equipped with the prepreg 64 mentioned above, the conductive pattern 68 arrange | positioned at the back surface of this prepreg 64, and the copper foil 71 arrange | positioned at the surface of the prepreg 64. do. The copper foil 71 should just be enlarged over the whole surface to the surface of the prepreg 64, for example. The thickness of the second laminated plate 69 is set at, for example, about 0.10 mm. In this case, the conductive pattern 68 may be formed based on, for example, a subtractive process.

계속해서, 예를 들어 도7에 도시된 바와 같이, 제1 및 제2 적층판(67, 69) 및 프리프레그(64)는 가열되면서 제1 코어 수지층(21)의 표면 및 이면을 향해 압박된다. 이 때, 한쪽 동박(71)의 표면은 평탄면(72)에 받쳐진다. 다른 쪽의 동박(71)의 표면은 평탄면(73)에 받쳐진다. 압박에 있어서 진공 프레스가 실시된다. 진공 프레스는 예를 들어 1시간에 걸쳐서 실시된다. 가열의 피크 온도는 예를 들 어 180 ℃로 설정된다. 진공 프레스의 압력은 3.92 × 106[㎩]으로 설정된다. 이렇게 하여, 프리프레그(64)에 포함되는 에폭시 수지는 가열을 기초로 경화된다. 에폭시 수지는 제1 및 제2 적층판(67, 69)과 제1 코어 수지층(21)을 접합한다. 여기서는, 프리프레그(64)는 절연층(27)에 상당한다. 도전 패턴(68)은 도전 패턴(28)에 상당한다. Subsequently, as shown in FIG. 7, for example, the first and second laminates 67 and 69 and the prepreg 64 are pressed toward the front and back surfaces of the first core resin layer 21 while being heated. . At this time, the surface of one copper foil 71 is supported by the flat surface 72. The surface of the other copper foil 71 is supported by the flat surface 73. In pressing, a vacuum press is performed. The vacuum press is performed, for example, over 1 hour. The peak temperature of the heating is set to 180 ° C., for example. The pressure of the vacuum press is set to 3.92 × 10 6 [kPa]. In this way, the epoxy resin contained in the prepreg 64 is hardened based on heating. The epoxy resin bonds the first and second laminates 67 and 69 to the first core resin layer 21. Here, the prepreg 64 corresponds to the insulating layer 27. The conductive pattern 68 corresponds to the conductive pattern 28.

계속해서, 예를 들어 도8에 도시된 바와 같이 스루 홀(74)이 형성된다. 스루 홀(74)의 형성에 앞서 표면에는 레지스트막(도시되지 않음)이 형성된다. 스루 홀(74)은 관통 구멍(62, 63)의 내측에 형성된다. 스루 홀(74)은 관통 구멍(62, 63)과 동축에 형성된다. 천공에 있어서 예를 들어 드릴이 이용된다. 스루 홀(74)의 직경은 예를 들어 0.30 ㎜ 정도로 설정된다. 스루 홀(74) 내에는 디스미어(desmear) 처리가 실시된다. Subsequently, a through hole 74 is formed, for example, as shown in FIG. Prior to the formation of the through hole 74, a resist film (not shown) is formed on the surface. The through hole 74 is formed inside the through holes 62 and 63. The through hole 74 is formed coaxially with the through holes 62 and 63. In drilling, for example, a drill is used. The diameter of the through hole 74 is set to about 0.30 mm, for example. Desmear processing is performed in the through hole 74.

그 후, 스루 홀(74) 내에는 구리 도금층(75)이 형성된다. 형성에 있어서 예를 들어 무전해 도금 및 전해 도금이 실시된다. 여기서는, 구리 도금층(75)은 스루 홀 비아(45)에 상당한다. 계속해서, 스루 홀(74) 내에는 수지 재료(77)가 유입된다. 수지 재료(77)에는 예를 들어 용제 타입의 에폭시 수지가 이용된다. 수지 재료는 가열된다. 가열은 1시간에 걸쳐서 실시된다. 가열 온도는 예를 들어 170 ℃로 설정된다. 이렇게 하여 수지 재료(77)는 경화된다. 스루 홀(74)로부터 넘치는 수지 재료(77)는 버프 연마를 기초로 제거된다. 그 후, 표면의 동박(71)으로부터 도전 패턴(76)이 형성된다. 계속해서, 도전 패턴(76)의 표면에는 전술한 수지 재료(77)가 도포된다. 이렇게 하여, 제1 기판(12)이 형성된다. 여기서는, 제1 기판(12)의 두께는 예를 들어 3.8 ㎜ 정도로 설정된다. Thereafter, a copper plating layer 75 is formed in the through hole 74. In formation, electroless plating and electrolytic plating are performed, for example. Here, the copper plating layer 75 corresponds to the through hole via 45. Subsequently, the resin material 77 flows into the through hole 74. For example, a solvent type epoxy resin is used for the resin material 77. The resin material is heated. Heating is performed over 1 hour. The heating temperature is set at 170 ° C., for example. In this way, the resin material 77 is cured. The resin material 77 overflowing from the through hole 74 is removed on the basis of buff polishing. Thereafter, a conductive pattern 76 is formed from the surface copper foil 71. Subsequently, the above-mentioned resin material 77 is coated on the surface of the conductive pattern 76. In this way, the first substrate 12 is formed. Here, the thickness of the first substrate 12 is set to, for example, about 3.8 mm.

다음에, 제2 코어 수지층(34)의 표면 및 이면에는, 예를 들어 도9에 도시된 바와 같이 전술한 프리프레그(64)가 중첩된다. 프리프레그(64)의 표면에는 동박(78)이 중첩된다. 동박(78)의 두께는 예를 들어 0.018 ㎜ 정도로 설정된다. 계속해서, 예를 들어 도10에 도시된 바와 같이 프리프레그(64) 및 동박(78)은 가열되면서 제2 코어 수지층(34)의 표면 및 이면을 향해 압박된다. 이 때, 한쪽 동박(78)의 표면은 평탄면(79)에 받쳐진다. 다른 쪽 동박(78)의 이면은 평탄면(81)에 받쳐진다. 압박에 있어서 예를 들어 진공 프레스가 실시된다. 진공 프레스는 예를 들어 1시간에 걸쳐서 실시된다. 가열의 피크 온도는 예를 들어 180 ℃에서 3.92 × 106[㎩]으로 설정된다. 프리프레그(64)에 함유되는 에폭시 수지는 가열을 기초로 경화된다. 에폭시 수지는 동박(78)과 제2 코어 수지층(34)을 접합한다. 여기서는, 프리프레그(64)는 절연층(38)에 상당한다. Next, the prepreg 64 described above is superposed on the front and back surfaces of the second core resin layer 34, for example, as shown in FIG. Copper foil 78 is superposed on the surface of the prepreg 64. The thickness of the copper foil 78 is set to about 0.018 mm, for example. Subsequently, as shown in FIG. 10, for example, the prepreg 64 and the copper foil 78 are pressed toward the front and back surfaces of the second core resin layer 34 while being heated. At this time, the surface of one copper foil 78 is supported by the flat surface 79. The back surface of the other copper foil 78 is supported by the flat surface 81. In pressing, for example, a vacuum press is performed. The vacuum press is performed, for example, over 1 hour. The peak temperature of heating is set to 3.92 × 10 6 [kV] at 180 ° C., for example. The epoxy resin contained in the prepreg 64 is cured based on heating. An epoxy resin bonds the copper foil 78 and the 2nd core resin layer 34. Here, the prepreg 64 corresponds to the insulating layer 38.

계속해서, 예를 들어 도11에 도시된 바와 같이, 스루 홀(82)이 형성된다. 스루 홀(82)의 형성에 앞서서 동박(78)은 하프 에칭된다. 그 후, 스루 홀(82)은 관통 구멍(62, 63)의 내측에 형성된다. 스루 홀(82)은 관통 구멍(62, 63)과 동축에 형성된다. 천공에 있어서 예를 들어 드릴이 이용된다. 스루 홀(82)의 직경은 예를 들어 0.30 ㎜ 정도로 설정된다. 스루 홀(82) 내에는 데스 미어 처리가 실시된다. Subsequently, as shown in FIG. 11, a through hole 82 is formed. Prior to the formation of the through hole 82, the copper foil 78 is half etched. Thereafter, the through holes 82 are formed inside the through holes 62 and 63. The through hole 82 is formed coaxially with the through holes 62 and 63. In drilling, for example, a drill is used. The diameter of the through hole 82 is set to about 0.30 mm, for example. The desmear process is performed in the through hole 82.

그 후, 스루 홀(82) 내에는 구리 도금 시드층(83)이 형성된다. 형성에 있어서 무전해 도금이 실시된다. 계속해서, 구리 도금 시드층(83)의 표면에서는 레지스트막(도시되지 않음)으로 도전 패턴(84)의 형상이 패터닝된다. 패터닝에 있어서 포토리소그래피법이 실시된다. 계속해서, 구리 도금 시드층(83)의 표면에는 구리 도금층(85)이 형성된다. 형성에 있어서 전해 도금이 실시된다. 레지스트막의 제거 후, 동박(78) 및 구리 도금 시트층(83)이 에칭된다. 이렇게 하여 도금 패턴(84) 및 스루 홀 비아(46)가 형성된다.Thereafter, a copper plating seed layer 83 is formed in the through hole 82. In forming, electroless plating is performed. Subsequently, on the surface of the copper plating seed layer 83, the shape of the conductive pattern 84 is patterned by a resist film (not shown). In patterning, the photolithography method is performed. Subsequently, a copper plating layer 85 is formed on the surface of the copper plating seed layer 83. Electroforming plating is performed in formation. After removal of the resist film, the copper foil 78 and the copper plated sheet layer 83 are etched. In this way, the plating pattern 84 and the through hole via 46 are formed.

계속해서, 스루 홀(82) 내에는 수지 재료(86)가 유입된다. 동시에, 도전 패턴(84)의 표면에는 수지 재료(86)가 도포된다. 수지 재료(86)에는 예를 들어 용제 타입의 에폭시 수지가 이용된다. 그 후, 수지 재료(86)는 가열된다. 가열은 1시간에 걸쳐서 실시된다. 가열 온도는 예를 들어 170 ℃로 설정된다. 이렇게 하여 수지 재료(86)는 경화된다. 스루 홀(82)로부터 넘치는 수지 재료(86)는 버프 연마를 기초로 제거된다. 동시에, 도전 패턴(84) 및 수지 재료(86)의 표면은 연마를 기초로 같은 높이의 면으로 일치하게 된다. 이렇게 하여 제2 기판(12)이 형성된다. 여기서는, 제2 기판(13)의 두께는 예를 들어 2.3 ㎜ 정도로 설정된다. Subsequently, the resin material 86 flows into the through hole 82. At the same time, a resin material 86 is applied to the surface of the conductive pattern 84. For example, a solvent type epoxy resin is used for the resin material 86. Thereafter, the resin material 86 is heated. Heating is performed over 1 hour. The heating temperature is set at 170 ° C., for example. In this way, the resin material 86 is cured. The resin material 86 overflowing from the through hole 82 is removed on the basis of buff polishing. At the same time, the surfaces of the conductive pattern 84 and the resin material 86 coincide with the surfaces of the same height on the basis of polishing. In this way, the second substrate 12 is formed. Here, the thickness of the second substrate 13 is set to about 2.3 mm, for example.

다음에, 예를 들어 도12에 도시된 바와 같이 제1 기판(12)의 표면에 제2 기판(13)이 적층된다. 적층에 있어서 제1 및 제2 기판(12, 13) 사이에 전술한 프리프레그(64)가 협입된다. 이 때, 제1 및 제2 기판(12, 13)에서는 관통 구멍(62, 63)의 위치는 일치하게 된다. 계속해서, 적어도 프리프레그(64)는 가열되면서 제2 기판(13)은 제1 기판(12)에 압박된다. 압박에 있어서 진공 프레스가 실시된다. 진공 프레스는 예를 들어 1시간에 걸쳐서 실시된다. 가열의 피크 온도는 예를 들어 180 ℃로 설정된다. 진공 프레스의 압력은 예를 들어 3.92 × 106[㎩]으로 설정된다. 프리프레그(64)에 포함되는 에폭시 수지는 가열을 기초로 경화된다. 에폭시 수지는 제1 및 제2 기판(12, 13)을 접합한다. 이렇게 하여 제2 기판(13)은 제1 기판(12)의 표면에 적층된다. Next, for example, as shown in FIG. 12, the second substrate 13 is laminated on the surface of the first substrate 12. In the stacking, the prepreg 64 described above is sandwiched between the first and second substrates 12 and 13. At this time, the positions of the through holes 62 and 63 coincide in the first and second substrates 12 and 13. Subsequently, at least the prepreg 64 is heated while the second substrate 13 is pressed against the first substrate 12. In pressing, a vacuum press is performed. The vacuum press is performed, for example, over 1 hour. The peak temperature of the heating is set to 180 ° C., for example. The pressure of the vacuum press is set to 3.92 × 10 6 [kPa], for example. The epoxy resin contained in the prepreg 64 is cured based on heating. The epoxy resin joins the first and second substrates 12, 13. In this way, the second substrate 13 is laminated on the surface of the first substrate 12.

계속해서, 제1 및 제2 기판(12, 13)에서는 스루 홀(87)이 형성된다. 스루 홀(87)은 전술한 관통 구멍(62, 63)의 내측에 형성된다. 천공에 있어서 예를 들어 드릴이 이용된다. 스루 홀(87)의 직경은 예를 들어 0.30 ㎜ 정도로 설정된다. 스루 홀(87) 내에는 디스미어 처리가 실시된다. 그 후, 스루 홀(87) 내에는 구리 도금 시드층이 형성된다. 형성에 있어서 무전해 도금이 실시된다. 계속해서, 구리 도금 시드층의 표면에서는 레지스트막(도시되지 않음)으로 도전 패턴의 형상이 패터닝된다. 패터닝에 있어서 포토리소그래피법이 실시된다. 계속해서, 구리 도금 시드층의 표면에는 구리 도금층이 형성된다. 형성에 있어서 전해 도금이 실시된다. 레지스트막의 제거 후, 동박(78) 및 구리 도금 시드층이 에칭된다. 이렇게 하여 스루 홀 비아(47)가 형성된다. 계속해서, 스루 홀 내에는 수지 재료(88)가 유입된다. 수지 재료(88)에는 예를 들어 용제 타입의 에폭시 수지가 이용된다. 그 후, 수지 재료(88)는 가열된다. 가열은 1시간에 걸쳐서 실시된다. 가열 온도는 예를 들어 170 ℃로 설정된다. 이렇게 하여 수지 재료(88)는 경화된다. 스루 홀로부터 넘치는 수지 재료(88)는 버프 연마를 기초로 제거된다. 동시에, 도전 패 턴 및 수지 재료(88)의 표면은 연마를 기초로 같은 높이의 면으로 일치하게 된다. 그 후, 스루 홀(87)의 개구는 구리 도금을 기초로 구리 도금층(89)에 의해 막힌다. 여기서는, 제1 및 제2 기판(12, 13)의 두께는 예를 들어 6.2 ㎜ 정도로 설정된다. Subsequently, through holes 87 are formed in the first and second substrates 12 and 13. The through hole 87 is formed inside the through holes 62 and 63 described above. In drilling, for example, a drill is used. The diameter of the through hole 87 is set to about 0.30 mm, for example. The desmear process is performed in the through hole 87. Thereafter, a copper plating seed layer is formed in the through hole 87. In forming, electroless plating is performed. Subsequently, on the surface of the copper plating seed layer, the shape of the conductive pattern is patterned with a resist film (not shown). In patterning, the photolithography method is performed. Subsequently, a copper plating layer is formed on the surface of the copper plating seed layer. Electroforming plating is performed in formation. After removal of the resist film, the copper foil 78 and the copper plating seed layer are etched. In this way, a through hole via 47 is formed. Subsequently, the resin material 88 flows into the through hole. As the resin material 88, for example, a solvent type epoxy resin is used. Thereafter, the resin material 88 is heated. Heating is performed over 1 hour. The heating temperature is set at 170 ° C., for example. In this way, the resin material 88 is cured. The resin material 88 overflowing from the through hole is removed on the basis of buff polishing. At the same time, the surfaces of the conductive pattern and the resin material 88 are coincident with the surfaces of the same height on the basis of polishing. Thereafter, the opening of the through hole 87 is blocked by the copper plating layer 89 based on the copper plating. Here, the thicknesses of the first and second substrates 12 and 13 are set to, for example, about 6.2 mm.

다음에, 제1 기판(12)의 이면 및 제2 기판(13)의 표면에 빌드업층(15, 16)이 형성된다. 빌드업층(15, 16)은 동시에 형성된다. 예를 들어 도13에 도시된 바와 같이, 우선, 제2 기판(13)의 표면에는 수지 시트(91)가 중첩된다. 수지 시트(91)는 제2 기판(13)의 표면을 향해 가열되면서 압박된다. 압박에 있어서 진공 프레스가 실시된다. 진공 프레스는 30분에 걸쳐서 실시된다. 가열 온도는 예를 들어 170 ℃로 설정된다. 가열을 기초로 수지 시트(91)는 경화된다. 이렇게 하여 절연층(41)이 형성된다. 절연층(41)의 두께는 예를 들어 0.05 ㎜ 정도로 설정된다. Next, buildup layers 15 and 16 are formed on the back surface of the first substrate 12 and the surface of the second substrate 13. Build-up layers 15 and 16 are formed at the same time. For example, as shown in FIG. 13, first, a resin sheet 91 is superposed on the surface of the second substrate 13. The resin sheet 91 is pressed while being heated toward the surface of the second substrate 13. In pressing, a vacuum press is performed. The vacuum press is carried out over 30 minutes. The heating temperature is set at 170 ° C., for example. The resin sheet 91 is cured based on the heating. In this way, the insulating layer 41 is formed. The thickness of the insulating layer 41 is set to about 0.05 mm, for example.

계속해서, 절연층(41)의 표면에는 도전 패턴(42)이 형성된다. 도전 패턴(42)의 형성에 있어서 세미애디티브법(semi-addictive process)이 실시된다. 도전 패턴(42)의 형성에 있어서, 우선, 절연층(41)의 소정 위치에 UV-YAG 레이저가 조사된다. 이러한 레이저의 조사를 기초로 절연층(41)에는 구멍(92)이 형성된다. 계속해서, 예를 들어 도14에 도시된 바와 같이, 절연층(41)의 표면 및 구멍(92) 내에 구리 도금 시드층(93)이 형성된다. 형성에 있어서 무전해 도금이 실시된다. 구리 도금 시드층(93)의 표면에는 소정의 위치에 레지스트막(94)이 패터닝된다. Subsequently, a conductive pattern 42 is formed on the surface of the insulating layer 41. In the formation of the conductive pattern 42, a semi-addictive process is performed. In the formation of the conductive pattern 42, first, a UV-YAG laser is irradiated to a predetermined position of the insulating layer 41. A hole 92 is formed in the insulating layer 41 based on the laser irradiation. Subsequently, as shown in, for example, FIG. 14, a copper plating seed layer 93 is formed in the surface of the insulating layer 41 and the holes 92. In forming, electroless plating is performed. The resist film 94 is patterned on the surface of the copper plating seed layer 93 at a predetermined position.

계속해서, 예를 들어 도15에 도시된 바와 같이, 구리 도금 시드층(93)의 표면에는 구리 도금층(95)이 형성된다. 형성에 있어서 전해 도금이 실시된다. 그 후, 예를 들어 도16에 도시된 바와 같이 레지스트막(94)은 제거된다. 레지스트막 (91)의 제거 부분에 노출되는 구리 도금 시드층(93)이 에칭된다. 이렇게 하여 절연층(41)의 표면에는 도전 패턴(42)이 형성된다. 구멍(92) 내에는 비아(43)가 형성된다. 그 후, 다시 절연층(41)의 적층으로부터 도전 패턴(42)의 형성까지가 소정 회수 반복된다. 여기서는, 예를 들어 4회 반복된다. 최외표면에는 전술한 도전 패드(17)가 형성된다. 이렇게 하여 제2 기판(13)의 표면에는 빌드업층(15)이 적층된다. Subsequently, for example, as shown in FIG. 15, a copper plating layer 95 is formed on the surface of the copper plating seed layer 93. Electroforming plating is performed in formation. Thereafter, the resist film 94 is removed, for example, as shown in FIG. The copper plating seed layer 93 exposed to the removed portion of the resist film 91 is etched. In this way, the conductive pattern 42 is formed on the surface of the insulating layer 41. Vias 43 are formed in the holes 92. After that, the number of times from the lamination of the insulating layer 41 to the formation of the conductive pattern 42 is repeated a predetermined number of times. Here, for example, four times are repeated. The conductive pad 17 described above is formed on the outermost surface. In this way, the buildup layer 15 is laminated on the surface of the second substrate 13.

계속해서, 빌드업층(15)의 표면에는 오버코트층(도시되지 않음)이 적층된다. 오버코트층에는 예를 들어 수지 재료가 이용되면 좋다. 오버코트층의 형성에 있어서 예를 들어 스크린 인쇄법이나 포토리소그래피법이 실시되면 된다. 오버코트층의 소정 위치에는 개구가 형성된다. 이 개구를 기초로 빌드업층의 표면에서는 전술한 도전 패드(17)가 노출된다. Subsequently, an overcoat layer (not shown) is laminated on the surface of the buildup layer 15. A resin material may be used for the overcoat layer, for example. In forming the overcoat layer, for example, a screen printing method or a photolithography method may be performed. Openings are formed at predetermined positions of the overcoat layer. The conductive pad 17 mentioned above is exposed at the surface of a buildup layer based on this opening.

계속해서, 제1 기판(12)의 윤곽 내측에서 제2 기판(13)의 윤곽이 깎아 내어진다. 제2 기판(13)은 예를 들어 직경 200 ㎜의 원형으로 깎아 내어진다. 깎아 냄에 있어서 예를 들어 기계 가공이 실시되면 좋다. 이렇게 하여 제1 기판(12)의 표면에는 단차면(14)이 형성된다. 이 때, 단차면(14)에서는 제1 기판(12)의 표면에 배치되는 도전 패턴(76)이 노출된다. 단차면(14)에는 도전 패턴(76)을 기초로 도전 패드(18)가 형성된다. 이렇게 하여 프로브 카드(11)는 제조된다. Subsequently, the outline of the second substrate 13 is cut off inside the outline of the first substrate 12. The second substrate 13 is scraped off, for example, in a circular shape having a diameter of 200 mm. In shaving, machining may be performed, for example. In this way, a stepped surface 14 is formed on the surface of the first substrate 12. At this time, the conductive pattern 76 disposed on the surface of the first substrate 12 is exposed on the stepped surface 14. A conductive pad 18 is formed on the stepped surface 14 based on the conductive pattern 76. In this way, the probe card 11 is manufactured.

이상과 같은 제조 방법에 따르면, 제1 및 제2 코어 수지층(21, 34)의 형성에 있어서, 섬유 강화 수지판(61a, 61b)끼리의 사이에는 수지 시트(64)가 협입된다. 수지 시트(64)는 가열되면서 한쪽 섬유 강화 수지판(61b)은 다른 쪽 섬유 강화 수 지판(61a)에 압박된다. 수지 시트(64)에 함유되는 수지 재료는 관통 구멍(62, 63)으로 유입한다. 관통 구멍(62, 63) 내에는 수지 재료가 확실히 충전될 수 있다. 관통 구멍(62, 63) 내에 스루 홀 비아(45, 46, 47)가 형성되어도, 스루 홀 비아(45, 46, 47)의 외벽과 제1 및 제2 코어 수지층(21, 36) 내의 탄소 섬유는 확실히 절연될 수 있다. According to the above manufacturing method, in the formation of the first and second core resin layers 21 and 34, the resin sheet 64 is sandwiched between the fiber reinforced resin plates 61a and 61b. While the resin sheet 64 is heated, one fiber reinforced resin plate 61b is pressed against the other fiber reinforced resin plate 61a. The resin material contained in the resin sheet 64 flows into the through holes 62 and 63. The resin material can be reliably filled in the through holes 62 and 63. Even though the through hole vias 45, 46, 47 are formed in the through holes 62, 63, the outer wall of the through hole vias 45, 46, 47 and the carbon in the first and second core resin layers 21, 36. The fibers can certainly be insulated.

한편, 지금까지는 코어 수지층의 형성에 있어서, 우선, 2매의 섬유 강화 수지판이 접합된다. 섬유 강화 수지판에는 소정 위치에 관통 구멍이 형성된다. 섬유 강화 수지판의 접합 후에 관통 구멍이 형성되면, 관통 구멍 내에는 공동이 발생하기 쉽다. 관통 구멍의 내측에서 스루 홀 비아가 형성될 때에, 스루 홀 비아의 구리 도금이 공동에 진입하게 된다. 스루 홀 비아는 전기적으로 섬유 강화 수지판 중의 탄소 섬유에 접속되게 된다. 스루 홀 비아와 탄소 섬유 사이는 절연될 수 없다. On the other hand, in the formation of the core resin layer so far, first, two fiber-reinforced resin plates are joined. The through-hole is formed in a fiber reinforced resin board in a predetermined position. If a through hole is formed after the joining of the fiber reinforced resin plate, a cavity is likely to occur in the through hole. When a through hole via is formed inside the through hole, copper plating of the through hole via enters the cavity. Through-hole vias are electrically connected to the carbon fibers in the fiber reinforced resin sheet. There is no insulation between the through hole vias and the carbon fibers.

다음에, 본 발명자는 이상과 같이 제조된 프로브 카드(11)를 검증하였다. 검증에 있어서 150 ℃ 이하의 평균 열팽창률이 측정되었다. 측정 대상의 표면을 따라 면내 방향으로 평균 열팽창률이 측정되었다. 프리프레그(64) 및 적층판(67, 69)의 적층체에서는 15.0[ppm/K]의 값이 기록되었다. 제1 및 제2 코어 수지층(21, 34) 단일 부재에서는 1.0[ppm/K]의 값이 기록되었다. 제1 기판(12) 단일 부재에서는 2.0[ppm/K]의 값이 기록되었다. 제2 기판(13) 단일 부재에서는 1.5[ppm/K]의 값이 기록되었다. 제1 및 제2 기판(12, 13)의 적층체에서는 2.0[ppm/K]의 값이 기록되었다. 빌드업층(15, 16)의 절연층(29, 41) 단일 부재에서는 70.0[ppm/K]의 값 이 기록되었다. 프로브 카드(11) 전체에서는 4.0[ppm/K]의 값이 기록되었다. 프로브 카드(11)의 형성 후뿐만 아니라, 각 제조 공정의 도중에도 충분히 열팽창률이 저감되는 것이 확인되었다. 게다가, 예를 들어 프리프레그(64) 및 적층판(67, 69)의 적층체나 빌드업층(15, 16)의 절연층에서는 비교적으로 큰 값이 기록됨에도 불구하고, 프로브 카드(11) 전체에서는 충분히 열팽창률은 저감되는 것이 확인되었다. Next, the present inventor verified the probe card 11 manufactured as mentioned above. In the verification, an average thermal expansion rate of 150 ° C. or less was measured. The average coefficient of thermal expansion was measured along the surface of the measurement object in the in-plane direction. In the laminated body of the prepreg 64 and the laminated boards 67 and 69, the value of 15.0 [ppm / K] was recorded. In the single members of the first and second core resin layers 21 and 34, a value of 1.0 [ppm / K] was recorded. In the single member of the first substrate 12, a value of 2.0 [ppm / K] was recorded. In the single member of the second substrate 13, a value of 1.5 [ppm / K] was recorded. In the laminate of the first and second substrates 12 and 13, a value of 2.0 [ppm / K] was recorded. A value of 70.0 [ppm / K] was recorded in the single members of the insulating layers 29 and 41 of the buildup layers 15 and 16. In the entire probe card 11, a value of 4.0 [ppm / K] was recorded. It was confirmed that the coefficient of thermal expansion was sufficiently reduced not only after the formation of the probe card 11 but also in the middle of each manufacturing process. In addition, although a relatively large value is recorded in, for example, the laminate of the prepreg 64 and the laminates 67 and 69 and the insulating layers of the buildup layers 15 and 16, the thermal expansion of the probe card 11 is sufficiently performed. The rate was confirmed to be reduced.

다음에, 본 발명자는 이상과 같이 제조된 프로브 카드(11)의 휨량을 측정하였다. 측정에 있어서 구체예 및 비교예는 준비되었다. 구체예는 전술한 제조 방법을 기초로 제조되었다. 비교예에서는 제1 및 제2 코어 수지층에 BT 수지가 이용되었다. 제1 및 제2 코어 수지층 이외의 구성이나 구조는 전술한 프로브 카드(11)와 마찬가지로 제조되었다. 휨량은 제2 기판의 표면에 구획되는 20 ㎜ 전폭(span)으로 측정되었다. 구체예에 관한 프로브 카드(11)에서는 10 ㎛ 이하의 값이 기록되었다. 한편, 비교예에 관한 프로브 카드에서는 30 ㎛의 값이 기록되었다. 구체예에 관한 프로브 카드(11)에서는 비교예에 비해 휨량이 저감되는 것이 확인되었다. Next, the inventor measured the amount of warpage of the probe card 11 manufactured as described above. In the measurement, specific examples and comparative examples were prepared. Embodiments were prepared based on the above-described manufacturing method. In the comparative example, BT resin was used for the 1st and 2nd core resin layer. The structure and structure other than the 1st and 2nd core resin layer were manufactured similarly to the probe card 11 mentioned above. The amount of warpage was measured with a 20 mm span partitioned on the surface of the second substrate. In the probe card 11 which concerns on a specific example, the value of 10 micrometers or less was recorded. On the other hand, the value of 30 micrometers was recorded in the probe card which concerns on a comparative example. In the probe card 11 which concerns on a specific example, it was confirmed that curvature amount is reduced compared with the comparative example.

다음에, 본 발명자는 이상과 같이 제조된 프로브 카드(11)의 온도 사이클 시험을 실시하였다. 실시에 있어서 전술한 구체예에 관한 프로브 카드(11)는 준비되었다. 프로브 카드(11)는 기상(氣相) 중에 배치되었다. 기상에서는 －40 ℃ 및 150 ℃ 사이에서 온도의 승강(온도 사이클)이 300회에 걸쳐서 반복되었다. 계속해서, 본 발명자는 고온 방치 시험(번인 시험)을 실시하였다. 프로브 카드(11)는 1000시간에 걸쳐서 150 ℃의 분위기 하에서 방치되었다. 그 후, 프로브 카드(11)에서는 내부 배선의 저항치가 측정되었다. 측정된 저항치를 기초로 저항 변화율이 산출되었다. 이 저항 변화율에서는 설계를 기초로 하는 이론 저항치에 대해 측정된 저항치의 편차량이 나타났다. 저항 변화율은 10 ％ 미만에 그쳤으므로, 프로브 카드(11)의 내부 배선은 확실하게 유지되는 것이 확인되었다. 전술한 온도 조건에도 불구하고 프로브 카드(11) 내에서 내부 배선의 단선이나 배선 불량은 발생하지 않는 것이 확인되었다. Next, the present inventors conducted the temperature cycle test of the probe card 11 manufactured as mentioned above. In implementation, the probe card 11 concerning the above-mentioned specific example was prepared. The probe card 11 was arrange | positioned in a gaseous phase. In the gas phase, the temperature rise (temperature cycle) was repeated over 300 times between -40 ° C and 150 ° C. Subsequently, the present inventors conducted a high temperature standing test (burn-in test). The probe card 11 was left to stand in 150 degreeC atmosphere over 1000 hours. Then, in the probe card 11, the resistance value of the internal wiring was measured. The resistance change rate was calculated based on the measured resistance value. In this resistance change rate, the deviation of the measured resistance value with respect to the theoretical resistance value based on the design was shown. Since the resistance change rate was only less than 10%, it was confirmed that the internal wiring of the probe card 11 was maintained reliably. In spite of the above-described temperature conditions, it was confirmed that disconnection or wiring defect of the internal wiring did not occur in the probe card 11.

다음에, 본 발명자는 이상과 같이 제조된 프로브 카드(11) 및 반도체 웨이퍼간의 접속 신뢰성을 검증하였다. 검증에 있어서 전술과 마찬가지로 구체예에 관한 프로브 카드(11)는 준비되었다. 구체예에 관한 프로브 카드(11)에서는 제2 기판 표면의 도전 패드에는 콘택트 핀이 땜납을 기초로 접합되었다. 프로브 카드(11) 상에는 반도체 웨이퍼가 탑재되었다. 반도체 웨이퍼의 전극은 프로브 카드(11) 상의 콘택트 핀으로 받쳐졌다. 이렇게 하여 반도체 웨이퍼의 전극과 콘택트 핀은 전기적으로 접속되었다. 그 후, 실온 및 150 ℃ 사이에서 온도의 승강이 반복되었다. 이 때, 프로브 카드(11)로부터 반도체 웨이퍼를 향해 전류가 통전되었다. 통전된 전류를 기초로 프로브 카드(11) 및 반도체 웨이퍼의 저항치는 측정되었다. 측정된 저항치를 기초로, 전술과 마찬가지로 저항 변화율이 산출되었다. 저항 변화율은 10 ％ 미만에 그쳤으므로, 반도체 웨이퍼의 전극과 콘택트 핀 사이에서 확실히 접촉은 유지되는 것이 확인되었다. 전술한 온도 조건에도 불구하고 반도체 웨이퍼와 프로브 카드(11) 사이에서 접촉 불량은 발생하지 않는 것이 확인되었다. 즉, 반도체 웨이퍼 및 프로브 카드(11)의 열팽창에도 불구하고 반도체 웨이퍼의 전극과 콘택트 핀의 위치 어긋남은 최대한 억제되는 것이 확인되었다. Next, the inventor verified the connection reliability between the probe card 11 and the semiconductor wafer manufactured as described above. In the verification, the probe card 11 concerning a specific example was prepared similarly to the above. In the probe card 11 according to the specific example, contact pins were bonded to the conductive pads on the surface of the second substrate based on solder. The semiconductor wafer was mounted on the probe card 11. The electrodes of the semiconductor wafer were supported by contact pins on the probe card 11. In this way, the electrode of the semiconductor wafer and the contact pin were electrically connected. Thereafter, the raising and lowering of the temperature was repeated between room temperature and 150 ° C. At this time, a current was supplied from the probe card 11 toward the semiconductor wafer. The resistance values of the probe card 11 and the semiconductor wafer were measured based on the energized current. Based on the measured resistance value, the resistance change rate was calculated similarly to the above. Since the resistance change rate was only less than 10%, it was confirmed that the contact was surely maintained between the electrode of the semiconductor wafer and the contact pin. In spite of the above-described temperature conditions, it was confirmed that no contact failure occurred between the semiconductor wafer and the probe card 11. That is, in spite of thermal expansion of the semiconductor wafer and the probe card 11, it was confirmed that the position shift of the electrode of a semiconductor wafer and a contact pin is suppressed as much as possible.

Claims (13)

탄소 섬유를 함유하는 제1 코어 수지층을 구비하는 제1 기판과, 제1 기판의 표면에 적층되어 탄소 섬유를 함유하는 제2 코어 수지층을 구비하는 제2 기판을 구비하고, 제2 기판의 윤곽은 제1 기판의 윤곽과 다른 것을 특징으로 하는 프린트 기판. A first substrate having a first core resin layer containing carbon fibers, and a second substrate having a second core resin layer laminated on the surface of the first substrate and containing carbon fibers, the second substrate comprising: The contour is different from the contour of the first substrate. 제1항에 있어서, 상기 제2 기판은 상기 제1 기판의 윤곽보다도 내측에 배치되는 것을 특징으로 하는 프린트 기판. The printed circuit board according to claim 1, wherein the second substrate is disposed inside the contour of the first substrate. 제1항 또는 제2항에 있어서, 제2 코어 수지층은 탄소 섬유를 함유하는 수지 재료로 구성되고, 소정의 위치에서 관통 구멍을 규정하는 제1 수지층과, 제1 수지층의 표면에 적층되어 유리 섬유를 함유하는 수지 재료로 구성되는 절연층과, 절연층의 표면에 적층되어 탄소 섬유를 함유하는 수지 재료로 구성되는 제2 수지층을 구비하고, 제2 수지층에는 제1 수지층의 관통 구멍에 중첩되는 관통 구멍이 형성되는 것을 특징으로 하는 프린트 기판. The second core resin layer is made of a resin material containing carbon fibers, and is laminated on the surface of the first resin layer and the first resin layer, which define a through hole at a predetermined position. And an insulating layer composed of a resin material containing glass fibers, and a second resin layer laminated on the surface of the insulating layer and composed of a resin material containing carbon fibers, wherein the second resin layer is formed of a first resin layer. A printed board, characterized in that a through hole overlapping the through hole is formed. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제2 기판의 표면에 적층되어 절연층 및 도전 패턴으로 구성되는 빌드업층을 더 구비하는 것을 특징으로 하는 프린트 기판. The printed circuit board according to any one of claims 1 to 3, further comprising a buildup layer laminated on the surface of the second substrate and composed of an insulating layer and a conductive pattern. 제4항에 있어서, 상기 빌드업층의 표면에는 도전 패드가 노출되는 것을 특징으로 하는 프린트 기판. The printed circuit board of claim 4, wherein a conductive pad is exposed on a surface of the build-up layer. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 제1 기판은 상기 제1 코어 수지층의 표면에 적층되어 유리 섬유를 함유하는 절연층과, 절연층의 표면에 배치되는 도전 패턴을 구비하는 것을 특징으로 하는 프린트 기판. The said 1st board | substrate is laminated | stacked on the surface of the said 1st core resin layer, and is provided with the insulating layer containing glass fiber, and the conductive pattern arrange | positioned at the surface of an insulating layer. Printed board, characterized in that. 탄소 섬유를 함유하는 제1 코어 수지층을 구비하는 제1 기판과, 제1 기판의 표면에 적층되어 탄소 섬유를 함유하는 제2 코어 수지층을 구비하는 제2 기판과, 제2 기판의 표면에 적층되어 절연층 및 도전 패턴으로 구성되는 빌드업층을 구비하는 것을 특징으로 하는 프린트 기판. On the surface of the 2nd board | substrate which has a 1st board | substrate provided with the 1st core resin layer containing a carbon fiber, the 2nd core resin layer laminated | stacked on the surface of a 1st board | substrate, and contains carbon fiber, and the surface of a 2nd board | substrate. A printed circuit board, comprising: a build-up layer laminated and composed of an insulating layer and a conductive pattern. 제7항에 있어서, 제2 코어 수지층은 탄소 섬유를 함유하는 수지 재료로 구성되고, 소정의 위치에서 관통 구멍을 규정하는 제1 수지판층과, 제1 수지층의 표면에 적층되어 유리 섬유를 함유하는 수지 재료로 구성되는 절연층과, 절연층의 표면에 적층되어 탄소 섬유를 함유하는 수지 재료로 구성되는 제2 수지층을 구비하고, 제2 수지층에는 제1 수지층의 관통 구멍에 중첩되는 관통 구멍이 형성되는 것을 특징으로 하는 프린트 기판. 8. The second core resin layer is formed of a resin material containing carbon fiber, and is laminated on the surface of the first resin plate layer and the first resin layer that define the through holes at a predetermined position, thereby forming the glass fibers. An insulating layer composed of a resin material to contain, and a second resin layer laminated on the surface of the insulating layer and composed of a resin material containing carbon fibers, wherein the second resin layer overlaps the through hole of the first resin layer. A printed substrate, characterized in that a through hole is formed. 제7항 또는 제8항에 있어서, 상기 빌드업층의 표면에는 도전 패드가 노출되는 것을 특징으로 하는 프린트 기판. The printed circuit board of claim 7 or 8, wherein a conductive pad is exposed on a surface of the build-up layer. 제7항 내지 제9항 중 어느 한 항에 있어서, 상기 제1 기판은 상기 제1 코어 수지층의 표면에 적층되어 유리 섬유를 함유하는 절연층과, 절연층의 표면에 배치되는 도전 패턴을 구비하는 것을 특징으로 하는 프린트 기판. The said 1st board | substrate is laminated | stacked on the surface of the said 1st core resin layer, and is provided with the insulating layer containing glass fiber, and the conductive pattern arrange | positioned at the surface of an insulating layer. Printed board, characterized in that. 관통 구멍을 규정하는 적어도 2매의 섬유 강화 수지판을 준비하는 공정과, 섬유 강화 수지판끼리의 사이에 수지 시트를 협입하는 공정과, 적어도 수지 시트를 가열하면서 한쪽 섬유 강화 수지판에 다른 쪽 섬유 강화 수지판을 압박하고, 관통 구멍에 수지 시트의 수지 재료를 충전하는 공정을 구비하는 것을 특징으로 하는 프린트 기판의 제조 방법. A step of preparing at least two fiber-reinforced resin plates defining the through holes, a step of sandwiching the resin sheet between the fiber-reinforced resin plates, and the other of the fiber-reinforced resin plates while heating at least the resin sheet. Pressing a fiber reinforced resin board and filling a through-hole with the resin material of a resin sheet, The manufacturing method of the printed board characterized by the above-mentioned. 제11항에 기재된 프린트 기판의 제조 방법에 있어서, 상기 섬유 강화 수지판은 탄소 섬유를 함유하는 것을 특징으로 하는 프린트 기판. The manufacturing method of the printed circuit board of Claim 11 WHEREIN: The said fiber reinforced resin board contains carbon fiber, The printed circuit board characterized by the above-mentioned. 탄소 섬유를 함유하는 제1 코어 수지층을 구비하는 제1 기판에 탄소 섬유를 함유하는 제2 코어 수지층을 구비하는 제2 기판을 적층하는 공정과, 제1 기판의 윤곽 내측에서 제2 기판의 윤곽을 깎아 내는 공정을 구비하는 것을 특징으로 하는 프린트 기판의 제조 방법. Laminating a second substrate having a second core resin layer containing carbon fibers to a first substrate having a first core resin layer containing carbon fibers, and forming a second substrate inside the contour of the first substrate. The manufacturing method of the printed circuit board characterized by including the process of cutting out an outline.
KR1020067000817A 2006-01-13 2003-09-19 Printed board and method for manufacturing same KR100815745B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020067000817A KR100815745B1 (en) 2006-01-13 2003-09-19 Printed board and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020067000817A KR100815745B1 (en) 2006-01-13 2003-09-19 Printed board and method for manufacturing same

Publications (2)

Publication Number Publication Date
KR20060059253A true KR20060059253A (en) 2006-06-01
KR100815745B1 KR100815745B1 (en) 2008-03-20

Family

ID=37156493

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067000817A KR100815745B1 (en) 2006-01-13 2003-09-19 Printed board and method for manufacturing same

Country Status (1)

Country Link
KR (1) KR100815745B1 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08111584A (en) * 1994-10-07 1996-04-30 Hitachi Ltd Manufacture of sheet laminated multilayer wiring board
JPH08125060A (en) * 1994-10-26 1996-05-17 Fujitsu Ltd Multilayer wiring board and semiconductor device using the same
JPH1167960A (en) 1997-08-20 1999-03-09 Nec Corp Semiconductor package and mounting board thereof
JP2001332828A (en) * 2000-05-25 2001-11-30 Nitto Denko Corp Double-sided circuit board and multilayer wiring board using the same

Also Published As

Publication number Publication date
KR100815745B1 (en) 2008-03-20

Similar Documents

Publication Publication Date Title
JP4000160B2 (en) Printed circuit board and manufacturing method thereof
US7002080B2 (en) Multilayer wiring board
US8024858B2 (en) Method of manufacturing printed wiring board with built-in electronic component
US7935893B2 (en) Method of manufacturing printed wiring board with built-in electronic component
JP4855753B2 (en) Multilayer wiring board and manufacturing method thereof
JP4199198B2 (en) Multilayer wiring board and manufacturing method thereof
KR100881303B1 (en) Multilayer printed wiring board for semiconductor device and process for producing the same
US8119925B2 (en) Core substrate and printed wiring board
US8400782B2 (en) Wiring board and method for manufacturing the same
EP1298972B1 (en) Multilayer wiring circuit board
JP2587596B2 (en) Circuit board connecting material and method for manufacturing multilayer circuit board using the same
US10383224B2 (en) Method of manufacturing flexible printed circuit board with component mounting section for mounting electronic component and flexible cable sections extending in different directions from the component mounting section
KR20090021090A (en) Multilayer wiring substrate and method for manufacturing the same, and substrate for use in ic inspection device and method for manufacturing the same
US6599617B2 (en) Adhesion strength between conductive paste and lands of printed wiring board, and manufacturing method thereof
KR20190015229A (en) Method for manufacturing a multilayer wiring board
KR100815745B1 (en) Printed board and method for manufacturing same
KR100734582B1 (en) Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same
KR100703023B1 (en) Multilayer wiring board, method for producing the same, and method for producing fiber reinforced resin board
EP1631134B1 (en) Multilayer circuit board and method of producing the same
JP3238901B2 (en) Multilayer printed wiring board and method of manufacturing the same
JP2005044988A (en) Method for manufacturing circuit board
JPH09326565A (en) Multilayer printed wiring board and manufacture thereof
TWI291845B (en) Printed wiring board and method of making the same
JP2001332855A (en) Method for manufacturing multi-layered wiring board
JP2020150096A (en) Manufacturing method of printed wiring board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160218

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180219

Year of fee payment: 11