KR20060059076A - 평판표시장치 - Google Patents

Abstract

본 발명은 평판표시장치에 관한 것으로, 셀(cell) 가장자리에 더미 금속 패턴을 개재하여 스크라이브(scribe) 공정 후 상기 더미 금속 패턴을 검침하여 절단 불량 여부를 판단하여 공정 수율을 향상시킬 수 있는 기술이다.

정전기방전, 더미 금속 패턴, 스크라이브

Description

평판표시장치{Flat panel display}

도 1 은 본 발명에 따른 다수 개의 셀이 구비된 마더보드의 평면도.

도 2 는 본 발명에 따른 단위 셀의 평면도.

<도면의 주요 부위에 대한 부호의 설명>

100 : 마더보드 200 : 단위 셀

210 하부기판 300 : 화소영역

310 : 실 패턴 400 : 패드영역

410 : 구동IC 420 : 오픈영역 또는 고저항

500 : 더미 금속 패턴 510 : 검침패드

본 발명은 평판표시장치에 관한 것으로, 더욱 상세하게는 셀 절단 불량을 측정할 수 있는 평판표시장치에 관한 것이다.

일반적으로 사용되고 있는 표시 장치 중 하나인 음극선관(CRT)은 TV를 비롯하여 계측기기, 정보 단말기기 등의 모니터에 주로 이용되고 있으나, CRT 자체의 무게와 크기로 인하여 전자제품의 소형화, 경량화의 요구에 적극 대응할 수 없다.

이러한 CRT를 대체하기 위해 소형, 경량화의 장점을 가지고 있는 평판 표시 장치가 주목받고 있다. 상기 평판 표시 장치에는 액정표시장치(LCD, liquid crystal display), 유기전계발광표시장치(OLED, organic light-emitting display) 등이 있다.

상기 액정표시장치는 다음과 같은 방법으로 형성된다.

액정 패널 제조공정은 셀 공정이라 칭하고, 상기 셀 공정은 TFT가 배열된 어레이 기판(이하, "하부기판"이라 함)과 컬러필터가 형성된 컬러필터 기판(이하, "상부기판"이라 함)에 액정을 한 방향으로 배향시키기 위한 배향공정과 두 기판을 합착시켜 일정한 거리(gap)를 유지시켜주기 위한 합착공정, 상기 합착공정을 진행한 패널에 액정을 주입하고 봉지하는 공정을 거쳐 액정 패널의 불량 유무를 검사하는 검사공정으로 이루어진다.

더 자세하게 설명하면 다음과 같다.

우선 TFT 공정과 컬러필터 공정을 진행하여 제작된 하부기판과 상부기판을 준비한다.

다음, 상기 두 기판에 고분자 물질로 이루어진 배향막을 형성한다. 상기 배향막은 폴리이미드(Polyimide)막이라고 하며, 하부기판 및 상부기판의 전면에 균일한 두께로 인쇄된다. 이때, 상기 배향막은 롤 코팅 방식에 의해 일정 패턴을 갖도록 인쇄된다.

그 다음, 상기 배향막이 인쇄된 기판을 예비 건조 및 소성 과정을 진행하여 경화된 배향막을 형성한다.

상기 경화된 배향막이 형성된 상부 및 하부기판에 러빙공정을 진행한다. 상기 러빙공정은 경화된 배향막 표면을 러빙 포로 균일한 압력과 속도로 마찰시켜 배향막 표면의 고분자 사슬을 일정한 방향으로 결정시키는 공정으로서, 액정의 초기 배열방향을 결정하는 중요한 공정이다. 이때, 정상적인 액정의 구동과 균일한 디스플레이 특성을 갖게 한다.

그 다음, 상기 러빙된 두 기판에 실 패턴 인쇄와 은(Ag) 도포 및 스페이서 산포 공정을 진행한다. 이때, 실 패턴 인쇄공정은 상부기판에 실시하고, 은 도포 및 스페이서 산포 공정은 하부기판에 진행한다. 상기 실 패턴은 액정 주입을 위한 공간 형성과 주입된 액정이 새는 것을 방지하는 기능을 한다. 또한, 상기 실 패턴은 열 경화성 수지를 일정하게 원하는 패턴으로 형성되고, 스크린 마스크법과 디스펜서법으로 이루어지며, 기판이 대형화되면서 디스펜서법이 주로 사용되고 있다.

상기 은 도포 공정은 상부기판과 하부기판 간의 전기적 도통을 위하여 상기 하부기판의 소정 위치에 소정 량의 은 페이스트를 도포하여 진행된다. 또한, 상기 스페이서 산포 공정은 은이 도포된 하부기판과 상부기판과의 거리를 유지하기 위하여 스페이서를 기판 전면에 균일한 밀도로 뿌려주는 공정이다. 상기 스페이서 산포 공정은 건식법과 습식법이 있으며, 주로 +와 -로 대전시켜 스페이서가 뭉치는 것을 방지하는 건식법이 주로 사용된다. 한편, 상기와 같이 스페이서 산포 공정 대신 상부기판에 패턴된 스페이서를 형성하기도 한다.

그 후, 상기 상부기판과 하부기판을 합착하는 합착공정을 진행한다. 이때, 상기 상부기판과 하부기판 상의 패턴과 패턴이 정확하게 일치하도록 해야하는데, 이를 합착 정렬이라 한다. 합착 정렬은 각 기판의 설계 시 주어지는 마진에 의해 결정되며, 상기 상부기판에 형성되는 블랙매트릭스와 하부기판의 화소전극의 중첩 정도에 기인하며, 보통 수 ㎛의 정밀도가 요구된다. 두 기판의 합착 오차 범위를 벗어나면 빛이 새어나오게 되어 액정 셀의 구동 시 콘트라스트비가 저하된다. 합착 정렬 후 상기 상부기판과 하부기판이 합착되어 원판 패널을 이룬 후 상기 원판 패널에 균일한 압력과 온도를 가하여 일정한 셀 간 거리를 유지하면서 실 패턴을 경화시킨다.

그 후, 상기 원판 패널을 절단하는 단위 셀로 절단 공정을 진행한다. 상기 절단 공정은 유리기판보다 경도가 높은 다이아몬드 재질 또는 초경합금 재질의 절단 휠로 원판 패널 표면에 절단선을 형성하는 스크라이브 공정과 상기 절단선에 힘을 가해 파단 분리하는 브레이크 공정으로 이루어진다.

그 다음, 상기 단위 셀로 절단된 액정 패널에 액정을 주입한다. 상기 액정 주입공정은 수 ㎛의 셀 간 거리를 갖는 액정 패널 내부를 진공화한 후 모세관 현상과 대기압 차이를 이용하여 액정을 액정 패널 내부로 주입한다. 액정 주입이 완료되면 상기 액정이 주입된 주입구를 실로 밀봉하고 경화시킨다.

다음, 상기 액정 패널의 패드부위의 쇼팅바를 제거하는 그라인딩 공정과 불량 유무를 판정하는 검사공정을 진행하여 액정 패널을 완성한다.

상기한 바와 같이 평판 표시 장치의 제조 공정은 대형 마더보드(motherboard) 상에 다수 개의 셀을 형성한 후 단위 셀로 나누기 위한 공정이 진행된다. 이때, 힘을 가하여 셀을 파단할 때 셀 가장자리가 부서져 하부기판 상의 배 선에 불량이 발생하는 등 수율이 저하되는 문제점이 있다.

본 발명의 목적은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 셀 가장자리에 더미 금속 패턴을 개재하여 셀 불량을 측정하여 공정 수율을 향상시킬 수 있는 평판표시장치를 제공하는데 그 목적이 있다.

상기한 목적을 달성하기 위한 본 발명에 따른 평판표시장치는,

화소영역과, 상기 화소영역의 가장자리에 구비되는 실 패턴 영역 및 상기 화소영역의 주변에 구비되는 패드영역으로 이루어지는 하부기판과,

상기 하부기판의 화소영역에 정렬하여 상기 실 패턴 영역에 부착되는 상부기판을 포함하고,

상기 하부기판의 가장자리에 더미 금속 패턴을 포함하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여, 본 발명의 실시예를 설명한다.

도 1 은 본 발명에 따른 다수 개의 셀이 구비된 마더보드의 평면도이고, 도 2 는 본 발명에 따른 단위 셀의 평면도이다.

도 1을 참조하면, TFT가 배열된 어레이 기판, 하부기판(210)과 컬러필터가 형성된 컬러필터 기판, 상부기판(도시 안됨)에 액정을 한 방향으로 배향시키기 위한 배향공정과 두 기판을 합착시켜 일정한 거리(gap)를 유지시켜주기 위한 합착공정까지 진행된 마더보드(100)를 도시한다. 이때, 하부기판(210) 및 상부기판은 실 패턴(310)에 의해 합착되어 단위 셀(200)을 이루고, 상기 단위 셀(200)은 일정 간격 이격되어 다수 개가 구비되어 있다.

도 2를 참조하면, 도 1의 단위 셀을 좀 더 상세하게 도시하였다. 상기 단위 셀(200)에 화소영역(300)이 구비되고, 상기 화소영역(300)의 가장자리에는 실 패턴(310)이 구비되어 있으며, 상기 화소영역(300)의 일측 또는 그 주변에 패드영역(400)이 구비된다. 상기 실 패턴 영역(310)의 가장자리로부터 상기 하부기판(210)의 가장자리, 즉 단위 셀(200)의 가장자리까지의 주변영역에 더미 금속 패턴(500)이 구비되어 있다. 이때, 상기 실 패턴 영역(310)의 가장자리로부터 상기 하부기판(210)의 가장자리까지의 폭(T)는 500 내지 700㎛, 약 600㎛ 정도이고, 상기 더미 금속 패턴(500)의 폭(t)은 200 내지 500㎛ 이다.

상기 더미 금속 패턴(500)의 소정 영역에 검침 패드(510)를 형성하고, 상기 검침 패드(510)를 상기 패드영역(400) 내에 구비되는 구동 IC(410)에 연결한다.

또한, 상기 더미 금속패턴(500)에 연결되며, 상기 패드영역(400)의 일측 가장자리에 TFT 및 다이오드로 이루어지는 고저항회로 또는 오픈영역(420)이 구비된다.

상기의 구조를 이용하여 단위 셀의 절단 불량을 측정하는 방법은 다음과 같다.

테스트 장치와 상기 검침 패드(510)를 연결하고, 전류를 흘려주면 상기 더미 금속 패턴에 크랙이 발생하여 패널에 불량이 발생한 경우 전류가 흐르지 않고, 단위 셀이 규정 규격으로 절단된 경우 전류가 흘러 패널의 불량 여부를 측정할 수 있 다. 이는 테스트 장치에 상기한 기능을 추가함으로써 가능하다.

상기한 구조 및 검사방법은 액정표시장치, 유기전계발광표시장치 또는 PDP(plasma display panel) 등 단위 셀로 절단하는 공정이 필요한 모든 평판표시장치에 사용될 수 있다.

상기한 바와 같은 본 발명의 실시예에 따르면, 단위 셀 가장자리에 더미 금속 패턴을 개재하여 단위 셀 절단 공정 후 상기 더미 금속 패턴의 단선 여부를 측정하여 단위 셀의 불량 여부를 쉽게 측정할 수 있으므로 공정 수율을 향상시키고, 셀 절단을 용이하게 할 수 있는 이점이 있다.

Claims (13)

1. 화소영역과, 상기 화소영역의 가장자리에 구비되는 실 패턴 영역 및 상기 화소영역의 주변에 구비되는 패드영역으로 이루어지는 하부기판과,

   상기 하부기판의 화소영역에 정렬하여 상기 실 패턴 영역에 부착되는 상부기판을 포함하고,

   상기 하부기판의 가장자리에 더미 금속 패턴을 포함하는 것을 특징으로 하는 평판표시장치.
2. 제 1 항에 있어서,

   상기 하부기판은 TFT 어레이를 포함하는 것을 특징으로 하는 평판표시장치.
3. 제 1 항에 있어서,

   상기 상부기판은 컬러필터를 더욱 포함하는 것을 특징으로 하는 평판표시장치.
4. 제 1 항에 있어서,

   상기 더미 금속 패턴은 상기 하부기판의 가장자리에서부터 상기 실 패턴 영역 가장자리까지의 영역에 구비되는 것을 특징으로 하는 평판표시장치.
5. 제 1 항에 있어서,

   상기 더미 금속 패턴은 상기 패드영역에서 오픈되는 것을 특징으로 하는 평판표시장치.
6. 제 1 항에 있어서,

   상기 더미 금속 패턴은 상기 패드영역에서 고저항으로 연결되는 것을 특징으로 하는 평판표시장치.
7. 제 1 항에 있어서,

   상기 하부기판 가장자리로부터 상기 실 패턴 영역의 가장자리까지의 폭은 500 내지 700㎛ 인 것을 특징으로 하는 평판표시장치.
8. 제 1 항에 있어서,

   상기 더미 금속 패턴의 폭은 200 내지 500㎛ 인 것을 특징으로 하는 평판표시장치.
9. 제 1 항에 있어서,

   상기 주변영역은 구동 IC가 더욱 구비되는 것을 특징으로 하는 평판표시장치.
10. 제 1 항 또는 제 9 항에 있어서,

    상기 금속 더미 패턴은 상기 IC에 연결되는 것을 특징으로 하는 평판표시장치.
11. 제 10 항에 있어서,

    상기 금속 더미 패턴은 검침 단자를 더욱 구비하는 것을 특징으로 하는 평판표시장치.
12. 제 1 항에 있어서,

    상기 하부기판과 상부기판 사이에 액정을 더욱 포함하는 것을 특징으로 하는 평판표시장치.
13. 제 1 항에 있어서,

    상기 평판표시장치는 액정표시장치, 유기전계발광표시장치 또는 PDP인 것을 특징으로 하는 평판표시장치.

Images