KR20060053784A - Method for manufacturing semiconductor device improving charateristics of spacer nitride - Google Patents
Method for manufacturing semiconductor device improving charateristics of spacer nitride Download PDFInfo
- Publication number
- KR20060053784A KR20060053784A KR1020040094228A KR20040094228A KR20060053784A KR 20060053784 A KR20060053784 A KR 20060053784A KR 1020040094228 A KR1020040094228 A KR 1020040094228A KR 20040094228 A KR20040094228 A KR 20040094228A KR 20060053784 A KR20060053784 A KR 20060053784A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- substrate
- semiconductor device
- manufacturing
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- -1 spacer nitride Chemical class 0.000 title abstract description 20
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 229910021529 ammonia Inorganic materials 0.000 claims abstract description 23
- 150000004767 nitrides Chemical class 0.000 claims abstract description 16
- 230000008021 deposition Effects 0.000 claims abstract description 15
- 238000009832 plasma treatment Methods 0.000 claims abstract description 12
- 125000006850 spacer group Chemical group 0.000 claims abstract description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 39
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 239000012495 reaction gas Substances 0.000 claims description 10
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 6
- 229910000077 silane Inorganic materials 0.000 claims description 6
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 3
- 239000010408 film Substances 0.000 abstract description 56
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052799 carbon Inorganic materials 0.000 abstract description 7
- 239000001257 hydrogen Substances 0.000 abstract description 7
- 229910052739 hydrogen Inorganic materials 0.000 abstract description 7
- 239000010409 thin film Substances 0.000 abstract description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 3
- 238000000151 deposition Methods 0.000 description 12
- 239000012535 impurity Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- VUGMARFZKDASCX-UHFFFAOYSA-N 2-methyl-N-silylpropan-2-amine Chemical compound CC(C)(C)N[SiH3] VUGMARFZKDASCX-UHFFFAOYSA-N 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
- H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
- H01L21/28132—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects conducting part of electrode is difined by a sidewall spacer or a similar technique, e.g. oxidation under mask, plating
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Formation Of Insulating Films (AREA)
Abstract
본 발명은 스페이서 나이트라이드의 막질을 개선시킬 수 있는 반도체 소자의 제조 방법에 관한 것으로, 기판을 제공하는 단계; 상기 기판 상에 게이트를 형성하는 단계; 상기 기판 전면상에 산화막을 형성하는 단계; 상기 산화막 상에 질화막을 형성하는 단계; 상기 질화막이 형성된 기판을 플라즈마 처리하는 단계; 및 상기 질화막을 선택적으로 제거하여 게이트 스페이서를 형성하는 단계를 포함하는 것을 특징으로 한다. 본 발명에 따르면, 비티비에이에스(BTBAS) 소스를 사용하여 스페이서 나이트라이드 증착후 박막내에 다량 존재하는 탄소와 수소를 암모니아(NH3) 분위기에서 플라즈마 처리하여 제거할 수 있게 된다. 이에 따라, 스페이서 나이트라이드 막질을 개선시킴으로써 종국적으로는 반도체 소자의 특성을 향상시킬 수 있는 효과가 있다.The present invention relates to a method for manufacturing a semiconductor device capable of improving the film quality of a spacer nitride, comprising: providing a substrate; Forming a gate on the substrate; Forming an oxide film on the entire surface of the substrate; Forming a nitride film on the oxide film; Plasma processing the substrate on which the nitride film is formed; And selectively removing the nitride film to form a gate spacer. According to the present invention, a large amount of carbon and hydrogen present in a thin film after spacer nitride deposition using a BTBAS source can be removed by plasma treatment in an ammonia (NH 3 ) atmosphere. Accordingly, by improving the spacer nitride film quality, there is an effect that can eventually improve the characteristics of the semiconductor device.
Description
도 1 내지 도 4는 본 발명의 실시예에 따른 스페이서 나이트라이드의 막질을 개선시킬 수 있는 반도체 소자의 제조 방법을 설명하기 위한 공정별 단면도이다.1 to 4 are cross-sectional views illustrating processes of manufacturing a semiconductor device capable of improving a film quality of a spacer nitride according to an exemplary embodiment of the present invention.
도 5는 본 발명의 실시예에 따른 반도체 소자의 스페이서 나이트라이드 막질 개선 방법에 있어서 비티비에이에스(BTBAS:Bis(Tertiary-Butylamino)Silane)를 나타내는 화학 구조식이다.FIG. 5 is a chemical structural formula illustrating BTBAS (Tertiary-Butylamino) Silane in the method for improving spacer nitride film quality of a semiconductor device according to an exemplary embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
100; 실리콘 기판 110; 게이트 옥사이드100;
120; 접합 영역 130; 중온산화막120; Junction
140; 실리콘나이트라이드막 140a; 게이트 스페이서140;
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 상세하게는 반도체 소자의 게이트 스페이서로 사용되는 나이트라이드 막질을 개선시킬 수 있는 반도체 소자의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device capable of improving the nitride film quality used as a gate spacer of the semiconductor device.
최근 반도체 소자가 집적화됨에 따라 소자의 제조 공정이 히트 버짓(Heat Budget), 파티클(Paticle) 등에 민감해짐에 따라 이를 개선하지 않으면 소자 수율을 향상시키는데 어려움이 있는 것이 주지의 사실이다. 히트 버짓 측면에서 기존의 노(Furnace) 사용은 높은 온도에서 공정이 진행되기 때문에 히트 버짓을 줄이기에는 한계가 있었다. As semiconductor devices have recently been integrated, it is well known that the manufacturing process of the devices becomes more sensitive to heat budgets, particles, and the like, and thus it is difficult to improve device yields without improving them. In terms of heat budget, conventional furnace use has been limited in reducing heat budget because the process is performed at high temperatures.
이러한 문제는 빠른 시간내에 온도를 오르내릴 수 있고, 공정 시간이 짧은 RTP 공정을 도입함으로써 개선시킬 수 있다. 이는 기존의 배치 타입이 아닌 웨이퍼를 한 장씩 진행하는 싱글 타입으로서 최근에 활발히 진행되는 있는 공정이다.This problem can be improved by introducing an RTP process that can rise and fall in a short time and has a short process time. This is a single type of wafer processing step by step instead of the conventional batch type, which is an active process recently.
종래 디씨에스(DCS;Di-ChloroSilane) 소스를 이용하여 750℃에서 4시간에서 5시간 정도 진행하여 스페이서 나이트라이드를 형성하는 경우 히트 버짓을 줄이는데 한계가 있었다.When using a conventional Di-ChloroSilane (DCS) source to form a spacer nitride by 4 to 5 hours at 750 ℃ there was a limit in reducing the heat budget.
하지만, 최근 스페이서 나이트라이드를 비티비에이에스(BTBAS;Bis(Tertiary-Butylamino)Silane)라는 소스를 이용하여 550 내지 600℃ 에서 진행 가능한 공정이 도입된 바 있었다. 이는 낮은 온도에서 진행 가능하므로 히트 버짓은 물론 스텝 커버리지 측면에서 유리한 공정이다.Recently, however, a process capable of proceeding at 550 to 600 ° C using a source called spacer nitride (BTBAS; Tertiary-Butylamino (Silane)) has been introduced. This is an advantageous process in terms of heat budget as well as step coverage since it can proceed at low temperatures.
그러나, 위 공정은 증착후 박막 내에 탄소, 수소와 같은 불순물이 다량 존재하므로 이를 제거하지 않고 후속 공정을 진행하게 되면 소자 특성에 악영향을 미치는 문제점이 있었다.However, in the above process, since a large amount of impurities such as carbon and hydrogen are present in the thin film after deposition, there is a problem that adversely affects device characteristics when the subsequent process is performed without removing the impurities.
이에 본 발명은 상기한 종래 기술상의 문제점을 해결하기 위하여 안출된 것으로, 보다 상세하게는 반도체 소자의 게이트 스페이서로 사용되는 나이트라이드 막질을 개선시켜 소자의 특성을 향상시킬 수 있는 반도체 소자의 제조 방법을 제공함에 있다. Accordingly, the present invention has been made to solve the above-mentioned problems in the prior art, and more particularly, a method of manufacturing a semiconductor device capable of improving the characteristics of the device by improving the nitride film quality used as the gate spacer of the semiconductor device. In providing.
상기 목적을 달성할 수 있는 본 발명에 따른 반도체 소자의 스페이서 나이트라이드 막질 개선 방법은 비티비에이에스(BTBAS) 소스를 사용하여 스페이서 나이트라이드 증착후 박막 내에 다량 존재하는 탄소 및 수소 등을 제거하는 것을 특징으로 한다.The method for improving spacer nitride film quality of a semiconductor device according to the present invention which can achieve the above object is to remove carbon and hydrogen, which are present in a thin film, after deposition of spacer nitride using a BTBAS source. It is done.
상기 특징을 구현할 수 있는 본 발명의 실시예에 따른 스페이서 나이트라이드의 막질을 개선시킬 수 있는 반도체 소자의 제조 방법은, 기판을 제공하는 단계; 상기 기판 상에 게이트를 형성하는 단계; 상기 기판 전면상에 산화막을 형성하는 단계; 상기 산화막 상에 질화막을 형성하는 단계; 상기 질화막이 형성된 기판을 플라즈마 처리하는 단계; 및 상기 질화막을 선택적으로 제거하여 게이트 스페이서를 형성하는 단계를 포함하는 것을 특징으로 한다.Method of manufacturing a semiconductor device capable of improving the film quality of the spacer nitride according to an embodiment of the present invention that can implement the above features, providing a substrate; Forming a gate on the substrate; Forming an oxide film on the entire surface of the substrate; Forming a nitride film on the oxide film; Plasma processing the substrate on which the nitride film is formed; And selectively removing the nitride film to form a gate spacer.
본 발명의 실시예에 있어서, 상기 기판 전면 상에 산화막을 형성하는 단계는 상기 기판 전면 상에 중온산화막(MTO)을 형성하는 것을 특징으로 한다.In an embodiment of the present invention, the forming of the oxide film on the entire surface of the substrate is characterized in that the formation of a mesooxidized oxide film (MTO) on the entire surface of the substrate.
본 발명의 실시예에 있어서, 상기 기판 전면 상에 중온산화막(MTO)을 형성하는 단계는 실레인(SiH4)을 소스로 이용하고 산화질소(N2O)를 반응 가스로 이용하는 것을 특징으로 한다.In an embodiment of the present invention, the step of forming a mesooxidized film (MTO) on the entire surface of the substrate is characterized by using silane (SiH 4 ) as a source and using nitrogen oxide (N 2 O) as a reaction gas. .
본 발명의 실시예에 있어서, 상기 산화막 상에 질화막을 형성하는 단계는 비티비에이에스(BTBAS)를 소스로 이용하고, 암모니아(NH3)가스를 반응 가스로 이용하는 것을 특징으로 한다.In the embodiment of the present invention, the forming of the nitride film on the oxide film is characterized in that using the BTBAS (BTBAS) as a source, using ammonia (NH 3 ) gas as the reaction gas.
본 발명의 실시예에 있어서, 상기 비티비에이에스(BTBAS)를 소스로 이용하는 것은 상기 비티비에이에스(BTBAS)를 65 내지 80℃로 가열하여 증기 상태로 만드는 단계를 포함하는 것을 특징으로 한다.In an embodiment of the present invention, using the BTBAS as a source is characterized in that it comprises the step of heating the BTBAS (BTBAS) to 65 to 80 ℃ to make a vapor state.
본 발명의 실시예에 있어서, 상기 질화막이 형성된 기판을 플라즈마 처리하는 단계는 NH3 를 이용하는 것을 특징으로 한다.In an embodiment of the present invention, the step of plasma treating the substrate on which the nitride film is formed is characterized by using NH 3 .
상기 특징을 구현할 수 있는 본 발명의 변형 실시예에 따른 스페이서 나이트라이드의 막질을 개선시킬 수 있는 반도체 소자의 제조 방법은, 실리콘 기판을 제공하는 단계; 상기 실리콘 기판 상에 폴리실리콘으로 게이트를 형성하는 단계; 상기 게이트를 모두 포함하도록 상기 실리콘 기판 전면상에 중온산화막(MTO)을 형성하는 단계; 상기 중온산화막 상에 비티비에이에스(BTBAS)를 소스로 하는 실리콘나이트라이드(SiN) 막을 형성하는 단계; 상기 실리콘나이트라이드(SiN) 막을 암모니아(NH3) 플라즈마 처리하는 단계; 및 상기 실리콘나이트라이드(SiN) 막을 선택적으로 제거하여 상기 게이트 양측벽에 게이트 스페이서를 형성하는 단계를 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of manufacturing a semiconductor device capable of improving the quality of a spacer nitride, the method including the steps of: providing a silicon substrate; Forming a gate of polysilicon on the silicon substrate; Forming an intermediate temperature oxide film (MTO) on the entire surface of the silicon substrate to include all of the gates; Forming a silicon nitride (SiN) film having a BTBAS as a source on the mesophilic oxide film; Plasma treating the silicon nitride (SiN) film with ammonia (NH 3 ); And selectively removing the silicon nitride (SiN) film to form gate spacers on both sidewalls of the gate.
본 발명의 변형 실시예에 있어서, 상기 게이트를 모두 포함하도록 상기 기판 전면상에 중온산화막(MTO)을 형성하는 단계는, 700 내지 750℃의 증착 온도와 100 내지 110 Pa 증착 압력 하에서 30 내지 60 ℓ의 실레인(SiH4)을 소스로 이용하고 1 내지 10 ℓ의 산화질소(N2O)를 반응 가스로 이용하는 것을 특징으로 한다.In a modified embodiment of the present invention, the step of forming a medium temperature oxide film (MTO) on the entire surface of the substrate to include all of the gate, 30 to 60 L under a deposition temperature of 700 to 750 ℃ and 100 to 110 Pa deposition pressure Silane (SiH 4 ) as a source, characterized in that 1 to 10 L of nitrogen oxide (N 2 O) as a reaction gas.
본 발명의 변형 실시예에 있어서, 상기 중온산화막 상에 비티비에이에스(BTBAS)를 소스로 하는 실리콘나이트라이드(SiN) 막을 형성하는 단계는, 500 내지 600℃ 증착 온도 하에서 100 내지 1000 sccm의 암모니아(NH3)를 반응 가스로 이용하는 것을 특징으로 한다.In a modified embodiment of the present invention, the step of forming a silicon nitride (SiN) film sourced as BTBAS (BTBAS) on the mesophilic oxide film, 100 to 1000 sccm of ammonia ( NH 3 ) is used as a reaction gas.
본 발명의 변형 실시예에 있어서, 상기 중온산화막 상에 비티비에이에스(BTBAS)를 소스로 하는 실리콘나이트라이드(SiN) 막을 형성하는 단계는, 상기 비티비에이에스(BTBAS)를 65 내지 80℃로 가열하여 증기 상태로 만드는 단계를 포함하는 것을 특징으로 한다.In a modified embodiment of the present invention, the step of forming a silicon nitride (SiN) film as a source of BTBAS (BTBAS) on the medium temperature oxide film, heating the BTBAS (BTBAS) to 65 to 80 ℃ Characterized in that it comprises a step of making a vapor state.
본 발명의 변형 실시예에 있어서, 상기 실리콘나이트라이드(SiN) 막을 암모니아(NH3) 플라즈마 처리하는 단계는, 상기 암모니아(NH3) 플라즈마 처리 온도는 400 내지 600℃ 이고, 상기 암모니아(NH3)의 유량은 20 내지 400 sccm 이고, 상기 암모니아(NH3) 플라즈마 처리 시간은 30 내지 180 초인 것을 특징으로 한다.In a modified embodiment of the present invention, the ammonia (NH 3 ) plasma treatment of the silicon nitride (SiN) film, the ammonia (NH 3 ) plasma treatment temperature is 400 to 600 ℃, the ammonia (NH 3 ) The flow rate of is 20 to 400 sccm, the ammonia (NH 3 ) plasma treatment time is characterized in that 30 to 180 seconds.
본 발명의 변형 실시예에 있어서, 상기 암모니아(NH3) 플라즈마를 형성하기 위한 고주파 파워는 50 내지 200 W 인 것을 특징으로 한다.In a modified embodiment of the present invention, the high frequency power for forming the ammonia (NH 3 ) plasma is characterized in that 50 to 200 W.
본 발명에 따르면, 비티비에이에스(BTBAS) 소스를 사용하여 스페이서 나이트 라이드 증착후 박막내에 다량 존재하는 탄소와 수소를 암모니아(NH3) 분위기에서 플라즈마 처리하여 제거할 수 있게 된다. 이에 따라, 스페이서 나이트라이드 막질을 개선시킴으로써 종국적으로는 반도체 소자의 특성을 향상시킬 수 있는 효과가 있다.According to the present invention, a large amount of carbon and hydrogen present in a thin film after spacer nitride deposition using a BTBAS source can be removed by plasma treatment in an ammonia (NH 3 ) atmosphere. Accordingly, by improving the spacer nitride film quality, there is an effect that can eventually improve the characteristics of the semiconductor device.
이하, 본 발명에 따른 스페이서 나이트라이드의 막질을 개선시킬 수 있는 반도체 소자의 제조 방법을 첨부한 도면을 참조하여 상세히 설명하도록 한다.Hereinafter, a method of manufacturing a semiconductor device capable of improving the quality of a spacer nitride according to the present invention will be described in detail with reference to the accompanying drawings.
본 발명과 종래 기술과 비교한 이점은 첨부된 도면을 참조한 상세한 설명과 특허청구범위를 통하여 명백하게 될 것이다. 특히, 본 발명은 특허청구범위에서 잘 지적되고 명백하게 청구된다. 그러나, 본 발명은 첨부된 도면과 관련해서 다음의 상세한 설명을 참조함으로써 가장 잘 이해될 수 있다. 도면에 있어서 동일한 참조부호는 다양한 도면을 통해서 동일한 구성요소를 나타낸다.Advantages over the present invention and prior art will become apparent through the description and claims with reference to the accompanying drawings. In particular, the present invention is well pointed out and claimed in the claims. However, the present invention may be best understood by reference to the following detailed description in conjunction with the accompanying drawings. Like reference numerals in the drawings denote like elements throughout the various drawings.
(실시예)(Example)
도 1 내지 도 4는 본 발명의 실시예에 따른 스페이서 나이트라이드의 막질을 개선시킬 수 있는 반도체 소자의 제조 방법을 설명하기 위한 공정별 단면도이고, 도 5는 본 발명의 실시예에 따른 반도체 소자의 스페이서 나이트라이드 막질 개선 방법에 있어서 비티비에이에스(BTBAS:Bis(Tertiary-Butylamino)Silane)를 나타내는 화학 구조식이다.1 to 4 are cross-sectional views illustrating a method of manufacturing a semiconductor device capable of improving a film quality of a spacer nitride according to an embodiment of the present invention, and FIG. 5 is a cross-sectional view of a semiconductor device according to an embodiment of the present invention. It is a chemical structural formula showing BTBAS (Ber (Tertiary-Butylamino) Silane) in the spacer nitride film quality improving method.
도 1을 참조하면, 먼저 실리콘 기판(100) 상에 폴리실리콘을 이용하여 게이트(120)를 형성한다. 게이트(120)와 실리콘 기판(100) 사이를 절연시키기 위해 게 이트(120)와 실리콘 기판(100) 사이에 게이트 옥사이드(110)를 열산화법이나 증착법 등 산화막 형성에 적합한 임의의 공정을 사용하여 먼저 형성한다. 여기서, 기판(100)은 본 실시예에서와 같이 단결정 실리콘으로 이루어진 것을 사용할 수 있고, 또는 절연막이 삽입된 소위 소이(SOI) 기판을 사용할 수 있는 등 반도체 소자를 제조하는데 채택할 수 있는 임의의 것을 기판(100)으로 사용할 수 있다.Referring to FIG. 1, first, a
후속하는 임플란트 공정 진행시 임플란트 보호막 및/또는 후속 공정을 진행하면서 게이트(120)를 이루는 폴리실리콘으로부터 외부로 확산(Out-Diffusion)되는 도우즈(dose)를 막기 위해 게이트(120) 전면을 비롯한 실리콘 기판(100) 상에 소정의 산화막(130)을 형성한다.During the subsequent implant process, silicon including the entire surface of the
여기의 산화막(130)은 가령 중온산화막(MTO:Medium Temperature Oxide)을 이용할 수 있다. 이를 위해 소스로서 실레인(SiH4)을 30 내지 60ℓ정도 프로세스 챔버 내로 흘려주고 증착 온도는 약 700 내지 750℃, 예를 들어, 740℃ 정도 유지하도록 하고, 챔버 압력은 약 100 내지 110 Pa, 예를 들어, 107 Pa 으로 유지한다. 이때, 반응 가스로는 1 내지 10 ℓ정도의 산화질소(N2O)를 이용할 수 있다. 이상과 같은 증착 조건이면 실리콘 기판(100) 상에는 약 100 내지 220 Å 정도의 중온산화막(130)이 형성된다.The
실리콘 기판(100) 상에 게이트(120)를 마스크로 이용하는 임플란트 공정으로 게이트(120) 양측 아래의 기판(100)에 소스와 드레인으로 이루어진 접합 영역(120)을 형성한다. 접합 영역(120) 형성에 이용되는 도우즈는 화학주기율표상 3B 족 원 소(예, 붕소)나 이를 포함하는 것, 또 다른 방법으로는 5B 족(예, 인) 원소나 이를 포함하는 것을 채택할 수 있다.In the implant process using the
도 2를 참조하면, 게이트 스페이서를 형성하기 위한 일환으로 실리콘나이트라이드막(140;SiN)을 증착한다. 여기서, 실리콘나이트라이드(SiN) 막(140) 증착은 도 5에 도시된 바와 같은 비티비에이에스(BTBAS;Bis(Tertiary-Butylamino)Silane), 즉 C8H22N2Si 를 소스로 이용한다. 이때, 이 소스를 65 내지 80℃로 가열하여 증기(vapor) 상태로 만든후 질소를 이용하여 프로세스 챔버 내로 주입함으로써 실리콘 기판(100) 상에 실리콘나이트라이드(SiN) 막(140)을 증착하도록 한다. 이때의 증착 온도는 500 내지 600℃ 로 유지하고, 반응 가스로는 암모니아(NH3)를 사용하며 약 100 내지 1000 sccm 정도의 유량을 플로우시킨다. 이러한 증착 조건에 의하면 약 600 내지 800Å 정도의 실리콘나이트라이드막(140)이 형성된다. 한편, 실리콘나이트라이드막(140)은 후속 에칭 공정시 게이트(120)를 보호하는 역할도 아울러 수행한다.Referring to FIG. 2, a silicon nitride film 140 (SiN) is deposited as part of forming a gate spacer. Here, the silicon nitride (SiN)
도 3을 참조하면, 실리콘나이트라이드막(140) 내에 존재하는 불순물, 가령 탄소와 수소를 제거하기 위하여 플라즈마 처리를 한다. 여기의 플라즈마 처리는 암모니아(NH3) 가스를 약 20 내지 400 sccm 정도의 유량을 프로세스 챔버 내로 흘려주고, 처리 온도는 약 400 내지 600℃ 정도로 유지하고, 처리 시간은 약 30 내지 180 초 정도, 그리고 플라즈마를 형성하기 위한 고주파 파워는 약 50 내지 200 W 정도로 유지하도록 한다.
Referring to FIG. 3, a plasma treatment is performed to remove impurities, such as carbon and hydrogen, present in the
이러한 암모니아(NH3) 플라즈마 처리에 의하면, 실리콘나이트라이드(SiN) 막(140) 내에 존재하는 탄소와 수소가 제거된다. 이를 화학식으로 표현하면 하기와 같다.According to the ammonia (NH 3 ) plasma treatment, carbon and hydrogen present in the silicon nitride (SiN)
도 4를 참조하면, 실리콘나이트라이드막(140)을 에칭하여 게이트(120) 양측벽에 불순물이 제거된 나이트라이드로 이루어진 스페이서(140a)를 형성한다. 여기의 스페이서 나이트라이드 에칭은 실리콘나이트라이드막(140) 증착을 위한 공정과 아울러 동일한 프로세스 챔버에서 인시튜(In-Situ)로 진행할 수 있다. 이후 예정된 후속 공정을 계속적으로 진행하면 반도체 소자를 완성하게 된다.Referring to FIG. 4, the
이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 그리고, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시예들은 본 발명을 실시하는데 있어 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발명을 이용하는데 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.The foregoing detailed description illustrates the present invention. In addition, the foregoing description merely shows and describes preferred embodiments of the present invention, and the present invention can be used in various other combinations, modifications, and environments. And, it is possible to change or modify within the scope of the concept of the invention disclosed in this specification, the scope equivalent to the written description, and / or the skill or knowledge in the art. The above-described embodiments are for explaining the best state in carrying out the present invention, the use of other inventions such as the present invention in other state known in the art, and the specific fields of application and uses of the present invention. Various changes are also possible. Accordingly, the detailed description of the invention is not intended to limit the invention to the disclosed embodiments. Also, the appended claims should be construed to include other embodiments.
이상에서 상세히 설명한 바와 같이, 본 발명에 의하면, 비티비에이에스(BTBAS) 소스를 사용하여 스페이서 나이트라이드 증착후 박막내에 다량 존재하는 탄소와 수소 등을 암모니아(NH3) 분위기에서 플라즈마 처리하여 제거할 수 있게 된다. 이에 따라, 스페이서 나이트라이드 막질을 개선시킴으로써 종국적으로는 반도체 소자의 특성을 향상시킬 수 있는 효과가 있다.As described in detail above, according to the present invention, a large amount of carbon, hydrogen, etc. present in a thin film after spacer nitride deposition using a BTBAS source may be removed by plasma treatment in an ammonia (NH 3 ) atmosphere. Will be. Accordingly, by improving the spacer nitride film quality, there is an effect that can eventually improve the characteristics of the semiconductor device.
Claims (12)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040094228A KR20060053784A (en) | 2004-11-17 | 2004-11-17 | Method for manufacturing semiconductor device improving charateristics of spacer nitride |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040094228A KR20060053784A (en) | 2004-11-17 | 2004-11-17 | Method for manufacturing semiconductor device improving charateristics of spacer nitride |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060053784A true KR20060053784A (en) | 2006-05-22 |
Family
ID=37150709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040094228A KR20060053784A (en) | 2004-11-17 | 2004-11-17 | Method for manufacturing semiconductor device improving charateristics of spacer nitride |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060053784A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100850139B1 (en) * | 2006-12-26 | 2008-08-04 | 동부일렉트로닉스 주식회사 | Side wall spacer manufacturing method of semiconductor device |
| KR20180116456A (en) * | 2016-03-13 | 2018-10-24 | 어플라이드 머티어리얼스, 인코포레이티드 | Selective Deposition of Silicon Nitride Films for Spacer Applications |
| KR20180116455A (en) * | 2016-03-13 | 2018-10-24 | 어플라이드 머티어리얼스, 인코포레이티드 | Methods and apparatus for selective dry etching |
-
2004
- 2004-11-17 KR KR1020040094228A patent/KR20060053784A/en not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100850139B1 (en) * | 2006-12-26 | 2008-08-04 | 동부일렉트로닉스 주식회사 | Side wall spacer manufacturing method of semiconductor device |
| KR20180116456A (en) * | 2016-03-13 | 2018-10-24 | 어플라이드 머티어리얼스, 인코포레이티드 | Selective Deposition of Silicon Nitride Films for Spacer Applications |
| KR20180116455A (en) * | 2016-03-13 | 2018-10-24 | 어플라이드 머티어리얼스, 인코포레이티드 | Methods and apparatus for selective dry etching |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7371649B2 (en) | Method of forming carbon-containing silicon nitride layer | |
| TWI378505B (en) | A new material for contact etch layer to enhance device performance | |
| US7473655B2 (en) | Method for silicon based dielectric chemical vapor deposition | |
| US20140273530A1 (en) | Post-Deposition Treatment Methods For Silicon Nitride | |
| US8716149B2 (en) | Methods for fabricating integrated circuits having improved spacers | |
| JPH1187712A (en) | Deuterium substance for use in semiconductor treatment | |
| US8232217B2 (en) | Film deposition apparatus, method of manufacturing a semiconductor device, and method of coating the film deposition apparatus | |
| JP7118511B2 (en) | Two-step process for silicon gapfill | |
| CN108987279B (en) | Method for manufacturing thin film transistor | |
| US20040063260A1 (en) | Sidewall processes using alkylsilane precursors for MOS transistor fabrication | |
| JP7191023B2 (en) | SIBN films for conformal hermetic dielectric encapsulation without direct RF exposure to underlying structural materials | |
| JP4573921B2 (en) | Manufacturing method of semiconductor device | |
| KR20060053784A (en) | Method for manufacturing semiconductor device improving charateristics of spacer nitride | |
| KR102650586B1 (en) | Low deposition rates for flowable PECVD | |
| KR100593752B1 (en) | Method of fabricating semiconductor device including silicon nitride layer free of impurities | |
| CN111933566A (en) | Method for forming shallow trench isolation structure | |
| CN100499032C (en) | Multi-step low-temperature space wall producing method | |
| KR20060008039A (en) | Method for forming gate of semiconductor device | |
| US20070074652A1 (en) | Method for epitaxy with low thermal budget and use thereof | |
| KR100445058B1 (en) | Method for forming gate oxide in semiconductor device | |
| JPH118317A (en) | Semiconductor device and manufacture thereof | |
| KR20200073452A (en) | A Method of Silicon Insulating Film Deposition at Low Temperature | |
| KR100643916B1 (en) | Method for forming semiconductor device | |
| JP2006024609A (en) | Semiconductor device and its manufacturing method | |
| KR100968153B1 (en) | Method for forming trench isolation layer in semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |