KR20060053469A - 반도체 발광소자 - Google Patents

Abstract

본 발명은 n형 반도체층 상의 n형 전극의 증착 구조를 개선함으로써 캐리어가 원활하게 흐르도록 한 반도체 발광소자에 관한 것이다.

본 발명에 의한 반도체 발광소자는 n형 질화물반도체, 활성층 및 p형 질화물반도체를 포함하는데, 상기 n형 질화물반도체는 상기 p형 질화물반도체 및 활성층 일부가 에칭되어 부분적으로 노출되고, 상기 노출된 부분에 홈이 형성되어 n형 전극이 상기 홈에 증착되는 것을 특징으로 한다.

본 발명에 의한 반도체 발광소자에 의하면, n형 반도체상에서 전류의 이동 경로를 최소화하고 전류의 흐름을 원활하게 함으로써 전류의 손실을 막고, LED칩의 발광 특성을 개선할 수 있는 효과가 있다.

Description

반도체 발광소자{Semiconductor light emitting display}

도 1은 종래의 반도체 발광소자의 내부 구조를 도시한 측단면도.

도 2는 본 발명에 의한 반도체 발광소자의 내부 구조를 도시한 측단면도.

〈도면의 주요 부분에 대한 부호의 설명〉

200: 반도체 발광소자 210: p형 전극

220: p형 반도체층 230: 활성층

240: n형 반도체층 250: n형 전극

본 발명은 반도체 발광소자의 n형 전극의 증착 구조에 관한 것이다.

일반적으로, 반도체 발광소자로는 LED(Light Emitting Diode: 발광 다이오드)가 사용되는데, 이는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 빛의 형태로 변환시켜 신호를 보내고 받는 데 사용되는 소자이다.

보통 LED의 사용 범위는 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화 기기 등에 사용되고, 종류는 크게 IRED(Infrared Emitting Diode)와 VLED(Visible Light Emitting Diode)로 나뉘어 진다.

상기와 같은 LED는 출력되는 광의 세기에 따라, 가정용 가전 제품, 전광판 등에 사용되는데, 특히, LED는 정보 통신 기기의 소형화, 슬림(slim)화 추세에 있고, 주변 기기인 저항, 콘덴서, 노이즈 필터 등도 더욱 소형화되고 있다.

따라서, PCB(Printed Circuit Board)에 직접 장착되기 위해서 표면실장소자(Surface Mount Device)형으로 만들어지고 있고, 이에 따라 표시소자로 사용되고 있는 LED 램프도 SMD 형으로 개발되고 있다.

이러한 SMD는 기존의 단순한 점등 램프를 대체할 수 있으며, 이것은 다양한 칼라를 내는 점등표시기용, 문자표시기 및 영상표시기 등으로 사용된다.상기와 같이 LED의 사용 영역이 넓어지면서, 생활에 사용되는 전등, 구조 신호용 전등 등에 요구되는 휘도도 갈수록 높아져서, 최근에는 고출력 발광 다이오드가 널리 쓰이고 있다.

상기의 LED의 구조는 일반적으로 다음과 같다.

도 1은 종래의 질화물 반도체 LED 칩의 내부 구조를 도시한 측단면도이다.

도 1에 의하면, 종래의 질화물 반도체 LED칩(100)은 p형 전극(110), p형 반도체층(120), 활성층(130), n형 반도체층(140) 및 n형 전극(150)의 구조를 가진다.

보통, 청색 LED는 사파이어 기판 상에 n형 질화물층(상기 n형 반도체층(140))이 형성되는데, 질화물 반도체는 자외선, 청색 및 녹색 영역을 포괄하는 발광 영역을 가지고 있으므로 디스플레이용으로 적당하고, 상기 p형 전극(110) 및 n형 전극(150)이 모두 기판 상부에 제작되는 구조를 가진다.

즉, 질소를 포함하는 III-V족 화합물을 이용한 질화물 반도체는 1.9eV (InN) 에서 6.2 eV(AlN)에 이르는 직접 천이형 금지대 폭을 가지고 있어 가시광선에서 자외선까지의 넓은 파장영역에서 광 프로세싱이 가능하다.이하에서, 종래의 질화물 반도체 LED칩(100) 및 본 발명에 의한 질화물 반도체 LED칩을 설명함에 있어 질화물 반도체는 질화 갈륨(GaN)을 이용하는 것으로 한다.

상기 n형 반도체층(140) 표면의 일측 상에 n형 전극(150)이 형성되어 있고, 상기 n형 전극(150)이 형성된 영역 이외에 활성층(130)이 형성되어 있다.

상기 활성층(130)은 상기 p형 전극(110)을 통하여 전송되어 오는 정공과 상기 n형 전극(150)을 통하여 전송해오는 전자가 결합하여 광을 발생시키는 층이다.

그리고, 상기 활성층(130) 상에 상기 p형 반도체층(120)이 형성되고, 상기 p형 반도체층(120) 상에 상기 p형 전극(110)이 형성되어 있다.

이러한 종래의 구조에서는 도 1에 도시된 바와 같이, 전류의 흐름은 저면으로 내려가는 방향(B), 수평으로 진행되는 방향(C) 그리고 다시 상면측의 상기 활성층으로 올라가는 방향(D)으로 진행된다.

전류가 상기의 진행 방향을 갖는 이유는 전류가 가장 짧은 이동 경로를 따르는 특성에 기인한 것으로서, 전술한 전류 흐름상에서는 모서리 부분(Edge Round)(A)에 전류가 많이 몰리게 되는 현상이 발생한다.

전류가 몰리는 현상은 전류의 흐름을 원활하지 못하게 하고, 전류의 손실을 가져온다.

또한, 이동 경로가 세 방향(B, C 및 D)으로 길어짐에 따라 전류가 균일하게 골고루 공급되지 못하므로 발광 특성 및 밝기 특성에 안좋은 영향을 주게되고, 이 러한 문제점은 LED 칩 전반의 제품 신뢰성을 떨어뜨리는 결과를 가져온다.이에, n형 반도체층 상에서 전류의 흐름을 보다 원활하게 공급할 수 있도록 n형 전극의 증착 구조를 개선시키는 방안이 요구되고 있다.

본 발명은 n형 반도체층 상에 형성되는 n형 전극의 증착 구조를 변경함으로써 전류가 균일하게 골고루 공급되도록 하여 전류의 흐름을 원활하게 하고, 전류의 손실을 최소화할 수 있는 반도체 발광소자를 제공하는 것을 그 목적으로 한다.

상기의 목적을 달성하기 위하여, 본 발명에 의한 반도체 발광소자는 n형 질화물반도체, 활성층 및 p형 질화물반도체를 포함하는데, 상기 n형 질화물반도체는 상기 p형 질화물반도체 및 활성층 일부가 에칭되어 부분적으로 노출되고, 상기 노출된 부분에 홈이 형성되어 n형 전극이 상기 홈에 증착되는 것을 특징으로 한다.

이하에서 첨부된 도면을 참조하여 본 발명에 의한 반도체 발광소자에 대하여 상세히 설명한다.

도 2는 본 발명에 의한 반도체 발광소자(200)의 내부 구조를 도시한 측단면도이다.

도 2에 의하면, 본 발명에 의한 반도체 발광소자(200)는 p형 전극(210), p형 반도체층(220), 활성층(230), n형 반도체층(240) 및 n형 전극(250)의 구조를 가지는데, 이하에서 본 발명에 의한 반도체 발광소자(200)는 질화 갈륨, 질화 알루미늄 혹은 질화 인듐 등과 같은 질화물반도체를 이용하는 것으로 한다.

우선, 상기 p형 반도체층(220)은 상기 p형 전극(210)을 상면에 형성시키고, 저면에 상기 활성층(230)을 구비하고 있다.

상기 활성층(230)은 전술한 바와 같이 상기 p형 전극(210)을 통하여 흐르는 정공과 상기 n형 전극(250)를 통하여 흐르는 전자가 결합하여 광을 발생시키는 층이다.

또한, 상기 활성층(230)의 저면은 상기 n형 반도체층(240)과 접합되어 있는데, 상기 n형 반도체층(240)의 일부가 노출되도록 소정의 깊이로 에칭되어 있다.여기서, 에칭(Etching)이란 반도체 제조 공정에서 일반적으로 통용되는 기술로서 플라즈마 상태의 가스로 감광되지 않은 부분을 식각하는 공정을 의미한다.

에칭 기술로는 다이일렉트릭(Dielectric) 에칭, 실리콘(Silicon) 에칭, 메탈(Metal) 에칭 등을 들 수 있는데, 이들에 대하여 간단히 살펴보면 다음과 같다.

다이일렉트릭 에칭은 높은 종횡비(HAR), 콘택 식각, 마스크수의 감소를 위한 이중층 콘택 및 via 식각, 자기정렬 콘택(SAC), 이중 상감세공(Dual Damascene)식각 등의 절차를 거치고, 실리콘 에칭은 고밀도 플라즈마 공정기술을 이용하여 0.25마이크론 이하의 선폭에서도 수직 단면 구조 및 최소 선폭 제어가 가능한 에칭 기술이다. 그리고, 메탈 에칭은 0.25 마이크론부터 최소 0.13 마이크론 정도의 정밀도를 가지는 식각이 가능하다.

또한, 상기 n형 반도체층(240)은 상기 에칭된 면이 다시 홈형으로 에칭되고, 상기 홈형으로 에칭된 공간 내부로 상기 n형 전극(250)이 삽입되어 증착된다.

이때, 상기 n형 전극(250)은 일자형으로서 상기 홈형 공간에 그 하단부가 내 삽되어 증착되거나, 상기 홈형 공간 내부와 상기 n형 반도체층(240) 상면에 걸쳐서 증착될 수도 있다. 즉, 상기 n형 전극(250)은 중간부에 턱을 형성하여 그 하단부는 상기 홈형 공간에 내삽되고, 상기 턱은 상기 반도체층(240)에 접촉되는 형태로 증착될 수 있다.

본 발명의 실시예에서 상기 n형 전극(250)을 내부로 증착시키기 위하여 상기 홈형으로 에칭된 공간은 상기 n형 반도체층(240)상에서 약 100nm에서 1000nm의 깊이로 형성되는 것이 바람직하다.

전술한 바와 같이, 상기 n형 전극(250)은 상기 n형 반도체층(240)의 홈형으로 에칭된 공간에 증착됨으로써 전류를 상기 활성층(230) 및 p형 반도체층(220)으로 균일하게 흐르도록 한다.

상기 n형 전극(250)을 상기 n형 반도체층에 증착하기 위한 기술로는 여러가지가 사용될 수 있는데, 가령, APCVD(Atmospheric Pressure Chemical Vapor Deposition), LPCVD(Low Pressure Chemical Vapor Deposition), PECVD(Plasma Enhanced Chemical Vapor Deposition), 구리나 고순도 알루미늄(Al₂O₃) 등을 이용한 금속박막증착 등이 사용될 수 있다.

따라서, 상기 n형 전극(250)은 상기 n형 반도체층이 에칭된 깊이만큼 길이가 같게 형성된다.

도 2에 도시된 것처럼, 본 발명에 따른 n형 전극(250)의 증착 구조에 의하면 상기 n형 전극(250)으로부터 주입된 전자는 상기 n형 반도체(240)상에서 우선 수평 방향(F)으로 흐르다가 상측의 활성층(230)으로 흐르게 되므로, 종래와 같이 모서리 부분(E)에 전자가 몰리는 현상을 방지할 수 있다.

또한, 상기 전자가 상기 n형 반도체(240)상에서 수평 방향(F)으로 흐르는 경우에도 보다 넓은 영역에 걸쳐 고르게 흐르게 되므로, 상기 활성층(230)에서의 결합률이 향상되게 된다.

이상에서 본 발명에 대하여 그 바람직한 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

이상에서 살펴본 바와 같이, 본 발명에 의한 반도체 발광소자에 의하면, n형 반도체 및 n형 전극 상에서 전류가 한 곳으로 몰리는 현상을 방지하고, n형 반도체 상에서 전류의 이동 경로를 최소화하여 전류의 흐름을 원활하게 함으로써 전류의 손실을 막고, LED칩의 발광 특성을 개선할 수 있는 효과가 있다.

Claims (4)

1. n형 질화물반도체, 활성층 및 p형 질화물반도체를 포함하는 반도체 발광소자에 있어서,

   상기 n형 질화물반도체는 상기 p형 질화물반도체 및 활성층 일부가 에칭되어 부분적으로 노출되고, 상기 노출된 부분에 홈이 형성되어 n형 전극이 상기 홈에 증착되는 것을 특징으로 하는 반도체 발광소자.
2. 제1항에 있어서, 상기 n형 전극은

   일자형으로서 하단부가 상기 홈에 내삽되어 증착되거나, 중간부에 턱을 형성하여 하단부는 상기 홈에 내삽되고 상기 턱은 상기 n형 질화물반도체 상에 접촉되도록 증착되는 것을 특징으로 하는 반도체 발광소자.
3. 제1항에 있어서, 상기 p형 반도체층 및 n형 반도체층은

   Ⅲ-Ⅴ족 질화물반도체로 이루어지는 것을 특징으로 하는 반도체 발광소자.
4. 제1항에 있어서, 상기 n형 전극이 내부로 증착되는 에칭 공간은

   100nm 내지 1000nm의 깊이로 에칭되는 것을 특징으로 하는 반도체 발광소자.

Images