KR20060050394A - Ｔｆｔ 어레이 시험 방법 및 시험 장치 - Google Patents

Ｔｆｔ 어레이 시험 방법 및 시험 장치 Download PDF

Info

Publication number
KR20060050394A
KR20060050394A KR1020050073519A KR20050073519A KR20060050394A KR 20060050394 A KR20060050394 A KR 20060050394A KR 1020050073519 A KR1020050073519 A KR 1020050073519A KR 20050073519 A KR20050073519 A KR 20050073519A KR 20060050394 A KR20060050394 A KR 20060050394A
Authority
KR
South Korea
Prior art keywords
pixel
drain
voltage
source
structural material
Prior art date
Application number
KR1020050073519A
Other languages
English (en)
Inventor
기요시 치카마츠
가요코 다지마
Original Assignee
애질런트 테크놀로지스, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 애질런트 테크놀로지스, 인크. filed Critical 애질런트 테크놀로지스, 인크.
Publication of KR20060050394A publication Critical patent/KR20060050394A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

EL 소자 봉입 전에, TFT 어레이의 휘도 얼룩을 추정할 수 있는 시험 장치를 제공한다. 제 1 구조재료에 의해서 구성된 게이트, 및 제 2 구조재료에 의해서 구성된 소스 및 드레인을 갖는 화소 선택 트랜지스터와, 제 1 구조재료에 의해서 구성된 게이트, 및 제 2 구조재료에 의해서 구성된 소스 및 드레인을 갖는 구동 트랜지스터를 구비한 화소를 매트릭스 형상으로 배치한 TFT 어레이 기판의 시험 방법으로서, 화소 선택 트랜지스터의 드레인에 제 1 전압을 인가하여, 상기 소스 전압을 초기화하는 제 1 단계와, 화소 선택 트랜지스터의 드레인에 제 2 전압을 인가함과 동시에, 화소 선택 트랜지스터의 드레인-소스 사이에 흐르는 전류를 측정하는 제 2 단계와, 전류, 및 제 1 전압과 제 2 전압과의 전위차로부터, 상기 화소 선택 트랜지스터의 온 저항을 요구하는 제 3 단계를 포함하는 시험 방법에 의해, 상기 과제를 해결한다.

Description

ＴＦＴ 어레이 시험 방법 및 시험 장치{METHOD AND APPARATUS FOR A TFT ARRAY}
도 1은 TFT 어레이 및 시험 장치의 개략 구성도,
도 2는 TFT 어레이의 각 화소의 회로도,
도 3은 TFT 어레이 기판 상의 각 화소의 단면도,
도 4는 시험의 순서도,
도 5는 시험 장치와 각 화소의 전기적 접속을 나타내는 회로도이다.
도면의 주요 부분에 대한 부호의 설명
10 : 가변 전압 전원 11 : 제어 수단
15 : 전류계 16 : TFT 어레이
18 : 처리 수단 23 : 화소 선택 트랜지스터
24 : 구동 트랜지스터 25 : 유지 용량
27 : 화소
[특허문헌 1] 일본국 특허공개 평성 제 2003-295790호 공보
[특허문헌 2] 일본국 특허공개 평성 제 2003-337546호 공보
본 발명은 TFT 어레이시험 방법 및 장치에 관하여, 특히 화소 내의 트랜지스터를 동일 프로세스로 제조한 EL 소자용의 TFT 어레이 기판의 시험 방법 및 시험 장치에 관한 것이다.
퍼스널 컴퓨터의 모니터나 텔레비전, 휴대전화 등에 사용되고 있는 플랫 패널 디스플레이(FPD)는, 액정이나 EL 소자 등의 표시 소자와, 표시 소자의 상태를 전기적으로 제어하는 박막 필름 트랜지스터 어레이(TFT 어레이)로 구성된다. TFT 어레이 기판(16)은, 도 1에 도시하는 바와 같이, 다수의 화소(27)가 매트릭스 형상으로 나열된 구성으로 되어 있고, 게이트 제어선(22)과 데이터선(20)이 종횡으로 배치되고 각 화소(27)에 접속되어 있다. 각 화소의 제어는, 게이트 제어선(22)과 데이터선(20)에 의해서 제어 대상 화소를 선택하여, 데이터선(20)에 인가된 전압에 의해서 표시 휘도를 설정함으로써 실행한다.
최근, 표시 소자로서, 표시 색역이 널리, FPD의 소형 경량화에 적합한 유기 EL 소자가 주목받고 있다. 유기 EL 소자는, 구동 전류에 의해서 휘도가 변화하는 특성을 갖는다. 이 때문에, EL 소자용의 TFT 어레이는, 데이터선(20)에 인가된 전압에 의해서 EL 소자의 구동 전류를 제어하는 제어 회로가 필요로 된다.
도 2에 대표적인 EL 소자용의 TFT 어레이(16)의 화소(27)의 구성을 나타낸다. 화소 선택 트랜지스터(23)는, 게이트가 게이트 제어선(22)에, 드레인이 데이터선(20)에 각각 접속되어 있다. 화소 선택 트랜지스터(23)의 소스는, 구동 트랜지스터(24)의 게이트에 접속되어 있다. 구동 트랜지스터(24)의 소스는 전원선(21)에 접속되어 있다. 유지 용량(25)은 구동 트랜지스터(24)의 게이트와 전원선(21)에 접속되어 있다. 구동 트랜지스터(24)의 드레인은 FPD 패널의 완성 시에는 EL 소자(26)에 접속되지만, TFT 어레이(16)의 상태에서는 EL 소자(26)는 봉입되어 있지 않기 때문에 개방 상태로 된다.
다음에 화소(27)의 동작을 설명한다. 게이트 제어선(22)은 통상은 0V(오프 전압)가 인가되기 때문에, 각 화소의 화소 선택 트랜지스터(23)는 오프 상태로 되어 있다. 화소의 제어를 할 때에는, 우선, 제어 대상으로 되는 화소(27)(선택 화소)에 접속되어 있는 게이트 제어선(22)에 -5V(온 전압)를 인가한다. 그러면, 화소 선택 트랜지스터(23)의 드레인-소스 사이가 도통 상태로 된다. 그 다음에, 데이터선(20)에 소망하는 발광 휘도에 따른 전압 V를 인가한다. 그러면, 유지 용량(25)이 충전되어, 구동 트랜지스터의 게이트 전압이 V로 유지된다. 유지 용량은 구동 트랜지스터(24)의 게이트와 소스에 접속되어 있기 때문에, 구동 트랜지스터(24)의 드레인-소스 사이에는 전압 V에 따른 EL 소자 구동 전류가 흐른다. 단지, TFT 어레이의 상태에서는 EL 소자가 미봉입으로 드레인이 개방 상태가 되어 있기 때문에, 구동 전류는 흐르지 않는다.
그런데, TFT 어레이(16)는, 유리 기판 상에 형성된다. 도 3(b)에 TFT 어레 이가 형성된 유리 기판의 단면도를, 도 3(a)에 대응하는 회로를 각각 나타낸다. 또, 도 3(a)에 있어서 레이아웃의 관계상, 전원선(21)이 2개로 나뉘어 표시되고 있지만, 양자는 전기적으로 접속되어 있는 동일한 선이다.
TFT 어레이(16)의 제어 회로는, 커버 코트층(31)을 코팅한 유리 기판(30)의 위에 형성된다. 우선, 트랜지스터(23, 24)의 게이트층(23g, 24g)과 대향하는 위치에 폴리실리콘층(23p, 24p)이, 드레인과 소스의 위치에 p+ 반도체층(붕소를 도핑한 실리콘층)이 형성되어 있다. 또한, 유지 용량(25)의 전극(25g)과 대향하는 위치에 폴리실리콘층(25p)이 형성되고, 폴리실리콘층(25p)에 접하여 트랜지스터(23)의 소스층(23s)이 설치된다.
각 층은 제 1 절연층(32)에 의해 피복되고 있지만, 드레인(23d, 24d) 및 소스(23s, 24s)에는, 각각 금속 배선층(20m, 28, 29, 21m)이 설치된다. 금속 배선층(20m, 21m)은, 각각 데이터선(20), 전원선(21)에 접속되어 있다. 제 1 절연층(32)의 상층에는, 구조재료로 형성된 트랜지스터(23, 24)의 게이트층(23g, 24g)과, 동일한 구조재료로 형성된 유지 용량(25)의 전극(25g)이 형성되어 있다. 도시하지 않지만, 구동 트랜지스터(24)의 게이트층(24g)과 화소 선택 트랜지스터(23)의 소스층이 접속되어 있다. 또한, 도 2의 회로를 실현하기 위해서는, 금속 배선층(21m)과 전극(25g)은 전기적으로 접속할 필요가 있지만, 사용 형태에 따라서는, 양자는 반드시 전기적으로 접속되어 있을 필요는 없다. 게이트층(23g, 24g) 및 전극을(25g)을 피복하도록 제 2 절연층(33)이 형성되어 있고, 또한 그 상층에 보호층(34)이 형성되어 있다.
도 3으로부터 분명한 바와 같이, 화소 구동 트랜지스터(23)는, 게이트층(23g), 드레인층(23d), 소스층(23s)에 의해 형성된다. 또한, 구동 트랜지스터(24)는, 게이트층(24g), 드레인층(24d), 소스층(24s)에 의해 형성된다. 이와 같이, TFT 어레이 상의 트랜지스터(23, 24)는 게이트층끼리, 절연층끼리, 소스-드레인의 폴리실리콘층끼리는 공통으로 형성하는 것이 가능하기 때문에, 동일한 프로세스로 제조된다.
또, 본 출원에 있어서, 구조재료란, 트랜지스터나 유지 용량의 각 극을 구성하고 있는 재료를 말한다. 예컨대, 화소 구동 트랜지스터(23)의 게이트의 구조재료란, 게이트(23g)를 구성하고 있는 금속을, 드레인과 소스의 구조재료란, 드레인(23d) 및 소스(23s)를 구성하고 있는 p+ 반도체이다. 또, 화소 구동 트랜지스터(23)의 게이트의 구조재료는, 본 실시예와 같은 금속 이외에도, 텅스텐 실리콘, 내지는 폴리실리콘 등의 재료이어도 좋다. 구조재료는, 트랜지스터의 극성이나 특성에 따라 TFT 어레이마다 다르다.
TFT 어레이 기판(16)은 넓은 면적을 갖기 때문에, 기판 상의 기능 부품(트랜지스터나 유지 용량)의 전기적 특성을 전면에 걸쳐서 균일하게 제조하는 것은 어렵다. 이 때문에, 각 화소마다 구동 트랜지스터(24)의 드레인-소스 사이를 흐르는 구동 전류가 불규칙하게 분포된 결과, 발광 휘도에 얼룩이 발생한다는 문제가 있다. 이 얼룩이 작은 경우에는 실용상 문제가 없지만, 소정 이상의 얼룩이 있는 것은 제품으로서 적합하지 않다. 이 때문에 제조된 TFT 어레이에 휘도 얼룩이 있는지 아닌지를 시험하는 장치가 필요하다.
그런데, 일반적으로, 유기 EL 재료는 고가이기 때문에, EL 재료를 봉입하기 전에 TFT 어레이의 양부 판단을 하는 것이 바람직하다. 그러나, EL 소자(26) 봉입 전의 상태에서는, 구동 트랜지스터(24)의 드레인 단자는 개방 상태에 있기 때문에, 구동 전류를 직접 측정할 수 없다는 문제가 있다.
상술한 과제는, 제 1 구조재료에 의해서 구성된 게이트, 및 제 2 구조재료에 의해서 구성된 소스 및 드레인을 갖는 화소 선택 트랜지스터와,
상기 제 1 구조재료에 의해서 구성된 게이트, 및 상기 제 2 구조재료에 의해서 구성된 소스 및 드레인을 갖는 구동 트랜지스터를 구비한 화소를 매트릭스 형상으로 배치한 TFT 어레이 기판의 시험 방법으로서,
상기 화소 선택 트랜지스터의 상기 드레인에 제 1 전압을 인가하여, 상기 소스 전압을 초기화하는 제 1 단계와,
상기 화소 선택 트랜지스터의 상기 드레인에 제 2 전압을 인가함과 동시에, 상기 화소 선택 트랜지스터의 드레인-소스사이에 흐르는 전류를 측정하는 제 2 단계와,
상기 전류, 및 상기 제 1 전압과 상기 제 2 전압과의 전위차로부터, 상기 화소 선택 트랜지스터의 온 저항을 구하는 제 3 단계를 포함하는 시험 방법에 의해, 해결할 수 있다.
화소의 표시 때의 휘도와 EL 소자를 흐르는 전류는 높은 상관이 있다. EL 소자를 흐르는 전류는, 구동 트랜지스터의 소스-드레인에 흐르는 전류이며, 구동 트랜지스터의 온 저항과 높은 상관이 있다. 여기서, 화소 선택 트랜지스터의 온 저항과 구동 트랜지스터는 높은 상관이 있다. 왜냐하면, 양자는, 100㎛ 정도 이내의 근접한 영역에 형성되어 있고, 제조공정에 기인하는 트랜지스터의 전기 특성이 매우 비슷하기 때문이다. 그래서 화소 선택 트랜지스터의 온 저항을 측정함으로써, 구동 트랜지스터의 온 저항의 얼룩, 즉, TFT 어레이 기판의 휘도 얼룩을 추정할 수 있다.
이하, 도면 참조 하에, 본 발명의 대표적인 실시예를 나타낸다.
도 1은, TFT 어레이 기판(16)과 시험 장치(17)의 개략구성도이다. 시험 장치(17)는, TFT 어레이(16)의 데이터선(20)에 전압을 인가하는 가변 전압 전원(10)과, 데이터선(20)과 가변 전압 전원(10) 사이에 삽입되어 데이터선(20)을 흐르는 전류를 측정하는 전류계(15)와, 가변 전압 전원(10), 게이트 제어선(22) 및 전원선(21)에 접속되어 이들을 제어하여 시험을 담당하는 제어 장치(11)와, 제어 장치(1l)에 접속된 처리 장치(18)를 구비한다. 처리 장치(18)는 메모리와 프로세서를 구비하여, 측정 결과를 메모리에 저장함과 동시에, 측정 결과를 해석하여 화소 선택 트랜지스터(23)의 온 저항의 산출, 및 온 저항의 얼룩의 추출을 하는 기능을 갖는다. 가변 전압 전원(10)은, 복수의 고정 전압 전원을 전환하여 이용하여도 좋다. TFT 어레이 기판(16)의 구성은, 배경기술의 설명과 마찬가지이다.
도 5는, TFT 어레이(16)의 화소(27)와 시험 장치(17)의 요소와의 전기적인 접속관계를 나타낸 회로도이다. 화소 선택 트랜지스터(23)는, 게이트가 게이트 제어선(22)에, 드레인이 데이터선(20)에 각각 접속되어 있다. 데이터선(20)은, 가변 전압 전원(10)과 전류계(15)에 접속되어 있다. 화소 선택 트랜지스터(23)의 소스는, 구동 트랜지스터(24)의 게이트 및 유지 용량(25)에 접속되어 있다. 구동 트랜지스터(24)의 소스 및 유지 용량(25)은, 전원선(21)에 접속되어 있다. 전원선(21)은 전원(12)에 접속되어 있다.
TFT 어레이(16)의 발광 휘도의 얼룩은, 구동 트랜지스터(24)의 드레인-소스 사이 전류(EL 소자 구동 전류)의 얼룩에 기인한다. 또한, 구동 트랜지스터(24)의 드레인-소스 사이 전류의 얼룩은, 구동 트랜지스터(24)의 온 저항의 얼룩에 기인한다. 화소(27)의 유리 기판의 단면도는 도 3과 같은 구성으로, 구동 트랜지스터(24)와 화소 선택 트랜지스터(23)와는 근접 배치되어 있다. 화소 선택 트랜지스터(23) 및 구동 트랜지스터(24)의 게이트, 드레인, 소스의 각 단자는, 각각 동일 구조재료로 구성되어 있고, 동일한 프로세스로 제조된다. 이 때문에, 화소 선택 트랜지스터(23)의 온 저항의 얼룩과 구동 트랜지스터(24)의 온 저항의 얼룩에는 높은 상관관계가 있다. 그래서 화소 선택 트랜지스터(23)의 온 저항을 측정함으로써, 구동 트랜지스터(24)의 온 저항의 얼룩, 즉, TFT 어레이 기판(16)의 휘도 얼룩을 추정할 수 있다.
다음에, 도 4의 순서도를 바탕으로, 시험 프로세스에 대해 설명한다. 우선, 제 1 행 제 1 열의 화소의 화소 선택 트랜지스터(23)의 온 저항을 측정한다. 제어 장치(11)는, 전원선(21)에 7V(V0)를 인가하여(단계 40), 가변 전압 전원(10)의 출력 전압을 2V(제 1 전압 V1)로 설정한다(단계 41). 이 상태에서, 게이트 제어선(22)에 -5V를 인가하면, 화소 선택 트랜지스터(23)가 온되어, 유지 용량(25)이 5V(Vc = V1-V2)로 충전된다(단계 42). 그 후, 일단 게이트 제어선(22)의 인가 전압을 0V로 하여 화소 선택 트랜지스터(23)를 오프한다(단계 43). 가변 전압 전원(10)의 전압을 5V(제 2 전압 V2)로 설정하고 나서(단계 44), 다시 게이트 제어선(22)의 인가 전압을 -5V로 한다. 그러면 화소 선택 트랜지스터(23)의 드레인-소스 사이에는 3V(Vds = V2-V1)의 전위차가 생기기 때문에 돌입 전류가 흐른다. 이 돌입 전류의 전류량 I를 전류계(15)로 측정하여, 온 저항 R(= Vds/I)을 구한다(단계 45). 구한 온 저항은 처리 수단(18) 내의 메모리에 수용된다.
동일한 측정 프로세스를 제 1 행의 각 열의 화소에 순차적으로 실행하여, 다음에 제 2 행, 제 3 행... 최종 행의 각 열의 화소에 순차적으로 실행하여, 전체 화소에 대하여 화소 선택 트랜지스터(23)의 온 저항을 구하여 처리 수단(18) 내의 메모리에 수용한다(단계 46). 이 때, 온 저항의 면내 분포 데이터를 TFT 어레이(16) 상에서의 실제의 부화소의 나열에 따라서 2차원의 배열로서 저장된다. 본 실시예의 시험 장치(17)는, 이 2차원 배열에 저장된 온 저항을, 농담 표시로서 표시하는 기능을 갖는다.
다음에, 온 저항의 배열에 필터 처리를 실시한다(단계 48). 본 실시예의 시험 장치에서는, 각 화소마다, 해당 화소와 해당 화소의 상하좌우에 있는 주변 4 화소의 합계 5 화소의 온 저항의 평균치를 구한다. 단지, 이 필터 처리는, 2차원 배 열의 큰 구배의 정보를 제거하는 것을 목적으로 하고 있기 때문에, 다른 2차원 데이터의 로우패스 필터 처리를 적용하여도 좋다.
최후에, 처리 장치(18)는, 필터 처리 전의 배열의 각 배열요소와 필터 처리 후의 배열의 각 배열요소와의 차분을 들어, 온 저항의 얼룩의 추출을 한다(단계 49). 그 다음에 얼룩의 크기가 임계값 이상인 화소를, 불량 화소라고 판정한다.
이 때, 양부 판정에 이용하는 임계값은, 아래와 같이 결정한다. 즉, 미리 휘도 얼룩이 존재하는 것을 알 수 있는 TFT 어레이에 대하여 상술한 온 저항의 측정과 얼룩의 추출을 한다. 그러면, 휘도 얼룩이 존재하는 화소에 대응하는 배열요소의 차분값과, 휘도 얼룩이 없는 화소의 차분값의 평균값의 차분을 구한다. 이 차분값을 양부 판정의 임계값으로 한다.
또, 본 실시예에서는, 모든 화소의 화소 선택 트랜지스터(23)의 온 저항을 측정하여 양부 판정을 하고 있지만, 시험 시간을 단축하기 위해서 수 화소 간격으로 측정한 측정 결과를 이용하여 판정을 해도 좋다. 미리 격차의 경향을 알 수 있는 경우에는, 특정 부분을 집중하여 측정을 하여 양부 판정하여도도 좋다. 또한, 불량 화소의 판정을 하는 처리(단계 49)에 있어서는, 각 배열요소끼리의 차분이 아니라, 각 배열요소의 비를 취하여, 비가 임계값 이상인지 아닌지를 판정함으로써 양부 판단을 하여도 좋다. 또한, 화소의 양부 판정을 하기 위한 임계값은, 상술한 바와 같이 반드시 경험적으로 구할 필요성은 없고, 모든 측정 화소의 온 저항의 평균값의 소정 비율(예컨대 3%)에 상당하는 값을 임계값으로 해도 좋다.
이상, 본 발명에 관한 기술적 사상을 특정한 실시예를 참조하면서 상세히 설 명했지만, 본 발명이 속하는 분야에서의 당업자로서는, 청구항의 취지 및 범위로부터 벗어나는 일없이 여러 가지 변경 및 개변을 가할 수 있는 것은 분명하다.
TFT 어레이의 화소 선택 트랜지스터의 온 저항을 측정할 수 있다. 그 다음에, 해당 온 저항의 얼룩을 추출함으로써, EL 소자 봉입 전에, TFT 어레이의 휘도 얼룩을 추정할 수 있다.

Claims (4)

  1. 제 1 구조재료에 의해서 구성된 게이트, 및 제 2 구조재료에 의해서 구성된 소스 및 드레인을 갖는 화소 선택 트랜지스터와,
    상기 제 1 구조재료에 의해서 구성된 게이트, 및 상기 제 2 구조재료에 의해서 구성된 소스 및 드레인을 갖는 구동 트랜지스터를 구비한 화소를 매트릭스 형상으로 배치한 TFT 어레이 기판의 시험 방법으로서,
    상기 화소 선택 트랜지스터의 상기 드레인에 제 1 전압을 인가하여, 상기 화소 선택 트랜지스터의 상기 소스 전압을 초기화하는 제 1 단계와,
    상기 화소 선택 트랜지스터의 상기 드레인에 제 2 전압을 인가함과 동시에, 상기 화소 선택 트랜지스터의 드레인-소스 사이에 흐르는 전류를 측정하는 제 2 단계와,
    상기 전류, 및 상기 제 1 전압과 상기 제 2 전압과의 전위차로부터, 상기 화소 선택 트랜지스터의 온 저항을 구하는 제 3 단계를 포함하는 시험 방법.
  2. 제 1 항에 있어서,
    복수의 화소에 대하여 상기 제 1 단계로부터 상기 제 3 단계를 실시하는 단계와,
    상기 복수의 화소의 상기 온 저항을 화소 배치에 근거하여 배열한 제 1 배열 을 생성하는 단계와,
    상기 제 1 배열에 소정의 필터를 실시하여 제 2 배열을 생성하는 단계와,
    상기 제 1 배열과 상기 제 2 배열과의 비교에 의해서 얼룩을 구하는 단계를, 더 포함하는 것을 특징으로 하는 시험 방법.
  3. 제 1 구조재료에 의해서 구성된 게이트, 및 제 2 구조재료에 의해서 구성된 소스 및 드레인을 갖는 화소 선택 트랜지스터와,
    상기 제 1 구조재료에 의해서 구성된 게이트, 및 상기 제 2 구조재료에 의해서 구성된 소스 및 드레인을 갖는 구동 트랜지스터를 구비한 화소를 매트릭스 형상으로 배치한 TFT 어레이 기판의 시험 장치에 있어서,
    상기 화소 선택 트랜지스터의 상기 드레인에 제 1 및 제 2 전압을 인가하는 1개 또는 복수의 전원과,
    상기 화소 선택 트랜지스터의 드레인-소스 전류를 측정하는 전류계와,
    소정의 화소에 대하여, 상기 화소 선택 트랜지스터의 상기 드레인에 상기 제 1 전압을 인가한 후에, 상기 화소 선택 트랜지스터의 상기 드레인에 상기 제 2 전압을 인가하여, 상기 제 2 전압을 인가한 때에 상기 전류계에 흐르는 전류량을 측정하는 제어 수단과,
    상기 전류량, 및 상기 제 1 전압과 제 2 전압과의 전위차로부터, 상기 화소 선택 트랜지스터의 온 저항을 구하는 처리 수단을 갖는 시험 장치.
  4. 제 3 항에 있어서,
    상기 제어 수단이, 또한, 복수의 상기 화소의 상기 전류량을 측정하는 기능을 갖고, 동시에,
    상기 처리 수단이, 또한, 상기 화소의 온 저항의 얼룩을 추출하는 기능을 갖는 것을 특징으로 하는 시험 장치.
KR1020050073519A 2004-08-13 2005-08-11 Ｔｆｔ 어레이 시험 방법 및 시험 장치 KR20060050394A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004236090A JP2006053439A (ja) 2004-08-13 2004-08-13 Ｔｆｔアレイ試験方法および試験装置
JPJP-P-2004-00236090 2004-08-13

Publications (1)

Publication Number Publication Date
KR20060050394A true KR20060050394A (ko) 2006-05-19

Family

ID=35799369

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050073519A KR20060050394A (ko) 2004-08-13 2005-08-11 Ｔｆｔ 어레이 시험 방법 및 시험 장치

Country Status (5)

Country Link
US (1) US20060033447A1 (ko)
JP (1) JP2006053439A (ko)
KR (1) KR20060050394A (ko)
CN (1) CN1734273A (ko)
TW (1) TW200615897A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100938675B1 (ko) * 2007-12-17 2010-01-25 한국전자통신연구원 박막 트랜지스터의 소스-드레인 전류 모델링 방법 및 장치
CN103080739B (zh) * 2010-06-30 2016-12-21 生命科技公司 用于测试isfet阵列的方法和装置
CN103185842B (zh) * 2011-12-29 2015-03-11 北京大学 用于测量大规模阵列器件统计涨落的电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100324914B1 (ko) * 1998-09-25 2002-02-28 니시무로 타이죠 기판의 검사방법
JP3437152B2 (ja) * 2000-07-28 2003-08-18 ウインテスト株式会社 有機ｅｌディスプレイの評価装置および評価方法
JP3701924B2 (ja) * 2002-03-29 2005-10-05 インターナショナル・ビジネス・マシーンズ・コーポレーション Ｅｌアレイ基板の検査方法及びその検査装置
JP3527726B2 (ja) * 2002-05-21 2004-05-17 ウインテスト株式会社 アクティブマトリクス基板の検査方法及び検査装置

Also Published As

Publication number Publication date
CN1734273A (zh) 2006-02-15
JP2006053439A (ja) 2006-02-23
TW200615897A (en) 2006-05-16
US20060033447A1 (en) 2006-02-16

Similar Documents

Publication Publication Date Title
JP3379896B2 (ja) 液晶表示装置及びその検査方法
US10249239B2 (en) Driving circuit of pixel unit and driving method thereof, and display device
CN101673508B (zh) 发光器件
US20200243023A1 (en) Drive circuit for a display panel having a slot, display screen and display device
US20130076603A1 (en) Display apparatus
CN207183274U (zh) 阵列基板、显示面板和显示装置
CN104992960B (zh) 一种显示面板及其制造方法、tft测试方法
JP5426766B2 (ja) イオンセンサ、表示装置、イオンセンサの駆動方法、及び、イオン濃度の算出方法
US7029934B2 (en) Method and apparatus for testing TFT array
JP4110172B2 (ja) アクティブマトリックスパネルの検査装置、検査方法、およびアクティブマトリックスｏｌｅｄパネルの製造方法
CN113419367B (zh) 一种在tft基板上确定光照区域的方法及装置
US7492344B2 (en) Temperature sensor for liquid crystal display device
CN102933959A (zh) 离子传感器和显示装置
KR20060050394A (ko) Ｔｆｔ 어레이 시험 방법 및 시험 장치
JP2010066719A (ja) 表示装置
US7884781B2 (en) Video data signal correction
TW200421221A (en) Active matrix display devices
JPH07191301A (ja) 表示装置及び表示装置の駆動方法
JP2010243644A (ja) 表示装置、および検査装置
KR102297652B1 (ko) 표시 장치
CN113808538B (zh) 显示面板及其驱动方法、驱动装置及显示装置
US8184486B2 (en) Tunable current driver and operating method thereof
Chen et al. Active compensation technique for the thin-film transistor variations and OLED aging of mobile device displays
TW200535769A (en) Method and device for testing a thin film transistor array
CN101329373B (zh) 探测存储电压的方法、使用该电压的显示设备及驱动方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid