KR20060046891A - Semiconductor device and method of fabricating the same - Google Patents

Semiconductor device and method of fabricating the same Download PDF

Info

Publication number
KR20060046891A
KR20060046891A KR1020040092400A KR20040092400A KR20060046891A KR 20060046891 A KR20060046891 A KR 20060046891A KR 1020040092400 A KR1020040092400 A KR 1020040092400A KR 20040092400 A KR20040092400 A KR 20040092400A KR 20060046891 A KR20060046891 A KR 20060046891A
Authority
KR
South Korea
Prior art keywords
circuit board
input
printed circuit
output terminal
conductive film
Prior art date
Application number
KR1020040092400A
Other languages
Korean (ko)
Other versions
KR100646489B1 (en
Inventor
강동희
이규원
김봉찬
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020040092400A priority Critical patent/KR100646489B1/en
Publication of KR20060046891A publication Critical patent/KR20060046891A/en
Application granted granted Critical
Publication of KR100646489B1 publication Critical patent/KR100646489B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 핀 형태의 입ㆍ출력 단자를 이용하는 반도체 장치 및 그의 제조 방법에 관한 것으로, 본 발명의 반도체 장치는 인쇄 회로 기판과; 상기 인쇄 회로 기판의 어느 일면 상에 형성된 반도체 집적회로 패키지와; 상기 인쇄 회로 기판의 다른 일면상에 안착되어 상기 반도체 집적 회로 패키지와 외부 회로 기판 사이의 전기적 신호를 전달하며, 적어도 상기 인쇄 회로 기판 상에 안착되는 부분이 핀 형태로 이루어지는 입ㆍ출력 단자를 구비하여 이루어진다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device using a pin-shaped input / output terminal, and a manufacturing method thereof. The semiconductor device of the present invention comprises: a printed circuit board; A semiconductor integrated circuit package formed on one surface of the printed circuit board; It is provided on the other surface of the printed circuit board and transmits an electrical signal between the semiconductor integrated circuit package and the external circuit board, and at least a portion that is seated on the printed circuit board in the form of a pin having an input and output terminal Is done.

반도체 장치, 핀, 입ㆍ출력 단자Semiconductor devices, pins, input and output terminals

Description

반도체 장치 및 그의 제조 방법{Semiconductor Device and Method of fabricating the same}Semiconductor device and method of manufacturing the same

도 1a 및 도 1b는 본 발명의 실시예에 따른 반도체 장치를 설명하기 위한 단면도. 1A and 1B are cross-sectional views illustrating a semiconductor device in accordance with an embodiment of the present invention.

도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 반도체 장치를 설명하기 위한 공정 단면도. 2A to 2D are cross-sectional views illustrating a semiconductor device in accordance with an embodiment of the present invention.

도 3a 및 도 3b는 본 발명의 일 실시예에 따른 반도체 장치의 핀 형태의 입ㆍ출력 단자가 안착되는 형태를 설명하기 위한 도면. 3A and 3B are diagrams for describing a form in which pin-type input / output terminals of a semiconductor device according to an embodiment of the present invention are seated.

(도면의 주요 부위에 대한 부호의 설명)(Explanation of symbols for main parts of drawing)

100; 인쇄 회로 기판 200; 반도체 집적회로 패키지100; Printed circuit board 200; Semiconductor integrated circuit package

210; 접착제 220; 반도체 다이210; Adhesive 220; Semiconductor die

230; 도전성 와이어 240; 수지 봉지재230; Conductive wire 240; Resin encapsulant

300, 310; 입ㆍ출력 단자 400; 외부 회로 기판300, 310; Input and output terminals 400; External circuit board

본 발명은 반도체 장치 및 그의 제조 방법에 관한 것으로, 더욱 상세하게는 핀 형태의 입ㆍ출력 단자를 이용하는 반도체 장치 및 그의 제조 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly, to a semiconductor device using a pin-shaped input and output terminal and a manufacturing method thereof.

일반적으로 반도체 장치의 제조 공정 중에서 몰딩 공정을 통해 패키지를 성형한 뒤에 리드를 접속하거나 절단하고 구부리는 작업을 하는데, 반도체 장치 중에 볼 그리드 어레이(BGA, Ball Grid Array) 반도체 장치는 배면에 솔더 볼 안착홀이 형성되어 있어 솔더 볼(Solder Bal1; 납공)을 안착하고 이를 접속한다. 솔더 볼은 한 패키지당 수백개의 솔더 볼 안착홀에 안착되고 통상의 반도체 장치의 리드 역할을 하게 된다. In general, during the manufacturing process of a semiconductor device, after molding a package through a molding process, leads are connected, cut, and bent. In a semiconductor device, a ball grid array (BGA) semiconductor device seats solder balls on a rear surface thereof. Holes are formed to seat solder balls (solder bal1) and connect them. Solder balls are seated in hundreds of solder ball seating holes in one package and serve as a lead of a conventional semiconductor device.

상기 볼 그리드 어레이 반도체 장치는 배면에 다수의 상기 솔더 볼 안착홀이 있어 상기 솔더 볼을 상기 솔더 볼 안착홀에 안착시킨 후, 반도체 장치의 제조 공정을 진행한다. The ball grid array semiconductor device has a plurality of solder ball seating holes on a rear surface thereof, and seats the solder ball in the solder ball seating holes, and then proceeds to manufacturing a semiconductor device.

상기한 솔더 볼은 반도체 장치의 내부의 전기적 연결(interconnection)에 매우 중요한 역할을 수행한다. The solder ball plays a very important role in the electrical interconnection inside the semiconductor device.

그러나, 상기한 바와 같은 솔더 볼을 이용하는 반도체 장치 및 그의 제조 방법은 상기 솔더 볼의 형태가 구형의 볼로 이루어지므로, 상기 솔더 볼 접합(ball attach) 공정에서 상기 볼이 본래의 위치인 솔더 볼 안착홀을 이탈하는 문제점이 있다. However, in the semiconductor device using the solder balls as described above and a method for manufacturing the same, the solder ball has a spherical ball shape, and thus the solder ball seating hole in which the ball is in its original position in the solder ball attaching process. There is a problem to deviate.

이러한 솔더볼의 이탈은 상기 볼 그리드 어레이 반도체 장치의 최종 수율(yield)을 감소시키는 문제점을 야기한다. This separation of the solder balls causes a problem of reducing the final yield of the ball grid array semiconductor device.

본 발명의 목적은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 본 발명은 핀 형태의 입ㆍ출력 단자를 이용하는 반도체 장치 및 그의 제조 방법을 제공하는 데에 그 목적이 있다.  DISCLOSURE OF THE INVENTION An object of the present invention is to solve the above problems of the prior art, and an object of the present invention is to provide a semiconductor device using a pin-shaped input / output terminal and a manufacturing method thereof.

상기한 목적을 달성하기 위한 본 발명의 반도체 장치는 인쇄 회로 기판과; 상기 인쇄 회로 기판의 어느 일면 상에 형성된 반도체 집적회로 패키지와; 상기 인쇄 회로 기판의 다른 일면상에 안착되어 상기 반도체 집적 회로 패키지와 외부 회로 기판 사이의 전기적 신호를 전달하며, 적어도 상기 인쇄 회로 기판 상에 안착되는 부분이 핀 형태로 이루어지는 입ㆍ출력 단자를 구비하여 이루어진다. A semiconductor device of the present invention for achieving the above object is a printed circuit board; A semiconductor integrated circuit package formed on one surface of the printed circuit board; It is provided on the other surface of the printed circuit board and transmits an electrical signal between the semiconductor integrated circuit package and the external circuit board, and at least a portion that is seated on the printed circuit board in the form of a pin having an input and output terminal Is done.

상기 입ㆍ출력 단자는 전체가 핀 형태로 이루어질 수 있으며, 또는 상기 입ㆍ출력 단자는 상기 인쇄 회로 기판 상에 안착되는 핀 부분과, 상기 외부 회로 기판과 연결되는 볼 부분으로 이루어질 수 있다. The input / output terminal may be formed in the form of a pin entirely, or the input / output terminal may include a pin portion seated on the printed circuit board and a ball portion connected to the external circuit board.

상기 인쇄 회로 기판은 다수의 도전막을 구비하며, 상기 도전막 중 최외각 도전막의 일부분이 상기 입ㆍ출력 단자와 전기적으로 연결되는 것이 바람직하다. The printed circuit board includes a plurality of conductive films, and a part of the outermost conductive film of the conductive films is electrically connected to the input / output terminals.

상기 최외각 도전막은 평탄면 중 일부분이 입ㆍ출력 단자 안착 홀을 통하여 노출되며, 상기 입ㆍ출력 단자는 상기 최외각 도전막의 노출된 부분과 전기적으로 연결될 수 있다. A portion of the outermost conductive film may be exposed through an input / output terminal seating hole, and the input / output terminal may be electrically connected to the exposed portion of the outermost conductive film.

또는 상기 도전막 중 최외각 도전막은 하부의 도전막과 비아 홀을 통하여 전기적으로 연결되고, 상기 최외각 도전막은 상기 비아 홀에 의하여 요부(凹部)를 구비하는 구조로 이루어지며, 상기 최외각 도전막은 입ㆍ출력 단자 안착 홀을 통하여 상기 요부가 노출되며, 상기 입ㆍ출력 단자는 상기 입ㆍ출력 단자 안착 홀을 통하여 상기 입ㆍ출력 단자의 요부와 전기적으로 연결될 수 있다. Alternatively, the outermost conductive film of the conductive film is electrically connected to a lower conductive film through a via hole, and the outermost conductive film has a structure having recesses by the via hole. The recess may be exposed through an input / output terminal seating hole, and the input / output terminal may be electrically connected to the recess of the input / output terminal through the input / output terminal seating hole.

상기 반도체 집적 회로 패키지는 상기 인쇄 회로 기판의 하면 상에 접착제층을 통하여 부착되는 반도체 다이와; 상기 반도체 다이와 상기 인쇄 회로 기판의 회로를 전기적으로 연결시켜주는 도전성 와이어와; 상기 반도체 다이를 외부 환경에서 보호해주는 수지 봉지재를 구비하는 것이 바람직하다. The semiconductor integrated circuit package includes a semiconductor die attached to the bottom surface of the printed circuit board through an adhesive layer; Conductive wires electrically connecting the semiconductor die and the circuit of the printed circuit board; It is desirable to have a resin encapsulant that protects the semiconductor die from an external environment.

또한, 본 발명의 반도체 장치의 제조 방법은 인쇄 회로 기판을 준비하는 단계와; 상기 인쇄 회로 기판의 어느 일면 상에 반도체 집적회로 패키지를 형성하는 단계와; 상기 인쇄 회로 기판의 다른 일면에 핀 형태의 입ㆍ출력 단자를 부착하는 단계를 포함하여 이루어진다. In addition, the method of manufacturing a semiconductor device of the present invention comprises the steps of preparing a printed circuit board; Forming a semiconductor integrated circuit package on either side of the printed circuit board; And attaching an input / output terminal having a pin shape to the other surface of the printed circuit board.

상기 핀 형태의 입ㆍ출력 단자를 부착한 후, 상기 인쇄 회로 기판의 입ㆍ출력 단자가 부착된 면을 외부 회로 기판과 마주보도록 배치하고 리플로우하는 단계를 더 포함할 수도 있다. After attaching the pin-shaped input and output terminals, the method may further include arranging and reflowing a surface on which the input and output terminals of the printed circuit board are attached to face the external circuit board.

상기 핀 형태의 입ㆍ출력 단자를 부착한 후, 리플로우 공정을 수행하는 단계와; 상기 인쇄회로 기판의 입ㆍ출력 단자가 부착된 면을 외부 회로 기판과 마주보도록 배치하여 리플로우하는 단계를 더 포함할 수도 있다. Attaching the pin-type input / output terminals and then performing a reflow process; The method may further include reflowing a surface on which the input and output terminals of the printed circuit board are attached to face the external circuit board.

이하 첨부된 도면을 참조하여, 본 발명의 실시예를 설명한다. Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.

도 1a 및 도 1b는 본 발명의 실시예에 따른 반도체 장치를 설명하기 위한 단면도이다. 1A and 1B are cross-sectional views illustrating a semiconductor device in accordance with an embodiment of the present invention.

도 1a 및 도 1b를 참조하면, 본 발명의 실시예에 따른 반도체 장치 (Semiconductor Device)는 다양한 형태의 회로가 형성되어 있는 인쇄 회로 기판(100, PCB, Printed Circuit Board)과, 상기 인쇄 회로 기판(100)의 어느 일면 상에 형성된 반도체 집적회로 패키지(200)와, 상기 인쇄 회로 기판(100)의 다른 일면 상에 부착되며, 상기 반도체 집적 회로 패키지(200)와 외부 회로 기판 사이의 전기적 신호를 전달하는 다수의 입ㆍ출력 단자(300)를 포함하는 구조로 이루어진다. 1A and 1B, a semiconductor device according to an embodiment of the present invention may include a printed circuit board 100 on which various types of circuits are formed, and the printed circuit board ( The semiconductor integrated circuit package 200 formed on one surface of the substrate 100 is attached to the other surface of the printed circuit board 100, and transmits an electrical signal between the semiconductor integrated circuit package 200 and the external circuit board. It consists of a structure including a plurality of input and output terminals 300.

상기 반도체 집적회로 패키지(200)는 상기 인쇄 회로 기판(100)의 하면 상에 접착제층(210)을 통하여 부착되는 반도체 다이(220)와, 상기 반도체 다이(220)와 상기 인쇄 회로 기판(100)의 회로를 전기적으로 연결시켜주는 도전성 와이어(230)와, 상기 반도체 다이(220)를 외부 환경에서 보호해주는 수지 봉지재(240)를 포함하여 구조로 이루어진다. 이때, 상기 수지 봉지재(240)는 일반적으로 에폭시 몰드 컴파운드(Epoxy Mold Compound, EMC)와 같은 열경화성 폴리머로 이루어지는 것이 바람직하다. The semiconductor integrated circuit package 200 may include a semiconductor die 220 attached to a lower surface of the printed circuit board 100 through an adhesive layer 210, the semiconductor die 220, and the printed circuit board 100. The conductive wire 230 and the resin encapsulation member 240 to protect the semiconductor die 220 from the external environment is made of a structure that electrically connects the circuit. In this case, the resin encapsulant 240 is generally made of a thermosetting polymer such as an epoxy mold compound (EMC).

상기 입ㆍ출력 단자(300)는 솔더(solder) 재질로 이루어지는 것이 바람직하다. 또한, 상기 입ㆍ출력 단자(300)는 상기 인쇄 회로 기판(100)의 반도체 집적 회로 패키지(200)가 부착된 면의 반대면에 위치하는 입ㆍ출력 단자 안착 홀(100a)에 삽입되며, 적어도 상기 입ㆍ출력 단자 안착 홀(100a)에 삽입되는 부분은 핀 형태로 이루어지는 것이 바람직하다. The input and output terminal 300 is preferably made of a solder (solder) material. In addition, the input / output terminal 300 is inserted into the input / output terminal seating hole 100a positioned on a surface opposite to the surface to which the semiconductor integrated circuit package 200 of the printed circuit board 100 is attached, and at least It is preferable that the portion inserted into the input / output terminal seating hole 100a has a pin shape.

이러한 입ㆍ출력 단자(300)는 도 1a에서와 같이 전체가 핀 형태로 이루어질 수 있으며, 또는 도 1b에서와 같이, 도 1b에서와 같이, 상기 핀 안착홀(100a)에 안착된 핀 부분(310a)과, 외부로 노출된 볼 부분(310b)으로 이루어질 수도 있다. The input and output terminal 300 may be formed in the form of a pin as shown in Figure 1a, or as shown in Figure 1b, as shown in Figure 1b, the pin portion 310a seated in the pin mounting hole (100a) ) And the ball portion 310b exposed to the outside.

상기한 바와 같은 반도체 장치는 상기 반도체 다이(220)에서 출력되는 전기 신호를 상기 도전성 와이어(230), 상기 인쇄 회로 기판(100)에 형성된 회로 및 상기 입ㆍ출력 단자(300)의 순으로 상기 외부 회로 기판로 전달한다. In the semiconductor device as described above, the electrical signal output from the semiconductor die 220 is transferred in the order of the conductive wire 230, the circuit formed on the printed circuit board 100, and the input / output terminal 300. Transfer to the circuit board.

또한, 상기 반도체 장치는 상기 외부 회로 기판에서 받은 전기 신호를 상기 입ㆍ출력 단자(300), 상기 인쇄 회로 기판(100)에 형성된 회로 및 상기 도전성 와이어(230)의 순으로 상기 반도체 다이(220)로 입력한다. The semiconductor die 220 may further include an electrical signal received from the external circuit board in the order of the input / output terminal 300, the circuit formed on the printed circuit board 100, and the conductive wire 230. Enter

도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 반도체 장치를 설명하기 위한 공정 단면도이다. 2A through 2D are cross-sectional views illustrating a semiconductor device in accordance with an embodiment of the present invention.

도 2a를 참조하면, 우선 인쇄 회로 기판(100, Printed Circuit Board)을 준비한다. 상기 인쇄 회로 기판(100)에는 반도체 다이(220)에서 출력되는 전기적 신호 또는 상기 반도체 다이(220)로 입력되는 전기적 신호를 전달하기 위한 다양한 회로가 구성되어 있다. Referring to FIG. 2A, first, a printed circuit board 100 is prepared. The printed circuit board 100 includes various circuits for transmitting an electrical signal output from the semiconductor die 220 or an electrical signal input to the semiconductor die 220.

그런 다음, 상기 인쇄 회로 기판(100)의 어느 일면 상에 반도체 집적회로 패키지(200)를 형성한다. 이때, 상기 반도체 집적회로 패키지(200)는 상기 인쇄 회로 기판(100)의 어느 일면 상에 접착제(200)를 통하여 반도체 다이(220)를 부착하고, 상기 반도체 다이(220)와 상기 인쇄 회로 기판(100)의 회로를 전기적으로 연결하는 도전성 와이어(230)를 부착하고, 상기 반도체 다이(220)를 외부 환경으로부터 보호하는 수지 봉재재(240)를 형성함으로써 형성된다. Then, the semiconductor integrated circuit package 200 is formed on any one surface of the printed circuit board 100. In this case, the semiconductor integrated circuit package 200 attaches the semiconductor die 220 to one surface of the printed circuit board 100 through the adhesive 200, and the semiconductor die 220 and the printed circuit board ( It is formed by attaching a conductive wire 230 for electrically connecting the circuit of 100, and forming a resin rod 240 to protect the semiconductor die 220 from the external environment.

한편, 상기 인쇄 회로 기판(100)의 상기 반도체 집적회로 패키지(200)가 형성되는 면의 반대면에는 상기 입ㆍ출력 단자(300)를 안착하기 위한 입ㆍ출력 단자 안착 홀(100a)이 미리 형성되어 있음은 자명하다. Meanwhile, an input / output terminal seating hole 100a for mounting the input / output terminal 300 is formed in advance on a surface opposite to a surface on which the semiconductor integrated circuit package 200 is formed on the printed circuit board 100. It is self-evident.

도 2b를 참조하면, 상기 반도체 집적회로 패키지(200)를 형성한 후, 상기 인쇄 회로 기판(100)의 입ㆍ출력 단자 안착 홀(100a)에 핀(pin) 형태의 입ㆍ출력 단자(300)를 안착시킨다. Referring to FIG. 2B, after the semiconductor integrated circuit package 200 is formed, the input / output terminal 300 having a pin shape is formed in the input / output terminal seating hole 100a of the printed circuit board 100. Seat.

도 2c를 참조하면, 상기 입ㆍ출력 단자(300)를 상기 입ㆍ출력 단자 안착 홀(100a)에 안착시킨 후, 리플로우(reflow) 공정을 수행하여 상기 입ㆍ출력 단자(300)의 외부로 노출된 부분이 볼(ball) 형태로 이루어지도록 한다. Referring to FIG. 2C, after the input / output terminal 300 is seated in the input / output terminal seating hole 100a, a reflow process is performed to the outside of the input / output terminal 300. The exposed part is made in the form of a ball.

즉, 리플로우 공정을 수행함으로써, 상기 입ㆍ출력 단자(300)는 상기 입ㆍ출력 단자 안착 홀(100a)에 안착된 핀 부분(300a)과, 외부로 노출된 볼 부분(300b)으로 이루어지는 구조를 갖게 된다. That is, by performing the reflow process, the input / output terminal 300 is composed of a pin portion 300a seated in the input / output terminal seating hole 100a and a ball portion 300b exposed to the outside. Will have

도 2d를 참조하면, 상기 리플로우 공정을 수행한 후, 상기 핀 형태의 입ㆍ출력 단자(300)가 부착된 상기 인쇄 회로 기판(100)의 입ㆍ출력 단자(300)가 안착된 면을 외부 회로 기판(400)과 마주보도록 배치한다. Referring to FIG. 2D, after performing the reflow process, the surface on which the input / output terminal 300 of the printed circuit board 100 to which the pin-shaped input / output terminal 300 is attached is seated is externally located. It is disposed to face the circuit board 400.

그런 다음, 리플로우(relow)하여 상기 입ㆍ출력 단자(310)를 이용하여 상기 인쇄 회로 기판(100)과 상기 외부 회로 기판(400)을 전기적으로 연결한다. Then, the circuit board 100 is reflowed to electrically connect the printed circuit board 100 and the external circuit board 400 using the input / output terminal 310.

이후에는 도면상에는 도시하지 않았으나, 일반적인 반도체 장치의 제조 공정을 수행하여 반도체 장치를 형성한다. Although not shown in the drawings, a semiconductor device is formed by performing a manufacturing process of a general semiconductor device.

한편, 상기에서는 상기 핀 형태의 입ㆍ출력 단자(300)를 상기 입ㆍ출력 단자 안착 홀(100a)에 안착시킨 후, 리플로우 공정을 수행하여 상기 입ㆍ출력 단자의 외부로 노출된 부분을 볼 형태로 이루어지도록 한 후, 상기 외부 회로 기판(400)을 배치하고 다시 리플로우하여 반도체 장치를 제조하였으나, 상기 핀 형태의 입ㆍ출력 단자(300)를 상기 입ㆍ출력 단자 안착 홀(100a)에 안착시킨 후, 리플로우 공정을 수행하지 않고, 바로 외부 회로 기판(400)을 배치하고 리플로우하여 반도체 제조 장치를 제조할 수도 있다. 즉, 상기 외부 회로 기판(400)을 배치하고 리플로우하는 공정에서 상기 핀 형태의 입ㆍ출력 단자(300)의 외부 회로 기판(400)과 연결되는 부분이 볼 형태로 이루어지며, 상기 인쇄 회로 기판(100)과 상기 외부 회로 기판(400)이 전기적으로 연결되는 것이다. Meanwhile, in the above, the pin-shaped input / output terminal 300 is seated in the input / output terminal seating hole 100a, and then a reflow process is performed to view a portion exposed to the outside of the input / output terminal. After the external circuit board 400 is disposed and reflowed to manufacture the semiconductor device, the pin-type input / output terminal 300 is inserted into the input / output terminal seating hole 100a. After mounting, the external circuit board 400 may be immediately disposed and reflowed to manufacture the semiconductor manufacturing apparatus without performing the reflow process. That is, in the process of arranging and reflowing the external circuit board 400, a portion connected to the external circuit board 400 of the pin type I / O terminal 300 is formed in a ball shape, and the printed circuit board 100 and the external circuit board 400 are electrically connected to each other.

도 3a 및 도 3b는 본 발명의 일 실시예에 따른 반도체 장치의 핀 형태의 입ㆍ출력 단자가 안착되는 형태를 설명하기 위한 도면으로, 인쇄 회로 기판 및 입ㆍ출력 단자에 한정하여 도시한 것이다. 3A and 3B are diagrams for describing a form in which an input / output terminal having a pin shape of a semiconductor device according to an embodiment of the present invention is seated, and is illustrated in a limited form to a printed circuit board and an input / output terminal.

도 3a 및 도 3b를 참조하면, 본 발명의 일 실시예에 따른 반도체 장치의 입ㆍ출력 단자(300)는 인쇄 회로 기판(100)에 다양한 형태로 안착이 가능하다. 3A and 3B, the input / output terminal 300 of the semiconductor device according to the exemplary embodiment may be mounted on the printed circuit board 100 in various forms.

예를 들면, 도 3a에서와 같이, 상기 인쇄 회로 기판(100)은 다수의 도전막(110)을 구비하며, 상기 도전막(110) 중 최외각 도전막(120)의 평탄면 중 일부분이 솔더 핀 안착홀(130)을 통하여 노출되는 구조로 이루어진다. 이때, 상기 입ㆍ출력 단자(300)는 상기 입ㆍ출력 단자 안착 홀(130)에 안착되어, 상기 입ㆍ출력 단자(300)와 상기 최외각 도전막(120)이 전기적으로 연결된다. For example, as shown in FIG. 3A, the printed circuit board 100 includes a plurality of conductive layers 110, and a portion of the flat surface of the outermost conductive layer 120 of the conductive layers 110 is soldered. It is made of a structure exposed through the pin seating hole 130. In this case, the input / output terminal 300 is seated in the input / output terminal seating hole 130, and the input / output terminal 300 and the outermost conductive film 120 are electrically connected to each other.

또한, 도 3b에서와 같이, 상기 인쇄 회로 기판(100)은 다수의 도전막(110)을 구비하며, 상기 도전막(110) 중 최외각 도전막(120)은 하부의 도전막(110)과 비아 홀(115)을 통하여 전기적으로 연결되며, 상기 최외각 도전막(120)은 상기 비아 홀(115)에 의하여 요부(凹部)를 구비하는 구조로 이루어진다. 또한, 상기 입ㆍ출력 단자 안착 홀(130)은 상기 최외각 도전막(120)의 요부를 노출시키도록 형성되며, 상기 입ㆍ출력 단자(300)는 상기 입ㆍ출력 단자 안착 홀(130)을 통하여 상기 최외각 도전막(120)의 요부와 전기적으로 연결된다. In addition, as shown in FIG. 3B, the printed circuit board 100 includes a plurality of conductive films 110, and the outermost conductive film 120 of the conductive films 110 may be formed by the lower conductive film 110. The outermost conductive layer 120 is electrically connected through the via hole 115, and the outermost conductive layer 120 has a structure having a recessed portion by the via hole 115. In addition, the input / output terminal seating hole 130 is formed to expose the main portion of the outermost conductive film 120, and the input / output terminal 300 may close the input / output terminal seating hole 130. It is electrically connected to the main portion of the outermost conductive film 120 through.

상기한 바와 같은 입ㆍ출력 단자(300)를 이용하는 반도체 장치는 종래의 솔더 볼을 이용하는 볼 그리드 어레이(Ball Grid Array, BGA) 반도체 장치에 비하여 회로 기판의 미세 패턴 디자인에 보다 쉽게 대응할 수 있다. The semiconductor device using the input / output terminal 300 as described above can more easily cope with the fine pattern design of a circuit board than a ball grid array (BGA) semiconductor device using a conventional solder ball.

또한, 솔더 볼을 이용하는 볼 그리드 어레이(BGA)에서 발생할 수 있는 미스얼라인먼트(misalignment) 또는 미스포지션(misposition)의 문제를 해결함으로써, 상기 반도체 장치의 생산 수율의 향상을 꾀할 수 있다. In addition, it is possible to improve the production yield of the semiconductor device by solving the problem of misalignment or misposition that may occur in a ball grid array (BGA) using solder balls.

상기한 바와 같이 본 발명에 따르면, 본 발명은 핀 형태의 입ㆍ출력 단자를 이용하는 반도체 장치 및 그의 제조 방법을 제공할 수 있다. According to the present invention as described above, the present invention can provide a semiconductor device using a pin-shaped input and output terminals and a manufacturing method thereof.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. While the foregoing has been described with reference to preferred embodiments of the present invention, those skilled in the art will be able to variously modify and change the present invention without departing from the spirit and scope of the invention as set forth in the claims below. It will be appreciated.

Claims (10)

인쇄 회로 기판과; A printed circuit board; 상기 인쇄 회로 기판의 어느 일면 상에 형성된 반도체 집적회로 패키지와; A semiconductor integrated circuit package formed on one surface of the printed circuit board; 상기 인쇄 회로 기판의 다른 일면상에 안착되어 상기 반도체 집적 회로 패키지와 외부 회로 기판 사이의 전기적 신호를 전달하며, 적어도 상기 인쇄 회로 기판 상에 안착되는 부분이 핀 형태로 이루어지는 입ㆍ출력 단자를 구비하는 것을 특징으로 하는 반도체 장치. And an input / output terminal seated on the other side of the printed circuit board to transmit an electrical signal between the semiconductor integrated circuit package and the external circuit board, wherein at least a portion mounted on the printed circuit board has a pin shape. A semiconductor device, characterized in that. 제 1항에 있어서, The method of claim 1, 상기 입ㆍ출력 단자는 전체가 핀 형태로 이루어지는 것을 특징으로 하는 반도체 장치. The input / output terminal is a semiconductor device, characterized in that the whole is in the form of a pin. 제 1항에 있어서, The method of claim 1, 상기 입ㆍ출력 단자는 상기 인쇄 회로 기판 상에 안착되는 핀 부분과, 상기 외부 회로 기판과 연결되는 볼 부분으로 이루어지는 것을 특징으로 하는 반도체 장치. And the input / output terminal comprises a pin portion seated on the printed circuit board and a ball portion connected to the external circuit board. 제 1항에 있어서, The method of claim 1, 상기 인쇄 회로 기판은 다수의 도전막을 구비하며, The printed circuit board has a plurality of conductive films, 상기 도전막 중 최외각 도전막의 일부분이 상기 입ㆍ출력 단자와 전기적으로 연결되는 것을 특징으로 하는 반도체 장치. A portion of the outermost conductive film of the conductive film is electrically connected to the input and output terminals. 제 4항에 있어서, The method of claim 4, wherein 상기 최외각 도전막은 평탄면 중 일부분이 입ㆍ출력 단자 안착 홀을 통하여 노출되며, A portion of the outermost conductive film is exposed through the input and output terminal seating hole, 상기 입ㆍ출력 단자는 상기 최외각 도전막의 노출된 부분과 전기적으로 연결되는 것을 특징으로 하는 반도체 장치. And the input and output terminals are electrically connected to an exposed portion of the outermost conductive film. 제 4항에 있어서, The method of claim 4, wherein 상기 도전막 중 최외각 도전막은 하부의 도전막과 비아 홀을 통하여 전기적으로 연결되고, 상기 최외각 도전막은 상기 비아 홀에 의하여 요부(凹部)를 구비하는 구조로 이루어지며, The outermost conductive film of the conductive film is electrically connected to a lower conductive film through a via hole, and the outermost conductive film has a structure having recesses by the via hole. 상기 최외각 도전막은 입ㆍ출력 단자 안착 홀을 통하여 상기 요부가 노출되며, The recess is exposed to the outermost conductive layer through an input / output terminal seating hole, 상기 입ㆍ출력 단자는 상기 입ㆍ출력 단자 안착 홀을 통하여 상기 입ㆍ출력 단자의 요부와 전기적으로 연결되는 것을 특징으로 하는 반도체 장치. And the input / output terminal is electrically connected to the main portion of the input / output terminal through the input / output terminal seating hole. 제 1항에 있어서, The method of claim 1, 상기 반도체 집적 회로 패키지는 The semiconductor integrated circuit package 상기 인쇄 회로 기판의 하면 상에 접착제층을 통하여 부착되는 반도체 다이와; A semiconductor die attached to the bottom surface of the printed circuit board through an adhesive layer; 상기 반도체 다이와 상기 인쇄 회로 기판의 회로를 전기적으로 연결시켜주는 도전성 와이어와; Conductive wires electrically connecting the semiconductor die and the circuit of the printed circuit board; 상기 반도체 다이를 외부 환경에서 보호해주는 수지 봉지재를 구비하는 것을 특징으로 하는 반도체 장치. And a resin encapsulant for protecting the semiconductor die from an external environment. 인쇄 회로 기판을 준비하는 단계와; Preparing a printed circuit board; 상기 인쇄 회로 기판의 어느 일면 상에 반도체 집적회로 패키지를 형성하는 단계와; Forming a semiconductor integrated circuit package on either side of the printed circuit board; 상기 인쇄 회로 기판의 다른 일면에 핀 형태의 입ㆍ출력 단자를 부착하는 단계를 포함하는 것을 특징으로 하는 반도체 제조 방법. And attaching an input / output terminal having a pin shape to the other surface of the printed circuit board. 제 8항에 있어서, The method of claim 8, 상기 핀 형태의 입ㆍ출력 단자를 부착한 후, After attaching the pin-shaped input and output terminals, 상기 인쇄 회로 기판의 입ㆍ출력 단자가 부착된 면을 외부 회로 기판과 마주보도록 배치하고 리플로우하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치 제조 방법. And arranging a surface on which the input / output terminals of the printed circuit board are attached so as to face an external circuit board and reflowing the printed circuit board. 제 8항에 있어서, The method of claim 8, 상기 핀 형태의 입ㆍ출력 단자를 부착한 후, After attaching the pin-shaped input and output terminals, 리플로우 공정을 수행하는 단계와; Performing a reflow process; 상기 인쇄회로 기판의 입ㆍ출력 단자가 부착된 면을 외부 회로 기판과 마주보도록 배치하여 리플로우하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치 제조 방법. And reflowing the surface on which the input / output terminals of the printed circuit board are attached to face the external circuit board.
KR1020040092400A 2004-11-12 2004-11-12 Semiconductor Device and Method of fabricating the same KR100646489B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040092400A KR100646489B1 (en) 2004-11-12 2004-11-12 Semiconductor Device and Method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040092400A KR100646489B1 (en) 2004-11-12 2004-11-12 Semiconductor Device and Method of fabricating the same

Publications (2)

Publication Number Publication Date
KR20060046891A true KR20060046891A (en) 2006-05-18
KR100646489B1 KR100646489B1 (en) 2006-11-15

Family

ID=37149529

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040092400A KR100646489B1 (en) 2004-11-12 2004-11-12 Semiconductor Device and Method of fabricating the same

Country Status (1)

Country Link
KR (1) KR100646489B1 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH038365A (en) * 1989-06-06 1991-01-16 Nec Corp Package for semiconductor
KR970024123A (en) * 1995-10-30 1997-05-30 김광호 Pin-to-pin grid array package with small pins inserted into the board holes
JPH10229262A (en) * 1997-02-17 1998-08-25 Hitachi Ltd Surface-mount structure of electronic part
JP2943773B2 (en) 1997-06-20 1999-08-30 日本電気株式会社 IC package
KR20000008454A (en) * 1998-07-14 2000-02-07 윤종용 Pin grid array package and fabricating method of the same

Also Published As

Publication number Publication date
KR100646489B1 (en) 2006-11-15

Similar Documents

Publication Publication Date Title
US8110909B1 (en) Semiconductor package including top-surface terminals for mounting another semiconductor package
US10034372B1 (en) Stackable via package and method
US6828665B2 (en) Module device of stacked semiconductor packages and method for fabricating the same
US5594275A (en) J-leaded semiconductor package having a plurality of stacked ball grid array packages
US6667190B2 (en) Method for high layout density integrated circuit package substrate
EP3031080B1 (en) Embedded packaging with preformed vias
US6744126B1 (en) Multichip semiconductor package device
US5172303A (en) Electronic component assembly
US7618849B2 (en) Integrated circuit package with etched leadframe for package-on-package interconnects
US5854512A (en) High density leaded ball-grid array package
US8618641B2 (en) Leadframe-based semiconductor package
US8623753B1 (en) Stackable protruding via package and method
US5882957A (en) Ball grid array packaging method for an integrated circuit and structure realized by the method
US11848214B2 (en) Encapsulated semiconductor package
US6507118B1 (en) Multi-metal layer circuit
US6250606B1 (en) Substrate for semiconductor device, semiconductor device and manufacturing method thereof
US20050253284A1 (en) Semiconductor package and method for fabricating the same
US20060145362A1 (en) Semiconductor package and fabrication method of the same
KR100271676B1 (en) Package and semiconductor device for semiconductor device and their manufacturing method
US20020187591A1 (en) Packaging process for semiconductor package
KR100646489B1 (en) Semiconductor Device and Method of fabricating the same
KR100199286B1 (en) Chip-scale package having pcb formed with recess
US6109369A (en) Chip scale package
KR20050006547A (en) PCB for fabricating semiconductor package and semiconductor package using the same
CN112466834B (en) Semiconductor package structure and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121105

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131108

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141104

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151104

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161104

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171102

Year of fee payment: 12