KR20060042275A - 화학기계적 연마 방법 - Google Patents

화학기계적 연마 방법 Download PDF

Info

Publication number
KR20060042275A
KR20060042275A KR1020040090869A KR20040090869A KR20060042275A KR 20060042275 A KR20060042275 A KR 20060042275A KR 1020040090869 A KR1020040090869 A KR 1020040090869A KR 20040090869 A KR20040090869 A KR 20040090869A KR 20060042275 A KR20060042275 A KR 20060042275A
Authority
KR
South Korea
Prior art keywords
slurry
chemical mechanical
polishing
polishing method
mechanical polishing
Prior art date
Application number
KR1020040090869A
Other languages
English (en)
Inventor
김완식
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040090869A priority Critical patent/KR20060042275A/ko
Publication of KR20060042275A publication Critical patent/KR20060042275A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

슬러리를 이용한 마찰력 조절을 최적화함으로써, 웨이퍼 표면의 결함 발생을 효과적으로 억제하면서도 평탄도 및 균일도 개선과 잔막 두께 조절이 용이하며 스루풋을 향상시킬 수 있는 화학기계적 연마 방법에 관한 것으로, 본 발명의 실시예에 따른 연마 방법은, 자기 정지용 세리아 슬러리를 사용하여 일정 시간동안 상기 막질을 평탄화하는 1차 평탄화 단계; 및 실리카 슬러리를 사용하여 상기 평탄화된 막질을 평탄화함으로써 잔막 두께를 조절하는 2차 평탄화 단계;를 포함하며, 1차 평탄화 단계는 열산화막 기준으로 100초 이내의 시간동안 실시한다.
CMP, 평탄화, 마찰력, 슬러리, 셀프 스탑, 평탄도, 제거율,

Description

화학기계적 연마 방법{CHEMICAL MECHANICAL POLISHING METHOD}
도 1은 본 발명의 실시예에 따른 화학기계적 연마 방법의 공정 블록도를 도시한 것이다.
본 발명은 화학기계적 연마 방법에 관한 것으로, 보다 상세하게는 슬러리를 이용한 마찰력 조절을 통해 표면 결함 발생을 방지하는 화학기계적 연마 방법에 관한 것이다.
반도체 소자가 고집적화됨에 따라 상기 소자의 구조가 다층화되고 있다. 이에 따라 반도체 소자의 제조공정 중에는 반도체 웨이퍼의 각 층의 평탄화를 위한 연마 공정이 필수적으로 포함된다. 이러한 연마 공정에서는 주로 화학기계적 연마(Chemical Mechanical Polishing) 공정이 적용되고 있다.
상기한 화학기계적 연마 공정은 텅스텐이나 구리 등의 금속 물질 또는 산화물 등이 입혀진 웨이퍼의 표면을 기계적 마찰에 의해 연마시킴과 동시에 화학적 연마제에 의해 연마시키는 공정이다.
여기에서, 상기 기계적 연마는 연마 헤드에 고정된 웨이퍼를 스테인레스 스 틸(stainless steel) 또는 세라믹 플래튼(ceramic platen) 위에 부착된 폴리우레탄(polyurethane) 또는 폴리텍스(polytex) 재질의 연마 패드에 가압시킨 상태에서 회전시킴으로써 연마 패드와 웨이퍼 표면간의 마찰에 의해 웨이퍼 표면의 연마가 이루어지게 하는 것이고, 화학적 연마는 연마 패드와 웨이퍼 사이에 공급되는 화학적 연마제로서의 슬러리에 의해 웨이퍼 표면의 연마가 이루어지게 하는 것이다.
상기한 화학기계적 연마 공정을 진행함에 있어, 종래에는 상기 슬러리로 실리카 슬러리(Silica slurry)를 단독으로 사용하거나, 질화막에 대해 고선택비를 가지는 슬러리(High selective slurry: 이하 "HS 슬러리"라 한다)를 단독으로 사용하였다.
그러나, 실리카 슬러리만 단독으로 사용하는 경우에는 평탄화된 후의 마찰력 감소로 인해 스루풋을 향상시킬 수는 있지만, 평탄도 및 선택비가 나빠 고집적 소자에 사용하는 것이 어렵고, HS 슬러리만 단독으로 사용하는 경우에는 연마 제거율이 낮아 스루풋(throughput)이 낮고 평탄도가 자기 정지용 슬러리에 비해 상대적으로 낮아 사용에 제약이 따른다.
따라서, 현재는 HS 슬러리와 실리카 슬러리를 혼합 사용하거나, 고평탄도를 가지는 자기 정지(self stop)용 세리아 슬러리(Ceria slurry)를 단독 사용하고 있다.
그러나, 상기 HS 슬러리와 실리카 슬러리를 혼합 사용하는 방법은 소자가 고집적화 할수록 고평탄도를 얻는 데 한계가 있다.
그리고, 자기 정지용 세리아 슬러리를 사용하는 방법은 이 슬러리의 특성상 평탄화된 후의 연마 제거율이 급격히 저하됨으로 인해 연마 시간이 길어지고 잔막 조절이 어려운 문제점이 있다. 또한, 상기한 자기 정지용 세리아 슬러리는 실리카 슬러리에 비해 공정 시간에 따른 마찰력이 크게 증가하기 때문에, 이로 인한 결함, 예컨대 피트(pit) 또는 스크래치가 증가하며, 슬러리 입자와 웨이퍼 표면간에 마찰력에 의한 피트가 발생할 경우 국부적으로 100㎚ 이상 막 표면이 파이게 되어 후속의 사진 공정에서 디포커스(defocus) 및 메탈 브리지(metal bridge)가 발생되는 문제점이 있다. 또한, 웨이퍼 에지에서의 연마 제거율이 매우 빨라 균일도가 저하되는 특성이 있다.
이와 같이, 종래에는 각 슬러리의 특성에 따른 적절한 사용 방법을 알지 못하여 웨이퍼 표면의 결함 발생을 효과적으로 억제하지 못하였으며, 이로 인해 수율 및 신뢰성이 저하되는 문제점이 있다.
본 발명은 상기한 문제점을 해결하기 위한 것으로, 슬러리를 이용한 마찰력 조절을 최적화함으로써, 웨이퍼 표면의 결함 발생을 효과적으로 억제하면서도 평탄도 및 균일도 개선과 잔막 두께 조절이 용이하며 스루풋을 향상시킬 수 있는 화학기계적 연마 방법을 제공함에 목적이 있다.
상기한 목적을 달성하기 위하여 본 발명은,
웨이퍼 표면의 막질을 평탄화 하는 화학기계적 연마 방법에 있어서,
자기 정지용 세리아 슬러리를 사용하여 일정 시간동안 상기 막질을 평탄화하 는 1차 평탄화 단계; 및
실리카 슬러리를 사용하여 상기 평탄화된 막질을 평탄화함으로써 잔막 두께를 조절하는 2차 평탄화 단계;
를 포함한다.
본 발명의 바람직한 실시예에 의하면, 상기 1차 평탄화 단계는 열산화막 기준으로 100초 이내의 시간동안 실시한다.
이러한 구성에 의하면, 고평탄도를 얻기 위해 사용하고 있는 자기 정지용 세리아 슬러리를 사용하여 짧은 시간동안 1차 평탄화 단계를 실시함으로써, 세리아 슬러리 입자에 기인하는 피트 또는 스크래치 등의 표면 결함을 억제할 수 있고, 막질이 평탄화된 후에는 마찰력이 낮은 실리카 슬러리를 사용하여 2차 평탄화 단계를 실시함으로써, 잔막 두께의 조절이 용이하고, 고평탄도를 얻을 수 있다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 1은 본 발명의 실시예에 따른 화학기계적 연마 방법의 공정 블록도를 도시한 것이다.
본 발명의 화학기계적 연마 방법은 통상의 화학기계적 연마장치를 이용하여 수행한다.
먼저, 상기한 화학기계적 연마장치에 대해 간략하게 설명하면, 이 장치는 연마 헤드 어셈블리와 연마 스테이션을 포함한다.
연마 헤드 어셈블리는 진공 발생부에 의해 생성된 진공에 의해 웨이퍼를 흡 착 고정하는 연마 헤드를 포함하는데, 상기 연마 헤드는 웨이퍼의 후면과 직접적으로 면 접촉하여 캐리어의 유체 출입홀을 통해 공급되는 압축 공기의 압력에 의해 팽창함으로써 웨이퍼의 후면으로 힘을 가하는 작용을 하는 멤브레인과, 연마 공정시에 웨이퍼가 연마 헤드에서 이탈하는 것을 방지하는 리테이너 링 및 상기 멤브레인과 리테이너 링이 설치되는 캐리어 등으로 이루어질 수 있다. 이 경우, 상기 연마 헤드에는 도시하지 않은 구동부에 의해 연마 헤드를 연마 스테이션으로 로딩/언로딩하는 아암이 연결될 수 있다. 물론, 상기 연마 헤드는 상기와는 다른 구성으로 이루어질 수도 있다.
그리고, 연마 스테이션은 고정 또는 회전하는 플래튼과, 상기 플래튼의 상부에 설치되어 웨이퍼를 연마하는 연마 패드를 포함한다. 또한, 상기한 연마 스테이션은 연마 패드에 슬러리를 공급하는 슬러리 공급 노즐와, 연마 패드를 컨디셔닝하기 위한 컨디셔너 등을 더욱 구비한다. 물론, 상기 연마 헤드와 마찬가지로 연마 스테이션은 상기와는 다른 구성으로 이루어질 수도 있다.
이러한 구성의 화학기계적 연마장치를 이용한 연마 방법으로서, 본 발명은 슬러리 입자에 기인한 마찰력 조절을 통해 전술한 종래기술의 문제점들을 해결할 수 있는 연마 방법을 제시한다.
본 발명의 화학기계적 연마 방법은 도 1에 도시한 바와 같이 1차 평탄화 단계와 2차 평탄화 단계를 포함한다.
먼저, 1차 평탄화 단계는 웨이퍼 표면에 제공된 막질을 평탄화하는 단계로서, 이 단계에서는 고평탄도를 얻기 위해 사용되고 있는 자기 정지용 세리아 슬러 리를 사용하여 일정 시간, 예컨대 열산화막을 기준으로 100초 이내의 시간동안 평탄화를 실시한다.
이와 같이 1차 평탄화 단계에서만 자기 정지용 세리아 슬러리를 사용하는 이유는 위에서 설명한 바와 같이 상기 세리아 슬러리의 특성상 평탄화된 후의 연마 제거율이 급격히 저하됨으로 인해 연마 시간이 길어지는 문제점과, 실리카 슬러리에 비해 공정 시간에 따른 마찰력이 크게 증가함으로 인해 피트(pit) 또는 스크래치와 같은 표면 결함이 발생되는 것을 억제하기 위한 것이다.
이어서, 상기 막질의 평탄화가 이루어지면, 이후로는 2차 평탄화 단계를 실시하는데, 이 2차 평탄화 단계에서는 실리카 슬러리를 사용하여 잔막 두께를 조절한다.
상기한 실리카 슬러리는 위에서 설명한 바와 같이 평탄화된 후의 마찰력이 감소하는 특성을 보이므로, 잔막 두께 조절이 용이하며, 마찰력으로 인한 피트 및 스크래치 발생을 효과적으로 억제할 수 있고, 고평탄도를 얻을 수 있다.
이상에서 설명한 본 발명의 실시예에 따른 화학기계적 연마 방법은 PMD 또는 IMD 등의 산화막을 평탄화하거나, STI를 형성하는 공정에 사용할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 설명하였지만, 본 발명은 상기 실시예로 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고, 이 또한 본 발명의 범위에 속하는 것은 당연하다.
이상에서 설명한 바와 같은 본 발명에 의하면, 각 슬러리의 특성에 맞게 연마 방법을 최적화 함으로써, 세리아 슬러리 입자에 기인하는 피트 또는 스크래치 등의 표면 결함을 억제할 수 있고, 평탄도 및 균일도 개선과 잔막 두께 조절이 용이하며, 스루풋을 향상시킬 수 있는 등의 효과가 있다.

Claims (2)

  1. 웨이퍼 표면의 막질을 평탄화 하는 화학기계적 연마 방법에 있어서,
    자기 정지용 세리아 슬러리를 사용하여 일정 시간동안 상기 막질을 평탄화하는 1차 평탄화 단계; 및
    실리카 슬러리를 사용하여 상기 평탄화된 막질을 평탄화함으로써 잔막 두께를 조절하는 2차 평탄화 단계;
    를 포함하는 화학기계적 연마 방법.
  2. 제 1항에 있어서,
    상기 1차 평탄화 단계는 열산화막 기준으로 100초 이내의 시간동안 실시하는 것을 특징으로 하는 화학기계적 연마 방법.
KR1020040090869A 2004-11-09 2004-11-09 화학기계적 연마 방법 KR20060042275A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040090869A KR20060042275A (ko) 2004-11-09 2004-11-09 화학기계적 연마 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040090869A KR20060042275A (ko) 2004-11-09 2004-11-09 화학기계적 연마 방법

Publications (1)

Publication Number Publication Date
KR20060042275A true KR20060042275A (ko) 2006-05-12

Family

ID=37148188

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040090869A KR20060042275A (ko) 2004-11-09 2004-11-09 화학기계적 연마 방법

Country Status (1)

Country Link
KR (1) KR20060042275A (ko)

Similar Documents

Publication Publication Date Title
JP4575539B2 (ja) 化学的機械研磨プロセス及びその構成要素
JP3004891B2 (ja) 表面粗さを減少させるための半導体ウエハの粗研磨法
US6423640B1 (en) Headless CMP process for oxide planarization
JP2000301454A5 (ko)
JP2013042066A (ja) 半導体装置の製造方法
JP2006179887A (ja) シリコン・オン・インシュレータ搬送ウエハのエッジ除去
JP2009129970A (ja) 研磨装置及び研磨方法
US20070021263A1 (en) Methods and systems for planarizing workpieces, e.g., microelectronic workpieces
TW201351497A (zh) 半導體晶圓之製造方法
JPH10286756A (ja) 研磨パッドのドレッシング方法、ポリッシング装置及び半導体装置の製造方法
KR20010052820A (ko) 실리콘에 대한 화학 기계적 연마 기술
US6227949B1 (en) Two-slurry CMP polishing with different particle size abrasives
US6432825B1 (en) Semiconductor device production method
KR100832768B1 (ko) 웨이퍼 연마 장치 및 웨이퍼 연마 방법
US6777339B2 (en) Method for planarizing deposited film
US6609946B1 (en) Method and system for polishing a semiconductor wafer
JP2006518943A (ja) 研磨パッド装置及び方法
US7125321B2 (en) Multi-platen multi-slurry chemical mechanical polishing process
KR20060042275A (ko) 화학기계적 연마 방법
WO2017098696A1 (ja) 研磨方法
JP2005277130A (ja) 半導体装置の製造方法
US6300248B1 (en) On-chip pad conditioning for chemical mechanical polishing
US8211325B2 (en) Process sequence to achieve global planarity using a combination of fixed abrasive and high selectivity slurry for pre-metal dielectric CMP applications
KR100880108B1 (ko) 반도체 웨이퍼 연마방법 및 이를 위한 반도체 웨이퍼연마장치
JP2002217141A (ja) 研磨方法、研磨装置、半導体デバイス製造方法、及び半導体デバイス

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application