KR20060039599A - Ｉｆｆｔ/ｆｆｔ 프로세서에 있어서 룩업테이블을 이용한데이터변환 방법 - Google Patents

Ｉｆｆｔ/ｆｆｔ 프로세서에 있어서 룩업테이블을 이용한데이터변환 방법 Download PDF

Info

Publication number
KR20060039599A
KR20060039599A KR1020040088765A KR20040088765A KR20060039599A KR 20060039599 A KR20060039599 A KR 20060039599A KR 1020040088765 A KR1020040088765 A KR 1020040088765A KR 20040088765 A KR20040088765 A KR 20040088765A KR 20060039599 A KR20060039599 A KR 20060039599A
Authority
KR
South Korea
Prior art keywords
output
lookup table
input
butterfly
complex
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020040088765A
Other languages
English (en)
Other versions
KR100598075B1 (ko
Inventor
조상인
최상성
박광로
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020040088765A priority Critical patent/KR100598075B1/ko
Priority to US11/576,565 priority patent/US7831649B2/en
Priority to PCT/KR2005/003657 priority patent/WO2006049419A1/en
Publication of KR20060039599A publication Critical patent/KR20060039599A/ko
Application granted granted Critical
Publication of KR100598075B1 publication Critical patent/KR100598075B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
    • G06F17/141—Discrete Fourier transforms
    • G06F17/142—Fast Fourier transforms, e.g. using a Cooley-Tukey type algorithm
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2626—Arrangements specific to the transmitter only
    • H04L27/2627—Modulators
    • H04L27/2628—Inverse Fourier transform modulators, e.g. inverse fast Fourier transform [IFFT] or inverse discrete Fourier transform [IDFT] modulators
    • H04L27/263—Inverse Fourier transform modulators, e.g. inverse fast Fourier transform [IFFT] or inverse discrete Fourier transform [IDFT] modulators modification of IFFT/IDFT modulator for performance improvement
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2649—Demodulators
    • H04L27/265—Fourier transform demodulators, e.g. fast Fourier transform [FFT] or discrete Fourier transform [DFT] demodulators
    • H04L27/2651—Modification of fast Fourier transform [FFT] or discrete Fourier transform [DFT] demodulators for performance improvement

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Discrete Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Theoretical Computer Science (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Complex Calculations (AREA)

Abstract

본 발명은 룩업테이블(Look-up table)을 이용한 데이터변환 방법에 관한 것으로서, 입력된 신호를 전처리하여 이진데이터를 출력시키는 단계와, 상기 입력되는 이진데이터를 룩업테이블에 입력시켜 2비트씩 나누어 QPSK 성상도에 매핑시켜 그 결과값으로 복소수를 출력시키며, 출력된 복소수에 대해 룩업테이블을 이용하여 j의 연산, 두 입력 복소수의 합과 차 연산, 및 곱셈을 순차적으로 수행하는 단계와, 상기 룩업테이블에서 출력되는 결과값을 다단으로 구성된 곱셈기에서 곱셈을 수행함과 아울러 다단으로 구성된 버터플라이에서 입력 복소수의 합과 차를 번갈아 순차적으로 연산하여 시간 영역의 복소수 데이터를 출력시키는 단계을 포함하여 구성함으로써, IFFT/FFT 설계시 하드웨어의 크기를 줄이고, 고속의 저전력 동작이 가능하도록 할 수 있다.
룩업테이블(Look-up table), IFFT/FFT

Description

ＩＦＦＴ/ＦＦＴ 프로세서에 있어서 룩업테이블을 이용한 데이터변환 방법{Method for transforming data using Look-up table in IFFT/FFT processor}
도 1은 Radix-24 DIF SDF 구조의 256-point IFFT 블록과 QPSK 변조기 블록도,
도 2는 룩업테이블을 이용한 IFFT 블록도,
도 3은 IFFT 블록내의 버터플라이와 곱셈기의 연산 블록도,
도 4a는 QPSK 변조의 성상도,
도 4b는 버터플라이의 덧셈기 연산 결과를 나타낸 도면,
도 4c는 곱셈기 연산 결과를 나타낸 도면,
도 5는 룩업테이블의 입력과 출력을 나타낸 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
210 : 전처리부 230 : IFFT 블록
231 : 룩업테이블 232 : 버터플라이2
250 : 컨트롤 블록
본 발명은 룩업테이블(Look-up table)을 이용한 데이터변환 방법에 관한 것으로, 더욱 상세하게는 OFDM(Orthogonal Frequency Division Multiplexing) 시스템 등에서 사용하는 IFFT/FFT(Inverse Fast Fourier Transform/Fast Fourier Transform)를 고속, 저전력 동작 및 소형 제작이 가능한 룩업테이블을 이용한 데이터변환 방법에 관한 것이다.
기존의 OFDM시스템들은 IFFT/FFT 블록에서의 고속처리 필요성이 크게 부각되지 않았다. 그러나, 최근의 무선 통신들은 수십에서 수백 Mbps의 초고속 데이터 전송률을 요구하고 있으며, 이러한 요구를 만족하기 위해서는 병렬 구조나 다른 VLSI기법들을 사용해야만 한다. 일반적으로, 데이터의 고속 전송을 위해서 IFFT/FFT 블록이 필요한 OFDM 방식을 많이 사용한다. IFFT/FFT 블록은 곱셈과 덧셈의 연산이 많이 필요하며, 고속으로 동작하기 위해서는 이러한 연산들이 매우 빠르게 처리되어야 한다.
상기 OFDM은 고속 전송률을 가지는 데이터를 낮은 전송률을 가지는 많은 수의 데이터열로 나누고, 이들을 다수의 부반송파를 사용하여 동시에 전송하는 방식이다. 이러한 부반송파를 만들어 데이터를 싣는 과정이 IFFT/FFT 연산과정이다. OFDM의 송신단에서는 여러 개의 부반송파에 데이터를 싣기 위해 IFFT 연산이 필요 하며, 수신단에서는 여러 개의 부반송파에서 데이터를 얻기 위해 FFT연산이 필요하다. FFT 연산식은 DFT(Discrete Fourier Transform)식으로부터 얻어진다. 연산식은 아래와 같다. DFT의 연산식은 식(1)과 같다.
Figure 112004050863101-PAT00001
--- 식(1)
Figure 112004050863101-PAT00002
--- 식(2)
상기한 식(1)에서
Figure 112004050863101-PAT00003
는 FFT 연산 결과인 주파수영역의 결과값이며,
Figure 112004050863101-PAT00004
은 시간영역의 입력데이터 값이며, 식(2)에서
Figure 112004050863101-PAT00005
은 입력과 곱해지는 계수를 의미한다. 식(2)는 4-포인트 DFT의 연산을 나타낸 것인데, 표시된 바와 같이 곱셈 연산과 덧셈 연산으로 이루어짐을 알 수 있으며,
Figure 112004050863101-PAT00006
값이 커질수록 그 연산량도 많아짐을 알 수 있다.
그러면 여기서 기존의 IFFT/FFT 블록의 구성에 대해 살펴보자.
도 1은 OFDM의 IFFT 블록도로서, Radix-24 DIF SDF 구조의 256-point IFFT 블록과 QPSK 변조기를 포함하는 블록도이다. 도 1을 참조하면, 전처리부(110)와, QPSK 변조기(130)와, IFFT 블록(150)과, 컨트롤 블록(170)으로 구성되어 있다.
전처리부(110)는 컨볼루션코딩과 인터리빙 등을 의미하며, QPSK 변조기(130)로 입력되는 값은 ‘1’과 ‘0’의 이진데이터로 구성된다. QPSK 변조기(130)는 입력되는 이진데이터(120)를 2비트씩 나누어 QPSK 성상도에 매핑을 시키는 역할을 하고, 그 출력값(140)은 복소수로 구성된다.
IFFT 블록(150)은 Radix-24 DIF(Decimation in Frequency) SDF(Single-Path Delay Feedback) 구조를 사용하고 있으며, 128-point 복소수 데이터와 128-point ‘0’ 을 입력으로 하는 256-point IFFT 블록(150)을 사용하고 있다. 이와 같이, 256-point IFFT 처리를 해야 하기 때문에 여덟단의 버터플라이가 필요하지만, 128-point가 ‘0’으로 구성되어 있기 때문에 한단의 버터플라이는 생략 가능하다. Radix-24 구조는 3개의 단에서만 실제 곱셈기가 필요하며, 나머지 단에서는 j를 곱하는 연산이 필요하므로, 실제 곱셈기는 필요하지 않다. 도 1의 곱셈1(151)은 j의 연산만 필요하며, 실제 곱셈은 하지 않는다. 버터플라이1(152)은 다른 버터플라이와 마찬가지로 두 입력 복소수의 합과 차를 연산하게 된다. 곱셈2(153)은 실제 곱셈을 하게 되는데, 이때 곱해지는 계수는 3가지(
Figure 112004050863101-PAT00007
,
Figure 112004050863101-PAT00008
,
Figure 112004050863101-PAT00009
) 경우가 발생하게 된다. 곱셈2(153)로 입력될 때, 곱해지는 계수는 컨트롤 블록(170)에서 제어한다. 이러한 과정을 거쳐서 IFFT 결과값(160)이 복소수 형태로 출력된다.
이와 같이, 전처리된 이진 데이터가 QPSK 변조를 통해 복소수 데이터가 얻어지고, 이 복소수 데이터가 IFFT 블록으로 입력되어 덧셈과 곱셈 연산을 거침으로써 시간영역의 복소수 데이터로 출력된다.
그런데, 도 1에서와 같이 QPSK 변조방식을 사용하는 OFDM 시스템인 경우에는, QPSK 변조기를 통해 얻어진 복소수 데이터가 일곱개의 버터플라이와 곱셈이 있는 구조로 이루어진 IFFT 블록을 거쳐 시간영역의 복소수 데이터로 출력되기 때문에, IFFT/FFT블록의 연산속도는 결국 덧셈과 곱셈의 연산속도와 비례하게 된다. 즉, 상기 연산속도는 버터플라이와 곱셈의 개수에 비례하게 되는 것이다.
따라서, 본 발명의 목적은 상기한 종래 기술의 문제점을 해결하기 위해 이루어진 것으로서, 본 발명의 목적은 OFDM시스템 등에서 사용하는 IFFT/FFT 블록의 덧셈과 곱셈연산을 룩업테이블(Look-up table)로 대체하고, 룩업테이블의 주소는 QPSK 변조기에 들어가는 이진 데이터를 사용하여 QPSK 변조기의 기능을 대신함으로써 IFFT/FFT 블록의 동작속도를 빠르게 하고, 저전력, 소형으로 구현하는 룩업테이블을 이용한 데이터변환 방법을 제공하는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 룩업테이블을 이용한 데이터변환 방법은 a. 입력된 신호를 전처리하여 이진데이터를 출력시키는 단계; 및 b. 상기 입력되는 이진데이터를 룩업테이블에 입력시켜 2비트씩 나누어 QPSK 성상도에 매핑시켜 그 결과값으로 복소수를 출력시키며, 출력된 복소수에 대해 룩업테이블을 이용하여 j의 연산, 두 입력 복소수의 합과 차 연산, 및 곱셈을 순차적으로 수행하는 단계; 및 c. 상기 룩업테이블에서 출력되는 결과값을 다단으로 구성된 곱셈기에서 곱셈을 수행함과 아울러 다단으로 구성된 버터플라이에서 입력 복소수의 합과 차를 번갈아 순차적으로 연산하여 시간 영역의 복소수 데이터를 출력시키는 단계를 포함하여 이루어진 것을 특징으로 한다.
이하, 본 발명의 룩업테이블(Look-up table)을 이용한 IFFT/FFT 프로세서에 대하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 2는 본 발명의 일실시예에 의한 OFDM의 IFFT 블록도이다.
본 실시예에서는 QPSK 변조방식을 사용하며, 128-point 연산을 하는 멀티밴드 직교 주파수 분할 다중(MB-OFDM) 시스템에서 사용 가능한 Radix-24 DIF(Decimation In Frequency) SDF(Single path Delay Feedback) 구조의 256-point IFFT블록을 사용하기로 한다. OFDM 시스템의 IFFT블록은 반복되는 스펙트럼의 사이를 멀리하기 위해서 128개의 ‘0’을 삽입하여 256-pointd 연산을 하도록 설계하기로 한다.
도 2에 도시된 바와 같이, 전처리부(210)와, IFFT 블록(230)과, 컨트롤 블록(250)으로 구성되어 있다. 도 1과 대비하여, QPSK 변조기가 사라졌으며, IFFT/FFT 블록을 구성하는 기존의 곱셈1, 버터플라이1, 곱셈2가 사라졌음을 알 수 있다. 이 기존 구성에서 사라진 구성요소의 기능을 모두 본 발명에서 제안하는 룩업테이블이 수행하게 된다. 이외에 구체적으로 설명하지 않는 구성요소는 도 1의 구성요소 및 그 기능에 따른다.
이로 인해, 기존 QPSK 변조기로 들어오는 이진 데이터를 주소로 함과 아울러 기존 버터플라이와 곱셈 기능을 수행하게 된다. 즉, 입력되는 이진데이터(220)를 2비트씩 나누어 QPSK 성상도에 매핑을 시키는 역할을 수행하고, 그 출력값(240)으로 복소수를 출력시킴과 아울러, 출력된 복소수에 대해 j의 연산, 두 입력 복소수의 합과 차 연산, 및 곱셈을 수행하게 된다(231). 이 때, 상기 곱셈 연산시, 곱해지는 계수는 3가지(
Figure 112004050863101-PAT00010
,
Figure 112004050863101-PAT00011
,
Figure 112004050863101-PAT00012
) 경우가 발생하게 된다. 그리고, 상기 곱해지는 계수는 컨트롤 블록(250)에서 제어한다. 이러한 과정을 거쳐서 IFFT 결과값(240)이 복소수 형태로 출력된다.
도 3은 IFFT블록내의 버터플라이와 곱셈기의 연산과정을 나타낸 것이다.
Figure 112004050863101-PAT00013
(330)과
Figure 112004050863101-PAT00014
(340)이 버터플라이(310)의 입력 복소수들이며,
Figure 112004050863101-PAT00015
(350)는 곱셈기(320)로의 입력과 곱해지는 계수이다.
Figure 112004050863101-PAT00016
(360)은 곱셈기에서 출력되는 결과값이다. 상기 버터플라이(310)에 입력되는
Figure 112004050863101-PAT00017
(330)과
Figure 112004050863101-PAT00018
(340)에서 실수(Re)간 및 허수(Im)간의 합 및 차의 연산이 이루어지고, 상기 연산 결과는 딜레이(Delay)를 통해 상기 버터플라이(310)로 재입력되거나, 상기 버터플라이(310)에서 출력된다. 출력된 연산 결과와
Figure 112004050863101-PAT00019
(350)에서 상기 곱셈기(320)에서 실수(Re)와 허수(Im)간의 곱 및 실수(Re)간 및 허수(Im)간의 곱이 이루어지고, 실수간의 곱과 허수간의 곱의 차를 실수로 출력시키고, 실수와 허수의 곱 의 합을 허수로 출력시킨다.
도 4a는 본 발명의 룩업테이블을 이용한 QPSK 변조의 성상도를 나타낸 것이다. 입력 비트가 ‘11’일 경우에 QPSK 변조의 출력값은
Figure 112004050863101-PAT00020
(410)이 되며, 입력 비트가 ‘01’일 경우 QPSK 변조의 출력값은
Figure 112004050863101-PAT00021
(420)이 된다.
도 4b는 QPSK 변조의 출력값에 따른 버터플라이의 덧셈기 연산 결과를 나타낸 것이다. 버터플라이의 입력복소수가
Figure 112004050863101-PAT00022
와
Figure 112004050863101-PAT00023
라면, 그 출력복소수는
Figure 112004050863101-PAT00024
(420)가 되며, 이 경우의 QPSK의 입력비트(220)는 각각 ‘11’, ‘11’(420)이다. 버터플라이의 입력복소수가
Figure 112004050863101-PAT00025
와
Figure 112004050863101-PAT00026
라면, 그 출력복소수는
Figure 112004050863101-PAT00027
(421)가 되며, 이 경우의 QPSK의 입력비트(120)는 각각 ‘01’, ‘11’(421)이다.
도 4c는 버터플라이의 연산결과를 가지고 곱셈계수(Twiddle factor)와 곱셈 연산한 결과값을 나타낸 것이다. 룩업테이블 내의 곱셈2(미도시)의 곱셈계수는 3가지 경우가 있기 때문에 두비트로 나타낼 수 있다. 컨트롤 블록(250)의 제어신호가 ‘00’일 경우는 그대로 내보내고, ‘01’일 경우에는
Figure 112004050863101-PAT00028
를 곱하고, ‘10’일 경우에는
Figure 112004050863101-PAT00029
를 곱하며, ‘11’일 경우에는
Figure 112004050863101-PAT00030
를 곱한다. 버터플라이의 출력값이
Figure 112004050863101-PAT00031
(420)이고, 곱해질 계수가 ‘1’인 경우는 그대로
Figure 112004050863101-PAT00032
(430)가 출력이 되고, 곱해질 계수가
Figure 112004050863101-PAT00033
인 경우는
Figure 112004050863101-PAT00034
(431)이 되며, 곱해질 계수가
Figure 112004050863101-PAT00035
인 경우는
Figure 112004050863101-PAT00036
(432)가 된다. 이와 같이 곱해지는 계수에 따라,
Figure 112004050863101-PAT00037
(433),
Figure 112004050863101-PAT00038
(434),
Figure 112004050863101-PAT00039
(435),
Figure 112004050863101-PAT00040
(436), 및
Figure 112004050863101-PAT00041
(437)가 된다.
도 5는 룩업테이블의 주소로 사용되는 입력비트와 출력 복소수의 관계를 나타낸 것이다. 입력비트
Figure 112004050863101-PAT00042
,
Figure 112004050863101-PAT00043
,
Figure 112004050863101-PAT00044
,
Figure 112004050863101-PAT00045
,
Figure 112004050863101-PAT00046
,
Figure 112004050863101-PAT00047
에서
Figure 112004050863101-PAT00048
(541),
Figure 112004050863101-PAT00049
(542)은 곱셈계수를 결정하는 컨트롤 블록(250)으로부터 출력되는 제어신호이며,
Figure 112004050863101-PAT00050
(521),
Figure 112004050863101-PAT00051
(522)와
Figure 112004050863101-PAT00052
(531),
Figure 112004050863101-PAT00053
(532)는 같은 버터플라이에서 같은 시간에 연산되는 입력 복소수에 해당하는 QPSK 변조의 입력비트이다. 만약,
Figure 112004050863101-PAT00054
가 ‘100111’(436)이라면 룩업테이블의 결과값은
Figure 112004050863101-PAT00055
가 되며, (541)는 2가 출력되며,
Figure 112004050863101-PAT00057
(542)은 0이 출력된다. 즉,
Figure 112004050863101-PAT00058
은 ‘01’이고,
Figure 112004050863101-PAT00059
은 ‘11’이고,
Figure 112004050863101-PAT00060
은 ‘10’이므로,
Figure 112004050863101-PAT00061
와
Figure 112004050863101-PAT00062
을 입력으로 하는 버터플라이 연산결과값에
Figure 112004050863101-PAT00063
을 곱한 값이 출력되게 된다. 이 때, 룩업테이블의 출력값
Figure 112004050863101-PAT00064
(541),
Figure 112004050863101-PAT00065
(542)은 나머지 연산을 위해 스케일링해야 되기 때문에, 룩업테이블에 저장할 때 미리 적당한 크기로 스케일링 해놓을 수도 있다. 룩업테이블에 저장된 값은 도 4c에 나타낸 모든 값이 될 수도 있으며, 하나의 사분면(1사분면) 값만 저장해 놓고 실수, 허수, 부호의 조합으로 만들어 사용할 수도 있다.
이상에서 몇 가지 실시예를 들어 본 발명을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것이 아니고 본 발명의 기술사상을 벗어 나지 않는 범위 내에서 다양하게 변형 실시될 수 있다.
상술한 바와 같이, 본 발명에 의한 룩업테이블을 이용한 데이터변환 방법은, 변조기로 들어가는 이진 데이터를 주소로 사용하는 룩업테이블이 덧셈과 곱셈연산을 대신함으로써 IFFT/FFT 설계시 하드웨어의 크기를 줄이고, 고속의 저전력 동작이 가능하도록 할 수 있다. 룩업테이블을 이용할 경우 QPSK 변조기가 필요 없으며, -j의 연산기 하나와 버터플라이 하나, 복소수 곱셈기 하나를 줄일 수 있으며, 각 단에서 필요한 스케일링 블록도 필요 없게 된다. 이는 하드웨어 측면이나 전력소비, 동작 속도 측면에서 많이 이점을 갖는다. 또한, 각 단에서 발생되는 반올림 에러나 양자화 에러와 같은 에러들이 없어지므로 성능향상에도 도움이 된다. 본 특허에서 제안된 방식은 OFDM 시스템 뿐만 아니라 IFFT/FFT 블록이 필요한 시스템에서 적용 가능하다.

Claims (7)

  1. a. 입력된 신호를 전처리하여 이진데이터를 출력시키는 단계; 및
    b. 상기 입력되는 이진데이터를 룩업테이블(Look-up table)에 입력시켜 2비트씩 나누어 QPSK 성상도에 매핑시켜 그 결과값으로 복소수를 출력시키며, 출력된 복소수에 대해 룩업테이블을 이용하여 j의 연산, 두 입력 복소수의 합과 차 연산, 및 곱셈을 순차적으로 수행하는 단계; 및
    c. 상기 룩업테이블에서 출력되는 결과값을 다단으로 구성된 곱셈기에서 곱셈을 수행함과 아울러 다단으로 구성된 버터플라이에서 입력 복소수의 합과 차를 번갈아 순차적으로 연산하여 시간 영역의 복소수 데이터를 출력시키는 단계
    를 포함하는 것을 특징으로 하는 룩업테이블을 이용한 데이터변환 방법.
  2. 제 1 항에 있어서, 상기 곱셈 연산시에 곱해지는 계수는 컨트롤 블록에서 제어하는 것을 특징으로 하는 룩업테이블을 이용한 데이터변환 방법.
  3. 제 1 항에 있어서, 상기 b. 단계의 룩업테이블에서의 연산은,
    버터플라이에 입력되는 제 1 복소수와 제 2 복소수에서 실수(Re)간 및 허수(Im)간의 합 및 차의 연산이 이루어지고,
    상기 연산 결과는 딜레이(Delay)를 통해 상기 버터플라이로 재입력되거나, 상기 버터플라이에서 출력되며,
    상기 버터플라이에서 출력된 연산 결과와 상기 전처리되어 룩업테이블에 입력된 이진데이터를 입력받아 곱셈기에서 실수(Re)와 허수(Im)간의 곱 및 실수(Re)간 및 허수(Im)간의 곱이 이루어져, 실수간의 곱과 허수간의 곱의 차를 실수로 출력시키고, 실수와 허수의 곱의 합을 허수로 출력시키는 것을 특징으로 하는 룩업테이블을 이용한 데이터변환 방법.
  4. 제 1 항에 있어서, 상기 룩업테이블에는 출력값의 사분면중 하나의 사분면값만을 저장한 것을 특징으로 하는 룩업테이블을 이용한 데이터변환 방법.
  5. 제 1 항에 있어서, 상기 룩업테이블의 출력값 저장시에 상기 출력값을 미리 설정된 크기로 스케일링하는 것을 특징으로 하는 룩업테이블을 이용한 데이터변환 방법.
  6. 제 1 항에 있어서, 상기 방법은 직교 주파수 분할 다중(OFDM) 시스템에 적용되는 것을 특징으로 하는 룩업테이블을 이용한 데이터변환 방법.
  7. 제 1 항 또는 제 6 항에 있어서, 상기 방법은 128-point 연산을 하는 멀티밴드-직교 주파수 분할 다중 시스템에서 사용 가능한 Radix-24 DIF(Decimation In Frequency) SDF(Single path Delay Feedback) 구조의 256-point FFT(fast fourier transform)/IFFT(inverse fast fourier transform) 연산을 수행하는 것을 특징으로 하는 룩업테이블을 이용한 데이터변환 방법.
KR1020040088765A 2004-11-03 2004-11-03 Ｉｆｆｔ/ｆｆｔ 프로세서에 있어서 룩업테이블을 이용한데이터변환 방법 Expired - Fee Related KR100598075B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040088765A KR100598075B1 (ko) 2004-11-03 2004-11-03 Ｉｆｆｔ/ｆｆｔ 프로세서에 있어서 룩업테이블을 이용한데이터변환 방법
US11/576,565 US7831649B2 (en) 2004-11-03 2005-11-02 Method for transforming data by look-up table
PCT/KR2005/003657 WO2006049419A1 (en) 2004-11-03 2005-11-02 Method for transforming data by look-up table

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040088765A KR100598075B1 (ko) 2004-11-03 2004-11-03 Ｉｆｆｔ/ｆｆｔ 프로세서에 있어서 룩업테이블을 이용한데이터변환 방법

Publications (2)

Publication Number Publication Date
KR20060039599A true KR20060039599A (ko) 2006-05-09
KR100598075B1 KR100598075B1 (ko) 2006-07-10

Family

ID=36319393

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040088765A Expired - Fee Related KR100598075B1 (ko) 2004-11-03 2004-11-03 Ｉｆｆｔ/ｆｆｔ 프로세서에 있어서 룩업테이블을 이용한데이터변환 방법

Country Status (3)

Country Link
US (1) US7831649B2 (ko)
KR (1) KR100598075B1 (ko)
WO (1) WO2006049419A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8612505B1 (en) * 2008-07-14 2013-12-17 The Mathworks, Inc. Minimum resource fast fourier transform
KR101002771B1 (ko) * 2008-10-15 2010-12-21 한국전자통신연구원 푸리에 변환 장치 및 방법
US8861649B2 (en) * 2009-02-23 2014-10-14 Empire Technology Development Llc Power reduction in physical layer wireless communications
US8320473B1 (en) 2010-01-20 2012-11-27 Prairie Blue, LLC Data communication system utilizing optimized code table signaling
US9753695B2 (en) * 2012-09-04 2017-09-05 Analog Devices Global Datapath circuit for digital signal processors
US9455799B2 (en) 2013-08-06 2016-09-27 OptCTS, Inc. Dynamic control of quality of service (QOS) using derived QOS measures
US10523490B2 (en) 2013-08-06 2019-12-31 Agilepq, Inc. Authentication of a subscribed code table user utilizing optimized code table signaling
US9444580B2 (en) 2013-08-06 2016-09-13 OptCTS, Inc. Optimized data transfer utilizing optimized code table signaling
WO2016004185A1 (en) 2014-07-02 2016-01-07 OptCTS, Inc. Data recovery utilizing optimized code table signaling
WO2017214060A1 (en) 2016-06-06 2017-12-14 Agilepq, Inc. Data conversion systems and methods
US10459441B2 (en) 2016-12-30 2019-10-29 Baidu Usa Llc Method and system for operating autonomous driving vehicles based on motion plans
KR20200143030A (ko) 2019-06-14 2020-12-23 한국전자통신연구원 입력 신호의 특정 주파수 성분들을 분석하기 위한 고속 푸리에 변환 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100314353B1 (ko) * 1998-04-28 2001-12-28 전주범 직교분할대역수신시스템
KR100580089B1 (ko) * 1999-12-20 2006-05-16 주식회사 케이티 디지털신호처리기를 이용한 직교 주파수 분할 다중화방식에서의 타이밍 오류 추정 방법
US7333422B2 (en) * 2003-09-12 2008-02-19 Zarbana Digital Fund Llc Optimized FFT/IFFT module

Also Published As

Publication number Publication date
KR100598075B1 (ko) 2006-07-10
WO2006049419A1 (en) 2006-05-11
US20080071847A1 (en) 2008-03-20
US7831649B2 (en) 2010-11-09

Similar Documents

Publication Publication Date Title
KR100598075B1 (ko) Ｉｆｆｔ/ｆｆｔ 프로세서에 있어서 룩업테이블을 이용한데이터변환 방법
Ghassemi et al. PAPR reduction of OFDM using PTS and error-correcting code subblocking-Transactions Papers
KR100899747B1 (ko) 직교주파수분할다중 시스템의 첨두대평균 전력비 저감을위한 장치 및 방법
CN114090948B (zh) 旋转因子确定方法及装置、电子设备、存储介质
KR20020034746A (ko) 고속 및 면적효율적인 알고리즘을 적용한 고속 프리에변환 프로세서
US8838661B2 (en) Radix-8 fixed-point FFT logic circuit characterized by preservation of square root-i operation
US20020159550A1 (en) DMT peak reduction without affecting transmission signal
Park et al. Low-complexity tone reservation for PAPR reduction in OFDM communication systems
KR100892292B1 (ko) 병렬 구조 및 파이프라인 방식을 이용한 Ｒａｄｉｘ 2의4승 고속 푸리에 변환 프로세서
US20080126462A1 (en) Optimized multi-mode DFT implementation
US7020674B2 (en) Device and method for performing multiple modulus conversion using inverse modulus multiplication
KR20060091019A (ko) 메모리 사이즈를 감소시킬 수 있는 고속 푸리에 변환 프로세서
EP1331781A2 (en) Efficient FFT implementation for ADSL
KR101334494B1 (ko) 고속 저 복잡도의 Ｒａｄｉｘ 2의 5승 고속 푸리에 변환 장치 및 방법
Bunsri et al. FPGA Implementation of IFFT-2048 Points for High Speed Transmitter OFDM Communication Systems with 64-QAM Mapping
CN108965191B (zh) 一种prach基带信号生成的实现结构及实现方法
Kang et al. A design and implementation of 32-paths parallel 256-point FFT/IFFT for optical OFDM systems
Saber et al. Low Power Implementation of FBMC Transceiver for 5G Wireless Networks
KR100890768B1 (ko) 데이터 변환 프로세서 및 이를 갖는직교주파수분할다중변조 수신장치
KR20040110338A (ko) 코딕연산을 이용한 3780-ｐｏｉｎｔ ＤＦＴ 프로세서
Ghassemi et al. A simplified suboptimal algorithm for tone reservation OFDM
KR20090030759A (ko) 이산 푸리에 변환 장치 및 방법
Kim et al. Design of 256-point FFT processor for 100 Gb/s coherent optical OFDM system
KR101711783B1 (ko) 이중 경로 공유 기법을 이용한 고속 저 복잡도의 혼합 기수 고속 푸리에 변환 장치 및 방법
ZAHARIADIS et al. Block Floating Point FFT Implementation for DMT xDSL Systems

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20041103

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060331

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060628

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060630

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060703

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090602

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20100601

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20110609

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20110609

Start annual number: 6

End annual number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee