KR100899747B1 - 직교주파수분할다중 시스템의 첨두대평균 전력비 저감을위한 장치 및 방법 - Google Patents
직교주파수분할다중 시스템의 첨두대평균 전력비 저감을위한 장치 및 방법 Download PDFInfo
- Publication number
- KR100899747B1 KR100899747B1 KR1020030009141A KR20030009141A KR100899747B1 KR 100899747 B1 KR100899747 B1 KR 100899747B1 KR 1020030009141 A KR1020030009141 A KR 1020030009141A KR 20030009141 A KR20030009141 A KR 20030009141A KR 100899747 B1 KR100899747 B1 KR 100899747B1
- Authority
- KR
- South Korea
- Prior art keywords
- mask
- signal
- samples
- output
- shift register
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 230000001131 transforming effect Effects 0.000 claims abstract description 5
- 108010076504 Protein Sorting Signals Proteins 0.000 claims description 55
- 230000015654 memory Effects 0.000 claims description 36
- 239000011159 matrix material Substances 0.000 claims description 23
- 238000004891 communication Methods 0.000 claims description 22
- 230000005540 biological transmission Effects 0.000 claims description 13
- 125000004122 cyclic group Chemical group 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 9
- 238000013507 mapping Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000005562 fading Methods 0.000 description 3
- 239000013598 vector Substances 0.000 description 3
- 230000001934 delay Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000000819 phase cycle Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2614—Peak power aspects
- H04L27/2615—Reduction thereof using coding
- H04L27/2617—Reduction thereof using coding using block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Transmitters (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
본 발명은 직교주파수분할다중 시스템에서 입력 신호블럭을 복수의 마스크 시퀀스들로 마스킹한 후 역 고속 퓨리에 변환한 결과들 중 최소의 첨두대평균 전력 비를 가지는 결과를 선택하는 송신기 및 그 송신방법에 대한 것이다. 상기 송신기는 상기 입력 신호블럭을 역 고속 퓨리에 변환하여 역 고속 퓨리에 변환(IFFT)된 시퀀스를 출력하는 하나의 역 고속 퓨리에 변환기와, 상기 역 고속 퓨리에 변환된 시퀀스의 비트들을 각각 저장하고 순환 쉬프트시키면서 출력하는 쉬프트 레지스터들과, 상기 마스크 시퀀스들 각각에 대하여, 해당하는 마스크 시퀀스에 따라 정해지는 계수들을 상기 쉬프트 레지스터들로부터 출력되는 비트들에 각각 곱하는 복수의 곱셈기 그룹들과, 상기 복수의 곱셈기 그룹들로부터의 곱셈결과들을 합산하여 출력하는 상기 복수의 곱셈기 그룹들 각각에 대응하는 복수의 합산기들을 포함하여 구성되어, 시스템의 복잡도와 구현 비용을 줄일 수 있다.
OFDM, SLM, PAPR, IFFT
Description
도 1은 통상적인 SLM 방식을 사용하는 OFDM 통신 시스템의 송신기 구조를 도시한 도면.
도 2는 본 발명의 실시예에 따른 OFDM 통신 시스템의 송신기 구조를 나타낸 도면.
도 3은 본 발명의 실시예에 따른 상기 도 2의 마스크 연산 수행기의 세부 구성을 나타낸 도면.
도 4는 본 발명의 실시예에 따른 U=2 인 경우 마스크 연산 수행기의 구성을 나타낸 도면.
본 발명은 직교주파수분할다중(Orthogonal Frequency Division Multiplexing: 이하 OFDM이라 칭한다) 통신 시스템에 대한 것으로서, 특히 첨두대평균 전력비(Peak-to-Average Power Ratio: 이하 PAPR이라 칭한다)를 저감시키기 위하여 선택적 매핑(Selected Mapping: 이하 SLM이라 칭한다)을 이용하는 경우 시 스템 복잡도를 감소시키기 위한 장치 및 방법에 관한 것이다.
OFDM 통신 시스템은 서로 직교인 반송파를 갖는 다수의 부대역(subband) 주파수들에 전송하고자 하는 신호를 실어 전송함으로써 가용 주파수 대역을 최대한 이용할 뿐만 아니라 페이딩에 의하여 발생될 수 있는 연집오류(burst error)에도 매우 효과적인 디지털 신호전송기법이다. 상기 OFDM 방식에서는 주파수 선택적 페이딩을 각 부채널의 관점에서 주파수 비선택적 채널로 근사화 시킬 수 있으므로, 간단한 주파수 영역 단일탭 등화기를 사용하여 심각한 주파수 선택적 페이딩을 쉽게 보상할 수 있다. 또한, 인접한 심벌 블럭 사이에 다중경로 채널의 지연 확산보다 긴 사이클릭 프리픽스(cyclic prefix)를 보호구간으로 삽입하여 인접 블럭간 간섭과 채널간 간섭을 제거할 수 있으며, 역 고속 퓨리에 변환기(Inverse Fast Fourier Transformer: 이하 IFFT라 칭한다)와 퓨리에 변환기(FFT)를 사용하여 고속 데이터 전송에 적합하다.
상기 OFDM 방식에서 부대역 신호는 IFFT에 의하여 변조되므로 부대역의 수가 증가됨에 따라 변조된 신호의 진폭은 중심제한원리(central limit theorem)에 의하여 가우시안 확률분포로 나타난다. 따라서 송신 신호의 PAPR이 매우 큰 특성을 갖게 되며, 무선 통신 환경에서 충분한 송신 전력을 확보하기 위해 사용되는 고출력 증폭기의 비선형 포화특성으로 인해 단일 반송파 전송 방식보다 심각한 비선형 왜곡이 발생하는 큰 단점이 있다. 이는 OFDM 방식의 성능을 제한하는 매우 중요한 요소 가운데 하나이며, 상기 문제점을 해결하기 위하여 여러 가지 방안들이 제안되고 활발히 연구되고 있다.
선택적 매핑(SLM) 방식은 PAPR 저감을 위해 제안된 방안 중에 하나로서, 동일한 입력 정보 비트를 표현하는 U개의 상호 독립적인 정보 수열들을 생성하여, 상기 U개의 정보 수열들 중에 가장 낮은 PAPR을 갖는 수열을 선택하여 전송하는 방식이다. 상기 U개의 전송 수열들은 길이가 N인 U개의 마스크 시퀀스들을 입력 정보 비트에 곱하여 발생시킨다. 상기 SLM 방식은 데이터 전송률을 유지할 수 있는 장점이 있으나, 위상 수열의 개수 U가 증가함에 따라 PAPR 최적화를 위한 계산량이 급격히 증가하며, 송신 시간의 지연을 방지하기 위하여 U개의 IFFT를 병렬로 사용하므로 송신기의 복잡도가 증가하게 되는 단점이 있다.
도 1은 통상적인 SLM 방식을 사용하는 OFDM 통신 시스템의 송신기 구조를 도시한 도면이다.
도 1을 참조하면, 정보 비트는 이진 신호로서 채널 부호기(Channel Encoder) 100의 입력으로 인가된다. 상기 채널 부호기 100은 입력된 상기 정보 비트를 부호화하여 부호화 심볼들을 출력하고, 상기 부호화 심볼들은 매퍼(Mapper) 110의 입력으로 인가된다. 상기 매퍼 110은 상기 입력받은 부호화 심볼들을 신호 성상도 위의 한 신호에 매핑시킨다. 상기 매핑된 출력 신호는 IFFT 140의 입력 크기 N에 따라 N개의 신호들이 모여 하나의 신호 블럭을 형성한다. 상기 신호 블럭은 U개의 가지들로 분기되어 곱셈기들 130, 132, 134에 각각의 입력으로 인가된다. 또한 마스크 생성기 120은 길이가 N인 U개의 상호 독립적인 마스트 시퀀스들 M1,M2, ... MU를 생성하여 상기 곱셈기들 130, 132, 134에 각각 입력으로 인가한다.
상기 곱셈기들 130, 132, 134는 상기 신호 블럭들과 상기 마스크 시퀀스들 M1,M2, ... MU를 각각의 입력으로 하고, 상기 두 입력들의 원소별 곱셈을 수행한다. 상기 곱셈기들 130. 132, 134의 출력들은 상기 IFFT들 140, 142, 144에 의해 각각 역 고속 퓨리에 변환이 수행됨으로써 신호열들 S1,S2, ... SU로 각각 출력된다. 그러면 선택기 150은 상기 신호열들 S1,S2, ... SU를 입력으로 받아서 입력받은 신호열들의 PAPR을 각각 계산하고, PAPR이 가장 작은 신호열을 선택하여 송신 신호로서 전송한다.
상기 SLM 방식은 동일한 정보 비트로부터 생성된 U개의 신호 블럭들 중 PAPR이 가장 작은 신호 블럭을 선택하여 전송함으로써 PAPR을 효과적으로 줄일 수 있으며, 신호 블럭들의 개수 U가 커질수록 PAPR 저감 효과는 더욱 커진다. 하지만 상기 도 1에 상술한 바와 같이, 상기 SLM 방식은 송신 시간의 지연을 방지하기 위하여 U개의 IFFT들을 병렬로 사용하므로 신호 블럭들의 개수 U가 커질수록 송신기 시스템의 복잡도와 제조비용이 크게 증가한다는 단점이 있다.
따라서 상기한 바와 같이 동작되는 종래 기술의 문제점을 해결하기 위하여 창안된 본 발명은, SLM 방식을 사용하는 OFDM 통신 시스템에서 시스템 복잡도와 제조비용을 감소시키기 위한 장치 및 방법을 제공한다.
본 발명은, SLM 방식을 사용하는 OFDM 통신 시스템에서 PAPR을 저감시키는데 필요한 IFFT의 개수를 감소시키는 장치 및 방법을 제공한다.
또한 본 발명은, SLM 방식을 사용하는 OFDM 통신 시스템에서 하나의 IFFT를 공유하여 PAPR을 저감시키는 장치 및 방법을 제공한다.
본 발명에서 제안하는 장치는, 직교 주파수 분할 다중화 통신 시스템의 송신기에서 사용하기 위한 주파수 영역내의 복수개의 부반송파들에 대응하는 복수개의 신호들을 가지는 신호 블럭을 시간 영역 내의 복수개의 신호열들로 변환하고 상기 변환된 신호열들 중 첨두대평균 전력비(PAPR : Peak-to-Average Power Ratio )이 가장 작은 신호열을 선택하는 선택 매핑 장치에 있어서, 상기 주파수 영역내의 상기 신호 블럭을 입력하고 상기 신호 블럭들의 상기 신호들을 역고속 푸리에 변환하여 복수의 샘플들을 가지는 변환 시퀀스 심벌을 발생하는 역고속 푸리에 변환기와, 상기 역고속 푸리에 변환기로부터 상기 변환 시퀀스 심벌의 상기 복수의 샘플들을 저장하는 쉬프트 레지스터를 구비하며, 상기 쉬프트 레지스터는 상기 복수의 샘플들을 각각 저장하는 직렬 연결된 메모리들을 포함하고, 상기 복수의 샘플들 중 처음 입력한 샘플이 최초의 메모리로부터 출력할 때 마지막 메모리로 입력하도록 최초의 메모리의 출력이 마지막 메모리의 입력과 연결된 순환 쉬프트 레지스터이며, 상기 쉬프트 레지스터의 상기 메모리들의 출력단들과 각각 접속되고, 상기 PAPR이 가장 작은 신호열을 포함하는 복수의 신호열들을 발생하는 마스크 계수들의 군들을 각각 입력하여 상기 쉬프트 레지스터의 상기 복수의 샘플들이 순환할 때마다 복수의 메모리 출력값과 상기 마스크 계수들의 군들 중 서로 다른 군을 곱하는 곱셈기들의 복수의 군들과, 상기 곱셈기들의 복수의 군들의 각 군의 곱셈기들의 출력들을 가산하는 가산기를 각 군마다 가지는 가산기들의 복수의 군을 포함함을 특징으로 한다.
본 발명에서 제안하는 다른 장치는, 직교 주파수 분할 다중화 통신 시스템의 송신기에서 사용하기 위한 주파수 영역내의 복수개의 부반송파들에 대응하는 복수개의 신호들을 가지는 신호 블럭을 시간 영역 내의 복수개의 신호열들로 변환하고 상기 변환된 신호열들 중 첨두대평균 전력비(PAPR : Peak-to-Average Power Ratio )가 가장 작은 신호열을 선택하여 전송하는 송신 장치에 있어서, 상기 주파수 영역내의 상기 신호 블럭을 입력하고 상기 신호 블럭들의 상기 신호들을 역고속 푸리에 변환하여 복수의 샘플들을 가지는 변환 시퀀스 심벌을 발생하는 단 하나의 역고속 푸리에 변환기와, 상기 PAPR이 가장 작은 신호열을 포함하는 복수의 신호열들을 발생하는 마스크 계수들의 군들을 각각 입력하여 상기 역고속 푸리에 변환기로부터 출력된 복수의 샘플들이 순환할 때마다 상기 마스크 계수들의 군들 중 서로 다른 군의 샘플과 곱하여, 복수의 마스킹된 시퀀스들을 출력하는 마스크 연산 수행기와, 상기 마스크 연산 수행기로부터 출력된 복수의 마스킹된 시퀀스들 중에서 PAPR이 가장 낮은 시퀀스를 선택하여 전송하는 선택기를 포함함을 특징으로 한다.
본 발명에서 제안하는 방법은, 직교 주파수 분할 다중화 통신 시스템의 송신기에서 사용하기 위한 주파수 영역내의 복수개의 부반송파들에 대응하는 복수개의 신호들을 가지는 신호 블럭을 시간 영역 내의 복수개의 신호열들로 변환하고 상기 변환된 신호열들 중 첨두대평균 전력비(PAPR : Peak-to-Average Power Ratio )가 가장 작은 신호열을 선택하는 선택 매핑 방법에 있어서, 상기 주파수 영역내의 상기 신호 블럭을 입력하고 상기 신호 블럭들의 상기 신호들을 역고속 푸리에 변환하여 복수의 샘플들을 가지는 변환 시퀀스 심벌을 발생하는 역고속 푸리에 변환 과정과, 상기 역고속 푸리에 변환된 상기 변환 시퀀스 심벌의 상기 복수의 샘플들을 쉬프트 레지스터에 저장하는 과정과, 상기 쉬프트 레지스터는 상기 복수의 샘플들을 각각 저장하는 직렬 연결된 메모리들을 포함하고, 상기 복수의 샘플들 중 처음 입력한 샘플이 최초의 메모리로부터 출력할 때 마지막 메모리로 입력하도록 최초의 메모리의 출력이 마지막 메모리의 입력과 연결된 순환 쉬프트 레지스터이며, 상기 쉬프트 레지스터의 상기 메모리들의 출력단들과 각각 접속되고, 상기 PAPR이 가장 작은 신호열을 포함하는 복수의 신호열들을 발생하는 마스크 계수들의 군들을 각각 입력하여 상기 쉬프트 레지스터의 상기 복수의 샘플들이 순환할 때마다 복수의 메모리 출력값과 상기 마스크 계수들의 군들 중 서로 다른 군을 곱하는 과정과, 상기 곱셈기들의 복수의 군들의 각 군의 곱셈기들의 출력들을 가산하는 과정을 포함함을 특징으로 한다.
본 발명에서 제안하는 다른 방법은, 직교 주파수 분할 다중화 통신 시스템의 송신기에서 사용하기 위한 주파수 영역내의 복수개의 부반송파들에 대응하는 복수개의 신호들을 가지는 신호 블럭을 시간 영역 내의 복수개의 신호열들로 변환하고 상기 변환된 신호열들 중 첨두대평균 전력비(PAPR : Peak-to-Average Power Ratio)가 가장 작은 신호열을 선택하여 전송하는 데이터 송신 방법에 있어서, 상기 주파수 영역내의 상기 신호블럭을 입력하고 상기 신호블럭들의 상기 신호들을 역고속 푸리에 변환하여 복수의 샘플들을 가지는 변환 시퀀스 심벌을 발생하는 단 하나의 역고속 푸리에 변환하는 과정과, 상기 PAPR이 가장 작은 신호열을 포함하는 복수의 신호열들을 발생하는 마스크 계수들의 군들을 각각 입력하여 상기 역고속 푸리에 변환되어 출력된 상기 복수의 샘플들이 순환할 때마다 상기 마스크 계수들의 군들 중 서로 다른 군의 샘플과 곱하여, 복수의 마스킹된 시퀀스들을 출력하는 마스크 연산 과정과, 상기 마스크 연산 과정에서 출력된 복수의 마스킹된 시퀀스들 중에서 PAPR이 가장 낮은 시퀀스를 선택하여 전송하는 과정을 포함함을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대한 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
후술되는 본 발명은 직교주파수분할다중(Orthogonal Frequency Division Multiplexing: 이하 OFDM이라 칭한다) 통신시스템에서 쉬프트 레지스터들을 이용하여 하나의 역 고속 퓨리에 변환기(Inverse Fast Fourier Transformer: IFFT)만으로 선택적 매핑(Selected Mapping: 이하 SLM이라 칭한다) 방식을 구현함으로써 첨두대평균 전력비(Peak-to-Average Power Ratio: 이하 PAPR이라 칭한다)를 저감하는 것이다.
도 2는 본 발명에 따른 OFDM 통신 시스템의 송신기 구조를 나타낸 도면이다.
도 2를 참조하면, 정보 비트는 이진 신호로서 채널 부호기 200의 입력으로 인가된다. 상기 채널 부호기 200은 상기 정보 비트를 부호화하여 부호화 심볼들을 출력하고, 상기 부호화 심볼들은 매퍼(Mapper) 210의 입력으로 인가된다. 상기 매퍼 210은 상기 입력받은 부호화 심볼들을 신호 성상도 위의 신호에 매핑시킨다. 상기 매핑된 신호는 IFFT 220의 입력 크기 N에 따라 N개의 신호들이 모여 하나의 신호 블럭을 형성한다.
상기 IFFT 220은 상기 신호 블럭을 입력으로 하여 역 고속 퓨리에 변환을 수행하고 그 결과로서 생성된 시퀀스를 마스크 연산 수행기(Mask Operator) 240에 인가한다. 이 때, 상기 역 고속 퓨리에 변환이 수행된 상기 IFFT 220의 각 출력 포인트들을 일반적으로 샘플(sample)이라고 하며, 상기 마스트 연산 수행기 240으로 인가되는 시퀀스는 상기 IFFT 220에서 병렬 출력되는 상기 샘플들을 직렬로 변환시킴으로써 구성된다.
상기 마스크 연산 수행기 240은 마스크 생성기 230에 의해 생성된 U개의 마스크 시퀀스들 M1,M2, ... MU에 대한 정보를 받아서 상기 IFFT 220으로부터 입력된 시퀀스에 대하여 마스크 연산을 수행하고, 그 결과로서 생성된 신호열들 S1,S2, ... SU을 출력한다. 선택기 250은 상기 마스크 연산 수행기 240로부터의 출력 신호열들 S1,S2, ... SU을 입력으로 받아서 각각 PAPR을 계산하고, 상기 계산 결과 PAPR이 가장 작은 신호열을 선택하여 송신 신호로서 전송한다.
상기 마스크 연산 수행기 240은 마스크 생성기 230에 의해 생성된 U개의 마스크 시퀀스들 M1,M2, ... MU에 대한 정보를 받아서 상기 IFFT 220으로부터 입력된 시퀀스에 대하여 마스크 연산을 수행하고, 그 결과로서 생성된 신호열들 S1,S2, ... SU을 출력한다. 선택기 250은 상기 마스크 연산 수행기 240로부터의 출력 신호열들 S1,S2, ... SU을 입력으로 받아서 각각 PAPR을 계산하고, 상기 계산 결과 PAPR이 가장 작은 신호열을 선택하여 송신 신호로서 전송한다.
상기와 같이 구성되는 본 발명에 따른 OFDM 송신기에 있어서, 상기 마스크 연산 수행기 240은 상기 출력 신호열들 S1,S2, ... SU이 상기 도 1의 IFFT들 140, 142, 144의 출력 신호열들과 각각 일치하도록 설계되어야 한다. 따라서 상기 마스 크 연산 수행기 240의 보다 상세한 구조와 동작을 설명하기에 앞서, 상기 도 1의 곱셈기 130에 의한 마스크 연산과 IFFT 140에 의한 동작을 행렬과 벡터의 개념을 사용하여 설명하면 하기와 같다.
상기 도 1에서 매퍼 110으로부터 출력되는 크기 N의 신호블럭 X는 하기의 <수학식 1>과 같이 나타낸다.
여기에서 AT는 행렬 A의 전치행렬을 나타낸다.
그러면 상기 도 1에서 상기 신호블럭 X에 곱해지기 위하여 마스크 생성기 120으로부터 출력되는 i번째 마스크 시퀀스 Mi는 하기의 <수학식 2>와 같은 대각행렬의 형태로 표현될 수 있다.
그러면 Mi에 의한 i번째 IFFT의 출력 신호열 Si=[s0 s1 s2 s3 ... sN-1]T는 하기의 <수학식 4>와 같은 행렬로 나타내어진다.
이하에서는 설명의 편의를 위하여 아래첨자 i를 생략하고 단순히 M과 S로 표시한다. 그러면 상기 <수학식 4>는 하기의 <수학식 5>와 같이 다시 작성될 수 있다.
또한 두 벡터의 원소별 곱 x·y와 내적 <x,y>을 각각 하기의 <수학식 7>과 같이 정의한다.
그러면 상기 <수학식 7>의 정의에 의하여 하기의 <수학식 8>과 같은 관계가 성립한다.
이제 C=Q-1·M·Q라 정의하고 상기 정의된 개념들을 사용하여 상기 행렬 C를 정리하면 하기의 <수학식 9>와 같다.
이상에서 나타낸 유도과정을 요약하면 하기의 <수학식 11>과 같이 표현할 수 있다.
상기 <수학식 11>에 의해, 상기 도 2의 마스크 연산 수행기 240에서 수행하여야 할 마스크 연산은 상기 행렬 C로 정의된다. 즉, 도 1에서 신호블럭 X에 마스크 시퀀스 M을 곱한 후 IFFT Q-1을 통과시킨 결과는, 도 2에서 신호블럭 X를 먼저 상기 IFFT 220 Q-1을 통과시킨 후 상기 마스크 연산 수행기 240에 의해 상기 행렬 C로 표현되는 마스크 연산을 수행한 결과와 일치한다. 이하 상기 행렬 C를 마스크 연산 행렬이라 칭하기로 한다.
상기 마스크 생성기 230으로부터 생성되는 마스크 시퀀스들 M1,M2, ... MU는 송신기와 수신기 사이에 미리 약속되어 있으며 통신이 초기화된 이후에는 변하지 않으므로, 상기 마스크 연산 수행기 240의 마스크 연산에 필요한 N개의 계수들 c0,c1, ... cN-1은 상기 마스크 시퀀스들 M1,M2, ... MU에 따라 통신의 초기화시에 단 1회의 연산만으로 정해지며, 통신 도중에 부가적인 연산을 필요로 하지 않는다. 즉, n번째 계수 cn는 하기의 <수학식 12>과 같이 정해진다.
또한 상기 마스크 연산 행렬 C가 순환행렬임을 이용하면, 상기 마스크 연산 수행기 240은 상기 마스크 연산 행렬 C의 첫 번째 행의 원소들로 설정된 쉬프트 레지스터들을 이용하여 간단히 구성될 수 있다. 본 발명에 따라 구현된 상기 마스크 연산 수행기 240의 상세 구조를 도 3에 나타내었으며, 상기와 같이 구성되는 마스크 연산 수행기 240의 구성과 작용에 대해 상세히 설명하면 하기와 같다.
도 3을 참조하면, 상기 마스크 연산 수행기 240은 크기 N인 입력 시퀀스의 각 비트들을 저장하기 위해 N개의 쉬프트 레지스터들 260, 262, 264, 266, 268로 구성된 쉬프트 레지스터 그룹 294와, U번의 마스크 연산을 위해 각각 N개의 곱셈기들 270, 272, 274, 276, 278, 280, 282, 284, 286, 288로 구성되는 U개의 곱셈기 그룹들 296, 298 및 U번의 마스크 연산을 위한 U개의 합산기들 290,292로 구성되어 있다.
상기 매퍼 210으로부터의 출력 신호블럭 X=(x0, x1, x2, x3, ... xN-1)T가 상기 IFFT 220을 통과한 시퀀스를 A라 하면, 상기 A는 하기의 <수학식 13>과 같이 표시한다.
상기 쉬프트 레지스터들 260, 262, 264, 266, 268은 각각 상기 입력 시퀀스 A의 각 비트들 a0, a1, a2, a3, ... aN-1로 초기화 된다. 여기서 마스크 시퀀스 M1에 대한 상기 마스크 연산 수행기 240의 출력 시퀀스를 S1=(s1,0, s1,1, s
1,2, s1,3, ... s1,N-1, )T 라 하면, 각각의 입력에 대하여 마스크 시퀀스 M1에 대한 마스크 연산 수행기 240의 행렬 표현은 하기의 <수학식 14>와 같이 나타낼 수 있고, 상기 곱셈기들 270, 272, 274, 276, 278은 C1의 첫 번째 행의 값들 c1,0, c1,N-1, c
1,N-2, c1,N-3, ... , c1,1을 각각 곱하여 출력한다. 상기 마스크 연산 수행기 240은 하나의 입력 시퀀스 A에 대하여 N개의 단계(stage)로 동작한다.
상기 마스크 연산 수행기 240의 첫 번째 곱셈기 그룹 296과 첫 번째 합산기 290에서 상기 S1을 생성하는 동작을 설명하면 하기와 같다.
먼저, 상기 쉬프트 레지스터 260의 값 a0은 상기 곱셈기 270에서 c1,0과 곱해져 상기 합산기 290으로 출력되고, 상기 쉬프트 레지스터 262의 값 a1은 상기 곱셈기 272에서 c1,N-1과 곱해져 상기 합산기 290으로 출력되고, 상기 쉬프트 레지스터 264의 값 a2는 상기 곱셈기 274에서 c1,N-2와 곱해져 상기 합산기 290으로 출력되고, 상기 쉬프트 레지스터 266의 값 a3은 상기 곱셈기 276에서 c1,N-3과 곱해져 상기 합산기 290으로 출력되고, 이러한 식으로 마지막 쉬프트 레지스터 268의 값 aN-1은 마지막 곱셈기 278에서 c1,1과 곱해져 상기 합산기 290으로 출력된다.
상기 합산기 290은 상기 첫 번째 곱셈기 그룹 296으로부터의 곱들을 합산하여 그 결과를 S1의 첫 번째 원소 s1,0으로 출력한다. 즉, 상기 s1,0은 하기의 <수학식 15>와 같다.
다음으로, 상기 쉬프트 레지스터 그룹에 저장된 값들은 왼쪽으로 하나씩 동시에 쉬프트되어, 상기 쉬프트 레지스터들 260, 262, 264, 266, 268은 a1, a2, a3, ... aN-1, a0의 값들을 갖게 된다.
그러면, 상기 쉬프트 레지스터 260의 값 a1은 상기 곱셈기 270에서 c1,0과 곱해져 상기 합산기 290으로 출력되고, 상기 쉬프트 레지스터 262의 값 a2는 상기 곱셈기 272에서 c1,N-1과 곱해져 상기 합산기 290으로 출력되고, 상기 쉬프트 레지스터 264의 값 a3은 상기 곱셈기 274에서 c1,N-2와 곱해져 상기 합산기 290으로 출력되고, 상기 쉬프트 레지스터 266의 값 a4는 상기 곱셈기 276에서 c1,N-3과 곱해져 상기 합산기 290으로 출력되고, 이러한 식으로 마지막 쉬프트 레지스터 268의 값 a0은 마지막 곱셈기 278에서 c1,1과 곱해져 상기 합산기 290으로 출력된다.
상기 합산기 290은 상기 첫 번째 곱셈기 그룹 296으로부터의 곱들을 합산하여 그 결과를 S1의 두 번째 원소 s1,1으로 출력한다. 즉, 상기 s1,1은 하기의 <수학식 16>과 같다.
이상과 같은 상기 쉬프트 레지스터 그룹과 상기 첫 번째 곱셈기 그룹 및 상기 첫 번째 합산기 290의 동작은 상기 쉬프트 레지스터 그룹의 값들이 완전히 순환되도록 N번 반복되고, 마지막 쉬프트시 상기 쉬프트 레지스터 그룹의 쉬프트 레지스터들 260, 262, 264, 266, 268은 aN-1, a0, a1, a2, ... , aN-2의 값들을 갖게 된다.
그러면, 상기 쉬프트 레지스터 260의 값 aN-1은 상기 곱셈기 270에서 c1,0과 곱해져 상기 합산기 290으로 출력되고, 상기 쉬프트 레지스터 262의 값 a0은 상기 곱셈기 272에서 c1,N-1과 곱해져 상기 합산기 290으로 출력되고, 상기 쉬프트 레지스터 264의 값 a1은 상기 곱셈기 274에서 c1,N-2와 곱해져 상기 합산기 290으로 출력되 고, 상기 쉬프트 레지스터 266의 값 a2는 상기 곱셈기 276에서 c1,N-3과 곱해져 상기 합산기 290으로 출력되고, 이러한 식으로 마지막 쉬프트 레지스터 268의 값 aN-2는 마지막 곱셈기 278에서 c1,1과 곱해져 상기 합산기 290으로 출력된다.
상기 합산기 290은 상기 첫 번째 곱셈기 그룹 296으로부터의 곱들을 합하여 그 결과를 S1의 마지막 N 번째 원소 s1,N-1로서 출력한다. 상기 s1,N-1은 하기의 <수학식 17>과 같다.
이로써 상기 합산기 290은 출력 신호열 S1의 N개의 모든 원소들을 출력하게 된다.
상기 마스크 시퀀스 M1을 가지고 출력 신호열 S1을 얻는 상기 동작은, 나머지 U-1개의 마스크 시퀀스들 M2, M3, ... ,MU를 가지고 대응하는 출력 신호열들 S2, S3, ... ,SU를 얻는 과정에도 동일하게 적용된다.
이하 마지막 마스크 시퀀스 MU에 대하여 마지막 출력 신호열 SU를 얻는 동작을 설명한다. 여기서 상기 마지막 출력 신호열 SU는 하기의 <수학식 18>과 같다.
마지막 곱셈기 그룹 298의 곱셈기들 280, 282, 284, 286, 288은 상기 쉬프트 레지스터 그룹으로부터의 값들에 대하여, 마지막 마스크 시퀀스 MU에 대한 마스크 연산 행렬 CU=Q-1MUQ의 첫 번째 행의 값들 cU,0, cU,N-1, cU,N-2, cU,N-3, ... , cU,1을 각각 곱하여 출력한다. 이후, N회의 쉬프트 연산, 곱셈 연산, 합산 연산을 반복하면, 마지막 합산기 292는 최종적으로 N개의 원소들을 가지는 상기 출력 신호열 SU를 출력한다.
이상에서 상세히 설명한 동작에 의해 상기 마스크 연산 수행기 240은 원하는 출력 신호열들 S1, S2, S3, ... , SU를 병렬로 출력한다.
도 4는 본 발명에 따라 쉬프트 레지스터들을 이용한 마스크 연산 수행기 240 구성의 일 예를 나타낸 것이다. 여기에는 8비트의 입력 시퀀스에 대해 2개의 출력 신호열들을 생성하기 위한 간단한 구성을 도시하였다.(N=8, U=2) 즉, 도 2에서 마스크 생성기 230은 2개의 마스크 시퀀스들 M1,M2를 발생시키고, 마스크 연산 수행기 240은 IFFT 220로부터의 입력 시퀀스과 상기 마스크 시퀀스들을 가지고 2개의 출력 신호열들 S1,S2를 생성한다.
상기 도 4를 참조하면, 마스크 연산 수행기 240은 8개의 쉬프트 레지스터들 300, 301, 302, 303, 304, 305, 306, 307과, 제1 출력 신호열 S1을 위한 제1 곱셈기 들 310, 311, 312, 313, 314, 315, 316, 317과 제1 합산기 320, 제2 출력 신호열 S2를 위한 제2 곱셈기 330, 331, 332, 333, 334, 335, 336, 337과 제2 합산기 340으로 구성되어 있다.
먼저 상기 마스크 연산 수행기 240의 입력 시퀀스 A를 하기의 <수학식 19>와 같이 표시한다. 여기서 X는 IFFT 220의 입력이다.
상기 제1 곱셈기들 310 내지 317은 각각의 입력들에 대하여 하여 제1 마스크 시퀀스 M1에 대한 마스크 연산 행렬 C1의 첫 번째 행의 값들 c1,0, c1,7
, c1,6, c1,5, ... c1,1을 각각 곱하며, 상기 제1 합산기 320은 상기 제1 곱셈기들 310 내지 317로부터의 곱들을 합산하여 제1 출력 신호열 S1을 출력한다. 또한 상기 제2 곱셈기 330 내지 337은 각각의 입력들에 대하여 하여 제2 마스크 시퀀스 M2에 대한 마스크 연산 행렬 C2의 첫 번째 행의 값들 c2,0, c2,7, c2,6, c2,5
, ... c2,1을 각각 곱하며, 상기 제2 합산기 340은 상기 제2 곱셈기들 330 내지 337로부터의 곱들을 합산하여 제2 출력 신호열 S2를 출력한다. 그러면 상기 제1 및 제2 출력 신호열들 S1, S2는 하기의 <수학식 20>과 같다.
보다 상세히 설명하면, 상기 마스크 연산 수행기 240은 하나의 입력 시퀀스 A에 대하여 8회의 동작을 반복한다.
쉬프트 레지스터들 300 내지 307이 각각 a0, a1, a2, a3, ... , a7로 초기화된 후, 먼저 상기 쉬프트 레지스터 300의 값 a0은 상기 제1 곱셈기 310에서 c1,0과 곱해져 상기 제1 합산기 320으로 출력되고, 상기 쉬프트 레지스터 301의 값 a1은 상기 제1 곱셈기 311에서 c1,7과 곱해져 상기 제1 합산기 320으로 출력되고, 상기 쉬프트 레지스터 302의 값 a2는 상기 제1 곱셈기 312에서 c1,6과 곱해져 상기 제1 합산기 320으로 출력되고, 상기 쉬프트 레지스터 303의 값 a3은 상기 제1 곱셈기 313에서 c1,5와 곱해져 상기 제1 합산기 320으로 출력되고, 상기 쉬프트 레지스터 304의 값 a4는 상기 제1 곱셈기 314에서 c1,4와 곱해져 상기 제1 합산기 320으로 출력되고, 상기 쉬프트 레지스터 305의 값 a5는 상기 제1 곱셈기 315에서 c1,3과 곱해져 상기 제1 합산기 320으로 출력되고, 상기 쉬프트 레지스터 306의 값 a6은 상기 제1 곱셈기 316에서 c1,2와 곱해져 상기 제1 합산기 320으로 출력되고, 상기 쉬프트 레지스터 307의 값 a7은 상기 제1 곱셈기 317에서 c1,1과 곱해져 상기 제1 합산기 320에 출력된다.
상기 제1 합산기 320은 상기 제1 곱셈기들 310 내지 317로부터의 곱들을 합산하여 그 결과를 제1 출력 신호열 S1의 첫 번째 원소 s1,0으로 출력한다. 상기 s1,0은 하기의 <수학식 21>과 같다.
동시에 상기 쉬프트 레지스터 300의 값 a0은 상기 제2 곱셈기 330에서 c2,0과 곱해져 상기 제2 합산기 340으로 출력되고, 상기 쉬프트 레지스터 301의 값 a1은 상기 제2 곱셈기 331에서 c2,7과 곱해져 상기 제2 합산기 340으로 출력되고, 상기 쉬프트 레지스터 302의 값 a2는 상기 제2 곱셈기 332에서 c2,6과 곱해져 상기 제2 합산기 340으로 출력되고, 상기 쉬프트 레지스터 303의 값 a3은 상기 제2 곱셈기 333에서 c2,5와 곱해져 상기 제2 합산기 340으로 출력되고, 상기 쉬프트 레지스터 304의 값 a4는 상기 제2 곱셈기 334에서 c2,4와 곱해져 상기 제2 합산기 340으로 출력되고, 상기 쉬프트 레지스터 305의 값 a5는 상기 제2 곱셈기 335에서 c2,3과 곱해져 상기 제2 합산기 340으로 출력되고, 상기 쉬프트 레지스터 306의 값 a6은 상기 제2 곱셈기 336에서 c2,2와 곱해져 상기 제2 합산기 340에 출력되고, 상기 쉬프트 레지스터 307의 값 a7은 상기 제2 곱셈기 337에서 c2,1과 곱해져 상기 제2 합산기 340으로 출력된 다.
상기 제2 합산기 340은 상기 제2 곱셈기들 330 내지 337로부터의 곱들을 합산하여 그 결과를 제2 출력 신호열 S2의 첫 번째 원소 s2,0으로 출력한다. 상기 s2,0는 하기의 <수학식 22>와 같다.
다음으로, 상기 쉬프트 레지스터들 300 내지 307은 각각 그 값을 왼쪽으로 하나씩 동시에 쉬프트 하여 a1, a2, a3, ... a7, a0의 값들을 갖게 된다. 상기 쉬프트된 값들에 대하여 상기 곱셈기들과 상기 합산기들은 앞서 언급한 바와 같은 동작을 수행하여 상기 제1 출력 신호열 S1과 상기 제2 출력 신호열 S2의 두 번째 원소들 s1,1과 s2,1을 출력한다.
이상과 같은 동작을 8회 반복하면 최종 출력 신호열들 S1,S2는 하기의 <수학식 23>과 같다.
즉, 상기 제1 및 제2 출력 신호열들은 하기의 <수학식 24>와 같다.
삭제
이상에서 상세히 설명한 바와 같이 동작하는 본 발명에 있어서, 개시되는 발명중 대표적인 것에 의하여 얻어지는 효과를 간단히 설명하면 다음과 같다.
본 발명은, OFDM 시스템에서 SLM 방식으로 PAPR을 저감할 때에 U개의 IFFT들을 병렬로 사용하는 대신 쉬프트 레지스터들을 이용하여 하나의 IFFT를 공유하도록 구성함으로써, OFDM 송신기 시스템의 복잡도와 구현 비용을 줄일 수 있는 효과가 있다.
Claims (23)
- 직교 주파수 분할 다중화 통신 시스템의 송신기에서 사용하기 위한 주파수 영역내의 복수개의 부반송파들에 대응하는 복수개의 신호들을 가지는 신호 블럭을 시간 영역 내의 복수개의 신호열들로 변환하고 상기 변환된 신호열들 중 첨두대평균 전력비(PAPR : Peak-to-Average Power Ratio )이 가장 작은 신호열을 선택하는 선택 매핑 장치에 있어서,상기 주파수 영역내의 상기 신호 블럭을 입력하고 상기 신호 블럭의 신호들을 역고속 푸리에 변환하여 복수의 샘플들을 가지는 변환 시퀀스 심벌을 발생하는 역고속 푸리에 변환기와,상기 역고속 푸리에 변환기로부터 상기 변환 시퀀스 심벌의 상기 복수의 샘플들을 저장하는 쉬프트 레지스터를 구비하며,상기 쉬프트 레지스터는 상기 복수의 샘플들을 각각 저장하는 직렬 연결된 메모리들을 포함하고, 상기 복수의 샘플들 중 처음 입력한 샘플이 최초의 메모리로부터 출력할 때 마지막 메모리로 입력하도록 최초의 메모리의 출력이 마지막 메모리의 입력과 연결된 순환 쉬프트 레지스터이며,상기 쉬프트 레지스터의 상기 메모리들의 출력단들과 각각 접속되고, 상기 PAPR이 가장 작은 신호열을 포함하는 복수의 신호열들을 발생하는 마스크 계수들의 군들을 각각 입력받아, 상기 쉬프트 레지스터의 상기 복수의 샘플들이 순환할 때마다 상기 출력단들의 출력값들과 상기 마스크 계수들의 군들 각각을 곱하는 곱셈기들의 복수의 군들과,상기 곱셈기들의 복수의 군들별로 각 군의 곱셈기들의 출력들을 가산하는 가산기들을 포함함을 특징으로 하는 선택 매핑 장치.
- 제1항에 있어서,상기 가산기들로부터 출력되는 신호열들 중 상기 PAPR이 가장 작은 신호열을 선택하는 선택기를 더 포함함을 특징으로 하는 선택 매핑 장치.
- 제1항에 있어서,상기 마스크 계수들의 군들을 생성하는 마스크 생성기를 더 포함함을 특징으로 하는 선택 매핑 장치.
- 제1항에 있어서, 상기 곱셈기들의 복수의 군들은 상기 쉬프트 레지스터의 출력단들을 공유함을 특징으로 하는 선택 매핑 장치.
- 직교 주파수 분할 다중화 통신 시스템의 송신기에서 사용하기 위한 주파수 영역내의 복수개의 부반송파들에 대응하는 복수개의 신호들을 가지는 신호 블럭을 시간 영역 내의 복수개의 신호열들로 변환하고 상기 변환된 신호열들 중 첨두대평균 전력비(PAPR : Peak-to-Average Power Ratio )가 가장 작은 신호열을 선택하는 선택 매핑 방법에 있어서,상기 주파수 영역내의 상기 신호 블럭을 입력하고 상기 신호 블럭의 신호들을 역고속 푸리에 변환하여 복수의 샘플들을 가지는 변환 시퀀스 심벌을 발생하는 역고속 푸리에 변환 과정과,상기 역고속 푸리에 변환된 상기 변환 시퀀스 심벌의 상기 복수의 샘플들을 쉬프트 레지스터에 저장하는 과정과,상기 쉬프트 레지스터는 상기 복수의 샘플들을 각각 저장하는 직렬 연결된 메모리들을 포함하고, 상기 복수의 샘플들 중 처음 입력한 샘플이 최초의 메모리로부터 출력할 때 마지막 메모리로 입력하도록 최초의 메모리의 출력이 마지막 메모리의 입력과 연결된 순환 쉬프트 레지스터이며,상기 쉬프트 레지스터의 상기 메모리들의 출력단들과 각각 접속되는 곱셈기들의 복수의 군들에서, 상기 PAPR이 가장 작은 신호열을 포함하는 복수의 신호열들을 발생하는 마스크 계수들의 군들을 각각 입력받아, 상기 쉬프트 레지스터의 상기 복수의 샘플들이 순환할 때마다 상기 출력단들의 출력값들과 상기 마스크 계수들의 군들 각각을 곱하는 과정과,상기 곱셈기들의 복수의 군들별로 각 군의 곱셈기들의 출력들을 가산하는 과정을 포함함을 특징으로 하는 선택 매핑 방법.
- 제6항에 있어서,상기 가산 과정에 의해 생성된 신호열들 중 상기 PAPR이 가장 작은 신호열을 선택하는 과정을 더 포함함을 특징으로 하는 선택 매핑 방법.
- 제6항에 있어서,상기 마스크 계수들의 군들은 소정의 마스크 생성기에 의해 생성됨을 특징으로 하는 선택 매핑 방법.
- 제6항에 있어서, 상기 곱셈기들의 복수의 군들은 상기 쉬프트 레지스터의 출력단들을 공유함을 특징으로 하는 선택 매핑 방법.
- 직교 주파수 분할 다중화 통신 시스템의 송신기에서 사용하기 위한 주파수 영역내의 복수개의 부반송파들에 대응하는 복수개의 신호들을 가지는 신호 블럭을 시간 영역 내의 복수개의 신호열들로 변환하고 상기 변환된 신호열들 중 첨두대평균 전력비(PAPR : Peak-to-Average Power Ratio )가 가장 작은 신호열을 선택하여 전송하는 송신 장치에 있어서,상기 주파수 영역내의 상기 신호 블럭을 입력하고 상기 신호 블럭의 신호들을 역고속 푸리에 변환하여 복수의 샘플들을 가지는 변환 시퀀스 심벌을 발생하는 단 하나의 역고속 푸리에 변환기와,상기 PAPR이 가장 작은 신호열을 포함하는 복수의 신호열들을 발생하는 마스크 계수들의 군들을 각각 입력받아, 상기 역고속 푸리에 변환기로부터 출력된 복수의 샘플들이 순환할 때마다 상기 순환된 복수의 샘플들과 상기 마스크 계수들의 군들 각각을 곱하여, 복수의 마스킹된 시퀀스들을 출력하는 마스크 연산 수행기와,상기 마스크 연산 수행기로부터 출력된 복수의 마스킹된 시퀀스들 중에서 상기 PAPR이 가장 작은 시퀀스를 선택하여 전송하는 선택기를 포함함을 특징으로 하는 송신 장치.
- 제11항에 있어서, 상기 마스크 연산 수행기는,상기 역고속 푸리에 변환기로부터 출력된 복수의 샘플들을 저장하는 쉬프트 레지스터를 더 포함함을 특징으로 하는 송신 장치.
- 제12항에 있어서, 상기 쉬프트 레지스터는,상기 복수의 샘플들을 각각 저장하는 직렬 연결된 메모리들을 포함함을 특징으로 하는 송신 장치.
- 제13항에 있어서, 상기 쉬프트 레지스터는,상기 복수의 샘플들 중 처음 입력한 샘플이 최초의 메모리로부터 출력할 때 마지막 메모리로 입력하도록 최초의 메모리의 출력이 마지막 메모리의 입력과 연결된 순환 쉬프트 레지스터임을 특징으로 하는 송신 장치.
- 제13항에 있어서, 상기 마스크 연산 수행기는,상기 메모리들의 출력단들과 각각 접속되고, 상기 PAPR이 가장 작은 신호열을 포함하는 복수의 신호열들을 발생하는 마스크 계수들의 군들을 각각 입력받아, 상기 쉬프트 레지스터의 상기 복수의 샘플들이 순환할 때마다 상기 순환된 복수의 샘플들과 상기 마스크 계수들의 군들 각각을 곱하는 곱셈기들의 복수의 군들을 더 포함함을 특징으로 하는 송신 장치.
- 제15항에 있어서, 상기 마스크 연산 수행기는,상기 곱셈기들의 복수의 군들별로 각 군의 곱셈기들의 출력들을 가산하는 가산기들을 더 포함함을 특징으로 하는 송신 장치.
- 제11항에 있어서,전송하고자 하는 정보 비트를 채널 부호화하는 채널 부호기를 더 포함함을 특징으로 하는 송신 장치.
- 제17항에 있어서,상기 채널 부호화기로부터 출력된 정보 비트를 소정의 신호 성상도 위의 신호에 대응시키는 매퍼를 더 포함함을 특징으로 하는 송신 장치.
- 직교 주파수 분할 다중화 통신 시스템의 송신기에서 사용하기 위한 주파수 영역내의 복수개의 부반송파들에 대응하는 복수개의 신호들을 가지는 신호 블럭을 시간 영역 내의 복수개의 신호열들로 변환하고 상기 변환된 신호열들 중 첨두대평균 전력비(PAPR : Peak-to-Average Power Ratio)가 가장 작은 신호열을 선택하여 전송하는 데이터 송신 방법에 있어서,상기 주파수 영역내의 상기 신호블럭을 입력하고 상기 신호블럭의 신호들을 역고속 푸리에 변환하여 복수의 샘플들을 가지는 변환 시퀀스 심벌을 발생하는 단 하나의 역고속 푸리에 변환하는 과정과,상기 PAPR이 가장 작은 신호열을 포함하는 복수의 신호열들을 발생하는 마스크 계수들의 군들을 각각 입력받아, 상기 역고속 푸리에 변환되어 출력된 상기 복수의 샘플들이 순환할 때마다 상기 순환된 복수의 샘플들과 상기 마스크 계수들의 군들 각각을 곱하여, 복수의 마스킹된 시퀀스들을 출력하는 마스크 연산 과정과,상기 마스크 연산 과정에서 출력된 복수의 마스킹된 시퀀스들 중에서 상기 PAPR이 가장 작은 시퀀스를 선택하여 전송하는 과정을 포함함을 특징으로 하는 데이터 송신 방법.
- 제19항에 있어서, 상기 역고속 푸리에 변환 과정 이후에,상기 역고속 푸리에 변환기로부터 출력된 복수의 샘플들을 복수의 메모리들이 직렬 연결된 소정의 쉬프트 레지스터에 저장하는 과정을 더 포함함을 특징으로 하는 데이터 송신 방법.
- 제20항에 있어서, 상기 쉬프트 레지스터는,상기 복수의 샘플들 중 처음 입력한 샘플이 최초의 메모리로부터 출력할 때 마지막 메모리로 입력하도록 최초의 메모리의 출력이 마지막 메모리의 입력과 연결된 순환 쉬프트 레지스터임을 특징으로 하는 데이터 송신 방법.
- 제19항에 있어서. 상기 마스크 연산 과정은,쉬프트 레지스터의 메모리들의 출력단들과 각각 접속되는 곱셈기들의 복수의 군들에서, 상기 PAPR이 가장 작은 신호열을 포함하는 복수의 신호열들을 발생하는 마스크 계수들의 군들을 각각 입력받아, 상기 쉬프트 레지스터의 상기 복수의 샘플들이 순환할 때마다 상기 순환된 복수의 샘플들과 상기 마스크 계수들의 군들 각각을 곱하는 과정을 더 포함함을 특징으로 하는 데이터 송신 방법.
- 제22항에 있어서, 상기 마스크 연산 과정은,상기 곱셈기들의 복수의 군들별로 각 군의 곱셈기들의 출력들을 가산하는 가산 과정을 더 포함함을 특징으로 하는 데이터 송신 방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030009141A KR100899747B1 (ko) | 2003-02-13 | 2003-02-13 | 직교주파수분할다중 시스템의 첨두대평균 전력비 저감을위한 장치 및 방법 |
US10/776,364 US7301891B2 (en) | 2003-02-13 | 2004-02-11 | Apparatus and method for reducing peak-to-average power ratio in an orthogonal frequency division multiplexing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030009141A KR100899747B1 (ko) | 2003-02-13 | 2003-02-13 | 직교주파수분할다중 시스템의 첨두대평균 전력비 저감을위한 장치 및 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040073156A KR20040073156A (ko) | 2004-08-19 |
KR100899747B1 true KR100899747B1 (ko) | 2009-05-27 |
Family
ID=32844821
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030009141A KR100899747B1 (ko) | 2003-02-13 | 2003-02-13 | 직교주파수분할다중 시스템의 첨두대평균 전력비 저감을위한 장치 및 방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7301891B2 (ko) |
KR (1) | KR100899747B1 (ko) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7808940B2 (en) * | 2004-05-10 | 2010-10-05 | Alcatel-Lucent Usa Inc. | Peak-to-average power ratio control |
JP4398791B2 (ja) * | 2004-05-25 | 2010-01-13 | 株式会社エヌ・ティ・ティ・ドコモ | 送信機および送信制御方法 |
KR100597439B1 (ko) * | 2004-11-03 | 2006-07-06 | 한국전자통신연구원 | 2n-포인트 및 n-포인트 fft/ifft 듀얼모드 장치 |
KR100580836B1 (ko) * | 2004-12-03 | 2006-05-16 | 한국전자통신연구원 | 직교주파수분할다중화 시스템의 송신 장치 및 그 방법 |
US7535950B2 (en) * | 2004-12-15 | 2009-05-19 | Georgia Tech Research Corp. | Blind selected mapping techniques for crest factor reduction of forward link CDMA signals |
JP4567483B2 (ja) * | 2005-02-16 | 2010-10-20 | 株式会社エヌ・ティ・ティ・ドコモ | Ofdm送信装置 |
KR101084144B1 (ko) * | 2005-11-09 | 2011-11-17 | 엘지전자 주식회사 | Ofdm 또는 ofdma 통신 시스템에서의 첨두전력 대평균전력비 개선 방법 및 그 장치 |
KR100866981B1 (ko) * | 2006-01-13 | 2008-11-05 | 한국전자통신연구원 | 직교 주파수 분할 다중화 심볼을 생성하고 수신하는 장치및 방법 |
US7961591B2 (en) * | 2006-03-20 | 2011-06-14 | Fujitsu Limited | OFDM communication systems, transmitters and methods |
KR100877750B1 (ko) | 2006-12-27 | 2009-01-12 | 포스데이타 주식회사 | 직교주파수 분할 다중 접속 시스템의 파일럿 톤 생성 방법및 장치와 이를 이용한 채널추정 방법 및 장치 |
KR20080072508A (ko) | 2007-02-02 | 2008-08-06 | 엘지전자 주식회사 | 다양한 자원 블록 길이를 가지는 시퀀스 할당 방법 및 이를위한 시퀀스 그룹핑 방법 |
KR100878720B1 (ko) * | 2007-05-29 | 2009-02-05 | 재단법인서울대학교산학협력재단 | 직교 주파수 분할 다중화 시스템에서의 최대전력 대평균전력의 비를 줄이기 위한 방법 |
KR100934667B1 (ko) * | 2008-01-07 | 2009-12-31 | 엘지전자 주식회사 | 참조 신호 시퀀스 생성 방법 |
KR101048405B1 (ko) * | 2008-12-10 | 2011-07-11 | 한국전자통신연구원 | 사이클릭 쉬프트 매핑 장치, 무선 통신 송신기 및 무선 통신 수신기 |
US8582687B2 (en) * | 2009-06-26 | 2013-11-12 | Plusn, Llc | System and method for controlling combined radio signals |
WO2011042952A1 (ja) * | 2009-10-06 | 2011-04-14 | 富士通株式会社 | PAPR(Peak-to-Average Power Ratio)決定装置及び通信装置 |
EP2522097B1 (en) * | 2010-01-08 | 2016-03-30 | Nokia Solutions and Networks Oy | Method and apparatus for using demodulation reference signal multiplexing resources in wireless communication |
US8472537B2 (en) | 2010-03-02 | 2013-06-25 | Harris Corporation | Systems and associated methods to reduce signal field symbol peak-to-average power ratio (PAPR) |
KR20120091656A (ko) | 2011-02-09 | 2012-08-20 | 삼성전기주식회사 | Ofdm 심볼의 재조합을 통해 papr을 감소시키는 방법 및 장치 |
US8787873B1 (en) | 2011-11-04 | 2014-07-22 | Plusn Llc | System and method for communicating using bandwidth on demand |
WO2014038072A1 (ja) * | 2012-09-07 | 2014-03-13 | 三菱電機株式会社 | 送信機および送信方法 |
CN105814856B (zh) | 2013-11-26 | 2019-02-12 | 普鲁斯恩公司 | 控制组合波形的方法、设备和系统、组合多个信号的设备 |
EP3089416A1 (en) | 2015-04-30 | 2016-11-02 | Harris Corporation | Wireless communications device providing peak-to-average power ratio (papr) reduction based upon walsh transformation matrix permutations and related methods |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010069611A (ko) * | 2001-04-20 | 2001-07-25 | 유흥균 | 다중 반송파 통신 시스템에서 지연회로를 이용한 피크대평균 전력비(papr) 저감 방법 |
US20010022777A1 (en) | 1999-12-03 | 2001-09-20 | Catena Networks, Inc. | Peak to average power ratio reduction in communication systems |
US20020150036A1 (en) | 2001-02-16 | 2002-10-17 | Vijitha Weerackody | Peak-to-average power reduction in an Orthogonal Frequency Division Multiplexing system |
KR20020096833A (ko) * | 2001-06-19 | 2002-12-31 | 삼성전자 주식회사 | 직교주파수 분할 다중 시스템에서 피크대 평균 전력비를최소화하기 위한 장치 및 방법 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19635813A1 (de) * | 1996-09-04 | 1998-03-05 | Johannes Prof Dr Ing Huber | Verfahren zur Reduktion des Spitzenwertfaktors bei digitalen Übertragungsverfahren |
KR100754721B1 (ko) * | 2002-04-26 | 2007-09-03 | 삼성전자주식회사 | 직교주파수분할다중화 통신시스템에서 다중화 데이터 송수신 장치 및 방법 |
US20030227867A1 (en) * | 2002-06-07 | 2003-12-11 | Fuqin Xiong | M-ary ask OFDM |
-
2003
- 2003-02-13 KR KR1020030009141A patent/KR100899747B1/ko active IP Right Grant
-
2004
- 2004-02-11 US US10/776,364 patent/US7301891B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010022777A1 (en) | 1999-12-03 | 2001-09-20 | Catena Networks, Inc. | Peak to average power ratio reduction in communication systems |
US20020150036A1 (en) | 2001-02-16 | 2002-10-17 | Vijitha Weerackody | Peak-to-average power reduction in an Orthogonal Frequency Division Multiplexing system |
KR20010069611A (ko) * | 2001-04-20 | 2001-07-25 | 유흥균 | 다중 반송파 통신 시스템에서 지연회로를 이용한 피크대평균 전력비(papr) 저감 방법 |
KR20020096833A (ko) * | 2001-06-19 | 2002-12-31 | 삼성전자 주식회사 | 직교주파수 분할 다중 시스템에서 피크대 평균 전력비를최소화하기 위한 장치 및 방법 |
Also Published As
Publication number | Publication date |
---|---|
US7301891B2 (en) | 2007-11-27 |
KR20040073156A (ko) | 2004-08-19 |
US20040160893A1 (en) | 2004-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100899747B1 (ko) | 직교주파수분할다중 시스템의 첨두대평균 전력비 저감을위한 장치 및 방법 | |
TWI405429B (zh) | 使用載體傳輸資料的設備和方法 | |
KR101084144B1 (ko) | Ofdm 또는 ofdma 통신 시스템에서의 첨두전력 대평균전력비 개선 방법 및 그 장치 | |
CN100556012C (zh) | 单载波信号的频域均衡 | |
KR100429528B1 (ko) | 디지털 통신 방법 및 장치 | |
JP7412462B2 (ja) | 変調アグノスティック・ユニタリブレイド分割多重化信号変換のためのシステム、方法及び装置 | |
US20060140294A1 (en) | Block modulation | |
CN107800662B (zh) | 一种降低扩频ofdm信号峰值平均功率比的方法 | |
KR20000068425A (ko) | 다중 반송파 변조 시스템에서 첨두 전력 대 평균 전력비의 감소 | |
JP2022542902A (ja) | 物理層安全性を有するユニタリブレイド分割多重化(ubdm)を使用する通信システム及び方法 | |
US11838078B2 (en) | Communication system and methods using very large multiple-in multiple-out (MIMO) antenna systems with extremely large class of fast unitary transformations | |
CN109309542B (zh) | 一种基于时域过采样的正交信分复用水声通信方法 | |
US7876838B2 (en) | Low complexity multi-channel modulation method and apparatus | |
RU2341030C2 (ru) | Многомасштабная беспроводная связь | |
Tek et al. | A new PAPR and BER enhancement technique based on lifting wavelet transform and selected mapping method for the next generation waveforms | |
Kim et al. | PAPR Reduction of the OFDM Signal by the SLM-based WHT and DSI Method | |
CN103458485A (zh) | 正交频分复用系统中峰值功率优化方法及其发射系统 | |
JP4288378B1 (ja) | データ通信システム、データ復号装置およびその方法 | |
JP5053059B2 (ja) | 難環境における送信電力の最適化による多重搬送波通信方法及び装置 | |
KR20060028150A (ko) | 위상 회전과 선택적 매핑 방식을 이용한 실시간 피크대평균전력 감소 방법 및 이를 이용하는 데이터 송신 시스템 | |
KR101215932B1 (ko) | 부가적 맵핑 시퀀스를 이용한 직교 주파수 분할 다중화 시스템의 최대전력 대 평균전력 비 감소 방법 및 이를 위한 장치 | |
CN111385234A (zh) | Ofdm雷达通信一体化波形处理方法、装置、终端及存储介质 | |
Medhi et al. | DWT based multi carrier CDMA system using ANN-aided channel estimation | |
Pandey et al. | Analysis of M-ary QAM-based OFDM systems in AWGN channel | |
KR100484447B1 (ko) | 피크전력대평균전력비 특성의 개선을 위한직교주파수분할다중 방식 통신시스템의 송수신 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130429 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20140429 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20150429 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20160428 Year of fee payment: 8 |