KR20060038061A

KR20060038061A - 고유전율 폴리머-세라믹 복합 재료 및 이를 이용한임베디드 커패시터

Info

Publication number: KR20060038061A
Application number: KR1020040087204A
Authority: KR
Inventors: 고민지; 강성형; 박은태
Original assignee: 삼성전기주식회사
Priority date: 2004-10-29
Filing date: 2004-10-29
Publication date: 2006-05-03

Abstract

높은 유전율을 확보할 수 있으면서도 온도 안정성이 우수한 폴리머-세라믹 복합 재료 및 이를 이용한 임베디드 커패시터를 개시한다. 본 발명에 따른 폴리머-세라믹 복합 재료는, 폴리머 및 세라믹 필러를 포함하는 복합 재료로서, 상기 세라믹 필러는 AA'₃M₄O₁₂로 표현되는 입방정계의 페로브스카이트 구조를 갖는 세라믹 물질로 이루어져 있다.

임베디드 커패시터, 고유전율, 복합 재료

Description

고유전율 폴리머-세라믹 복합 재료 및 이를 이용한 임베디드 커패시터{HIGH DIELECTRIC CONTSTANT POLYMER-CERAMIC COMPOSITE AND CAPACITOR USING THE SAME}

도 1은 임베디드 커패시터가 내장된 적층형 회로 기판의 측단면도이다.

도 2는 종래의 임베디드 커패시터용 강유전체 세라믹 재료의 결정 구조를 나타내는 도면이다.

도 3은 본 발명의 일 실시형태에 따른 폴리머-세라믹 복합 재료에 사용되는 고유전율 세라믹 재료의 결정 구조를 나타내는 도면이다.

도 4는 도 3의 결정 구조에 포함되어 있는 TiO₆ 옥타헤드랄들(octahedrals)의 배치의 형태를 나타낸 도면이다.

도 5는 본 발명의 일 실시예와 종래의 비교예의 폴리머-세라믹 복합 재료에 대해 온도 변화에 따른 정전 용량의 변화 특성을 나타내는 그래프이다.

본 발명은 고유전율 복합 재료 및 이를 이용한 커패시터에 관한 것으로, 특히 유전율이 높으면서도 온도 안정성이 우수한 임베디드 커패시터용 폴리머-세라믹 복합 재료 및 이를 이용한 임베디드 커패시터에 관한 것이다.

최근, 적층형 회로기판에서 소형화와 고주파화의 진전에 따라 종래의 PCB 기판 위에 탑재되어 배치된 수동 소자들이 제품의 소형화에 장애요인으로 작용하고 있다. 특히, 반도체 소자의 급격한 임베디드(embedded) 경향과 입력/출력 단자 수의 증가로 인하여 능동 집적회로 칩 주위에 커패시터를 포함한 수많은 수동 소자들이 배치될 공간을 확보하는 것이 어려워지고 있다. 또한, 입력 단자에 안정적인 전원을 공급하기 위해 디커플링(decoupling)용 커패시터가 사용되는데, 이러한 디커플링 커패시터는 고주파로 인한 유도 인덕턴스를 저감시킬 수 있도록 입력 단자로부터 최근접 거리에 배치되어야 한다.

이러한 전자 소자의 소형화와 고주파 요구에 응하여 능동 집적회로 칩 주위에 커패시터를 최적으로 배치시키기 위한 방안으로, 커패시터 등 수동 소자를 집적회로 칩 바로 아래에 실장시키는 방법 등이 제안되었다. 이에 따라, 저 등가 직렬 인덕턴스(low equivalent series inductance; low ESL)를 갖는 다층 세라믹 커패시터(multi-layer ceranic capacitor; MLCC)가 개발되고 있다.

또한, 고주파에 의한 유도 인덕턴스의 문제점을 극복하고 소형화를 구현하기 위한 해결 방안으로 임베디드 커패시터(embedded capacitor)가 제안되었다. 임베디드 커패시터는 능동 집적회로 칩 아래의 인쇄회로 기판(PCB) 내에 하나의 층을 유전체 층으로 형성하여 이루어진 커패시터이다. 임베디드 커패시터는, 능동 집적회로 칩의 입력 단자로부터 매우 근접한 거리에 배치됨으로써 커패시터와 연결되는 도선의 길이를 최소화하여 고주파에 따른 유도 인덕턴스를 효과적으로 감소시킬 수 있다.

임베디드 커패시터를 구현하기 위한 커패시터용 유전체로는, 기존에 PCB 기판 부재로 사용되던 FR4라고 불리는 유리 섬유 강화 에폭시가 사용될 수 있다고 알려져 있다. 또한, 요구되는 정전 용량을 구현하기 위해서 고유전율의 강유전체 세라믹 파우더로 된 필러(filler)를 폴리머에 분산시켜 얻은 복합 재료가 임베디드 커패시터용 유전체로 사용될 수도 있다. 예컨대, 임베디드 커패시터용 고유전율 복합 재료로, 강유전체 세라믹 재료인 BaTiO₃ 필러가 에폭시 레진에 분산되어 이루어진 복합 재료가 사용되고 있다. 이와 같이 임베디드 커패시터용 유전체 재료로 폴리머-강유전성 세라믹의 복합 재료를 사용할 경우, 유전율을 높이기 위해서는 폴리머의 체적에 대한 강유전성 세라믹 필러의 체적비율을 증가시켜야 한다.

그런데, BaTiO₃ 등의 강유전성 세라믹 필러의 체적 비율을 증가시켜 유전율이 높아지게 되면, 강유전성 세라믹 필러의 온도 특성으로 인해 소정의 고온에서 유전율이 급격히 변화하는 현상이 발생한다. 예컨대, 에폭시 레진에 BaTiO₃ 필러를 45 부피%로 분산시켜 얻은 복합 재료의 경우, 약 125℃ 근처에서 상기 복합 재료의 유전율이 급격하게 증가하게 되어 커패시터의 정전 용량에 대한 온도 안정성이 매우 악화된다. 이는, 상당한 부피%로 에폭시 레진에 분산되어 있는 BaTiO₃는 온도가 증가함에 따라 약 125℃ 근처에서 정방정계(tetragonal)로부터 입방정계(cubic)로 상전이가 일어나기 때문이다.

도 2은 종래 임베디드 커패시터용 유전체 복합 재료의 필러로 사용되는 강유전성 세라믹 물질인 BaTiO₃의 결정 구조를 나타내는 도면이다. 도 2에 도시된 결정 구조는 125℃ 이상의 고온에서 BaTiO₃가 갖는 결정 구조로서 페로브스카이트 구조의 입방정계(cubic)에 해당한다. 이러한 BaTiO₃은 저온에서 정방정계(tetragonal)의 결정 구조를 가지나 온도 증가에 따라 약 125℃ 에서 입방정계의 결정 구조로 상전이가 일어난다. 이 상전이에 의해 BaTiO₃결정 내에는 급격한 스트레스가 발생하게 된다. 이 스트레스는 BaTiO₃결정 내에 분극을 발생시켜 급격한 유전율의 증가를 초래하게 된다. 따라서, 고유전율을 확보하기 위해 40부피% 이상의 상당한 부피%로 BaTiO₃필러를 에폭시에 분산시켜 얻은 복합 재료를 커패시터용 유전체로 사용할 경우, 급격한 유전율 증가로 인해 고온에서 매우 불안정한 정전 용량을 나타내게 된다.

이와 같은 유전율의 급격한 변화를 줄이기 위한 방안으로, 강유전성 재료의 상전이 온도를 커패시터 사용 온도 범위 밖으로 이동시키기 위한 시프터(shifter)를 첨가하는 방법이 있다. 예컨대, 필러로 사용되는 강유전성 BaTiO₃ 파우더에, SrTiO₃ 또는 BaSnO 등의 시프트 물질을 첨가해줌으로써 BaTiO₃ 의 상전이 온도를 고온 또는 저온 쪽으로 이동시킬 수 있다. 또한, 다른 방안으로서, 서로 다른 상전이 온도를 갖는 재료들로 이루어진 디프레서(depressor) 물질을 첨가하여 유전율의 피크(peak) 높이를 줄일 수도 있다.

그러나, 이러한 방법들은 온도 안정성을 어느 정도 확보할 수는 있으나, 시프터 또는 디프레서의 첨가로 인해 유전율이 낮아지게 되는 문제점이 있다. 즉, 시프터 또는 디프레서 등의 첨가제가 포함된 BaTiO₃ 파우더를 사용할 경우, 순수한 BaTiO₃ 파우더 사용할 경우에 비하여 오히려 유전율이 낮아지게 된다.

따라서, 강유전성 세라믹 재료가 포함된 폴리머-세라믹의 복합 재료를 커패시터용 유전체 재료로 사용할 경우 고유전율을 확보하면서도 고온에서의 우수한 온도 안정성을 달성한다는 것은 매우 어려운 일이다.

본 발명은 상기한 문제점을 해결하기 위한 것으로서, 그 목적은 임베디드 커패시터용으로 사용되기에 적합한 유전체 재료로서 유전율이 높고 온도 안정성이 우수한 폴리머-세라믹 복합 재료를 제공하는 데에 있다.

또한, 본 발명의 다른 목적은 높은 정전 용량을 확보할 수 있고 정전 용량의 온도 안정성이 우수한 폴리머-세라믹 복합 재료를 이용한 임베디드 커패시터를 제공하는 데에 있다.

상술한 기술적 과제를 달성하기 위하여, 본 발명에 따른 폴리머-세라믹 복합 재료는, 폴리머 및 세라믹 필러를 포함하는 복합 재료로서, 상기 세라믹 필러는 AA'₃M₄O₁₂로 표현되는 입방정계의 페로브스카이트 구조를 갖는 세라믹 물질로 이루어져 있다.

상기 AA'₃M₄O₁₂에서 A는 Ca, Sr, Cd, Bi, La, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Y, Tm, Th, Cd 및 Pr 및 이들의 조합으로 이루어진 군으로부터 선택될 수 있다. 또한, 상기 AA'₃M₄O₁₂에서 A'는 Cu, Mn 또는 이들의 조합으로 이루어진 군으로부터 선택될 수 있다. 또한, 상기 AA'₃M₄O₁₂에서 M은 Ti, Mn, Ru, Ge, Fe, Sb 및 Ta 및 이들의 조합으로 이루어진 군으로부터 선택될 수 있다. 또한, 상기 AA'₃M₄O₁₂에서 A 사이트에 추가 가능한 첨가제로서 Yb, Lu, Ei, Ce 또는 Na 중 적어도 하나를 사용할 수 있다.

본 발명의 복합 재료에 따르면, 상기 폴리머는 에폭시, 폴리이미드 및 시아네이트 이스터(cyanate ester) 및 이들의 조합으로 이루어진 군으로부터 선택될 수 있다. 또한, 상기 복합 재료는, 상기 세라믹 필러를 약 30 내지 50 부피%로 포함하는 것이 바람직하다.

본 발명의 다른 기술적 과제를 달성하기 위하여, 본 발명에 따른 임베디드 커패시터는 기판 내에 형성된 하부 금속층과; 상기 하부 금속층 상에 형성된 유전체층과; 상기 유전층 상에 형성된 상부 금속층을 포함하되, 상기, 유전체층은 폴리머 및 세라믹 필러를 포함하는 복합 재료로서, 상기 세라믹 필러는 AA'₃M₄O₁₂로 표 현되는 입방정계의 페로브스카이트 구조를 갖는 세라믹 물질로 이루어져 있다. 이 경우, 상기 폴리머로는 에폭시 레진을 사용하는 것이 바람직하다.

이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.

도 1는 본 발명의 폴리머-세라믹 복합 재료가 적용될 수 있는 임베디드 커패시터를 포함하는 적층형 회로 기판의 측단면도를 나타낸다. 도 1을 참조하면, FR4 등으로 이루어진 기판 코어 부재(101) 내에 신호 트레이스(signal trace)등으로 사용되는 금속층(102) 및 용량성 삽입층(103) 등이 적층되어 있다. 또한, 장치의 소형화를 이루기 위해 저항(106)이 기판 내에 임베디드된 상태로 내장되어 있고, 기판 상에는 표면실장된(surface mounted) 칩들(110, 120)이 탑재되어 있다. 각 층에 있는 수동 소자 또는 금속층은 도전성 비아(104)을 통해 연결되어 있다. 도 1에 도시된 바와 같이, 임베디드 커패시터(105)는 적층형 기판 내에 매립된 형태를 가지며, 상부의 칩(110, 120)과는 가능한 짧은 거리로 이격되어 고주파 동작에 따른 유도 인덕턴스를 저감시킨다.

이러한 임베디드 커패시터(105)는 높은 정전 용량을 안정적으로 나타내기 위 해 높은 유전율과 우수한 온도 안정성을 갖는 유전체 물질을 사용하는 것이 필요하다. 이를 위해 본 발명에서는, 상전이를 하지 않는 입방정계의 페로브스카이트 구조를 갖고 결정 격자의 대칭성이 낮은 AA'₃M₄O₁₂의 일반식을 갖는 세라믹 재료를 필러로 이용한다. 이러한 세라믹 재료의 파우더를 에폭시 레진 등의 폴리머에 분산시켜 얻은 복합 재료를 임베디드 커패시터에 사용하면, 상기 세라믹 재료의 고유전율에 의해 높은 정전 용량을 확보할 수 있을 뿐만 아니라 상전이를 하지 않기 때문에 온도 증가에 따른 급격한 유전율의 변화를 억제하여 안정적인 정전 용량을 나타낼 수 있다.

도 3은 본 발명의 일 실시형태에 따른 폴리머-세라믹 복합 재료에 사용되는 고유전율 세라믹 재료의 결정 구조를 나타내는 도면으로, 특히 CaCu₃Ti₄O₁₂가 갖는 단위 격자를 나타낸다. CaCu₃Ti₄O₁₂은 상온에서도 입방정계의 페로브스카이트 구조를 가지며, 어느 정도의 비대칭성을 보인다. 후술하는 바와 같이, 이러한 구조적 특징으로 인해 CaCu₃Ti₄O₁₂은 높은 유전율을 나타내면서도 우수한 온도 안정성을 가지고 있다.

도 3에 도시된 바와 같이, CaCu₃Ti₄O₁₂는 하나의 단위 격자 내에 정팔면체 형태의 TiO₆ 옥타헤드랄을 8개 포함하고, 체심 및 각 꼭지점에 Ca 원자를 포함한다. 여기서 Ca는 일종의 결함 역할을 한다. 그런데, CaCu₃Ti₄O₁₂는 고온에서뿐만 아니라 상온에서도 도 3에 도시된 바와 같은 입방정계 구조를 이루기 때문에, 온도 증가에 따른 유전율의 급격한 변화가 없다. 즉, CaCu₃Ti₄O₁₂는 고온에서 상전이를 발생시키지 않으므로, 유전율에 대한 온도 안정성이 매우 우수하다. 따라서, 세라믹 필러로서 CaCu₃Ti₄O₁₂를 함유하는 폴리머-세라믹 복합 재료를 커패시터에 사용할 경우, 온도 증가에 따른 정전 용량의 급격한 변화를 억제할 수 있게 된다.

또한, 정팔면체를 이루는 TiO₆ 옥타헤드랄들은 서로 다소 기울어진 배치 형태를 이루고 있어 CaCu₃Ti₄O₁₂ 결정은 다소 깨진 대칭성을 나타낸다. CaCu ₃Ti₄O₁₂ 결정이 이와 같이 낮은 대칭성을 나타내는 것은, Ca가 완벽한 대칭성을 깨뜨리는 일종의 결함으로 작용하기 때문이다. CaCu₃Ti₄O₁₂ 결정이 나타내는 다소 깨진 대칭성은 도 4를 통해 확인할 수 있다.

도 4는 CaCu₃Ti₄O₁₂결정 내에 포함된 TiO₆ 옥타헤드랄들의 배치의 형태를 나타낸 도면으로서, 도 3에 도시된 단위 격자의 윗면((001)면)에서 바라본 TiO₆ 옥타헤드랄들의 배치 형태를 도시한 것이다. 도 4에 도시된 바와 같이, TiO₆ 옥타헤드랄들은 서로 다소 기울어진 모양을 이루고 있어 완벽한 대칭성에서 벗어나고 있다. 이러한 비대칭성으로 인해 CaCu₃Ti₄O₁₂결정 내에는 자발 분극이 생길 가능성이 높아지게 된다. 따라서, CaCu₃Ti₄O₁₂은 높은 유전율을 유지하게 된다. 결국, CaCu₃Ti₄O₁₂을 폴리머-세라믹 복합 재료의 필러로 사용할 경우, 종래 사용하고 있는 강유전성 파우더로부터 얻을 수 있는 높은 정전 용량을 확보할 수 있게 된다.

또한, CaCu₃Ti₄O₁₂뿐만 아니라 일반식 AA'₃M₄O ₁₂으로 표현되는 입방정계의 페로브스카이트 구조를 갖는 세라믹 재료는, 서로 기울어진 모양으로 배치된 MO₆옥타헤드랄들을 구비하고 상온에서도 입방정계 상(cubic phase)을 이루기 때문에 고유전율 특성 및 온도 안정성을 가진다. 따라서, 상기 AA'₃M₄O₁₂세라믹 재료를 세라믹 필러로 사용한 폴리머-세라믹 복합 재료를 커패시터용 유전체로 사용할 경우, 고유전율에 의한 높은 정전 용량을 확보할 수 있으면서도 온도 안정성을 이룰 수 있게 된다.

상기 AA'₃M₄O₁₂세라믹 재료를 표현하는 일반식 AA'₃M₄O₁₂의 구체적인 구성 원자를 살펴보면 다음과 같다. 상기 AA'₃M₄O₁₂에서 A는 Ca, Sr, Cd, Bi, La, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Y, Tm, Th, Cd 및 Pr 및 이들의 조합으로 이루어진 군으로부터 선택될 수 있다. 상기 AA'₃M₄O₁₂에서 A'는 Cu, Mn 또는 이들의 조합으로 이루어진 군으로부터 선택될 수 있다. 상기 AA'₃M₄O₁₂에서 M은 Ti, Mn, Ru, Ge, Fe, Sb 및 Ta 및 이들의 조합으로 이루어진 군으로부터 선택될 수 있다. 또한, 상기 AA'₃M₄O₁₂에서 A 사이트에는 전술한 A 원자들 외에도 다른 원자가 첨가제로 추가될 수 있는데, A 사이트에 추가 가능한 첨가제로는 Yb, Lu, Ei, Ce 또는 Na 중 적어도 하나가 사용될 수 있다. 예를 들어, SrCu₃Ti₄O₁₂, CdCu₃Mn₄O₁₂, YCu₃Mn₄O₁₂, ThCu₃Mn₄O₁₂, CaMn₃Mn₄O₁₂, Na_1/2Sm_1/2Cu₃Ti₄O₁₂ 등이 상기 AA'₃M₄O ₁₂세라믹 재료에 해당한 다.

상기 AA'₃M₄O₁₂세라믹 재료를 파우더 형태로 만든 후 폴리머에 분산시키면 본 발명에 따른 폴리머-세라믹 복합 재료를 얻을 수 있다. 이 경우, 상기 폴리머로는 에폭시, 폴리이미드, 시아네이트 이스터 등을 사용할 수 있는데, 특히 에폭시 레진을 사용하면 상기 AA'₃M₄O₁₂세라믹 파우더와 용이하게 혼합될 수 있다. 에폭시 레진 등의 폴리머에 분산되는 상기 AA'₃M₄O₁₂세라믹 재료의 부피%는 약 30 내지 50 부피%인 것이 바람직하다. 상기 AA'₃M₄O₁₂세라믹 재료의 부피%가 너무 낮게 되면 복합 재료에 높은 유전율을 제공하기가 어렵게 되고, 상기 부피%가 너무 높게 되면, 공정성이 저하된다.

<실시예>

본 발명에 따른 폴리머-세라믹 복합 재료의 특성 향상을 더 구체적으로 설명하기 위해, 본 발명의 일 실시예에 따른 폴리머-세라믹 복합 재료의 온도에 따른 정전 용량의 변화 특성을 종래의 폴리머-세라믹 복합 재료의 특성과 비교하는 실험을 실시하였다.

본 실험에서 사용된 상기 실시예의 폴리머-세라믹 복합 재료는 CaCu₃Ti₄O₁₂ 세라믹 필러를 45 부피%로 에폭시 레진에 분산시켜 제조되었다. 이 실시예의 폴리머-세라믹 복합 재료로 커패시터를 제조하여 -55℃ 내지 125℃ 범위에서 정전 용량 을 측정하였다. 기준 온도는 25℃로 설정하였다.

또한, 상기 실시예와 비교되는 비교예의 폴리머-세라믹 복합 재료는, BaTiO₃ 강유전체 세라믹 필러를 45 부피%로 에폭시 레진에 분산시켜 제조되었다. 이 비교예의 폴리머-세라믹 복합 재료로 상기 실시예에서와 동일한 형상의 커패시터를 제조하여, -55℃ 내지 125℃ 범위에서 정전 용량을 측정하였다. 기준 온도는 실시예와 동일하게 25℃로 설정하였다.

상기 실시예와 비교예 각각에 대해 먼저 기준 온도에서 정전 용량을 측정한 후 상기 온도 범위 내의 각 온도에서 정전 용량을 측정하였다. 그 후, 상기 기준 온도에서 최초로 측정된 정전 용량과 각 온도에서의 정전 용량의 차이(각 온도에서의 정전 용량의 변화량)을 구하고, 상기 기준 온도에서 최초로 측정된 정전 용량에 대한 각 온도에서의 정전 용량의 변화량의 비율(ΔC)을 아래의 표 1에 나타내었다. 아래 표 1에 기재된 각 온도에서의 정전 용량의 변화량 비율(ΔC)은 백분율로 나타낸 것이다.

온도(℃)	비교예	실시예
온도(℃)	ΔC(%)
-55.00	-16.87	-10.09
-24.95	-6.34	-8.29
-15.01	-3.08	-7.35
-10.00	-2.45	-6.19
0.00	-1.21	-3.97
10.00	-0.31	-2.24
15.00	-0.04	-1.52
20.00	0.19	-1.16
25.00	0.41	0.04
45.00	1.83	0.55
55.00	2.79	0.93
65.00	3.63	1.43
85.00	6.21	3.03
105.00	11.17	5.27
125.00	20.07	8.01

상기 표 1에 나타나는 바와 같이, 상기 실시예에서는, ΔC가 상기 전체 온도 범위에서 ±15%를 넘지 않는데 반하여, 비교예에서는 ΔC가 ±15%를 넘는 경우가 발생하였다. 상기 실시예와 비교예의 정전 용량의 온도 안정성 특성은 도 5의 그래프에도 나타나 있다.

도 5는 -55℃ 내지 125℃의 온도 범위에서 상기 실시예와 비교예의 ΔC 를 플로팅한 그래프를 나타낸다. 도 5를 참조하면, 비교예에 따른 폴리머-세라믹 복합 재료는 전체 온도 범위에서 일정하지 않은 ΔC를 보이고 있다. 특히, 비교예에 따르면 ΔC는 고온에서 급격히 증가하여 약 120℃ 이상의 온도에서는 15% 넘는 큰 값을 갖는다. 이에 반하여, 실시예에 따른 폴리머-세라믹 복합 재료는 전체 온도 범위에서 상대적으로 일정한 ΔC를 나타내고 있으며, ΔC는 ±11% 를 벗어나지 않는 값을 가진다. 따라서, 상기 비교예의 폴리머-세라믹 복합 재료가 고온에서 열악한 온도 안정성을 보임에 반하여, 실시예의 폴리머-세라믹 복합 재료는 거의 모든 온 도 범위에서 우수한 온도 안정성을 나타낸다고 할 수 있다.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니고, 첨부된 청구범위에 의해 한정하고자 한다. 또한, 본 발명은 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게 자명할 것이다.

이상 설명한 바와 같이 본 발명에 따르면, 상기 AA'₃M₄O₁₂세라믹 재료를 이용함으로써 높은 유전율과 우수한 온도 안정성을 갖는 폴리머-세라믹 복합 재료를 얻을 수 있게 된다. 또한, 상기 폴리머-세라믹 복합 재료를 임베디드 커패시터에 적용함으로써 높고 안정적인 정전 용량을 구현할 수 있게 된다.

Claims

폴리머; 및

세라믹 필러를 포함하고,

상기 세라믹 필러는 AA'₃M₄O₁₂로 표현되는 입방정계의 페로브스카이트 구조를 갖는 세라믹 물질로 이루어진 것을 특징으로 하는 폴리머-세라믹 복합 재료.
제1항에 있어서,

상기 AA'₃M₄O₁₂에서 A는 Ca, Sr, Cd, Bi, La, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Y, Tm, Th, Cd 및 Pr 및 이들의 조합으로 이루어진 군으로부터 선택되는 것을 특징으로 하는 폴리머-세라믹 복합 재료.
제1항에 있어서,

상기 AA'₃M₄O₁₂에서 A'는 Cu, Mn 또는 이들의 조합으로 이루어진 군으로부터 선택되는 것을 특징으로 하는 폴리머-세라믹 복합 재료.
제1항에 있어서,

상기 AA'₃M₄O₁₂에서 M은 Ti, Mn, Ru, Ge, Fe, Sb 및 Ta 및 이들의 조합으로 이루어진 군으로부터 선택되는 것을 특징으로 하는 폴리머-세라믹 복합 재료.
제1항에 있어서,

상기 AA'₃M₄O₁₂에서 A 사이트에 추가 가능한 첨가제는 Yb, Lu, Ei, Ce 또는 Na 중 적어도 하나인 것을 특징으로 하는 폴리머-세라믹 복합 재료.
제1항에 있어서,

상기 폴리머는 에폭시, 폴리이미드 및 시아네이트 이스터 및 이들의 조합으로 이루어진 군으로부터 선택되는 것을 특징으로 하는 폴리머-세라믹 복합 재료.
제1항에 있어서,

상기 폴리머-세라믹 복합 재료는, 상기 세라믹 필러를 30 내지 50 부피%로 포함하는 것을 특징으로 하는 폴리머-세라믹 복합 재료.
기판 내에 형성된 하부 금속층과;

상기 하부 금속층 상에 형성된 유전체층과; 상기 유전체층 상에 형성된 상부 금속층을 포함하되,

상기, 유전체층은 폴리머 및 세라믹 필러를 포함하는 복합 재료로서, 상기 세라믹 필러는 AA'₃M₄O₁₂로 표현되는 입방정계의 페로브스카이트 구조를 갖는 세라믹 재료로 이루어진 것을 특징으로 하는 폴리머-세라믹 복합 재료.
제8항에 있어서,

상기 폴리머는 에폭시 레진인 것을 특징으로 하는 복합 재료.