KR20060035074A - Socket for testing semiconductor chip package making easy multi-test - Google Patents

Socket for testing semiconductor chip package making easy multi-test Download PDF

Info

Publication number
KR20060035074A
KR20060035074A KR1020040084402A KR20040084402A KR20060035074A KR 20060035074 A KR20060035074 A KR 20060035074A KR 1020040084402 A KR1020040084402 A KR 1020040084402A KR 20040084402 A KR20040084402 A KR 20040084402A KR 20060035074 A KR20060035074 A KR 20060035074A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
chip package
socket
adapter
loading
Prior art date
Application number
KR1020040084402A
Other languages
Korean (ko)
Other versions
KR100744152B1 (en
Inventor
이상식
최호정
김석구
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040084402A priority Critical patent/KR100744152B1/en
Publication of KR20060035074A publication Critical patent/KR20060035074A/en
Application granted granted Critical
Publication of KR100744152B1 publication Critical patent/KR100744152B1/en

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2884Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2896Testing of IC packages; Test features related to IC packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

멀티 테스트가 용이한 반도체 칩 패키지 검사용 소켓에 관하여 개시한다. 본 발명에 따른 반도체 칩 패키지 검사용 소켓은 반도체 칩 패키지가 놓여질 로딩부를 복수개 가지며 상기 로딩부 아래에 상기 반도체 칩 패키지와 전기적으로 연결 가능한 콘택 핀을 구비하는 베이스 하우징과, 상기 베이스 하우징에 개폐 가능하게 결합되어 있는 커버 하우징과, 상기 로딩부에 놓여진 반도체 칩 패키지가 상기 콘택 핀과 접촉될 수 있도록 상기 반도체 칩 패키지를 가압하기 위하여 상기 커버 하우징의 내측에 상기 로딩부에 대응되게 설치된 복수개의 리드 백커, 및 하나 이상의 상기 로딩부에 탈착 가능하게 장착되며 반도체 칩 패키지 외관 크기의 수용부를 가지는 복수개의 아답터를 포함한다. Disclosed is a socket for inspecting a semiconductor chip package that can be easily multi-tested. A socket for inspecting a semiconductor chip package according to the present invention includes a base housing having a plurality of loading parts on which a semiconductor chip package is to be placed, and having a contact pin under the loading part and electrically contact pins electrically connected to the semiconductor chip package; A plurality of lead backers installed to correspond to the loading part inside the cover housing to press the cover housing and the semiconductor chip package placed on the loading part to contact the contact pins; And a plurality of adapters detachably mounted to at least one of the loading parts and having a receiving portion of a semiconductor chip package appearance size.

Description

멀티 테스트가 용이한 반도체 칩 패키지 검사용 소켓{Socket for testing semiconductor chip package making easy multi-test} Socket for testing semiconductor chip package making easy multi-test}

도 1은 종래기술에 따른 반도체 칩 패키지 검사용 소켓의 일 예를 도시한 사시도이다. 1 is a perspective view illustrating an example of a socket for inspecting a semiconductor chip package according to the related art.

도 2는 종래기술에 따른 반도체 칩 패키지 검사용 소켓에 BGA 타입의 반도체 칩 패키지가 탑재되는 경우를 설명하기 위한 종단면도이다. 2 is a longitudinal cross-sectional view illustrating a case in which a BGA type semiconductor chip package is mounted on a socket for inspecting a semiconductor chip package according to the related art.

도 3은 종래 다파라미터 보드 제작 방법을 보여주는 개략도이다. Figure 3 is a schematic diagram showing a conventional method for manufacturing a multiparameter board.

도 4는 본 발명에 따른 반도체 칩 패키지 검사용 소켓을 도시한 사시도이다. 4 is a perspective view illustrating a socket for inspecting a semiconductor chip package according to the present invention.

도 5는 본 발명에 따른 반도체 칩 패키지 검사용 소켓에 사용되는 싱글 아답터의 사시도이다. 5 is a perspective view of a single adapter used in a socket for inspecting a semiconductor chip package according to the present invention.

도 6은 본 발명에 따른 반도체 칩 패키지 검사용 소켓에 사용되는 싱글 아답터 조합의 사시도이다. 6 is a perspective view of a single adapter combination used in the socket for inspecting the semiconductor chip package according to the present invention.

도 7은 본 발명에 따른 반도체 칩 패키지 검사용 소켓에 사용되는 다른 싱글 아답터 조합의 사시도이다. 7 is a perspective view of another single adapter combination used in the socket for inspecting the semiconductor chip package according to the present invention.

도 8은 본 발명에 따른 반도체 칩 패키지 검사용 소켓을 이용한 다파라미터 보드 제작 방법을 보여주는 개략도이다. 8 is a schematic view showing a method for manufacturing a multi-parameter board using a socket for inspecting a semiconductor chip package according to the present invention.

<도면의 주요 부분에 대한 부호의 설명> <Description of the symbols for the main parts of the drawings>

200...반도체 칩 패키지 검사용 소켓 210...베이스 하우징200 ... socket for semiconductor chip package inspection 210 ... base housing

218...콘택 핀 220...로딩부218 ... contact pin 220 ... loading section

230...커버 하우징 240...리드 백커230 ... Cover housing 240 ... Lead backer

260, 261, 262, 263, 264...싱글 아답터 265..듀얼 아답터260, 261, 262, 263, 264 ... Single adapter 265 Dual adapter

266...수용부 280...나사266 ... Receptor 280 ... Screw

282...포지션 핀 284...홀282 position pins 284 holes

290...PCB 보드 292...마더보드290 PCB board 292 Motherboard

294...케이블294 ... cable

본 발명은 반도체 칩 패키지의 신뢰성 검사 장치에 관한 것으로, 특히 BGA (ball grid array) 타입의 반도체 칩 패키지에 대하여 전기적 특성 검사가 가능한 반도체 칩 패키지 검사용 소켓에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus for testing reliability of semiconductor chip packages, and more particularly, to a socket for inspecting semiconductor chip packages capable of inspecting electrical characteristics of a semiconductor chip package of a ball grid array (BGA) type.

반도체 소자는 전공정 즉 패브리케이션(fabrication) 공정 및 후공정 즉 어셈블리(assembly) 공정을 거쳐 제조된다. 전공정을 거친 반도체 소자 집적 회로는 프로브(probe) 장비를 이용한 전기적 다이 분류 검사(electrical die sorting: EDS)를 받게 되며, 이 단계에서 양품으로 판정된 반도체 소자는 후공정에서 일련의 패키징 공정을 거쳐 반도체 칩 패키지로 재가공된다. 반도체 칩 패키지는 사용자에게 제공되기 전에 전기적 특성 검사 공정을 거친다. 전기적 특성 검사 공정에서 는 소켓을 이용하여 반도체 칩 패키지의 전기적 특성을 검사한다. 반도체 칩 패키지 검사용 소켓은 반도체 소자 집적 회로를 테스터(tester)에 전기적으로 연결시켜 전기적 신호를 전달하는 장치로서, 반도체 칩 패키지의 종류와 유형에 따라 그 구성 및 형상이 달라진다. The semiconductor device is manufactured through a preliminary process, that is, a fabrication process and a postprocess, that is, an assembly process. The preprocessed semiconductor device integrated circuit is subjected to electrical die sorting (EDS) using probe equipment, and semiconductor devices that are judged to be good at this stage are subjected to a series of packaging processes in a later process. It is reprocessed into a semiconductor chip package. The semiconductor chip package is subjected to an electrical property inspection process before being provided to the user. In the electrical property inspection process, the electrical characteristics of the semiconductor chip package are inspected using sockets. The socket for inspecting a semiconductor chip package is a device that transmits an electrical signal by electrically connecting a semiconductor device integrated circuit to a tester, and its configuration and shape vary according to the type and type of the semiconductor chip package.

최근, 전자 장치의 소형화 및 대용량화 추세에 따라 반도체 칩 패키지는 리드를 사용하지 않고 솔더 볼(solder ball) 또는 솔더 범프(solder bump)를 리드 대용으로 사용하는 방향으로 발전하고 있다. 따라서, 반도체 칩 패키지 검사용 소켓도 칩 스케일 패키지(chip scale package)의 일종인 BGA 타입 패키지에 사용하기 적합한 구조를 가지도록 개발되고 있다. In recent years, with the trend of miniaturization and large-capacity electronic devices, semiconductor chip packages have been developed in the direction of using solder balls or solder bumps instead of leads. Therefore, a socket for inspecting a semiconductor chip package is also developed to have a structure suitable for use in a BGA type package which is a kind of chip scale package.

도 1은 종래기술에 따른 반도체 칩 패키지 검사용 소켓(100)의 일 예를 도시한 사시도이다. 1 is a perspective view showing an example of a semiconductor chip package inspection socket 100 according to the prior art.

도 1을 참조하면, 종래기술에 따른 반도체 칩 패키지 검사용 소켓(100)은 소켓 하우징(110)과, 상기 소켓 하우징(110)에 개폐 가능하게 힌지결합되어 있는 커버(130)를 포함한다. 상기 소켓 하우징(110)은 반도체 칩 패키지(도시 생략)가 놓여지는 얼라인먼트 플레이트와, 반도체 칩 패키지에 전기적으로 연결되는 복수의 콘택 핀(118)이 형성되어 있는 콘택 플레이트를 포함한다. 반도체 칩 패키지는 상기 얼라인먼트 플레이트의 대략 중앙부에 형성된 로딩부(120)를 통하여 콘택 플레이트의 콘택 핀(118)에 연결된다. 상기 콘택 핀(118)은 반도체 칩 패키지의 종류에 따라 전기적 배선 위치가 다르게 되도록 구성된다. Referring to FIG. 1, a socket for inspecting a semiconductor chip package according to the related art includes a socket housing 110 and a cover 130 which is hinged to the socket housing 110 so as to be opened and closed. The socket housing 110 includes an alignment plate on which a semiconductor chip package (not shown) is placed, and a contact plate on which a plurality of contact pins 118 are electrically connected to the semiconductor chip package. The semiconductor chip package is connected to the contact pins 118 of the contact plate through a loading part 120 formed at an approximately center portion of the alignment plate. The contact pins 118 are configured to have different electrical wiring positions depending on the type of semiconductor chip package.

상기 커버(130)의 내측면(132)에는 리드 백커(lead backer)(140)가 결합되어 있다. 상기 리드 백커(140)와 상기 커버(130) 사이에는 스프링과 같은 탄성체(미도시)가 개재되어 있다. 상기 탄성체는 상기 리드 백커(140)의 전 표면에 일정한 압력을 미치도록 적당한 간격을 두고 배치되어 있다. A lead backer 140 is coupled to the inner side surface 132 of the cover 130. An elastic body such as a spring is interposed between the lead backer 140 and the cover 130. The elastic body is disposed at appropriate intervals to apply a constant pressure to the entire surface of the lead backer 140.

상기 리드 백커(140)는 대략 중앙에 관통홀(142)이 형성되어 있는 평판 형태의 지지판(144)과, 반도체 칩 패키지가 놓여지는 상기 로딩부(120)에 대응하는 위치에서 상기 지지판(144) 위로 돌출되어 있는 돌출부(146)를 포함한다. 상기 지지판(144)에 형성된 관통홀(142)은 상기 커버(130)의 대략 중앙에 형성된 관통홀(미도시)에 대응하는 위치에 형성되어 있다. 따라서, 상기 커버(130)와 리드 백커(140)가 상호 결합된 상태에서는 관통홀끼리 상호 연통된다. The lead backer 140 has a support plate 144 in the form of a plate having a through hole 142 formed at a center thereof, and the support plate 144 at a position corresponding to the loading part 120 in which the semiconductor chip package is placed. A protrusion 146 protruding upward. The through hole 142 formed in the support plate 144 is formed at a position corresponding to the through hole (not shown) formed in the center of the cover 130. Therefore, in the state where the cover 130 and the lead backer 140 are coupled to each other, the through holes communicate with each other.

도 2는 도 1에 도시한 구성을 가지는 반도체 칩 패키지 검사용 소켓(100)에 BGA 타입의 반도체 칩 패키지(170)가 탑재되는 것을 설명하기 위한 종단면도이다. 도 2에서는 상기 커버(130)와 리드 백커(140)가 암나사(162)와 수나사(164) 쌍으로 이루어지는 조인트 볼트(joint bolt)(160)에 의해 결합되는 구성을 보이며, 상기 커버(130)와 리드 백커(140)가 상호 결합된 상태에서 관통홀(138, 142)끼리 상호 연통된 것을 보인다. 참조부호 150은 상기 리드 백커(140)와 커버(130) 사이에 개재된 탄성체로서의 스프링이다. FIG. 2 is a longitudinal cross-sectional view for explaining that the BGA type semiconductor chip package 170 is mounted on the semiconductor chip package inspection socket 100 having the configuration shown in FIG. 1. In FIG. 2, the cover 130 and the lead backer 140 are coupled to each other by a joint bolt 160 including a female screw 162 and a male screw 164. The cover 130 and It is shown that the through holes 138 and 142 communicate with each other in a state in which the lead backers 140 are coupled to each other. Reference numeral 150 is a spring as an elastic body interposed between the lead backer 140 and the cover 130.

도 2에 도시한 바와 같이, BGA 타입의 반도체 칩 패키지(170)를 상기 소켓 하우징(110) 내부의 콘택 핀(118) 부분에 장착하는 경우에는, 상기 소켓 하우징(110) 내부의 콘택 핀(118) 위에 탑재된 반도체 칩 패키지(170)를 눌러주는 역할을 하는 상기 리드 백커(140)의 돌출부(146)가 상기 반도체 칩 패키지(170)의 적절한 위치에 접촉되어 상기 소켓(100) 내에 상기 반도체 칩 패키지(170)가 양호하게 탑재될 수 있다. As shown in FIG. 2, when the BGA type semiconductor chip package 170 is mounted on a portion of the contact pin 118 inside the socket housing 110, the contact pin 118 inside the socket housing 110 is shown. The protrusion 146 of the lead backer 140, which acts to press the semiconductor chip package 170 mounted on the semiconductor chip package 170, contacts a proper position of the semiconductor chip package 170, and thus, the semiconductor chip within the socket 100. The package 170 can be mounted well.

도 1 및 도 2로부터 볼 수 있는 바와 같이, 종래기술은 반도체 칩 패키지(170)와 소켓(100)을 1 : 1로 매칭시켜 테스트를 진행하게 되어 있다. 이 때, 반도체 칩 패키지 사이즈가 변경될 경우 모든 소켓을 신규로 제작해야 하는 문제점이 있고, 신규 제작시 기간이 장시간 소요됨에 따라 제품 분석에 차질이 발생할 소지가 높다. As can be seen from Figures 1 and 2, the prior art is to test the test by matching the semiconductor chip package 170 and the socket 100 to 1: 1. In this case, when the semiconductor chip package size is changed, there is a problem that all sockets must be newly manufactured, and there is a high possibility that the product analysis will be interrupted due to the long time required for the new manufacturing.

그리고, 도 3에서와 같이 다파라미터 보드 제작시 파라미터 수에 따라 소켓(100) 및 PCB 보드(190)를 제작하여 마더보드(192)에 케이블(194)로 연결하여야 테스트가 가능하다. 따라서, 멀티 테스트시의 파라미터 수가 증가하면 소켓(100) 및 PCB 보드(190)의 개수 및 제작 비용이 증가하는 문제가 있다. In addition, as shown in FIG. 3, the socket 100 and the PCB board 190 may be manufactured and connected to the motherboard 192 using a cable 194 according to the number of parameters when the multiparameter board is manufactured. Therefore, when the number of parameters in the multi test increases, there is a problem in that the number and the manufacturing cost of the socket 100 and the PCB board 190 increase.

본 발명의 목적은 상기한 바와 같은 종래기술에서의 문제점을 해결하고자 하는 것으로, 신규 반도체 칩 패키지에 대응이 용이하고 멀티 테스트 구성이 간편한 반도체 칩 패키지 검사용 소켓을 제공하는 것이다. An object of the present invention is to solve the problems in the prior art as described above, and to provide a socket for semiconductor chip package inspection that is easy to cope with a new semiconductor chip package and a simple multi test configuration.

상기 목적을 달성하기 위하여, 본 발명에 따른 반도체 칩 패키지 검사용 소켓은 반도체 칩 패키지가 놓여질 로딩부를 복수개 가지며 상기 로딩부 아래에 상기 반도체 칩 패키지와 전기적으로 연결 가능한 콘택 핀을 구비하는 베이스 하우징과, 상기 베이스 하우징에 개폐 가능하게 결합되어 있는 커버 하우징과, 상기 로딩부에 놓여진 반도체 칩 패키지가 상기 콘택 핀과 접촉될 수 있도록 상기 반도체 칩 패키지를 가압하기 위하여 상기 커버 하우징의 내측에 상기 로딩부에 대응되게 설치된 복수개의 리드 백커, 및 하나 이상의 상기 로딩부에 탈착 가능하게 장착되며 반도체 칩 패키지 외관 크기의 수용부를 가지는 복수개의 아답터(adapter)를 포함한다.In order to achieve the above object, the semiconductor chip package inspection socket according to the present invention includes a base housing having a plurality of loading portions on which the semiconductor chip package is to be placed and having contact pins electrically connected to the semiconductor chip package under the loading portions; A cover housing coupled to the base housing so as to be openable and close, and the loading part corresponding to the loading part inside the cover housing to press the semiconductor chip package so that the semiconductor chip package placed on the loading part contacts the contact pin. A plurality of lead backers, and a plurality of adapters detachably mounted to one or more of the loading portions and having an accommodating portion of a semiconductor chip package appearance size.

상기 반도체 칩 패키지는 BGA 타입 패키지이다. 상기 아답터는 하나의 로딩부에 하나씩 장착되는 싱글 아답터(single adapter)이거나 두 개의 로딩부에 걸쳐 장착되는 듀얼 아답터(dual adapter)일 수 있다. 이러한 아답터는 상기 베이스 하우징에 나사 고정 또는 해체에 의해 장착 또는 탈착된다. 특히, 상기 아답터에는 포지션 핀(position pin)이 구비되어 있고 상기 베이스 하우징에는 상기 포지션 핀을 수용하는 홀이 구비되어 있어, 상기 포지션 핀과 상기 홀의 결합에 의해 상기 아답터가 상기 로딩부에 정렬되는 것이 바람직하며, 상기 아답터는 사이즈가 같거나 각기 다른 반도체 칩 패키지를 장착할 수 있는 것이다. The semiconductor chip package is a BGA type package. The adapter may be a single adapter mounted on one loading unit or a dual adapter mounted on two loading units. This adapter is mounted or detached by screwing or dismounting the base housing. In particular, the adapter is provided with a position pin, and the base housing is provided with a hole for receiving the position pin, so that the adapter is aligned with the loading unit by the combination of the position pin and the hole. Preferably, the adapter may be equipped with a semiconductor chip package of the same size or different.

바람직한 실시예에 있어서, 상기 로딩부는 2×2 배열을 가진다. 이 때, 상기 아답터는 하나의 로딩부에 하나씩 장착되는 네 개의 싱글 아답터, 또는 하나의 로딩부에 하나씩 장착되는 두 개의 싱글 아답터와 두 개의 로딩부에 걸쳐 장착되는 한 개의 듀얼 아답터 조합, 또는 두 개의 로딩부에 걸쳐 장착되는 두 개의 듀얼 아답터이다. In a preferred embodiment, the loading section has a 2 × 2 arrangement. In this case, the adapter may be four single adapters mounted on one loading unit one by one, or two single adapters mounted on one loading unit one by one and one dual adapter combination mounted on two loading units, or two Two dual adapters mounted across the loading section.

다음에, 본 발명의 바람직한 실시예들에 대하여 첨부 도면을 참조하여 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예들은 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. Next, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below. Embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art.

도 4는 본 발명에 따른 반도체 칩 패키지 검사용 소켓을 도시한 사시도이다. 4 is a perspective view illustrating a socket for inspecting a semiconductor chip package according to the present invention.

본 발명에 따른 반도체 칩 패키지 검사용 소켓(200)은 베이스 하우징(210)과, 상기 베이스 하우징(210)에 개폐 가능하게 결합되어 있는 커버 하우징(230)을 포함한다. 상기 커버 하우징(230)은 베이스 하우징(210)에 힌지결합되어 있을 수 있다. The semiconductor chip package inspection socket 200 according to the present invention includes a base housing 210 and a cover housing 230 coupled to the base housing 210 so as to be openable and closeable. The cover housing 230 may be hinged to the base housing 210.

상기 베이스 하우징(210)은 BGA 타입 반도체 칩 패키지(미도시)가 놓여질 로딩부(220)를 복수개 가지며, 상기 로딩부(220) 아래에는 반도체 칩 패키지와 전기적으로 연결 가능한 콘택 핀(218)이 구비된다. 본 실시예에서 상기 로딩부(220)는 2×2 배열을 가져 최대 네 개의 반도체 칩 패키지를 장착, 테스트를 진행할 수 있게 된다. The base housing 210 has a plurality of loading parts 220 on which a BGA type semiconductor chip package (not shown) is to be placed, and a contact pin 218 electrically connected to the semiconductor chip package is provided below the loading part 220. do. In the present exemplary embodiment, the loading unit 220 may have a 2 × 2 arrangement to mount and test up to four semiconductor chip packages.

상기 커버 하우징(230)의 내측면(232)에는 리드 백커(240)가 결합되어 있다. 상기 리드 백커(240)는 상기 로딩부(220)에 놓여진 반도체 칩 패키지가 상기 콘택 핀(218)과 접촉될 수 있도록 반도체 칩 패키지를 가압하는 것으로, 상기 로딩부(220)에 대응되게 2×2 배열을 가지도록 설치된다. 상기 리드 백커(240)와 상기 커버 하우징(230) 사이에는 스프링과 같은 탄성체(미도시)가 개재되어 있을 수 있다. 상기 탄성체는 상기 리드 백커(240)의 전 표면에 일정한 압력을 미치도록 적당한 간격을 두고 배치되어 있을 수 있다. 상기 커버 하우징(230)의 리드 백커(240)는 각 위치별로 반도체 칩 패키지에 독립된 압력을 가할 수 있어 반도체 칩 패키지의 높이 변경에도 자유롭게 대응 가능하다. 상기 리드 백커(240)는 대략 중앙에 관통홀(242)이 형성되어 있는 평판 형태의 지지판(244)과, 반도체 칩 패키지가 놓여지는 상기 로딩부(220)에 대응하는 위치에서 상기 지지판(244) 위로 돌출되어 있는 돌출부(246)를 포함할 수 있다. The lead backer 240 is coupled to the inner side surface 232 of the cover housing 230. The lead backer 240 pressurizes the semiconductor chip package so that the semiconductor chip package placed on the loading unit 220 may come into contact with the contact pin 218, and 2 × 2 to correspond to the loading unit 220. Installed to have an array. An elastic body such as a spring may be interposed between the lead backer 240 and the cover housing 230. The elastic body may be disposed at appropriate intervals to apply a constant pressure to the entire surface of the lead backer 240. The lead backer 240 of the cover housing 230 may apply independent pressure to the semiconductor chip package for each position, and thus may freely cope with a height change of the semiconductor chip package. The lead backer 240 may have a support plate 244 in the form of a flat plate having a through hole 242 formed at a center thereof, and the support plate 244 at a position corresponding to the loading unit 220 in which the semiconductor chip package is placed. It may include a protrusion 246 protruding upward.

상기 로딩부(220)에는 아답터(260, 265)가 장착된다. 본 실시예에서는 두 종류의 아답터(260, 265)가 이용된다. 아답터(260)는 하나의 로딩부(220)에 하나씩 장착되는 싱글 아답터이고, 아답터(265)는 두 개의 로딩부(220)에 걸쳐 장착되는 듀얼 아답터이다. 이러한 아답터(260, 265)는 상기 로딩부(220)에 탈착 가능하게 장착되며 반도체 칩 패키지 외관 크기의 수용부(266)를 가진다.Adapters 260 and 265 are mounted to the loading unit 220. In this embodiment, two types of adapters 260 and 265 are used. The adapter 260 is a single adapter mounted on one loading unit 220 one by one, and the adapter 265 is a dual adapter mounted on two loading units 220. The adapters 260 and 265 are detachably mounted to the loading part 220 and have an accommodating part 266 having a semiconductor chip package appearance size.

상기 아답터(260, 265)는 상기 베이스 하우징(210)에 나사(280) 고정 또는 해체에 의해 장착 또는 탈착된다. 특히, 상기 아답터(260, 265)에는 포지션 핀(282)이 구비되어 있고 상기 베이스 하우징(210)에는 상기 포지션 핀(282)을 수용하는 홀(284)이 구비되어 있어, 상기 포지션 핀(282)과 상기 홀(284)의 결합에 의해 상기 아답터(260, 265)가 상기 로딩부(220)에 정렬된다. The adapters 260 and 265 are mounted or detached by fixing or dismounting the screws 280 to the base housing 210. In particular, the adapter 260, 265 is provided with a position pin 282, and the base housing 210 is provided with a hole 284 for receiving the position pin 282, the position pin 282 And the adapters 260 and 265 are aligned with the loading unit 220 by the combination of the holes 284.

싱글 아답터(260)의 구성은 도 5의 사시도에 더 상세히 도시되어 있다. 본 발명은 반도체 칩 패키지의 유형 및 사이즈 변화에 따라, 도 4 및 도 5에서의 싱글 아답터(260)에 고정되어 있는 나사(280)를 풀면 베이스 하우징(210)에서 탈/부착이 가능하며 위치 이동이 용이하다. 고정시에는 포지션 핀(282)의 위치를 확인하여 베이스 하우징(210)에 삽입 후 나사(280)를 조이면 된다. The configuration of the single adapter 260 is shown in more detail in the perspective view of FIG. 5. According to the present invention, according to the type and size change of the semiconductor chip package, when the screw 280 is fixed to the single adapter 260 in FIGS. 4 and 5, the base housing 210 can be detached / attached and moved. This is easy. At the time of fixing, the position of the position pin 282 may be checked and inserted into the base housing 210, and then the screw 280 may be tightened.

도 4에서와 같은 반도체 칩 패키지 검사용 소켓(200)은 두 개의 싱글 아답터 (260)와 한 개의 듀얼 아답터(265)를 이용해 2×2 배열, 즉 네 개의 반도체 칩 패키지를 한 번에 테스트할 수 있다. 네 개의 반도체 칩 패키지를 장착하기 위한 다른 예로, 도 6 및 도 7에서와 같이 네 개의 싱글 아답터를 포함하도록 구성할 수 있다. 이 때, 도 6에서와 같이 동일한 크기의 수용부(266)를 가진 네 개의 동일한 싱글 아답터(260)로 구성하면 사이즈가 같은 반도체 칩 패키지(270)를 네 개 장착하여 멀티 테스트할 수 있다. 이와 다르게 도 7에서와 같이 각기 다른 사이즈의 반도체 칩 패키지(271, 272, 273, 274)를 장착할 수 있도록 모두 다른 크기의 수용부를 가지는 네 개의 싱글 아답터(261, 262, 263, 264)로도 구성할 수 있다. 예를 들어 반도체 칩 패키지(271)는 10×11, 반도체 칩 패키지(272)는 11×13, 반도체 칩 패키지(273)는 11×18, 반도체 칩 패키지(274)는 10×11.5 (단위는 mm), 이런 식으로 각기 다른 사이즈의 반도체 칩 패키지를 하나의 반도체 칩 패키지 검사용 소켓(200)에 장착하여 한 번에 테스트할 수 있게 된다. As shown in FIG. 4, the socket for inspecting a semiconductor chip package 200 may test a 2 × 2 array, that is, four semiconductor chip packages at a time by using two single adapters 260 and one dual adapter 265. have. As another example for mounting four semiconductor chip packages, it may be configured to include four single adapters as shown in FIGS. 6 and 7. In this case, if four identical single adapters 260 having accommodating portions 266 having the same size are configured as shown in FIG. 6, four semiconductor chip packages 270 having the same size may be mounted and multi-tested. Alternatively, as shown in FIG. 7, four single adapters 261, 262, 263, and 264 each having different sized accommodation portions to mount the semiconductor chip packages 271, 272, 273, and 274 of different sizes are also configured. can do. For example, the semiconductor chip package 271 is 10 × 11, the semiconductor chip package 272 is 11 × 13, the semiconductor chip package 273 is 11 × 18, and the semiconductor chip package 274 is 10 × 11.5 (unit is mm In this way, semiconductor chip packages of different sizes can be mounted in one semiconductor chip package inspection socket 200 to be tested at a time.

한편, 네 개의 반도체 칩 패키지를 장착하기 위해 두 개의 듀얼 아답터(265) 조합으로 구현하여도 되며, 반도체 칩 패키지 유형에 따라 상기 베이스 하우징(210)의 세로 방향으로 두 개, 혹은 가로 방향으로 두 개 구성할 수 있다. 싱글 아답터(260)를 이용하는 예에서와 마찬가지로, 상기 수용부(266)의 크기를 달리하면 사이즈가 다른 반도체 칩 패키지를 장착할 수 있음은 물론이다. Meanwhile, in order to mount four semiconductor chip packages, two dual adapters 265 may be implemented. Two semiconductor adapters may be provided in a vertical direction or two in a horizontal direction, depending on the type of semiconductor chip package. Can be configured. As in the example using the single adapter 260, it is a matter of course that the semiconductor chip package having a different size can be mounted by changing the size of the receiving portion (266).

이와 같이 싱글 혹은 듀얼 아답터를 이용하고, 수용부의 크기를 다양하게 하여 다양한 크기 및 유형의 반도체 칩 패키지를 장착할 수 있으므로, 로딩부 각각의 위치마다 반도체 칩 패키지 유형 및 사이즈가 변화하여도 장착이 용이하다. 따라 서, 신규 반도체 칩 패키지 대응시 교체가 용이하여 테스트 환경 및 효율을 향상시킬 수 있다. In this way, a single or dual adapter can be used, and various sizes and types of semiconductor chip packages can be mounted by varying the size of the accommodating part. Do. Therefore, it is easy to replace the new semiconductor chip package to improve the test environment and efficiency.

도 8에서와 같이 다파라미터 보드 제작시에 반도체 칩 패키지 검사용 소켓(200) 안에 반도체 칩 패키지(270)를 장착하고 이를 PCB 보드(290)에 장착하여 마더보드(292)에 케이블(294)로 연결, 전기 특성 검사를 실시한다. 하나의 반도체 칩 패키지 검사용 소켓(200) 안에 복수개의 반도체 칩 패키지를 장착하여 한 번에 테스트할 수 있기 때문에, 좁은 공간 활용의 이점 및 멀티 테스트가 가능하다. As shown in FIG. 8, the semiconductor chip package 270 is mounted in the socket 200 for inspecting the semiconductor chip package when the multi-parameter board is manufactured. Conduct the connection and electrical characteristics check. Since a plurality of semiconductor chip packages can be mounted and tested at one time in one semiconductor chip package inspection socket 200, the advantage of using a narrow space and multi-testing are possible.

종래 대비, 다파라미터 보드 구성시 필요한 소켓(200) 및 PCB 보드(290) 개수를 축소할 수 있으므로 제작 비용을 감소시킬 수 있다. 또한, 신규한 반도체 칩 패키지의 검사 공정이 요구될 때, 간단한 부품 교체만으로 즉각적인 대응이 가능하게 되어 새로운 제품 분석을 효율적으로 행할 수 있다. 뿐만 아니라 앞에서 설명한 바와 같이, 커버 하우징(230)의 리드 백커(240)는 각 위치별로 독립된 압력을 가할 수 있어 반도체 칩 패키지의 높이 변경에도 자유롭게 대응 가능하다. Compared with the related art, since the number of sockets 200 and PCB boards 290 required when constructing a multi-parameter board can be reduced, manufacturing costs can be reduced. In addition, when a new semiconductor chip package inspection process is required, an immediate response can be made by simply replacing a part, and new product analysis can be efficiently performed. In addition, as described above, the lead backer 240 of the cover housing 230 may apply independent pressure for each position, so that the height of the semiconductor chip package may be freely changed.

이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다. The present invention has been described in detail with reference to preferred embodiments, but the present invention is not limited to the above embodiments, and various modifications may be made by those skilled in the art within the scope of the technical idea of the present invention. It is possible.

본 발명의 반도체 칩 패키지 검사용 소켓은 하나의 소켓 내에 여러 개의 반도체 칩 패키지를 동시에 장착하여 멀티 테스트가 가능하다. 또한 각각의 위치마다 반도체 칩 패키지 유형 및 사이즈가 변화하여도 장착이 용이하게 싱글 또는 듀 얼 아답터 방식으로 제작하므로 신규 반도체 칩 패키지 대응시 교체가 용이하여 테스트 환경 및 효율을 향상시킬 수 있다. The socket for inspecting a semiconductor chip package of the present invention may be multi-tested by simultaneously mounting a plurality of semiconductor chip packages in one socket. In addition, even if the semiconductor chip package type and size is changed at each location, it is easy to install in a single or dual adapter type, so it is easy to replace the new semiconductor chip package to improve the test environment and efficiency.

다파라미터 보드 구성시 필요한 소켓 및 PCB 보드 개수를 축소할 수 있으므로 제작 비용을 감소시킬 수 있다. 또한, 신규한 반도체 칩 패키지의 검사 공정이 요구될 때, 간단한 부품 교체만으로 즉각적인 대응이 가능하게 되어 새로운 제품 분석을 효율적으로 행할 수 있다.The number of sockets and PCB boards required to configure a multiparameter board can be reduced, thereby reducing manufacturing costs. In addition, when a new semiconductor chip package inspection process is required, an immediate response can be made by simply replacing a part, and new product analysis can be efficiently performed.

Claims (14)

반도체 칩 패키지가 놓여질 로딩부를 복수개 가지며 상기 로딩부 아래에 상기 반도체 칩 패키지와 전기적으로 연결 가능한 콘택 핀을 구비하는 베이스 하우징; A base housing having a plurality of loading parts on which a semiconductor chip package is to be placed, and having contact pins electrically connected to the semiconductor chip package under the loading parts; 상기 베이스 하우징에 개폐 가능하게 결합되어 있는 커버 하우징; A cover housing coupled to the base housing to be openable and closeable; 상기 로딩부에 놓여진 반도체 칩 패키지가 상기 콘택 핀과 접촉될 수 있도록 상기 반도체 칩 패키지를 가압하기 위하여 상기 커버 하우징의 내측에 상기 로딩부에 대응되게 설치된 복수개의 리드 백커; 및A plurality of lead backers installed in correspondence with the loading part inside the cover housing to press the semiconductor chip package so that the semiconductor chip package placed in the loading part contacts the contact pin; And 하나 이상의 상기 로딩부에 탈착 가능하게 장착되며 반도체 칩 패키지 외관 크기의 수용부를 가지는 복수개의 아답터를 가지는 것을 특징으로 하는 반도체 칩 패키지 검사용 소켓. And a plurality of adapters detachably mounted to at least one of the loading parts and having an accommodating portion having a semiconductor chip package appearance size. 제1항에 있어서, The method of claim 1, 상기 반도체 칩 패키지는 BGA 타입 패키지인 것을 특징으로 하는 반도체 칩 패키지 검사용 소켓. The semiconductor chip package is a socket for semiconductor chip package, characterized in that the BGA type package. 제1항에 있어서, The method of claim 1, 상기 아답터는 하나의 로딩부에 하나씩 장착되는 싱글 아답터인 것을 특징으로 하는 반도체 칩 패키지 검사용 소켓. The adapter is a socket for semiconductor chip package, characterized in that the single adapter mounted to one loading unit one by one. 제1항에 있어서, The method of claim 1, 상기 아답터는 두 개의 로딩부에 걸쳐 장착되는 듀얼 아답터인 것을 특징으로 하는 반도체 칩 패키지 검사용 소켓. The adapter is a socket for semiconductor chip package, characterized in that the dual adapter mounted over the two loading. 제1항에 있어서,The method of claim 1, 상기 아답터는 상기 베이스 하우징에 나사 고정 또는 해체에 의해 장착 또는 탈착되는 것을 특징으로 하는 반도체 칩 패키지 검사용 소켓.The adapter is a socket for semiconductor chip package, characterized in that the mounting or detachment by screwing or detaching the base housing. 제5항에 있어서, The method of claim 5, 상기 아답터에는 포지션 핀이 구비되어 있고 상기 베이스 하우징에는 상기 포지션 핀을 수용하는 홀이 구비되어 있어, 상기 포지션 핀과 상기 홀의 결합에 의해 상기 아답터가 상기 로딩부에 정렬되는 것을 특징으로 하는 반도체 칩 패키지 검사용 소켓. The adapter is provided with a position pin and the base housing is provided with a hole for receiving the position pin, the semiconductor chip package, characterized in that the adapter is aligned with the loading portion by the combination of the position pin and the hole. Inspection socket. 제1항에 있어서, The method of claim 1, 상기 아답터는 사이즈가 같거나 각기 다른 반도체 칩 패키지를 장착할 수 있는 것을 특징으로 하는 반도체 칩 패키지 검사용 소켓. The adapter socket socket for semiconductor chip package, characterized in that the same size or different semiconductor chip package can be mounted. 제1항에 있어서, The method of claim 1, 상기 로딩부는 2×2 배열을 가지며, 상기 아답터는 하나의 로딩부에 하나씩 장착되는 네 개의 싱글 아답터인 것을 특징으로 하는 반도체 칩 패키지 검사용 소켓. The loading unit has a 2 × 2 arrangement, and the adapter is a socket for semiconductor chip package inspection, characterized in that four single adapters mounted one by one in the loading unit. 제1항에 있어서, The method of claim 1, 상기 로딩부는 2×2 배열을 가지며, 상기 아답터는 하나의 로딩부에 하나씩 장착되는 두 개의 싱글 아답터와 두 개의 로딩부에 걸쳐 장착되는 한 개의 듀얼 아답터 조합인 것을 특징으로 하는 반도체 칩 패키지 검사용 소켓. The loading unit has a 2 × 2 array, and the adapter is a combination of two single adapters mounted one by one on one loading unit and one dual adapter mounted on two loading units. . 제1항에 있어서, The method of claim 1, 상기 로딩부는 2×2 배열을 가지며, 상기 아답터는 두 개의 로딩부에 걸쳐 장착되는 두 개의 듀얼 아답터인 것을 특징으로 하는 반도체 칩 패키지 검사용 소켓. The loading unit has a 2 × 2 arrangement, wherein the adapter is a socket for semiconductor chip package, characterized in that the two dual adapters mounted over the two loading units. 제10항에 있어서, The method of claim 10, 상기 두 개의 듀얼 아답터는 반도체 칩 패키지 유형에 따라 상기 베이스 하우징의 가로 또는 세로로 배치되는 것을 특징으로 하는 반도체 칩 패키지 검사용 소켓. And the two dual adapters are arranged horizontally or vertically of the base housing according to the semiconductor chip package type. 제8항 내지 제10항 중 어느 하나의 항에 있어서,The method according to any one of claims 8 to 10, 상기 아답터는 상기 베이스 하우징에 나사 고정 또는 해체에 의해 장착 또는 탈착되는 것을 특징으로 하는 반도체 칩 패키지 검사용 소켓.The adapter is a socket for semiconductor chip package, characterized in that the mounting or detachment by screwing or detaching the base housing. 제12항에 있어서, The method of claim 12, 상기 아답터에는 포지션 핀이 구비되어 있고 상기 베이스 하우징에는 상기 포지션 핀을 수용하는 홀이 구비되어 있어, 상기 포지션 핀과 상기 홀의 결합에 의해 상기 아답터가 상기 로딩부에 정렬되는 것을 특징으로 하는 반도체 칩 패키지 검사용 소켓. The adapter is provided with a position pin and the base housing is provided with a hole for receiving the position pin, the semiconductor chip package, characterized in that the adapter is aligned with the loading portion by the combination of the position pin and the hole. Inspection socket. 제12항에 있어서, The method of claim 12, 상기 아답터는 사이즈가 같거나 각기 다른 반도체 칩 패키지를 장착할 수 있는 것을 특징으로 하는 반도체 칩 패키지 검사용 소켓.The adapter socket socket for semiconductor chip package, characterized in that the same size or different semiconductor chip package can be mounted.
KR1020040084402A 2004-10-21 2004-10-21 Socket for testing semiconductor chip package making easy multi-test KR100744152B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040084402A KR100744152B1 (en) 2004-10-21 2004-10-21 Socket for testing semiconductor chip package making easy multi-test

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040084402A KR100744152B1 (en) 2004-10-21 2004-10-21 Socket for testing semiconductor chip package making easy multi-test

Publications (2)

Publication Number Publication Date
KR20060035074A true KR20060035074A (en) 2006-04-26
KR100744152B1 KR100744152B1 (en) 2007-08-01

Family

ID=37143697

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040084402A KR100744152B1 (en) 2004-10-21 2004-10-21 Socket for testing semiconductor chip package making easy multi-test

Country Status (1)

Country Link
KR (1) KR100744152B1 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101388246B1 (en) * 2012-07-05 2014-04-25 주식회사 오킨스전자 Semiconductor device test socket capable of testing wafer level package
KR101397314B1 (en) * 2013-02-27 2014-05-23 세메스 주식회사 Holder unit of semiconductor device and apparatus for testing the same
KR101452113B1 (en) * 2013-04-22 2014-10-17 세메스 주식회사 Connection apparatus for testing a semiconductor device
US9201093B2 (en) 2011-03-14 2015-12-01 Leeno Industrial Inc. Inspection apparatus for semiconductor device
KR102075484B1 (en) * 2019-12-30 2020-02-10 윤찬 Socket for testing semiconductor
KR102076946B1 (en) * 2019-10-16 2020-02-12 유정시스템(주) Test socket for semiconductor package tester
WO2023080534A1 (en) * 2021-11-04 2023-05-11 주식회사 유엑스팩토리 Socket board for testing asic chip

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101004407B1 (en) 2009-03-05 2010-12-28 주식회사 오킨스전자 Test socket for semiconductor chip package

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0933606A (en) * 1995-07-20 1997-02-07 Shin Etsu Polymer Co Ltd Jig for inspection of semiconductor element
KR200487415Y1 (en) * 2016-06-24 2018-09-13 김미영 Foreign substance removing tool

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9201093B2 (en) 2011-03-14 2015-12-01 Leeno Industrial Inc. Inspection apparatus for semiconductor device
KR101388246B1 (en) * 2012-07-05 2014-04-25 주식회사 오킨스전자 Semiconductor device test socket capable of testing wafer level package
KR101397314B1 (en) * 2013-02-27 2014-05-23 세메스 주식회사 Holder unit of semiconductor device and apparatus for testing the same
KR101452113B1 (en) * 2013-04-22 2014-10-17 세메스 주식회사 Connection apparatus for testing a semiconductor device
KR102076946B1 (en) * 2019-10-16 2020-02-12 유정시스템(주) Test socket for semiconductor package tester
KR102075484B1 (en) * 2019-12-30 2020-02-10 윤찬 Socket for testing semiconductor
WO2023080534A1 (en) * 2021-11-04 2023-05-11 주식회사 유엑스팩토리 Socket board for testing asic chip

Also Published As

Publication number Publication date
KR100744152B1 (en) 2007-08-01

Similar Documents

Publication Publication Date Title
US20020037657A1 (en) Spiral contactor and manufacturing method for this apparatus, and a semiconductor inspecting equipment and electronical parts using this apparatus
US7129730B2 (en) Probe card assembly
US6292004B1 (en) Universal grid interface
US20100295572A1 (en) Universal test socket and semiconductor package testing apparatus using the same
KR101071371B1 (en) Probe card for testing film package
KR20020035465A (en) Socket apparatus for removably mounting electronic packages
KR100510501B1 (en) Test kit for semiconductor package and test method thereof
US7528616B2 (en) Zero ATE insertion force interposer daughter card
KR100744152B1 (en) Socket for testing semiconductor chip package making easy multi-test
JP3256175B2 (en) Socket for IC package measurement
US7009381B2 (en) Adapter method and apparatus for interfacing a tester with a device under test
US20080100323A1 (en) Low cost, high pin count, wafer sort automated test equipment (ate) device under test (dut) interface for testing electronic devices in high parallelism
US7202685B1 (en) Embedded probe-enabling socket with integral probe structures
KR20080005738A (en) Socket for testing semiconductor chip package testing any size of semiconductor chip package
US6792375B2 (en) Apparatus, system, and method of determining loading characteristics on an integrated circuit module
KR101041219B1 (en) Test contact module
JPS62269075A (en) Apparatus for inspecting printed circuit board
US6433565B1 (en) Test fixture for flip chip ball grid array circuits
KR100493057B1 (en) Socket for testing semiconductor chip package available for BGA and TSOP type packages
US7098679B2 (en) Circuit tester interface
KR102484329B1 (en) Interposer
KR100782167B1 (en) Probe card for testing ic
KR102456348B1 (en) Interposer and test socket having the same
KR100486531B1 (en) Apparatus for testing ic package
KR100320022B1 (en) Semiconductor Chip Tester

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100630

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee