KR20080005738A - Socket for testing semiconductor chip package testing any size of semiconductor chip package - Google Patents
Socket for testing semiconductor chip package testing any size of semiconductor chip package Download PDFInfo
- Publication number
- KR20080005738A KR20080005738A KR1020060064468A KR20060064468A KR20080005738A KR 20080005738 A KR20080005738 A KR 20080005738A KR 1020060064468 A KR1020060064468 A KR 1020060064468A KR 20060064468 A KR20060064468 A KR 20060064468A KR 20080005738 A KR20080005738 A KR 20080005738A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- chip package
- socket
- plate
- fixing
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2896—Testing of IC packages; Test features related to IC packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- General Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Description
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.BRIEF DESCRIPTION OF THE DRAWINGS In order to better understand the drawings cited in the detailed description of the invention, a brief description of each drawing is provided.
도 1은 종래기술에 따른 반도체 칩 패키지 검사용 소켓을 도시한 사시도이다.1 is a perspective view showing a semiconductor chip package inspection socket according to the prior art.
도 2는 도 1에 도시한 구성을 가지는 반도체 칩 패키지 검사용 소켓에 반도체 칩 패키지가 탑재되는 것을 설명하기 위한 종단면도이다.FIG. 2 is a longitudinal cross-sectional view for explaining that a semiconductor chip package is mounted on a semiconductor chip package inspection socket having the configuration shown in FIG. 1. FIG.
도 3은 본 발명에 따른 반도체 칩 패키지 검사용 소켓의 평면도이다.3 is a plan view of a socket for inspecting a semiconductor chip package according to the present invention.
도 4는 도 3의 반도체 칩 패키지 검사용 소켓의 제1 고정부의 사시도이다.4 is a perspective view of a first fixing part of the socket for inspecting the semiconductor chip package of FIG. 3.
도 5는 본 발명의 반도체 칩 패키지 검사용 소켓이 반도체 칩 패키지를 검사하는 경우를 설명하기 위한 종단면도이다.5 is a longitudinal cross-sectional view illustrating a case in which the socket for semiconductor chip package inspection of the present invention inspects a semiconductor chip package.
본 발명은 반도체 칩 패키지 검사용 소켓에 관한 것으로, 특히 다양한 크기 의 반도체 칩 패키지에 대하여 소켓을 교체하지 않고 전기적 특성 검사가 가능한 반도체 칩 패키지 검사용 소켓에 관한 것이다. The present invention relates to a socket for inspecting a semiconductor chip package, and more particularly to a socket for inspecting a semiconductor chip package capable of inspecting electrical characteristics without replacing the socket for semiconductor chip packages of various sizes.
반도체 소자는 전공정 즉 패브리케이션(fabrication) 공정 및 후공정 즉 어셈블리(assembly) 공정을 거쳐 제조된다. 전공정을 거친 반도체 소자 집적 회로는 프로브(probe) 장비를 이용한 전기적 다이 분류 검사(electrical die sorting: EDS)를 받게 되며, 이 단계에서 양품으로 판정된 반도체 소자는 후공정에서 일련의 패키징 공정을 거쳐 반도체 칩 패키지로 재가공된다. 반도체 칩 패키지는 사용자에게 제공되기 전에 전기적 특성 검사 공정을 거친다. 전기적 특성 검사 공정에서는 소켓을 이용하여 반도체 칩 패키지의 전기적 특성을 검사한다. 반도체 칩 패키지 검사용 소켓은 반도체 소자 집적 회로를 테스터(tester)에 전기적으로 연결시켜 전기적 신호를 전달하는 장치로서, 반도체 칩 패키지의 종류와 유형에 따라 그 구성 및 형상이 달라진다. The semiconductor device is manufactured through a preliminary process, that is, a fabrication process and a postprocess, that is, an assembly process. The preprocessed semiconductor device integrated circuit is subjected to electrical die sorting (EDS) using probe equipment, and semiconductor devices that are judged to be good at this stage are subjected to a series of packaging processes in a later process. It is reprocessed into a semiconductor chip package. The semiconductor chip package is subjected to an electrical property inspection process before being provided to the user. In the electrical property inspection process, a socket is used to inspect electrical characteristics of a semiconductor chip package. The socket for inspecting a semiconductor chip package is a device that transmits an electrical signal by electrically connecting a semiconductor device integrated circuit to a tester, and its configuration and shape vary according to the type and type of the semiconductor chip package.
도 1은 종래기술에 따른 반도체 칩 패키지 검사용 소켓(100)을 도시한 사시도이다. 1 is a perspective view showing a semiconductor chip
도 1을 참조하면, 종래기술에 따른 반도체 칩 패키지 검사용 소켓(100)은 소켓 하우징(110)과, 상기 소켓 하우징(110)에 개폐 가능하게 힌지결합되어 있는 커버(130)를 포함한다. 상기 소켓 하우징(110)은 반도체 칩 패키지(도시 생략)가 놓여지는 얼라인먼트 플레이트와, 반도체 칩 패키지에 전기적으로 연결되는 복수의 콘택 핀(118)이 형성되어 있는 콘택 플레이트를 포함한다. 반도체 칩 패키지는 상기 얼라인먼트 플레이트의 대략 중앙부에 형성된 로딩부(120)를 통하여 콘택 플레 이트의 콘택 핀(118)에 연결된다. 상기 콘택 핀(118)은 반도체 칩 패키지의 종류에 따라 전기적 배선 위치가 다르게 되도록 구성된다. Referring to FIG. 1, a socket for inspecting a semiconductor chip package according to the related art includes a
상기 커버(130)의 내측면(132)에는 리드 백커(lead backer)(140)가 결합되어 있다. 상기 리드 백커(140)와 상기 커버(130) 사이에는 스프링과 같은 탄성체(미도시)가 개재되어 있다. 상기 탄성체는 상기 리드 백커(140)의 전 표면에 일정한 압력을 미치도록 적당한 간격을 두고 배치되어 있다. A
상기 리드 백커(140)는 대략 중앙에 관통홀(142)이 형성되어 있는 평판 형태의 지지판(144)과, 반도체 칩 패키지가 놓여지는 상기 로딩부(120)에 대응하는 위치에서 상기 지지판(144) 위로 돌출되어 있는 돌출부(146)를 포함한다. 상기 지지판(144)에 형성된 관통홀(142)은 상기 커버(130)의 대략 중앙에 형성된 관통홀(미도시)에 대응하는 위치에 형성되어 있다. 따라서, 상기 커버(130)와 리드 백커(140)가 상호 결합된 상태에서는 관통홀끼리 상호 연통된다. The
도 2는 도 1에 도시한 구성을 가지는 반도체 칩 패키지 검사용 소켓(100)에 반도체 칩 패키지(170)가 탑재되는 것을 설명하기 위한 종단면도이다. FIG. 2 is a longitudinal cross-sectional view for explaining that the
도 2에서는 상기 커버(130)와 리드 백커(140)가 암나사(162)와 수나사(164) 쌍으로 이루어지는 조인트 볼트(joint bolt)(160)에 의해 결합되는 구성을 보이며, 상기 커버(130)와 리드 백커(140)가 상호 결합된 상태에서 관통홀(138, 142)끼리 상호 연통된 것을 보인다. 참조부호 150은 상기 리드 백커(140)와 커버(130) 사이에 개재된 탄성체로서의 스프링이다. In FIG. 2, the
도 2에 도시한 바와 같이, 반도체 칩 패키지(170)를 상기 소켓 하우징(110) 내부의 콘택 핀(118) 부분에 장착하는 경우에는, 상기 소켓 하우징(110) 내부의 콘택 핀(118) 위에 탑재된 반도체 칩 패키지(170)를 눌러주는 역할을 하는 상기 리드 백커(140)의 돌출부(146)가 상기 반도체 칩 패키지(170)의 적절한 위치에 접촉되어 상기 소켓(100) 내에 상기 반도체 칩 패키지(170)가 양호하게 탑재될 수 있다. As shown in FIG. 2, when the
도 1 및 도 2로부터 볼 수 있는 바와 같이, 종래기술은 반도체 칩 패키지(170)와 소켓(100)을 1 : 1로 매칭시켜 테스트를 진행하게 되어 있다. 이 때, 반도체 칩 패키지 크기가 변경될 경우 모든 소켓을 신규로 제작해야 하므로 테스트 비용이 상승하게 되고, 신규 제작시 기간이 장시간 소요됨에 따라 제품 분석에 차질이 발생할 소지가 높다. 또한, 반도체 칩 패키지의 크기에 따라 소켓을 계속 갈아 끼워야 하므로 테스트 보드(boaed)의 잦은 고장의 원인이 되는 문제점도 있다.As can be seen from Figures 1 and 2, the prior art is to test the test by matching the
본 발명이 이루고자하는 기술적 과제는 다양한 크기의 반도체 칩 패키지를 테스트하고자 하는 경우 소켓을 교체하지 않고 기존의 소켓을 이용하여 다양한 크기의 반도체 칩 패키지의 전기적 특성 검사가 가능한 반도체 칩 패키지 소켓을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention provides a semiconductor chip package socket capable of inspecting electrical characteristics of semiconductor chip packages of various sizes using existing sockets without replacing sockets when testing semiconductor chip packages of various sizes. .
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 반도체 칩 패키지 검사용 소켓은 반도체 칩 패키지가 놓여질 로딩부를 가지며 상기 로딩부 아래에 상기 반도체 칩 패키지와 전기적으로 연결 가능한 콘택 핀을 구비하는 소켓 하우징; 및 상기 소켓 하우징에 개폐 가능하게 결합되어 있는 커버 하우징을 구비하고, 상기 소켓 하우징은 상기 반도체 칩 패키지의 중앙을 상기 로딩부의 중앙에 고정시키도록 일 방향으로 움직여 상기 반도체 칩 패키지의 일면을 고정시키는 제1 고정부; 상기 일 방향과 평행하지 않은 방향으로 움직여 상기 일면과 연결되는 다른 일면을 고정시키는 제2 고정부; 및 상기 고정된 면을 제외한 나머지 면을 고정시켜주는 지지부를 구비한다.According to an aspect of the present invention, there is provided a socket for inspecting a semiconductor chip package, the socket housing having a loading portion on which the semiconductor chip package is to be placed and having contact pins electrically connected to the semiconductor chip package under the loading portion. ; And a cover housing coupled to the socket housing to be openable and closeable, wherein the socket housing moves in one direction to fix the center of the semiconductor chip package to the center of the loading part, thereby fixing one surface of the semiconductor chip package. 1 fixing part; A second fixing part which moves in a direction not parallel to the one direction to fix the other surface connected to the one surface; And it has a support for fixing the remaining surface except the fixed surface.
상기 제1 고정부는 상기 반도체 칩 패키지의 일면과 접하는 제1 플레이트; 및 상기 제1 플레이트와 결합하여 상기 제1 플레이트가 이동되도록 조정하는 제1 조정부를 구비하고, 상기 제2 고정부는 상기 제1 플레이트에 접하는 상기 반도체 칩 패키지의 일면과 연결되는 다른 일면에 접하는 제2 플레이트; 및 상기 제2 플레이트와 결합하여 상기 제2 플레이트가 이동되도록 조정하는 제2 조정부를 구비한다.The first fixing part may include a first plate in contact with one surface of the semiconductor chip package; And a first adjusting part coupled to the first plate to adjust the first plate to be moved, and the second fixing part being in contact with the other surface connected to one surface of the semiconductor chip package in contact with the first plate. plate; And a second adjusting part coupled to the second plate to adjust the second plate to move.
상기 제1 조정부 또는 제2 조정부는 나사형 구조물인 것이 바람직하고, 상기 제1 플레이트 또는 제2 플레이트는 상기 나사형 구조물이 삽입되는 홈을 지니는 것이 바람직하다.Preferably, the first adjusting portion or the second adjusting portion is a threaded structure, and the first plate or the second plate preferably has a groove into which the threaded structure is inserted.
상기 제1 조정부 또는 제2 조정부는 이동하지 않으면서 회전하도록 상기 소켓 하우징의 내벽면에 접하고 나사형 구조물의 몸통부의 끝에 결합하는 원형 돌출부를 구비하는 것이 바람직하다.Preferably, the first adjusting portion or the second adjusting portion includes a circular protrusion which contacts the inner wall surface of the socket housing and engages the end of the body portion of the threaded structure so as to rotate without moving.
상기 지지부는 탄성체에 의하여 이동이 가능한 것이 바람직하고, 상기 제1 고정부 및 제2 고정부는 서로 직교하는 방향으로 움직이는 것이 바람직하며, 상기 반도체 칩 패키지는 BOC(Board On Chip) 타입 패키지인 것이 바람직하다.Preferably, the support part is movable by an elastic body, preferably, the first fixing part and the second fixing part move in a direction perpendicular to each other, and the semiconductor chip package is preferably a board on chip (BOC) type package. .
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다. DETAILED DESCRIPTION In order to fully understand the present invention, the operational advantages of the present invention, and the objects achieved by the practice of the present invention, reference should be made to the accompanying drawings which illustrate preferred embodiments of the present invention and the contents described in the drawings.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Like reference numerals in the drawings denote like elements.
도 3은 본 발명에 따른 반도체 칩 패키지 검사용 소켓의 평면도(300)이다.3 is a
본 발명에 따른 반도체 칩 패키지 검사용 소켓(300)은 소켓 하우징(310) 및 소켓 하우징(310)에 개폐 가능하게 결합되어 있는 커버 하우징(미도시)을 구비한다. 도 3에는 상기 커버 하우징을 생략하고 소켓 하우징(300)의 평면도를 도시하였다. The semiconductor chip
도 3을 참조하면, 소켓 하우징(310)은 반도체 칩 패키지(미도시)가 놓여질 로딩부(380)를 가지며, 로딩부(380) 아래에는 상기 반도체 칩 패키지와 전기적으로 연결 가능한 콘택 핀(390)이 구비된다. Referring to FIG. 3, the
소켓 하우징(310)은 제1 고정부(320), 제2 고정부(340) 및 지지부(360)를 구비한다. 제1 고정부(320) 및 제2 고정부(340)는 서로 평행하지 않은 방향으로 움직여 상기 반도체 칩 패키지를 로딩부(380)의 중앙에 고정시킨다. 제1 고정부(320) 및 제2 고정부(340)는 서로 직교하는 방향으로 움직여 상기 반도체 칩 패키지를 고정시키는 것이 바람직하다. 제1 고정부(320)가 상기 반도체 칩 패기지의 우측 단면의 위치를 고정시켜주고, 제2 고정부(340)가 상기 우측 단면과 연결되는 다른 일면 의 위치를 고정시켜준다. 제1 고정부(320) 및 제2 고정부(340)에 의하여 상기 우측 단면 및 상기 우측 단면과 연결되는 다른 일면이 고정되면, 지지부(360)는 나머지 단면들을 고정시켜 상기 반도체 칩 패키지가 움직이지 않도록 한다. 지지부(360)는 스프링과 같은 탄성체(365)에 의하여 소켓 하우징(310)의 내벽면과 결합한다. 탄성체(365)에 의하여 지지부(360)의 위치 이동이 자유로우며 상기 반도체 칩 패키지를 고정시킬 수 있다.The
제1 고정부(320) 및 제2 고정부(340)는 반드시 도 3에 도시된 것처럼 위치하여야 하는 것은 아니고, 상기 반도체 칩 패키지의 연결되는 면을 고정시켜 줄 수 있다면 어떤 위치에 있어도 무관하다.The
제1 고정부(320) 및 제2 고정부(340)에 대하여는 아래에서 도 4를 참고하여 상세히 설명한다.The
도 4는 도 3의 반도체 칩 패키지 검사용 소켓의 제1 고정부(320)의 사시도이다.4 is a perspective view of the
도 4를 참조하면, 제1 고정부(320)는 상기 반도체 칩 패키지의 우측단면과 접하는 제1 플레이트(322) 및 제1 플레이트(322)와 결합하여 제1 플레이트(322)가 이동하도록 조정하는 제1 조정부(326, 328, 329)를 구비한다. 상기 제1 조정부는 나사형 구조물(326, 328)이고, 제1 플레이트(322)는 상기 나사형 구조물에 삽입되는 홈(324)을 가진다. 즉, 소켓 하우징(310)의 벽면을 관통하여 소켓 하우징(310)에 의하여 고정되는 제1 조정부의 몸통부(326)와 제1 플레이트(322)의 상기 나사형 구조물에 삽입되는 홈(324)이 암나사와 숫나사로 물려있다. 예를 들어, 상기 제1 조정부의 손잡이부분(328)을 시계 방향으로 회전시키면 암나사와 숫나사가 서로 물려 돌아가면서 제1 플레이트(322)가 소켓 하우징(310)의 내부 방향으로 움직이게 되고, 반대로 상기 제1 조정부의 손잡이부분(328)을 반시계 방향으로 회전시키면 제1 플레이트(322)가 소켓 하우징(310)의 외부 방향으로 움직이게 된다.Referring to FIG. 4, the
상기 제1 조정부의 회전부(328)는 소켓 하우징(310)의 외벽면에 접해있고, 상기 제1 조정부의 원형 돌출부(329)는 소켓 하우징(310)의 내벽면에 접해있으며 상기 제1 조정부의 몸통부(329)의 끝단에 결합되어 있다. 즉, 상기 제1 조정부의 몸통부(329)는 소켓 하우징(310)의 벽면을 관통하여 고정되고, 몸통부(329)는 소켓 하우징(310)의 벽면의 외부로 돌출되지는 않는다. 상기 제1 조정부의 회전부(328)는 소켓 하우징(310)의 외벽면에 접하고 원형 돌출부(329)는 소켓 하우징(310)의 내벽면에 접하여 부착됨으로써, 상기 제1 조정부의 회전부(328)를 회전시켜도 상기 제1 조정부는 소켓 하우징(310)의 내부 방향 또는 소켓 하우징(310)의 외부 방향으로 이동하지 않고 회전만 한다. 따라서, 상기 제1 조정부는 움직이지 않으면서 회전만 하게 되므로, 상기 제1 조정부와 암나사 및 숫나사로 물려있는 제1 플레이트(322)는 소켓 하우징(310)의 내부 방향 또는 소켓 하우징(310)의 외부 방향으로 이동하게 된다.The
제2 고정부(340) 역시 제1 고정부(320)와 동일한 구조를 가지고 있고, 동일하게 동작하므로 상세한 설명은 생략한다. 다만, 제2 고정부(340)는 제1 고정부(320)와 평행하지 않게 움직여야 한다. 제1 플레이트(322) 및 제2 플레이트(342)가 상기 반도체 칩 패키지의 일면 및 상기 일면과 연결되는 다른 일면을 고정시켜 주기만 하면 되므로, 제1 고정부(320) 및 제2 고정부(340)가 평행하게 움직이지 않아야 한다. 바람직하게는 제2 고정부(340)의 이동 방향이 제1 고정부(320)의 이동 방향과 직교하는 것이 좋다.Since the
상기 제1 조정부의 회전부(328) 및 상기 제2 조정부의 회전부(348)에 반도체 칩 패키지의 크기를 표시하여 보다 쉽게 제1 플레이트(322) 및 제2 플레이트(342)의 위치를 조정할 수도 있다. 예를 들어, 제1 조정부의 회전부(328) 및 제2 조정부의 회전부(348)에 9mm, 10mm 및 11mmm 등의 위치를 표시하여 놓고, 해당 크기의 반도체 칩 패키지를 검사하고자 하는 경우 해당 숫자까지 상기 회전부를 돌리면 해당 크기의 반도체 칩 패키지의 중앙이 로딩부(380)의 중앙에 위치한다고 하자. 검사하고자 하는 반도체 칩 패키지의 크기가 9ㅧ 11(단위는 mm)인 경우, 제1 조정부(320)의 회전부(328)를 9mm까지 돌려서 고정시키고, 제2 조정부(340)의 회전부(348)를 11mmm까지 돌려서 고정시키면 상기 9ㅧ 11 반도체 칩 패키지의 중앙과 로딩부(380)의 중앙이 일치하게 된다. 따라서, 보다 쉽게 반도체 칩 패키지의 크기에 따른 제1 플레이트(322) 및 제2 플레이트(342)의 위치를 고정시킬 수 있다.The size of the semiconductor chip package may be displayed on the
도 5는 본 발명의 반도체 칩 패키지 검사용 소켓이 반도체 칩 패키지(520)를 검사하는 경우를 설명하기 위한 종단면도이다.5 is a longitudinal cross-sectional view illustrating a case in which the socket for inspecting a semiconductor chip package of the present invention inspects the semiconductor chip package 520.
반도체 칩 패키지(520)는 로딩부(380)위에 놓여지게 되는데, 로딩부(380)의 중앙과 반도체 칩 패키지의 중앙(520)이 일치하도록 놓는다. 즉, 검사하고자 하는 반도체 칩 패키지(520)의 크기에 따라 제1 플레이트(322) 및 제2 플레이트(342)를 일정한 위치에 고정시킨다. 그리고, 검사하고자 하는 반도체 칩 패키지(520)의 일 면 및 상기 일면과 연결되는 다른 일면을 제1 플레이트(322) 및 제2 플레이트(342)에 접하게 놓고, 지지부(360)를 이용하여 반도체 칩 패키지(520)가 움직이지 않도록 고정시킨다. 지지부(360)는 탄성체(365)와 결합되어 있으므로 이동이 자유롭고, 상기 제1 플레이트(322) 및 제2 플레이트(342)와 접하지 않은 다른 면들을 고정시켜 준다.The semiconductor chip package 520 is placed on the
상기 검사하고자 하는 반도체 칩 패키지(520)의 중앙과 로딩부(380)의 중앙이 일치하도록 반도체 칩 패키지(520)가 고정되면, 소켓 하우징(310)에 개폐 가능하게 결합되어 있는 커버 하우징(510)을 이용하여 반도체 칩 패키지(520)를 눌러준다. 즉, 반도체 칩 패키지(520)를 소켓 하우징(310) 내부의 콘택 핀(미도시) 부분에 장착하는 경우에는, 커버 하우징(510)이 소켓 하우징(310) 내부의 상기 콘택 핀 위에 탑재된 반도체 칩 패키지(520)를 눌러주는 역할을 함으로써, 반도체 칩 패키지(520)가 로딩부(380)의 중앙에서 상기 콘택핀과 접촉되어 반도체 칩 패키지(520)가 용이하게 탑제될 수 있다.When the semiconductor chip package 520 is fixed so that the center of the semiconductor chip package 520 to be inspected coincides with the center of the
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.As described above, optimal embodiments have been disclosed in the drawings and the specification. Although specific terms have been used herein, they are used only for the purpose of describing the present invention and are not intended to limit the scope of the present invention as defined in the claims or the claims. Therefore, those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.
상술한 바와 같이 본 발명에 따른 반도체 칩 패키지 검사용 소켓은 다양한 크기의 반도체 칩 패키지의 검사를 소켓을 교체하지 않고 할 수 있으므로 새로운 소켓을 제작해야 하는 비용을 줄일 수 있고, 신규 반도체 칩 패키지의 제품 분석을 신속하게 할 수 있는 장점이 있다. 또한, 소켓의 잦은 교체로 인한 테스트 보드의 고장 사고도 줄일 수 있고, 관리 소홀로 인한 소켓의 분실 사고 역시 줄일 수 있는 장점이 있다.As described above, the socket for inspecting a semiconductor chip package according to the present invention can inspect a semiconductor chip package of various sizes without replacing the socket, thereby reducing the cost of manufacturing a new socket, and a product of a new semiconductor chip package. This has the advantage of speeding up the analysis. In addition, it is possible to reduce the failure of the test board due to frequent replacement of the socket, and also to reduce the loss of the socket due to neglect of management.
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060064468A KR20080005738A (en) | 2006-07-10 | 2006-07-10 | Socket for testing semiconductor chip package testing any size of semiconductor chip package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060064468A KR20080005738A (en) | 2006-07-10 | 2006-07-10 | Socket for testing semiconductor chip package testing any size of semiconductor chip package |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20080005738A true KR20080005738A (en) | 2008-01-15 |
Family
ID=39215793
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060064468A KR20080005738A (en) | 2006-07-10 | 2006-07-10 | Socket for testing semiconductor chip package testing any size of semiconductor chip package |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20080005738A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101016022B1 (en) * | 2009-02-02 | 2011-02-23 | 주식회사 오킨스전자 | Semiconductor package test device |
US8029292B2 (en) | 2008-09-17 | 2011-10-04 | Samsung Electronics Co., Ltd. | Multi-socket guide and test device comprising the same |
KR20160050754A (en) * | 2014-10-31 | 2016-05-11 | 삼성전자주식회사 | Adaptor structure and apparatus for testing a semiconductor package including the same |
KR101974172B1 (en) * | 2018-06-01 | 2019-04-30 | (주) 나노에이스 | Displacement type support for inspection of semiconductor chips of different sizes |
KR102292037B1 (en) * | 2020-12-18 | 2021-08-23 | 황동원 | Contact and socket device for burn-in and testing semiconductor IC |
KR20240010156A (en) * | 2022-07-15 | 2024-01-23 | 주식회사 오킨스전자 | Semiconductor test apparatus |
-
2006
- 2006-07-10 KR KR1020060064468A patent/KR20080005738A/en not_active Application Discontinuation
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8029292B2 (en) | 2008-09-17 | 2011-10-04 | Samsung Electronics Co., Ltd. | Multi-socket guide and test device comprising the same |
KR101016022B1 (en) * | 2009-02-02 | 2011-02-23 | 주식회사 오킨스전자 | Semiconductor package test device |
KR20160050754A (en) * | 2014-10-31 | 2016-05-11 | 삼성전자주식회사 | Adaptor structure and apparatus for testing a semiconductor package including the same |
KR101974172B1 (en) * | 2018-06-01 | 2019-04-30 | (주) 나노에이스 | Displacement type support for inspection of semiconductor chips of different sizes |
KR102292037B1 (en) * | 2020-12-18 | 2021-08-23 | 황동원 | Contact and socket device for burn-in and testing semiconductor IC |
WO2022131429A1 (en) * | 2020-12-18 | 2022-06-23 | 황동원 | Semiconductor device burn-in and test contact, and socket device |
US11668744B2 (en) | 2020-12-18 | 2023-06-06 | Hicon Co., Ltd. | Contact and socket device for burning-in and testing semiconductor IC |
KR20240010156A (en) * | 2022-07-15 | 2024-01-23 | 주식회사 오킨스전자 | Semiconductor test apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101020771B1 (en) | Test socket of semiconductor package | |
KR101535229B1 (en) | universal test socket and semiconductor package testing apparatus using the same | |
KR20080005738A (en) | Socket for testing semiconductor chip package testing any size of semiconductor chip package | |
KR101392399B1 (en) | Burn-in socket for test | |
US20130260592A1 (en) | Semiconductor chip package test sockets | |
KR101528172B1 (en) | A test device | |
KR101975315B1 (en) | Test socket | |
KR20100127945A (en) | Probe card for testing film package | |
JP2011039048A (en) | Tester and semiconductor device test apparatus with the same | |
US7385408B1 (en) | Apparatus and method for testing integrated circuit devices having contacts on multiple surfaces | |
US20080315899A1 (en) | Test Apparatus for Testing a Semiconductor Device, and Method for Testing the Semiconductor Device | |
KR100744152B1 (en) | Socket for testing semiconductor chip package making easy multi-test | |
KR20170142610A (en) | Insert assembly of receiving semiconductor device and test tray having the same | |
JP2004342466A (en) | Method of assembling socket for semiconductor device | |
US6441632B1 (en) | Spring probe contactor for testing PGA devices | |
KR101212945B1 (en) | Inspection socket having vertical type probe | |
US7189092B2 (en) | Modular semiconductor package testing contactor system | |
KR102287237B1 (en) | Insert assembly for receiving semiconductor device and test tray including the same | |
KR101071743B1 (en) | Electric connector | |
KR101332656B1 (en) | Device for connecting semiconductor chip for testing semiconductor module | |
US8487642B2 (en) | Burn-in socket and testing fixture using the same | |
US20010026167A1 (en) | Compliant contactor for testing semiconductors | |
KR101627869B1 (en) | Apparatus for inspecting a hi-fix board | |
KR102607188B1 (en) | Test device | |
KR20040087415A (en) | Socket for testing semiconductor chip package available for BGA and TSOP type packages |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |