KR20060027797A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- KR20060027797A KR20060027797A KR1020057022558A KR20057022558A KR20060027797A KR 20060027797 A KR20060027797 A KR 20060027797A KR 1020057022558 A KR1020057022558 A KR 1020057022558A KR 20057022558 A KR20057022558 A KR 20057022558A KR 20060027797 A KR20060027797 A KR 20060027797A
- Authority
- KR
- South Korea
- Prior art keywords
- resistance
- insulating film
- semiconductor device
- resistance element
- film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 102
- 239000000758 substrate Substances 0.000 claims abstract description 76
- 230000017525 heat dissipation Effects 0.000 claims abstract description 55
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 54
- 229920005591 polysilicon Polymers 0.000 claims abstract description 54
- 239000012535 impurity Substances 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 27
- 238000002955 isolation Methods 0.000 claims description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 55
- 229910052710 silicon Inorganic materials 0.000 abstract description 55
- 239000010703 silicon Substances 0.000 abstract description 55
- 230000003071 parasitic effect Effects 0.000 abstract description 32
- 239000010408 film Substances 0.000 description 177
- 230000015572 biosynthetic process Effects 0.000 description 39
- 239000010410 layer Substances 0.000 description 31
- 238000009792 diffusion process Methods 0.000 description 23
- 238000002347 injection Methods 0.000 description 18
- 239000007924 injection Substances 0.000 description 18
- 238000004519 manufacturing process Methods 0.000 description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 229910052814 silicon oxide Inorganic materials 0.000 description 13
- 125000006850 spacer group Chemical group 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- -1 boron ions Chemical class 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910015900 BF3 Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910019001 CoSi Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 230000036642 wellbeing Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Description
본 발명은, 반도체 장치에 관한 것으로, 특히, 폴리실리콘막으로 이루어지는 저항 소자를 갖는 반도체 장치에 관한 것이다. TECHNICAL FIELD This invention relates to a semiconductor device. Specifically, It is related with the semiconductor device which has a resistance element which consists of a polysilicon film.
반도체 장치에 내장되는 저항 소자로서는, 현재, 폴리실리콘막으로 이루어지는 것이 널리 이용되도록 되어 있다. 이것은, 폴리실리콘막에 의해 저항 소자를 형성하는 공정이 다른 반도체 장치의 제조 프로세스와의 정합성이 양호한 것이나, 폴리실리콘막으로 이루어지는 저항 소자는 바이어스 의존성이 작은 것 등의 이점 때문이다. As resistance elements incorporated in semiconductor devices, those made of polysilicon films are now widely used. This is because the process of forming the resistance element by the polysilicon film is good in compatibility with the manufacturing process of other semiconductor devices, and the resistance element made of the polysilicon film has a small bias dependency.
일반적으로, 저항 소자에 이용되는 폴리실리콘막은, 트랜지스터의 게이트 전극으로서 이용되는 폴리실리콘막과 동시에 형성된다. 이 때문에, 폴리실리콘막으로 이루어지는 저항 소자는, 반도체 기판 상에 소자 영역을 획정하는 소자 분리 절연막 상 또는 게이트 절연막 상에 형성되게 된다. 그런데, 쌍 기판 용량과 쌍 기판 절연성의 관점에서, 소자 분리 절연막 상에 저항 소자를 형성하는 것이, 게이트 절연막 상에 형성하는 것보다 많아지고 있다. Generally, the polysilicon film used for a resistance element is formed simultaneously with the polysilicon film used as a gate electrode of a transistor. For this reason, the resistance element which consists of a polysilicon film is formed on the element isolation insulating film which defines the element area | region on a semiconductor substrate, or on a gate insulating film. By the way, from a viewpoint of a pair substrate capacitance and a pair substrate insulation property, forming a resistance element on an element isolation insulating film is increasing more than forming on a gate insulating film.
도 15는 CMOS 트랜지스터 및 폴리실리콘막으로 이루어지는 저항 소자를 갖는 반도체 장치의 구조를 도시하는 단면도이다. FIG. 15 is a cross-sectional view showing the structure of a semiconductor device having a resistance element composed of a CMOS transistor and a polysilicon film.
도시한 바와 같이, 실리콘 기판(100) 상에는, 소자 영역을 획정하는 소자 분리 절연막(102)이 형성되어 있다. As shown in the drawing, an element isolation
N형 MOS 트랜지스터 형성 영역의 실리콘 기판(100) 내에는, P웰(104)이 형성되어 있다. P형 MOS 트랜지스터 형성 영역의 실리콘 기판(100) 내에는, N웰(106)이 형성되어 있다. The
N형 MOS 트랜지스터 형성 영역의 실리콘 기판(100) 상에는, 게이트 절연막(108)을 개재하여, 폴리실리콘막으로 이루어지는 게이트 전극(110n)이 형성되어 있다. 게이트 전극(110n)의 측벽에는, 사이드월 스페이서(112)가 형성되어 있다. 게이트 전극(110n)의 양측의 실리콘 기판(110) 내에는, 익스텐션 소스/드레인 구조를 갖는 소스/드레인 확산층(114n)이 형성되어 있다. 이렇게 해서, N형 MOS 트랜지스터 형성 영역에는, 게이트 전극(110n) 및 소스/드레인 확산층(114n)을 갖는 N형 MOS 트랜지스터가 형성되어 있다. On the
P형 MOS 트랜지스터 형성 영역의 실리콘 기판(100) 상에는, 게이트 절연막(108)을 개재하여, 폴리실리콘막으로 이루어지는 게이트 전극(110p)이 형성되어 있다. 게이트 전극(110p)의 측벽에는, 사이드월 스페이서(112)가 형성되어 있다. 게이트 전극(110p)의 양측의 실리콘 기판(100) 내에는, 익스텐션 소스/드레인 구조를 갖는 소스/드레인 확산층(114p)이 형성되어 있다. 이렇게 해서, P형 MOS 트랜지스터 형성 영역에는, 게이트 전극(110p) 및 소스/드레인 확산층(114p)을 갖는 P형 MOS 트랜지스터가 형성되어 있다. On the
소자 분리 절연막(102) 상의 저항 소자 형성 영역에는, 불순물이 첨가된 폴 리실리콘막으로 이루어지는 저항 소자(116)가 형성되어 있다. 저항 소자(116) 상에는, 절연막(118)이 형성되어 있다. 저항 소자(116) 양단의 컨택트부에는 절연막은 형성되어 있지 않다. In the resistance element formation region on the element isolation
N형 MOS 트랜지스터, P형 MOS 트랜지스터, 및 저항 소자(116)가 형성된 실리콘 기판(100) 상에는, 층간 절연막(120)이 형성되어 있다. 층간 절연막(120)에는, 소스/드레인 확산층(114n, 114p)에 각각 전기적으로 접속된 컨택트 플러그(122, 124)와, 게이트 전극(110n, 110p)에 각각 전기적으로 접속된 컨택트 플러그(도시 생략)와, 저항 소자(116) 양단의 컨택트부에 각각 접속된 컨택트 플러그(126, 128)가 매립되어 있다. An interlayer
컨택트 플러그(122∼128)가 매립된 층간 절연막(120) 상에는, 컨택트 플러그(122, 124)를 통해 소스/드레인 확산층(114n, 114p)에 각각 전기적으로 접속된 배선층(130, 132)과, 컨택트 플러그를 통해 게이트 전극(110n, 110p)에 각각 전기적으로 접속된 배선층(도시 생략)과, 컨택트 플러그(126, 128)를 통해 저항 소자(116) 양단의 컨택트부에 각각 전기적으로 접속된 배선층(134, 136)이 형성되어 있다. On the interlayer
이렇게 해서, CMOS 트랜지스터 및 폴리실리콘막으로 이루어지는 저항 소자를 갖는 반도체 장치가 구성되어 있다. In this way, the semiconductor device which has the resistance element which consists of a CMOS transistor and a polysilicon film is comprised.
상술한 바와 같이 하여 반도체 장치에 내장되는 저항 소자에서는, 전류가 흘러 전력이 소비됨으로써 쥴 열이 발생한다. 도 15에 도시한 바와 같은 소자 분리 절연막 상에 저항 소자가 형성된 반도체 장치에서는, 저항 소자에서 발생하는 쥴 열은, 주로, 저항 소자 아래에 형성된 소자 분리 절연막을 경유하여 반도체 기판으로 도피하게 된다. 따라서, 저항 소자의 면적이 클수록, 저항 소자에서 발생한 쥴 열이 용이하게 빠져나갈 수 있어, 발열에 의한 저항율의 저하, 나아가서는 저항율의 저하에 의한 전류의 증대에 기인하는 저항 소자의 단선이라는 문제점을 보다 확실하게 회피할 수 있다. In the resistive element incorporated in the semiconductor device as described above, current flows to consume power, thereby generating Joule heat. In the semiconductor device in which the resistance element is formed on the element isolation insulating film as shown in FIG. 15, the Joule heat generated in the resistance element is mainly escaped to the semiconductor substrate via the element isolation insulating film formed under the resistance element. Therefore, the larger the area of the resistive element, the more easily Joule heat generated in the resistive element can escape, resulting in a problem of disconnection of the resistive element caused by a decrease in resistivity caused by heat generation and an increase in current caused by a lower resistivity. It can be more reliably avoided.
한편, 저항 소자의 면적이 작을 수록, 저항 소자와 반도체 기판 사이에 발생하는 기생 용량은 작은 것으로 된다. On the other hand, the smaller the area of the resistance element, the smaller the parasitic capacitance generated between the resistance element and the semiconductor substrate.
이와 같이, 저항 소자의 방열을 확보하기 위해서는 저항 소자의 면적을 크게 할 필요가 있는 데 대하여, 기생 용량을 저감하기 위해서는 저항 소자의 면적을 작게 할 필요가 있었다. 이 때문에, 저항 소자의 방열의 확보와 기생 용량의 저감을 양립하는 것은 매우 곤란하였다. As described above, in order to secure heat dissipation of the resistive element, the area of the resistive element needs to be increased, while in order to reduce the parasitic capacitance, the resistive element needs to be reduced. For this reason, it was very difficult to attain both heat dissipation of the resistance element and reduction of the parasitic capacitance.
폴리실리콘막으로 이루어지는 저항 소자의 방열을 확보하고, 또한, 기생 용량을 저감하는 기술로서는, 지금까지, 예를 들면 특허 문헌1∼4에 개시된 것이 알려져 있다. As a technique for ensuring heat dissipation of a resistance element made of a polysilicon film and reducing parasitic capacitance, those disclosed in, for example, Patent Documents 1 to 4 are known so far.
특허 문헌1, 2에는, 폴리실리콘막으로 이루어지는 저항 소자를, 컨택트 부분의 외측에서 반도체 기판에 컨택트시킴으로써, 저항 소자에서 발생하는 열을 직접 기판으로 빼내는 것을 목적으로 한 구성이 개시되어 있다. 이 구성은, 저항 소자와 기판이 컨택트하고 있기 때문에, 높은 방열 효과를 얻을 수 있다.
특허 문헌3에는, 폴리실리콘막으로 이루어지는 저항 소자와 기판 사이에, 절연막을 개재하여 고비저항의 폴리실리콘막이 배치된 구성이 개시되어 있다. 이 구 성에 따르면, 저항 소자가 고비저항이며 열전도율이 높은 폴리실리콘막과 막 두께가 얇은 절연막을 개재하여 접하고 있기 때문에, 저항 소자에서 발생한 열을 기판으로 효율적으로 빼내는 것이 가능하게 된다. 또한, 저항 소자 아래에 배치된 폴리실리콘막의 두께가 충분히 두껍고, 그 막 두께분만큼 저항 소자와 기판이 이격되어 있기 때문에, 기생 용량도 작은 것으로 되어 있다. Patent Literature 3 discloses a configuration in which a high specific resistance polysilicon film is disposed between an resistance element made of a polysilicon film and a substrate via an insulating film. According to this configuration, since the resistive element is in contact with a high specific resistance polysilicon film having a high thermal conductivity and an insulating film having a thin film thickness, it is possible to efficiently extract heat generated from the resistive element to the substrate. In addition, since the thickness of the polysilicon film disposed under the resistance element is sufficiently thick, and the resistance element and the substrate are separated by the thickness, the parasitic capacitance is also small.
특허 문헌4에는, 얇은 절연막뿐만 아니라 두꺼운 절연막 상에도 저항 소자를 연장시킨 구성이 개시되어 있다. 이 구성에서는, 두꺼운 절연막을 개재한 기판에의 방열 경로가 존재할 뿐만 아니라, 저항 소자 상에 형성된 보호막을 개재한 방열 경로가 확보되어 있기 때문에, 얇은 절연막의 면적을 증대할 필요가 없어, 기생 용량의 대폭적인 증대를 초래하지 않는다.
그러나, 특허 문헌1∼4에 개시된 폴리실리콘막으로 이루어지는 저항 소자를 갖는 반도체 장치의 구성에는, 이하에 설명하는 바와 같은 난점이 존재하는 것으로 생각된다. However, in the structure of the semiconductor device which has the resistance element which consists of the polysilicon films disclosed by patent documents 1-4, it is thought that the difficulty as described below exists.
예를 들면, 특허 문헌1, 2에 개시된 구성에서는, 저항 소자와 기판이 컨택트하는 부분의 전위를 제어하는 것이 필요로 된다. 또한, 이러한 구성을 예로 들면 CMOS 회로에 적용하는 경우에는, 게이트 산화막을 형성한 후에, 산화막에, 저항 소자와 기판을 컨택트시키기 위한 컨택트창을 개구하게 된다. 이 때문에, 게이트 산화막을 개구하기 위해 이용하는 에칭 등의 프로세스가, 게이트 산화막의 신뢰성에 미치는 영향을 고려할 필요가 있다고 생각된다. For example, in the structure disclosed by
또한, 특허 문헌3에 개시된 구성에서는, 특히 CMOS 회로에의 적용을 생각한 경우에, 폴리실리콘막을 2층 적층할 필요가 있는 것 및 각각의 폴리실리콘막에 대하여 패턴의 형성이 필요하기 때문에, 공정이 복잡한 것으로 됨과 함께 제조 코스트가 상승하게 된다고 생각된다. In addition, in the configuration disclosed in Patent Document 3, since it is necessary to stack two layers of polysilicon films especially when considering application to a CMOS circuit, and the formation of a pattern is required for each polysilicon film, the process is performed. It is thought that manufacturing cost rises as it becomes complicated.
또한, 특허 문헌4에 개시된 구성에서는, 두꺼운 절연막 상으로도 저항 소자를 연장시키기 때문에, 저항 소자가 위에 형성되는 얇은 절연막의 면적을 크게 할 필요가 없다고는 하지만, 이 얇은 절연막이 형성된 영역에 발생하는 기생 용량은 무시할 수 없는 것으로 생각된다. In addition, in the configuration disclosed in
본 발명의 목적은, 기생 용량이 작고, 또한 방열성이 우수한 저항 소자를 갖는 반도체 장치를 제공하는 것에 있다. An object of the present invention is to provide a semiconductor device having a resistance element having a small parasitic capacitance and excellent heat dissipation.
[특허 문헌1] 일본 특개평2-283058호 공보 [Patent Document 1] Japanese Patent Application Laid-Open No. 2-283058
[특허 문헌2] 일본 특개평3-24858호 공보 [Patent Document 2] Japanese Patent Application Laid-Open No. 3-24858
[특허 문헌3] 일본 특개2000-150780호 공보 [Patent Document 3] Japanese Unexamined Patent Publication No. 2000-150780
[특허 문헌4] 일본 특개2001-257317호 공보[Patent Document 4] Japanese Patent Application Laid-Open No. 2001-257317
<발명의 개시><Start of invention>
본 발명의 일 관점에 따르면, 반도체 기판 상에 형성된 폴리실리콘막으로 이루어지는 저항 소자를 갖는 반도체 장치로서, 상기 저항 소자는, 저항값이 소정의 값으로 설정된 저항부와, 상기 저항부의 단부에 형성되며, 고정 전위를 인가하는 배선이 접속되는 컨택트부와, 상기 컨택트부에 접속된 방열부를 갖는 반도체 장치가 제공된다. According to an aspect of the present invention, there is provided a semiconductor device having a resistance element made of a polysilicon film formed on a semiconductor substrate, wherein the resistance element is formed at a resistance portion having a resistance value set to a predetermined value and at an end portion of the resistance portion. A semiconductor device having a contact portion to which a wiring for applying a fixed potential is connected and a heat dissipation portion connected to the contact portion are provided.
본 발명에 따르면, 반도체 기판 상에 형성된 폴리실리콘막으로 이루어지는 저항 소자를, 저항값이 소정의 값으로 설정된 저항부와, 상기 저항부의 단부에 형성되며, 고정 전위를 인가하는 배선이 접속되는 컨택트부와, 상기 컨택트부에 접속된 방열부로 구성하기 때문에, 기생 용량이 작고, 또한 방열성이 우수한 저항 소자(26)를 갖는 반도체 장치를 제공할 수 있다. According to the present invention, there is provided a resistance element comprising a polysilicon film formed on a semiconductor substrate, wherein the contact portion is formed at the end of the resistance portion with a resistance portion having a resistance value set to a predetermined value and connected to a wiring for applying a fixed potential. And a heat radiating portion connected to the contact portion, a semiconductor device having a parasitic capacitance and a
도 1은 본 발명의 제1 실시 형태에 따른 반도체 장치의 구조를 도시한 개략도. 1 is a schematic diagram showing a structure of a semiconductor device according to a first embodiment of the present invention.
도 2는 본 발명의 제1 실시 형태에 따른 반도체 장치를 이용하여 구성되는 차동쌍 회로를 도시하는 회로도. FIG. 2 is a circuit diagram showing a differential pair circuit constructed using the semiconductor device according to the first embodiment of the present invention. FIG.
도 3은 본 발명의 제1 실시 형태에 따른 반도체 장치의 제조 방법을 도시하는 공정 단면도(그 1). 3 is a cross sectional view of the semiconductor device manufacturing method according to the first embodiment of the present invention (No. 1).
도 4는 본 발명의 제1 실시 형태에 따른 반도체 장치의 제조 방법을 도시하는 공정 단면도(그 2). FIG. 4 is a cross sectional view of the semiconductor device of the first embodiment of the present invention, showing the method for manufacturing the same. FIG.
도 5는 본 발명의 제1 실시 형태에 따른 반도체 장치의 제조 방법을 도시하는 공정 단면도(그 3). Fig. 5 is a cross sectional view (No. 3) showing a method for manufacturing a semiconductor device according to the first embodiment of the present invention.
도 6은 본 발명의 제1 실시 형태에 따른 반도체 장치의 제조 방법을 도시하는 공정 단면도(그 4). Fig. 6 is a cross sectional view (No. 4) showing the method of manufacturing the semiconductor device according to the first embodiment of the present invention.
도 7은 본 발명의 제1 실시 형태에 따른 반도체 장치의 제조 방법을 도시하는 공정 단면도(그 5). Fig. 7 is a cross sectional view (No. 5) showing the method of manufacturing the semiconductor device according to the first embodiment of the present invention.
도 8은 본 발명의 제1 실시 형태에 따른 반도체 장치의 제조 방법을 도시하 는 공정 단면도(그 6). FIG. 8 is a process
도 9는 본 발명의 제2 실시 형태에 따른 반도체 장치의 구조를 도시하는 단면도. 9 is a cross-sectional view showing a structure of a semiconductor device according to a second embodiment of the present invention.
도 10은 본 발명의 제2 실시 형태에 따른 반도체 장치의 제조 방법을 도시하는 공정 단면도. 10 is a cross-sectional view illustrating the method of manufacturing the semiconductor device according to the second embodiment of the present invention.
도 11은 본 발명의 제3 실시 형태에 따른 반도체 장치의 구조를 도시하는 단면도. 11 is a cross-sectional view showing a structure of a semiconductor device according to a third embodiment of the present invention.
도 12는 본 발명의 제3 실시 형태에 따른 반도체 장치에 의한 기생 용량의 저감 효과를 도시하는 그래프. 12 is a graph showing a reduction effect of parasitic capacitance by a semiconductor device according to a third embodiment of the present invention.
도 13은 본 발명의 제3 실시 형태의 변형예(그 1)에 의한 반도체 장치의 구조를 도시하는 단면도. 13 is a cross-sectional view showing a structure of a semiconductor device according to Modified Example 1 of the third embodiment of the present invention.
도 14는 본 발명의 제3 실시 형태의 변형예(그 2)에 의한 반도체 장치의 구조를 도시하는 단면도. 14 is a cross-sectional view showing a structure of a semiconductor device according to Modified Example 2 of the third embodiment of the present invention.
도 15는 CMOS 트랜지스터 및 폴리실리콘막으로 이루어지는 저항 소자를 갖는 종래의 반도체 장치의 구조를 도시하는 단면도. Fig. 15 is a sectional view showing the structure of a conventional semiconductor device having a resistance element composed of a CMOS transistor and a polysilicon film.
<발명을 실시하기 위한 최량의 형태><Best mode for carrying out the invention>
(제1 실시 형태) (1st embodiment)
본 발명의 제1 실시 형태에 따른 반도체 장치 및 그 제조 방법에 대하여 도 1 내지 도 8을 이용하여 설명한다. 도 1은 본 실시 형태에 따른 반도체 장치의 구조를 도시하는 개략도, 도 2는 본 실시 형태에 따른 반도체 장치를 이용하여 구성 되는 차동쌍 회로를 도시하는 회로도, 도 3 내지 도 8은 본 실시 형태에 따른 반도체 장치의 제조 방법을 도시하는 공정 단면도이다. A semiconductor device and a manufacturing method thereof according to the first embodiment of the present invention will be described with reference to FIGS. 1 to 8. 1 is a schematic diagram showing the structure of a semiconductor device according to the present embodiment, FIG. 2 is a circuit diagram showing a differential pair circuit constructed using the semiconductor device according to the present embodiment, and FIGS. 3 to 8 are views of the present embodiment. It is process sectional drawing which shows the manufacturing method of a semiconductor device.
우선, 본 실시 형태에 따른 반도체 장치의 구조에 대하여 도 1 및 도 2를 이용하여 설명한다. 도 1A는 본 실시 형태에 따른 반도체 장치의 구조를 도시하는 단면도, 도 1B는 본 실시 형태에 따른 반도체 장치에서의 저항 소자의 구조를 도시하는 평면도이다. 도 1A에서의 저항 소자의 단면은, 도 1B에서의 X-X'선 단면에 대응하고 있다. First, the structure of the semiconductor device according to the present embodiment will be described with reference to FIGS. 1 and 2. 1A is a sectional view showing the structure of a semiconductor device according to the present embodiment, and FIG. 1B is a plan view showing the structure of a resistance element in the semiconductor device according to the present embodiment. The cross section of the resistance element in FIG. 1A corresponds to the X-X 'line cross section in FIG. 1B.
도 1A에 도시한 바와 같이, 실리콘 기판(10) 상에는, 소자 영역을 획정하는 소자 분리 절연막(12)이 형성되어 있다. N형 MOS 트랜지스터 형성 영역의 실리콘 기판(10) 내에는, P웰(14)이 형성되어 있다. P형 MOS 트랜지스터 형성 영역의 실리콘 기판(10) 내에는, N웰(16)이 형성되어 있다. As shown in FIG. 1A, an element
N형 MOS 트랜지스터 형성 영역의 실리콘 기판(10) 상에는, 게이트 절연막(18)을 개재하여, 폴리실리콘막으로 이루어지는 게이트 전극(20n)이 형성되어 있다. 게이트 전극(20n)의 측벽에는, 사이드월 스페이서(22)가 형성되어 있다. 게이트 전극(20n)의 양측의 실리콘 기판(10) 내에는, 익스텐션 소스/드레인 구조를 갖는 소스/드레인 확산층(24n)이 형성되어 있다. 이렇게 해서, N형 MOS 트랜지스터 형성 영역에는, 게이트 전극(22n) 및 소스/드레인 확산층(24n)을 갖는 N형 MOS 트랜지스터가 형성되어 있다. On the
P형 MOS 트랜지스터 형성 영역의 실리콘 기판(10) 상에는, 게이트 절연막(18)을 개재하여, 폴리실리콘막으로 이루어지는 게이트 전극(20p)이 형성되어 있 다. 게이트 전극(20p)의 측벽에는, 사이드월 스페이서(22)가 형성되어 있다. 게이트 전극(20p)의 양측의 실리콘 기판(10) 내에는, 익스텐션 소스/드레인 구조를 갖는 소스/드레인 확산층(24p)이 형성되어 있다. 이렇게 해서, P형 MOS 트랜지스터 형성 영역에는, 게이트 전극(22p) 및 소스/드레인 확산층(24p)을 갖는 P형 MOS 트랜지스터가 형성되어 있다. On the
소자 분리 절연막(12) 상의 저항 소자 형성 영역에는, 폴리실리콘막으로 이루어지는 저항 소자(26)가 형성되어 있다. 저항 소자(26)는, 도 1A 및 도 1B에 도시한 바와 같이, 저항부(26a)와, 저항부(26a)의 양 단부에 형성된 컨택트부(26b)와, 한쪽의 컨택트부(26b)에 접속된 방열부(26c)를 갖고 있다. 저항부(26a)는, 사각 형상의 폴리실리콘막으로 이루어지며 불순물이 도입되어 소정의 저항값으로 설정된 저항으로서 기능하는 것이다. 컨택트부(26b)는, 폴리실리콘막에 고농도의 불순물이 도입되어 이루어지며, 컨택트 플러그가 접속되는 것이다. 방열부(26c)는, 저항부(26a) 및 컨택트부(26b)보다 폭이 넓고 또한 면적이 큰 평면 형상을 갖는 폴리실리콘막으로 이루어지는 것이다. 예를 들면, 저항부(26a) 및 그 양단의 컨택트부(26b)는, 도 1B에 도시한 바와 같이, 거의 동일한 폭의 사각 형상의 평면 형상을 갖고, 방열부(26c)는, 저항부(26a) 및 컨택트부(26b)보다 폭이 넓은 사각 형상의 평면 형상을 갖고 있다. 이들 저항부(26a), 컨택트부(26b), 및 방열부(26c)는, 동일한 폴리실리콘막을 패터닝함으로써 일체적으로 형성되어 있다. In the resistance element formation region on the element
저항 소자(26)의 저항부(26a) 상에는, 절연막(28)이 형성되어 있다. The insulating
N형 MOS 트랜지스터, P형 MOS 트랜지스터, 및 저항 소자(26)가 형성된 실리 콘 기판(10) 상에는, 층간 절연막(30)이 형성되어 있다. 층간 절연막(30)에는, 소스/드레인 확산층(24n, 24p)에 각각 전기적으로 접속된 컨택트 플러그(32, 34)와, 게이트 전극(20n, 20p)에 각각 전기적으로 접속된 컨택트 플러그(도시 생략)와, 저항 소자(26)의 저항부(26a) 양단의 컨택트부(26b)에 각각 접속된 컨택트 플러그(36, 38)가 매립되어 있다. An interlayer insulating
컨택트 플러그(32∼38)가 매립된 층간 절연막(30) 상에는, 컨택트 플러그(32, 34)를 통해 소스/드레인 확산층(24n, 24p)에 각각 전기적으로 접속된 배선층(40, 42)과, 컨택트 플러그를 통해 게이트 전극(20n, 20p)에 각각 전기적으로 접속된 배선층(도시 생략)과, 컨택트 플러그(36, 38)를 통해 저항 소자(26)의 컨택트부(26b)에 각각 전기적으로 접속된 배선층(44, 46)이 형성되어 있다. On the
이렇게 해서, 본 실시 형태에 따른 반도체 장치가 구성되어 있다. In this way, the semiconductor device which concerns on this embodiment is comprised.
도 2는 본 실시 형태에 따른 반도체 장치를 이용하여 구성되는 회로의 일례인 차동쌍 회로를 도시하는 회로도이다. 도시한 바와 같이, 본 실시 형태에 따른 반도체 장치에 의해 구성되는 CMOS 트랜지스터(48)와 저항 소자(26)가 직렬로 접속된 회로가 병렬로 접속되어 있다. 각각의 저항 소자(26)의 방열부(26c)의 A점은, 고정 전위인 전원 전압(Vdd)에 접속되어 있다. 즉, 방열부(26c)에 접하는 컨택트부(26b)가, 차동쌍 회로에 전원 전압을 인가하는 전원선에 접속되어 있다. 또한, 각각의 저항 소자(26)의 저항부(26a)의 B점에 전기적으로 접속된 CMOS 트랜지스터(48)의 소스/드레인의 한쪽이, 접지 전위선에 접속되어 있다. FIG. 2 is a circuit diagram showing a differential pair circuit which is an example of a circuit constituted using the semiconductor device according to the present embodiment. As shown in the figure, a circuit in which the
본 실시 형태에 따른 반도체 장치는, 저항 소자(26)에서, 고정 전위를 인가 하는 배선에 접속되는 컨택트부(26b)와 같이 기생 용량의 존재가 회로 구성상 부적합하지 않은 부분에, 저항으로서 기능하는 저항부(26a)와 비교하여 면적이 크고 방열성이 높은 방열부(26c)가 형성되어 있는 것에 주된 특징이 있다. The semiconductor device according to the present embodiment functions as a resistor in a portion of the
이하, 본 실시 형태에 따른 반도체 장치의 특징에 대하여, 도 2에 도시한 바와 같이 차동쌍 회로를 구성한 경우를 예로 들어 구체적으로 설명한다. Hereinafter, the characteristic of the semiconductor device which concerns on this embodiment is demonstrated concretely, taking an example where a differential pair circuit is comprised as shown in FIG.
본 실시 형태에 따른 반도체 장치를 이용하여 차동쌍 회로를 구성한 경우, 도 2에 도시한 바와 같이, 차동쌍 회로에서의 부하 저항인 저항 소자(26)의 A점은 전원 전압에 접속되어 있기 때문에 회로의 동작에 상관없이 전압이 변동되지 않는다. 따라서, A점의 부분에 기생 용량이 존재하고 있었다고 해도, 회로의 동작 시에 전하의 충방전이 행해지지는 않아, 기생 용량의 존재에 기인하는 회로 구성상의 문제점은 없다. In the case where a differential pair circuit is formed using the semiconductor device according to the present embodiment, as shown in Fig. 2, the point A of the
따라서, 이러한 기생 용량이 존재하고 있었다고 해도 회로 구성상 부적합하지 않은 부분에, 저항으로서 기능하는 저항부(26a)와 비교하여 면적이 크고 방열성이 높은 폴리실리콘막으로 이루어지는 방열부(26c)를 형성함으로써, 저항부(26a)에서 발생하는 쥴 열이 방열부(26c)를 통해 효율적으로 실리콘 기판으로 빠져나갈 수 있어, 우수한 방열성을 확보할 수 있다. Therefore, even if such a parasitic capacitance exists, the
한편, 저항 소자(26)의 B점 및 저항부(26a)는, 트랜지스터의 온/오프 동작 등의 회로의 동작에 의해 그 전위가 변동되게 된다. 따라서, 이러한 부분에 기생 용량이 존재하면, 전하의 충방전이 행해져 회로 동작에 지연이 발생하는 등의 회로 구성상의 문제점이 있다. 따라서, 저항부(26a)에 대해서는, 폴리실리콘막의 폭을 좁게 하여 면적을 작게 함으로써, 기생 용량이 가능한 한 저감되도록 설계하면 된다. 여기서, 저항부(26a)에서 발생하는 쥴 열의 방열은 방열부(26c)에 의해 확보되기 때문에, 저항부(26a)의 설계는, 쥴 열의 방열을 확보하는 것에 제약되지 않고, 기생 용량을 저감한다고 하는 관점에서 행할 수 있다. On the other hand, the potential of the point B of the
또한, 도 2에서는, 저항 소자(26)의 A점이 차동쌍 회로의 전원 전압에 접속되어 있었지만, 고정 전위이면 전원 전압에 한하지 않고, 예를 들면 접지 전위에 접속되어 있어도 된다. In addition, although the point A of the
상술한 바와 같이, 본 실시 형태에 따른 반도체 장치는, 저항 소자(26)가, 고정 전위를 인가하기 위한 배선에 접속되는 컨택트부(26b)와 같이 기생 용량의 존재가 회로 구성상 부적합하지 않은 부분에, 저항으로서 기능하는 저항부(26a)와 비교하여 면적이 큰 폴리실리콘막으로 이루어지는 방열성이 높은 방열부(26c)를 갖고, 또한, 쥴 열의 방열을 확보하는 것에 제약되지 않고 기생 용량을 저감하는 관점에서 설계된 저항부(26a)를 갖기 때문에, 회로 구성상 부적합한 기생 용량이 작고, 또한 발생하는 쥴 열에 대하여 우수한 방열성을 구비한 저항 소자를 갖는 반도체 장치를 제공할 수 있다. As described above, in the semiconductor device according to the present embodiment, the
다음으로, 본 실시 형태에 따른 반도체 장치의 제조 방법에 대하여 도 3 내지 도 8을 이용하여 설명한다. Next, the manufacturing method of the semiconductor device which concerns on this embodiment is demonstrated using FIGS.
우선, p형 실리콘 기판(10)에, 예를 들면 STI(Shallow Trench Isolation)법에 의해, 소자 영역을 획정하는 소자 분리 절연막을 형성한다(도 3A를 참조). 여 기서, p형 실리콘 기판(10)의 불순물 농도는, 예를 들면 1×1015∼1×1016/㎤이다. 또한, 도 3 내지 도 8에서는, 중앙의 소자 분리 절연막(12)에 의해 획정된 도면에서 좌측의 소자 영역이 P형 MOS 트랜지스터 형성 영역이고, 도면에서 우측의 소자 영역이 N형 MOS 트랜지스터 형성 영역이다. 또한, 도면에서 우측의 소자 분리 절연막(12) 상이, 저항 소자 형성 영역이다. First, an element isolation insulating film for defining an element region is formed in the p-
다음으로, N형 MOS 트랜지스터 영역을 노출시키는 개구부를 갖는 레지스트막(52)을 형성하고, 이 레지스트막(52)을 마스크로 하는 이온 주입에 의해, N형 MOS 트랜지스터 형성 영역에 P웰(14)을 형성한다(도 3B를 참조). P웰(14)의 형성 종료 후, 마스크로서 이용한 레지스트막(52)을 제거한다. Next, a resist
마찬가지로, P형 MOS 트랜지스터 영역을 노출시키는 개구부를 갖는 레지스트막(54)을 형성하고, 이 레지스트막(54)을 마스크로 하는 이온 주입에 의해, P형 MOS 트랜지스터 형성 영역에 N웰(16)을 형성한다(도 3C를 참조). N웰(16)의 형성 종료 후, 마스크로서 이용한 레지스트막(54)을 제거한다. Similarly, a resist
또한, P웰(14), N웰(16)의 불순물 농도는, 모두 예를 들면 1×1017∼1×1018/㎤이다. In addition, the impurity concentration of the P well 14 and the N well 16 is 1 * 10 <17> -1 * 10 <18> / cm <3>, for example.
다음으로, 예를 들면 열 산화법에 의해, 실리콘 기판(10)의 표면을 열 산화하여, 소자 영역 상에 실리콘 산화막으로 이루어지는 게이트 절연막(18)을 형성한다. 또한, 게이트 절연막(18)은, 실리콘질화산화막, 알루미나막, 고유전율막, 그 밖의 절연막에 의해 형성해도 된다. Next, for example, by thermal oxidation, the surface of the
다음으로, 전체면에, 예를 들면 CVD법에 의해, 예를 들면 막 두께 100㎚의 폴리실리콘막(56)을 형성한다(도 4A를 참조). 여기서, 폴리실리콘막(56)은, 아몰퍼스 실리콘막을 형성하고, 열 처리에 의해 아몰퍼스 실리콘막을 결정화함으로써 형성해도 된다. Next, a
다음으로, 포토리소그래피 및 드라이 에칭에 의해, 폴리실리콘막(56)을 패터닝하여, N형 MOS 트랜지스터 형성 영역에 폴리실리콘막(56)으로 이루어지는 게이트 전극(20n)을 형성하고, P형 MOS 트랜지스터 형성 영역에 폴리실리콘막(56)으로 이루어지는 게이트 전극(20p)을 형성하며, 또한, 소자 분리 절연막(12) 상의 저항 소자 형성 영역에 폴리실리콘막(56)으로 이루어지며 방열부(26c)를 갖는 저항 소자(26)를 형성한다(도 4B를 참조). Next, the
다음으로, N형 MOS 트랜지스터 영역을 노출시키는 개구부를 갖는 레지스트막(58)을 형성하고, 이 레지스트막(58) 및 게이트 전극(20n)을 마스크로 하여, N형 MOS 트랜지스터 영역에 예를 들면 비소(As) 이온을 이온 주입하고, 게이트 전극(20n)의 양측의 실리콘 기판(10) 내에, 익스텐션 소스/드레인 구조의 익스텐션 영역으로 되는 불순물 확산 영역(60n)을 형성한다(도 4C를 참조). 불순물 확산 영역(60n)의 형성 종료 후, 마스크로서 이용한 레지스트막(58)을 제거한다. Next, a resist
마찬가지로 하여, P형 MOS 트랜지스터 영역을 노출시키는 개구부를 갖는 레지스트막(62)을 형성하고, 이 레지스트막(62) 및 게이트 전극(20p)을 마스크로 하여, P형 MOS 트랜지스터 영역에 예를 들면 붕소(B) 이온을 이온 주입하고, 게이트 전극(20p)의 양측의 실리콘 기판(10) 내에, 익스텐션 소스/드레인 구조의 익스텐션 영역으로 되는 불순물 확산 영역(60p)을 형성한다(도 5A를 참조). 불순물 확산 영역(60p)의 형성 종료 후, 마스크로서 이용한 레지스트막(62)을 제거한다. Similarly, a resist
다음으로, 저항 소자(26)의 저항부(26a)를 노출시키는 개구부를 갖는 레지스트막(64)을 형성하고, 이 레지스트막(64)을 마스크로 하여, 불순물로서 붕소 이온을 이온 주입하여, 저항부(26a)의 폴리실리콘막에 붕소 이온을 도입한다(도 5B를 참조). 이에 의해, CMOS 트랜지스터와 함께 형성하는 저항 소자(26)의 저항값이 조정된다. 이 때의 저항부(26a)에 도입하는 불순물의 종류나 도우즈량 등의 이온 주입의 조건을 적절하게 설정함으로써, 저항 소자(26)의 저항값을 원하는 값으로 설정할 수 있다. 또한, 저항부(26a)와 컨택트부(26b)를 노출시키는 개구부를 갖는 레지스트막을 마스크로 하여 이온 주입을 행하여, 컨택트부(26b)의 폴리실리콘막에도 불순물을 도입해도 된다. Next, a resist
다음으로, 전체면에, 예를 들면 CVD법에 의해, 예를 들면 막 두께 100㎚의 실리콘 산화막(66)을 형성한다(도 5C를 참조). Next, a
다음으로, 전체면에, 예를 들면 스핀 코팅법에 의해, 레지스트막(68)을 형성한다. 이 후, 포토리소그래피를 이용하여 레지스트막(68)을 패터닝함으로써, 저항 소자(26)의 저항부(26a) 상의 실리콘 산화막(66)을 피복하도록 레지스트막(68)을 잔존시킨다(도 6A를 참조). Next, a resist
다음으로, 예를 들면 RIE법에 의해, 레지스트막(64)을 마스크로 하여, 실리콘 산화막(66)을 이방성 에칭한다. 이에 의해, 게이트 전극(20n, 20p)의 측벽 부분에, 실리콘 산화막(66)으로 이루어지는 사이드월 스페이서(22)가 형성된다. 한 편, 저항 소자(26)의 저항부(26a) 상의 실리콘 산화막(66)은 레지스트막(68)에 의해 마스크되어 있기 때문에, 저항부(26a) 상에는 실리콘 산화막(66)으로 이루어지는 절연막(28)이 잔존하고, 컨택트부(26b) 및 방열부(26c)의 표면이 노출된다(도 6B를 참조). 실리콘 산화막(66)의 이방성 에칭의 종료 후, 에칭 마스크로서 이용한 레지스트막(68)을 제거한다. Next, the
다음으로, N형 MOS 트랜지스터 형성 영역을 노출시키는 개구부를 갖는 레지스트막(70)을 형성하고, 이 레지스트막(70), 게이트 전극(20n) 및 사이드월 스페이서(22)를 마스크로 하여, N형 MOS 트랜지스터 형성 영역에 예를 들면 비소 이온을 이온 주입하여, 게이트 전극(20n) 및 사이드월 스페이서(22)의 양측의 실리콘 기판(10) 내에, 고농도의 소스/드레인 불순물 영역(72n)을 형성한다(도 6C를 참조). 소스/드레인 불순물 영역(72n)의 형성 종료 후, 마스크로서 이용한 레지스트막(70)을 제거한다. Next, a resist
마찬가지로 하여, P형 MOS 트랜지스터 형성 영역을 노출시키는 개구부와 저항 소자(26)의 방열부(26c)를 제외한 영역을 노출시키는 개구부를 갖는 레지스트막(74)을 형성하고, 이 레지스트막(74), 게이트 전극(20p), 사이드월 스페이서(22), 및 저항부(26a) 상의 절연막(28)을 마스크로 하여, P형 MOS 트랜지스터 형성 영역에 예를 들면 불화붕소(BF2) 이온을 이온 주입하여, 게이트 전극(20p) 및 사이드월 스페이서(22)의 양측의 실리콘 기판(10) 내에, 고농도의 소스/드레인 불순물 영역(72p)을 형성한다(도 7A를 참조). 이 때 동시에, 저항 소자(26)의 컨택트부(26b) 에는, 불화붕소 이온이 이온 주입되어, 컨택트부(26b)에 고농도의 불순물이 도입된다. Similarly, a resist
소스/드레인 불순물 영역(72p)의 형성 종료 후, 마스크로서 이용한 레지스트막(74)을 제거한다. After the formation of the source /
다음으로, 소정의 열 처리를 행하여, 주입한 불순물을 활성화하고, 게이트 전극(20n)의 양측의 실리콘 기판(10) 내에 익스텐션 소스/드레인 구조를 갖는 N형의 소스/드레인 확산층(24n)을 형성하며, 게이트 전극(20p)의 양측의 실리콘 기판(10) 내에 익스텐션 소스/드레인 구조를 갖는 P형의 소스/드레인 확산층(24p)을 형성한다(도 7B를 참조). Next, predetermined heat treatment is performed to activate the implanted impurities to form an N-type source /
다음으로, 전체면에 예를 들면 CVD법에 의해 예를 들면 막 두께 600㎚의 실리콘 산화막을 퇴적한 후, 예를 들면 CMP법에 의해 이 실리콘 산화막을 평탄화하여, 표면이 평탄화된 실리콘 산화막으로 이루어지는 층간 절연막(30)을 형성한다(도 7C를 참조). Next, a silicon oxide film having a thickness of, for example, 600 nm is deposited on the entire surface, for example, by CVD, and then the silicon oxide film is flattened by, for example, CMP, and the surface is made of a silicon oxide film having a flattened surface. An interlayer insulating
다음으로, 포토리소그래피 및 드라이 에칭에 의해 층간 절연막(30)에 컨택트홀을 형성하고 이들을 배리어 메탈 및 텅스텐막 등의 도체막으로 매립하는 것을 적절하게 행함으로써, N형 MOS 트랜지스터의 소스/드레인 확산층(24n)에 전기적으로 접속하는 컨택트 플러그(32)와, P형 MOS 트랜지스터의 소스/드레인 확산층(24p)에 전기적으로 접속하는 컨택트 플러그(34)와, 게이트 전극(20n, 20p)에 각각 전기적으로 접속된 컨택트 플러그(도시 생략)와, 저항 소자(26)의 저항부(26a) 양단의 컨택트부(26b)에 각각 전기적으로 접속하는 컨택트 플러그(36, 38)를 형성한다(도 8A 를 참조). 또한, 컨택트홀의 형성 후, 저항 소자(26)의 컨택트부(26b) 등에 이온 주입을 행하여, 컨택트 플러그와의 컨택트 저항이 저감되도록 해도 된다. Next, by forming contact holes in the
다음으로, 전체면에 예를 들면 CVD법에 의해 도체막을 형성한 후에 이것을 패터닝하는 것을 적절하게 행함으로써, 컨택트 플러그(32)를 통해 N형 MOS 트랜지스터의 소스/드레인 확산층(24n)에 전기적으로 접속하는 배선층(40)과, 컨택트 플러그(34)를 통해 P형 MOS 트랜지스터의 소스/드레인 확산층(24p)에 전기적으로 접속하는 배선층(42)과, 컨택트 플러그를 통해 게이트 전극(20n, 20p)에 각각 전기적으로 접속하는 배선층(도시 생략)과, 컨택트 플러그(42)를 통해 저항 소자(26)의 저항부(26a) 양단의 컨택트부(26b)에 각각 전기적으로 접속하는 배선층(44, 46)을 형성한다(도 8B를 참조). Next, the conductive film is formed on the entire surface by, for example, CVD, and then patterned. The conductive film is electrically connected to the source /
이렇게 해서, CMOS 트랜지스터를 구성하는 N형 MOS 트랜지스터 및 P형 MOS 트랜지스터와 함께, 폴리실리콘으로 이루어지는 저항 소자를 갖는 본 실시 형태에 따른 반도체 장치가 제조된다. In this way, the semiconductor device according to the present embodiment having the resistance element made of polysilicon is manufactured together with the N-type MOS transistor and the P-type MOS transistor constituting the CMOS transistor.
이와 같이, 본 실시 형태에 따르면, 기생 용량이 존재하고 있었다고 해도 회로 구성상 부적합하지 않은 부분에, 저항으로서 기능하는 저항부(26a)와 비교하여 면적이 크고 방열성이 높은 방열부(26c)를 저항 소자(26)가 구비하기 때문에, 기생 용량이 작고, 또한 방열성이 우수한 저항 소자(26)를 갖는 반도체 장치를 제공할 수 있다. Thus, according to this embodiment, even if the parasitic capacitance existed, the
(제2 실시 형태) (2nd embodiment)
본 발명의 제2 실시 형태에 따른 반도체 장치 및 그 제조 방법에 대하여 도 9 및 도 10을 이용하여 설명한다. 도 9는 본 실시 형태에 따른 반도체 장치의 구조를 도시하는 단면도, 도 10은 본 실시 형태에 따른 반도체 장치의 제조 방법을 도시하는 공정 단면도이다. 또한, 제1 실시 형태에 따른 반도체 장치와 동일한 구성 요소에 대해서는 동일한 부호를 붙이고 설명을 생략하거나 혹은 간략하게 한다. A semiconductor device and a manufacturing method thereof according to the second embodiment of the present invention will be described with reference to FIGS. 9 and 10. 9 is a sectional view showing the structure of a semiconductor device according to the present embodiment, and FIG. 10 is a process sectional view showing the manufacturing method of the semiconductor device according to the present embodiment. In addition, about the component same as the semiconductor device which concerns on 1st Embodiment, the same code | symbol is attached | subjected and description is abbreviate | omitted or simplified.
우선, 본 실시 형태에 따른 반도체 장치의 구조에 대하여 도 9를 이용하여 설명한다. First, the structure of the semiconductor device according to the present embodiment will be described with reference to FIG. 9.
본 실시 형태에 따른 반도체 장치의 기본적 구성은, 제1 실시 형태에 따른 반도체 장치와 거의 마찬가지이다. 본 실시 형태에 따른 반도체 장치는, 저항 소자(26)의 방열부(26c) 아래의 절연막의 막 두께가, 저항부(26a) 아래의 절연막의 막 두께와 비교하여 얇게 되어 있는 점에서, 제1 실시 형태에 따른 반도체 장치와 서로 다르다. The basic configuration of the semiconductor device according to the present embodiment is almost the same as that of the semiconductor device according to the first embodiment. In the semiconductor device according to the present embodiment, the film thickness of the insulating film under the
즉, 도 9에 도시한 바와 같이, 저항 소자(26)의 방열부(26c) 아래에는, 저항부(26a)가 형성되어 있는 소자 분리 절연막(12)과 비교하여 막 두께가 얇은 절연막(76)이 형성되어 있다. 막 두께가 얇은 절연막(76)은, 예를 들면 소자 영역 상에 형성된 게이트 절연막이다. That is, as shown in FIG. 9, the insulating
방열부(26c)는, 제1 실시 형태에 따른 반도체 장치와 같이 저항부(26a)와 비교하여 폭이 넓고 또한 면적이 크게 되어 있어도 되고, 혹은, 저항부(26a)와 거의 동일한 폭이어도 되며, 저항부(26a)와 비교하여 면적이 작게 되어 있어도 된다. The
이와 같이, 본 실시 형태에 따른 반도체 장치는, 기생 용량이 존재하고 있었다고 해도 회로 구성상 부적합하지 않은 부분에 형성된 방열부(26c) 아래의 절연막 (76)의 막 두께가, 저항부(26a)가 형성되어 있는 소자 분리 절연막(12)의 막 두께와 비교하여 얇게 되어 있는 것에 주된 특징이 있다. As described above, in the semiconductor device according to the present embodiment, even if the parasitic capacitance is present, the film thickness of the insulating
얇은 절연막(76) 상에 방열부(26c)가 형성되어 있기 때문에, 방열부(26c)와 실리콘 기판(10) 사이의 거리가 가깝게 되어 있다. 이에 의해, 저항 소자(26)의 저항부(26a)에서 발생한 쥴 열이 방열부(26c)를 통해 효율적으로 실리콘 기판(10)으로 빠져나갈 수 있어, 우수한 방열성을 실현할 수 있다. Since the
다음으로, 본 실시 형태에 따른 반도체 장치의 제조 방법에 대하여 도 10을 이용하여 설명한다. Next, the manufacturing method of the semiconductor device which concerns on this embodiment is demonstrated using FIG.
우선, 제1 실시 형태에 따른 반도체 장치의 제조 방법과 거의 마찬가지로 하여, 소자 분리 절연막(12)을 형성하여 실리콘 기판(10)에 소자 영역을 획정한 후, 실리콘 기판(10) 내에 P웰(14), N웰(16)을 형성한다(도 10A를 참조). First, the device
다음으로, 예를 들면 열 산화법에 의해, 실리콘 기판(10)의 표면을 열 산화하여, 소자 영역의 N형 MOS 트랜지스터 형성 영역 및 P형 MOS 트랜지스터 형성 영역 상에 실리콘 산화막으로 이루어지는 게이트 절연막(18)을 형성한다. 이 때, 저항 소자 형성 영역의 소자 영역 상에, 저항 소자(26)의 방열부(26c)가 위에 형성되는 게이트 절연막(18)으로 이루어지는 절연막(76)이 형성된다(도 10B를 참조). 또한, 열 산화에 의한 게이트 절연막(18)의 형성과는 별개로, 저항 소자 영역의 소자 영역 상에 실리콘 산화막, 실리콘 질화산화막 등을 형성하고, 이것을 방열부(26c)가 위에 형성되는 절연막(76)으로 해도 된다. Next, for example, by thermal oxidation, the surface of the
다음으로, 전체면에 예를 들면 CVD법에 의해 폴리실리콘막을 형성한 후, 이 폴리실리콘막을, 포토리소그래피 및 드라이 에칭에 의해 패터닝하여, N형 MOS 트랜지스터 형성 영역에 폴리실리콘막으로 이루어지는 게이트 전극(20n)을 형성하고, P형 MOS 트랜지스터 형성 영역에 폴리실리콘막으로 이루어지는 게이트 전극(20p)을 형성하며, 또한, 저항 소자 형성 영역의 소자 분리 절연막(12) 및 얇은 절연막(76) 상에 폴리실리콘막으로 이루어지며 방열부(26c)를 갖는 저항 소자(26)를 형성한다(도 10C를 참조). 이 때, 저항 소자(26)의 방열부(26c)가 얇은 절연막(76) 상에 형성되도록 폴리실리콘막을 패터닝한다. Next, after the polysilicon film is formed on the entire surface by, for example, CVD, the polysilicon film is patterned by photolithography and dry etching to form a gate electrode made of a polysilicon film in the N-type MOS transistor formation region. 20n), a
이후, 도 4C 및 도 5 내지 도 8에 도시한 제1 실시 형태에 따른 반도체 장치의 제조 방법과 마찬가지로 하여, 도 9에 도시한 본 실시 형태에 따른 반도체 장치가 제조된다. Thereafter, the semiconductor device according to the present embodiment shown in FIG. 9 is manufactured in the same manner as the method for manufacturing the semiconductor device according to the first embodiment shown in FIGS. 4C and 5 to 8.
이와 같이, 본 실시 형태에 따르면, 기생 용량이 존재하고 있었다고 해도 회로 구성상 부적합하지 않은 부분에, 저항으로서 기능하는 저항부(26a)가 위에 형성된 소자 분리 절연막(12)보다 얇은 절연막(76) 상에 형성된 방열부(26c)를 저항 소자(26)가 구비하기 때문에, 기생 용량이 작고, 또한 방열성이 우수한 저항 소자(26)를 갖는 반도체 장치를 제공할 수 있다. As described above, according to the present embodiment, even if the parasitic capacitance is present, the portion of the insulating
(제3 실시 형태) (Third embodiment)
본 발명의 제3 실시 형태에 따른 반도체 장치에 대하여 도 11을 이용하여 설명한다. 도 11은 본 실시 형태에 따른 반도체 장치의 구조를 도시하는 단면도이다. 또한, 제1 실시 형태에 따른 반도체 장치와 마찬가지의 구성 요소에 대해서는 동일한 부호를 붙이고 설명을 생략하거나 혹은 간략하게 한다. A semiconductor device according to a third embodiment of the present invention will be described with reference to FIG. 11. 11 is a sectional view showing the structure of a semiconductor device according to the present embodiment. In addition, about the component similar to the semiconductor device which concerns on 1st Embodiment, the same code | symbol is attached | subjected and description is abbreviate | omitted or simplified.
본 실시 형태에 따른 반도체 장치의 기본적 구성은, 제1 실시 형태에 따른 반도체 장치와 거의 마찬가지이다. 본 실시 형태에 따른 반도체 장치는, P웰(14) 및 N웰(16)이 형성되어 있는 웰 주입된 실리콘 기판(10)과 비교하여, 저항 소자(26)가 형성된 영역에서의 실리콘 기판(10)의 불순물 농도가 낮게 되어 있는 점에서, 제1 실시 형태에 따른 반도체 장치와 다르다. The basic configuration of the semiconductor device according to the present embodiment is almost the same as that of the semiconductor device according to the first embodiment. In the semiconductor device according to the present embodiment, the
즉, 도 11에 도시한 바와 같이, 저항 소자(26)가 형성된 영역에서의 실리콘 기판(10)은, 웰 주입이 행해져 있지 않은 비웰 주입부(78)로 되어 있다. That is, as shown in FIG. 11, the
실리콘 기판(10)의 비웰 주입부(78)의 불순물 농도는, 실리콘 기판(10) 자체의 불순물 농도와 동일하다. 일반적으로, 반도체 장치에 이용되는 실리콘 기판에서는, 전형적인 불순물 농도는, 예를 들면 1×1015∼1×1016/㎤이다. 이에 대하여, P웰(14) 및 N웰(16)의 불순물 농도는, 예를 들면 1×1017∼1×1018/㎤로 되어 있어, 비웰 주입부(78)와 비교하여 10∼100배의 불순물 농도로 되어 있다. The impurity concentration of the
이와 같이, 본 실시 형태에 따른 반도체 장치는, 저항 소자(26)가 형성된 영역에서의 실리콘 기판(10)이, 웰 주입이 행해져 있지 않고, 불순물 농도가 낮은 비웰 주입부(78)로 되어 있는 것에 주된 특징이 있다. 이와 같이, 저항 소자(26)가 형성되는 영역에서의 실리콘 기판(10)에 대해서는 불순물의 도입을 의도적으로 행하지 않고 불순물 농도를 낮게 함으로써, 저항 소자(26) 아래에서는, 실리콘 기판(10)측으로 공핍층이 신장되게 된다. 이 결과, 저항 소자(26)와 실리콘 기판(10) 사이에 발생하는 기생 용량이 저감된다. As described above, in the semiconductor device according to the present embodiment, the
또한, 웰 주입의 유무에 따라서는 저항 소자(26)와 실리콘 기판(10) 사이의 거리는 변화되지 않는다. 이 때문에, 저항 소자(26)가 형성되는 영역에서의 실리콘 기판(10)에 웰 주입을 행하지 않는 것이, 저항 소자(26)에서 발생하는 쥴 열의 방열에 영향을 미치는 것은 아니다. In addition, the distance between the
도 12는 저항 소자(26)가 형성된 영역에서의 실리콘 기판(10)에도 웰 주입이 행해져 있는 반도체 장치와, 본 실시 형태에 따른 반도체 장치에 대하여, 저항 소자(26)와 실리콘 기판(10) 사이에 발생하는 기생 용량을 측정한 결과의 일례를 도시하는 그래프이다. 그래프로부터 명백해지는 바와 같이, 저항 소자(26)가 형성된 영역에서의 실리콘 기판(10)에 웰 주입이 행해져 있지 않은 본 실시 형태에 따른 반도체 장치인 경우가, 웰 주입이 행해져 있는 경우와 비교하여 약 20% 기생 용량이 저감되어 있다. 12 shows a semiconductor device in which well injection is also performed in the
또한, 본 실시 형태에 따른 반도체 장치는, 제1 실시 형태에 따른 반도체 장치의 제조 방법에서, 웰 주입을 행할 때에, 저항 소자 형성 영역을 레지스트막에 의해 마스크함으로써 제조할 수 있다. In the semiconductor device manufacturing method according to the first embodiment, the semiconductor device according to the present embodiment can be manufactured by masking a resistive element formation region with a resist film when performing well injection.
이와 같이, 본 실시 형태에 따르면, 저항 소자(26)가 형성된 영역에서의 실리콘 기판(10)이, 웰 주입이 행해지지 않고 불순물 농도가 낮은 비웰 주입부(78)로 되어 있기 때문에, 저항 소자(26)에서 발생하는 쥴 열의 방열에 영향을 미치지 않아, 저항 소자(26)와 실리콘 기판(10) 사이에 발생하는 기생 용량을 저감할 수 있다. As described above, according to the present embodiment, since the
(변형예)(Variation)
본 실시 형태에서는, 제1 실시 형태에 따른 반도체 장치에서, 저항 소자(26)가 형성된 영역에서의 실리콘 기판(10)을, 웰 주입을 행하지 않고 불순물 농도를 낮게 한 비웰 주입부(78)로 하는 경우에 대해 설명하였지만, 이에 한정되는 것은 아니다. In this embodiment, in the semiconductor device according to the first embodiment, the
예를 들면, 도 13에 도시한 바와 같이, 얇은 절연막(76) 상에 저항 소자(26)의 방열부(26c)가 형성되어 있는 제2 실시 형태에 따른 반도체 장치에서, 저항 소자(26)가 형성된 영역에서의 실리콘 기판(10)을 비웰 주입부(78)로 해도 된다. For example, as shown in FIG. 13, in the semiconductor device according to the second embodiment in which the
또한, 도 14에 도시한 바와 같이, 방열부(26c)를 갖지 않는 저항 소자(80)를 갖는 반도체 장치에서, 저항 소자(80)가 형성된 영역에서의 실리콘 기판(10)을 비웰 주입부(78)로 해도 된다. In addition, as shown in FIG. 14, in the semiconductor device having the
상기의 도 13 및 도 14에 도시한 경우에도, 비웰 주입부(78)의 존재에 의해, 저항 소자(26) 아래에서는 실리콘 기판(10)측으로 공핍층이 신장되게 되어, 저항 소자(26, 80)에서 발생하는 쥴 열의 방열에 영향을 미치지 않아, 저항 소자(26, 80)와 실리콘 기판(10) 사이에 발생하는 기생 용량을 저감할 수 있다. 13 and 14, the depletion layer extends toward the
(변형 실시 형태) (Modification embodiment)
본 발명은 상기 실시 형태에 한하지 않고 다양한 변형이 가능하다. The present invention is not limited to the above embodiments, and various modifications are possible.
예를 들면, 상기 실시 형태에서는, N형 MOS 트랜지스터와 P형 MOS 트랜지스터와 함께 저항 소자(26)를 형성하는 경우를 예로 들어 설명하였지만, 저항 소자(26)와 함께 형성하는 반도체 소자는, 이들에 한정되는 것은 아니다. For example, in the above embodiment, the case where the
또한, 상기 실시 형태에서는, 소자 분리 절연막(12) 등의 상에 저항 소자 (26)를 형성하는 경우를 예로 들어 설명하였지만, 소자 분리 절연막(12) 등에 한하지 않고, 다양한 절연막 상에 저항 소자를 형성할 수 있다. In the above embodiment, the case where the
또한, 상기 실시 형태에서는, 차동쌍 회로를 구성하는 경우를 예로 들어 설명하였지만, 본 발명에 따른 반도체 장치를 이용하여 구성하는 회로는, 차동쌍 회로에 한정되는 것은 아니다. In addition, although the case where a differential pair circuit is comprised was demonstrated in the said embodiment as an example, the circuit comprised using the semiconductor device which concerns on this invention is not limited to a differential pair circuit.
또한, 상기 실시 형태에서는, 저항 소자(26)가, 저항부(26a) 양단에 형성된 한쪽의 컨택트부(26b)에 방열부(26c)를 갖는 경우를 예로 들어 설명하였지만, 저항 소자(26)가 이용되는 회로 구성 등에 따라, 저항 소자(26)가, 저항부(26a) 양단에 형성된 컨택트부(26b)의 각각에 방열부(26c)를 갖고 있어도 된다. In addition, in the said embodiment, although the case where the
또한, 상기 실시 형태에서는, 차동쌍 회로에서, 방열부(26c)가 접하는 컨택트부(26b)가, 전원 전압을 인가하는 전원선에 접속되는 경우를 예로 들어 설명하였지만, 방열부(26c)가 접속되는 것은 전원선에 한정되는 것이 아니라, 예를 들면 접지 전위선 등의 고정 전위를 인가하는 배선이면 된다. In the above embodiment, the case where the
또한, 상기 실시 형태에서는, 소스/드레인 확산층, 게이트 전극, 및 저항 소자의 컨택트부에 컨택트 플러그를 직접 접속하는 경우를 예로 들어 설명하였지만, 이들 표면에 살리사이드 프로세스에 의해 CoSi2막 등의 실리사이드막을 형성하고 나서 컨택트 플러그를 접속해도 된다. 이에 의해, 컨택트 저항을 더욱 저감할 수 있다. In the above embodiment, the case where the contact plug is directly connected to the contact portions of the source / drain diffusion layer, the gate electrode, and the resistive element has been described as an example. However, silicide films such as a CoSi 2 film are formed on these surfaces by a salicide process. You may connect a contact plug after forming. As a result, the contact resistance can be further reduced.
본 발명은, 반도체 기판 상에 형성된 폴리실리콘막으로 이루어지는 저항 소자를, 저항값이 소정의 값으로 설정된 저항부와, 저항부의 단부에 형성되며, 고정 전위를 인가하는 배선이 접속되는 컨택트부와, 컨택트부에 접속된 방열부에 의해 구성함으로써, 기생 용량이 작고, 또한 방열성이 우수한 저항 소자를 실현하기 때문에, 반도체 장치의 동작 속도 및 신뢰성의 향상에 유용하다. The present invention relates to a resistance element comprising a polysilicon film formed on a semiconductor substrate, a resistance portion having a resistance value set to a predetermined value, a contact portion formed at an end of the resistance portion, and to which wiring for applying a fixed potential is connected; It is useful for improving the operating speed and the reliability of the semiconductor device because the resistive element having a low parasitic capacitance and excellent heat dissipation is realized by the heat dissipating portion connected to the contact portion.
Claims (12)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020057022558A KR100752907B1 (en) | 2005-11-25 | 2003-07-31 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020057022558A KR100752907B1 (en) | 2005-11-25 | 2003-07-31 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060027797A true KR20060027797A (en) | 2006-03-28 |
KR100752907B1 KR100752907B1 (en) | 2007-08-28 |
Family
ID=37138740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020057022558A KR100752907B1 (en) | 2005-11-25 | 2003-07-31 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100752907B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100882978B1 (en) * | 2007-08-30 | 2009-02-12 | 주식회사 동부하이텍 | Lcd driver ic and method for manufacturing the same |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03171657A (en) * | 1989-11-29 | 1991-07-25 | Fujitsu Ltd | Semiconductor device |
JP2878088B2 (en) * | 1993-10-07 | 1999-04-05 | 日本電気株式会社 | Semiconductor device and manufacturing method thereof |
-
2003
- 2003-07-31 KR KR1020057022558A patent/KR100752907B1/en active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100882978B1 (en) * | 2007-08-30 | 2009-02-12 | 주식회사 동부하이텍 | Lcd driver ic and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
KR100752907B1 (en) | 2007-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9240404B2 (en) | Embedded polysilicon resistor in integrated circuits formed by a replacement gate process | |
US7749822B2 (en) | Method of forming a resistor and an FET from the metal portion of a MOSFET metal gate stack | |
EP1946371B1 (en) | Electrically programmable fuse | |
US8466026B2 (en) | Semiconductor device and method for manufacturing the same | |
US7964457B2 (en) | Semiconductor integrated circuit device and a manufacturing method for the same | |
EP1075016B1 (en) | Self-aligned precise high sheet RHO resistor for mixed-signal application | |
US6784054B2 (en) | Method of manufacturing semiconductor device | |
KR100723076B1 (en) | Semiconductor device with transparent link area for silicide applications and fabrication thereof | |
US7365397B2 (en) | Semiconductor device | |
KR100966033B1 (en) | Method of making a vertical gate semiconductor device | |
KR100752907B1 (en) | Semiconductor device | |
US7560777B1 (en) | Protection element and method of manufacture | |
US7557429B2 (en) | Semiconductor device with resistor element and dummy active region | |
JP2919379B2 (en) | Semiconductor device and manufacturing method thereof | |
EP1011137A1 (en) | Method for integrating resistors and ESD self-protected transistors with memory matrix | |
KR100305880B1 (en) | Manufacturing method of transistor | |
KR100310826B1 (en) | A methed of forming resistance in ESD protection circuit | |
KR100336559B1 (en) | Semiconductor device and fabricating method thereof | |
US20110101458A1 (en) | SOI type semiconductor device having a protection circuit | |
KR20000006396A (en) | Semiconductor device and method of manufacturing the same | |
KR100245814B1 (en) | Transistor for protecting static electricity | |
KR20080084201A (en) | Resistor structure in semiconductor device and method for forming the same | |
KR20050050211A (en) | Semiconductor device and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
FPAY | Annual fee payment |
Payment date: 20120802 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20130801 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140808 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150716 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160720 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170719 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180718 Year of fee payment: 12 |