KR20060022103A - 플래시 메모리를 이용한 버퍼 확장 장치 및 그 방법 - Google Patents

플래시 메모리를 이용한 버퍼 확장 장치 및 그 방법 Download PDF

Info

Publication number
KR20060022103A
KR20060022103A KR1020040070881A KR20040070881A KR20060022103A KR 20060022103 A KR20060022103 A KR 20060022103A KR 1020040070881 A KR1020040070881 A KR 1020040070881A KR 20040070881 A KR20040070881 A KR 20040070881A KR 20060022103 A KR20060022103 A KR 20060022103A
Authority
KR
South Korea
Prior art keywords
buffer
flash memory
data
buffer area
ram
Prior art date
Application number
KR1020040070881A
Other languages
English (en)
Inventor
홍성준
Original Assignee
주식회사 팬택
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 팬택 filed Critical 주식회사 팬택
Priority to KR1020040070881A priority Critical patent/KR20060022103A/ko
Publication of KR20060022103A publication Critical patent/KR20060022103A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은, 플래시 메모리를 이용한 버퍼 확장 장치 및 그 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은, 램의 버퍼에 페이지 단위로 저장되어 있는 데이터를 플래시 메모리의 버퍼 영역에 저장하고 상기 플래시 메모리의 버퍼 영역에 저장되어 있는 해당 데이터를 상기 램의 버퍼로 읽어옴으로써, 상기 플래시 메모리를 이용하여 램의 용량에 관계없이 버퍼 영역을 확장할 수 있도록 하는, 플래시 메모리를 이용한 버퍼 확장 장치 및 그 방법을 제공하는데 그 목적이 있음.
3. 발명의 해결방법의 요지
본 발명은, 플래시 메모리를 이용한 버퍼 확장 장치에 있어서, 메모리 제어 수단의 제어에 따라 버퍼로 지정된 제 1 버퍼 영역에 데이터를 저장하기 위한 상기 플래시 메모리; 상기 플래시 메모리 영역 중 버퍼로 사용할 상기 제 1 버퍼 영역과 램 영역 중 버퍼로 사용할 제 2 버퍼 영역을 지정하여 초기화하고, 상기 제 2 버퍼 영역에 페이지 단위로 저장되어 있는 데이터를 상기 플래시 메모리의 제 1 버퍼 영역에 저장시 인덱스 테이블을 구성하고, 상기 인덱스 테이블을 이용하여 상기 플래시 메모리의 제 1 버퍼 영역에 저장되어 있는 해당 데이터를 상기 제 2 버퍼 영역으로 전달하기 위한 상기 메모리 제어 수단; 및 상기 메모리 제어 수단의 제어에 따라 상기 플래시 메모리로부터 전달받은 데이터 및 상기 인덱스 테이블을 저장하기 위한 상기 램을 포함함.
4. 발명의 중요한 용도
본 발명은 부정 논리곱형 플래시 메모리를 구비하는 휴대용 기기 등에 이용됨.
부정 논리곱형 플래시 메모리, 버퍼 영역, 버퍼 확장, 램

Description

플래시 메모리를 이용한 버퍼 확장 장치 및 그 방법{Apparatus and method for buffer extension using flash memory}
도 1 은 본 발명에 따른 부정 논리곱형 플래시 메모리를 이용한 버퍼 확장 장치의 일실시예 구성도,
도 2 는 본 발명에 따른 부정 논리곱형 플래시 메모리를 이용한 버퍼 확장 방법에 대한 일실시예 설명도,
도 3 은 본 발명에 따른 부정 논리곱형 플래시 메모리를 이용한 버퍼 확장 방법에 대한 일실시예 흐름도,
도 4 는 본 발명에 따른 부정 논리곱형 플래시 메모리 초기화 알고리즘에 대한 일실시예 설명도,
도 5 는 본 발명에 따른 부정 논리곱형 플래시 메모리의 버퍼 영역 쓰기 알고리즘에 대한 일실시예 설명도,
도 6a 내지 도 6b 는 본 발명에 따른 부정 논리곱형 플래시 메모리의 버퍼 영역 읽기 알고리즘에 대한 일실시예 설명도이다.
* 도면의 주요 부분에 대한 부호의 설명
11 : 부정 논리곱형 플래시 메모리 12 : 메모리 제어기
13 : 램
본 발명은 플래시 메모리를 이용한 버퍼 확장 장치 및 그 방법에 관한 것으로, 더욱 상세하게는 램의 버퍼에 페이지 단위로 저장되어 있는 데이터를 플래시 메모리의 버퍼 영역에 저장하고 상기 플래시 메모리의 버퍼 영역에 저장되어 있는 해당 데이터를 상기 램의 버퍼로 읽어옴으로써, 상기 플래시 메모리를 이용하여 램의 용량에 관계없이 버퍼 영역을 확장할 수 있도록 하는, 플래시 메모리를 이용한 버퍼 확장 장치 및 그 방법에 관한 것이다.
본 발명에서 휴대용 기기란 이동통신 단말기, PCS(Personal Communication Service) 단말기, PDA(Personal Digital Assistant), 스마트폰, 차세대 이동통신(IMT-2000) 단말기, 무선랜 단말기 등과 같이 무선 통신을 통하여 음성, 문자 및 영상 데이터 등을 송/수신할 수 있는 휴대 가능한 무선통신 단말기 및 멀티미디어 데이터 재생기, MP3(MPEG layer 3) 플레이어 등을 말한다.
그리고, 이하의 일실시예에서는 플래시 메모리로 부정 논리곱형(NAND) 플래시 메모리를 예로 들어 설명하기로 한다.
무선통신 단말기의 이점은 여러 가지가 있을 수 있겠지만, 무엇보다도 통화 하는 사용자에게 제공되는 이동성에 최대 이점이 있다고 할 수 있다. 이러한 이동성으로 인하여 무선통신 가입자의 수는 기하급수적으로 증가하였고, 근래에는 무선통신 단말기가 일반인에게 대중적으로 사용되고 있다.
하지만, 시간이 지나면서 무선통신 단말기 사용자에게 이동성의 메리트(merit)는 점점 사라지고, 좀 더 다양한 부가 서비스를 제공할 수 있는 다기능 무선통신 단말기가 요구되고 있다.
이에 따라, 최근 출시되고 있는 무선통신 단말기는 대부분 카메라 기능은 물론, 라디오 방송 수신 기능, 음악(일예로, MP3 : MPEG layer 3) 재생 기능, 지압 기능, 혈당량 감지 기능, 초음파 촬영 기능 등과 같은 다양한 부가 기능을 구비하고 있다. 특히, 음악 재생 기능은 젊은 세대들로부터 각광을 받고 있는 부가 기능들 중 하나다.
한편, 휴대용 기기에서 멀티미디어 데이터를 저장하기 위한 대용량 메모리로 플래시 메모리(Flash memory)가 널리 사용되고 있다.
플래시 메모리는 전원이 없는 상태에서도 데이터를 계속 저장할 수 있는 메모리로서, 한개의 셀(트랜지스터)로 구성되고 전기적으로 데이터의 소거와 프로그램이 가능한 고집적 비휘발성 기억소자이다.
이러한 플래시 메모리는 내부 방식에 따라 크게 부정 논리합(NOR) 방식과 부정 논리곱(NAND) 방식으로 나뉜다. 이 때, 부정 논리합형 플래시 메모리는 셀이 병렬로 연결된 구조를 가지고 있고, 부정 논리곱형 플래시 메모리는 셀이 직렬로 연결된 구조를 가지고 있다.
이를 좀 더 상세히 살펴보면, 부정 논리곱형 플래시 메모리는 낸드(NAND) 제어기를 통해 페이지(512Byte) 단위로 데이터를 읽거나 쓰기가 가능하고, 저장되어 있는 데이터의 실행은 반드시 램(RAM : Random Access Memory)상에서 실행시켜야 한다.
또한, 부정 논리곱형 플래시 메모리는 부정 논리합형 플래시 메모리에 비해 제조 단가가 싸고, 대용량이 가능하다는 장점이 있기 때문에 디지털 카메라나 MP3 플레이어에 주로 사용된다.
한편, 부정 논리합형 플래시 메모리는 1Byte 또는 4Byte 단위로 어드레싱(Addressing)이 가능하기 때문에 제어기의 제어없이 직접 액세스가 가능하다.
또한, 부정 논리합형 메모리는 부정 논리곱형 플래시 메모리에 비해 데이터 접근(Access) 시간이 짧고, 데이터를 안전하게 저장할 수 있기 때문에 무선통신 단말기나 셋탑박스에 주로 사용된다.
일반적으로 무선통신 단말기에는 직접 액세스가 가능한 부정 논리합형 플래시 메모리가 주로 사용되었다.
하지만, 부정 논리합형 플래시 메모리는 소용량이기 때문에 대용량의 멀티미디어 데이터(일예로, 동영상 데이터, MP3 데이터, 이미지 데이터)를 저장하기에는 한계가 있어, 대용량의 부정 논리곱형 플래시 메모리를 구비한 무선통신 단말기가 요구되고 있다.
여기서, 일반적인 부정 논리곱형 플래시 메모리를 구비한 휴대용 기기에서의 데이터 처리 방법에 대해 살펴보면 하기와 같다.
종래의 데이터 처리 방법은 부팅(Booting)시 부정 논리곱형 플래시 메모리의 코드(Code) 영역에 있는 데이터를 램에 복사한 후, 사용자로부터의 요청에 따라 램에 저장되어 있는 코드를 실행시켰다.
그러나, 램(RAM)의 용량이 충분하지 않기 때문에 여러가지 기능 수행시 버퍼로 사용할 수 있는 영역을 제한받게 되는 한계가 있다.
이에 따라, 램에서 버퍼로 사용할 수 있는 영역이 부족한 경우, 부정 논리형 플래시 메모리를 이용하여 충분한 공간의 버퍼로 사용할 수 있는 방안이 요구되고 있다.
본 발명은 상기 요구에 부응하기 위하여 제안된 것으로, 램의 버퍼에 페이지 단위로 저장되어 있는 데이터를 플래시 메모리의 버퍼 영역에 저장하고 상기 플래시 메모리의 버퍼 영역에 저장되어 있는 해당 데이터를 상기 램의 버퍼로 읽어옴으로써, 상기 플래시 메모리를 이용하여 램의 용량에 관계없이 버퍼 영역을 확장할 수 있도록 하는, 플래시 메모리를 이용한 버퍼 확장 장치 및 그 방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있으며, 본 발명의 실시예에 의해 보다 분명하게 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
상기 목적을 달성하기 위한 본 발명의 장치는, 플래시 메모리를 이용한 버퍼 확장 장치에 있어서, 메모리 제어 수단의 제어에 따라 버퍼로 지정된 제 1 버퍼 영역에 데이터를 저장하기 위한 상기 플래시 메모리; 상기 플래시 메모리 영역 중 버퍼로 사용할 상기 제 1 버퍼 영역과 램 영역 중 버퍼로 사용할 제 2 버퍼 영역을 지정하여 초기화하고, 상기 제 2 버퍼 영역에 페이지 단위로 저장되어 있는 데이터를 상기 플래시 메모리의 제 1 버퍼 영역에 저장시 인덱스 테이블을 구성하고, 상기 인덱스 테이블을 이용하여 상기 플래시 메모리의 제 1 버퍼 영역에 저장되어 있는 해당 데이터를 상기 제 2 버퍼 영역으로 전달하기 위한 상기 메모리 제어 수단; 및 상기 메모리 제어 수단의 제어에 따라 상기 플래시 메모리로부터 전달받은 데이터 및 상기 인덱스 테이블을 저장하기 위한 상기 램을 포함한다.
한편, 본 발명의 방법은, 플래시 메모리를 이용한 버퍼 확장 방법에 있어서, 상기 플래시 메모리 영역 중 버퍼로 사용할 제 1 버퍼 영역과 램 영역 중 버퍼로 사용할 제 2 버퍼 영역을 지정하고 인덱스 테이블 변수를 정의하는 초기화 단계; 상기 제 2 버퍼 영역에 데이터를 저장하고 페이지 단위로 상기 제 2 버퍼 영역에 저장되어 있는 데이터를 상기 플래시 메모리의 제 1 버퍼 영역에 저장하는 데이터 저장 단계; 상기 플래시 메모리의 제 1 버퍼 영역에 데이터 저장시 상기 인덱스 테이블 구성하는 인덱스 테이블 구성 단계; 및 상기 인덱스 테이블을 이용하여 상기 플래시 메모리의 제 1 버퍼 영역에 저장되어 있는 해당 데이터를 상기 제 2 버퍼 영역으로 전달하는 데이터 획득 단계를 포함한다.
상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명하기로 한다.
도 1 은 본 발명에 따른 부정 논리곱형 플래시 메모리를 이용한 버퍼 확장 장치의 일실시예 구성도이다.
도 1 에 도시된 바와 같이, 본 발명에 따른 부정 논리곱형 플래시 메모리를 이용한 버퍼 확장 장치는, 메모리 제어기(12)의 제어에 따라 버퍼로 지정된 영역에 데이터를 페이지(512Byte) 단위로 저장하기 위한 부정 논리곱(NAND)형 플래시 메모리(11), 상기 부정 논리곱형 플래시 메모리(11)에 버퍼로 사용할 영역을 지정하고 램(13)에 버퍼로 사용할 영역을 지정하여 초기화 과정을 수행하고, 램(13)의 버퍼에 페이지 단위로 저장되어 있는 데이터를 상기 부정 논리곱형 플래시 메모리(11)에 저장시 인덱스 테이블을 구성하고, 상기 인덱스 테이블을 이용하여 상기 부정 논리곱형 플래시 메모리(11)에 저장되어 있는 해당 데이터를 상기 램(13)의 버퍼로 전달하기 위한 메모리 제어기(12), 상기 메모리 제어기(12)의 제어에 따라 상기 부정 논리곱형 플래시 메모리(11)로부터 전달받은 데이터 및 인덱스 테이블을 저장하기 위한 램(RAM : Random Access Memory)(13)을 포함한다.
도 2 는 본 발명에 따른 부정 논리곱형 플래시 메모리를 이용한 버퍼 확장 방법에 대한 일실시예 설명도이다.
도 2 에 도시된 바와 같이, 부정 논리곱형 플래시 메모리(11)는 메모리 제어기(12)의 제어에 따라 로우 페이지(21)부터 하이 페이지(22)까지 버퍼로 사용할 영역(NAND 버퍼)을 지정하고, 램(13)에서 버퍼로 사용할 영역(램 버퍼)(23)도 지정한다. 그리고, 상기 부정 논리곱형 플래시 메모리(11)의 NAND 버퍼는 상기 메모리 제어기(12)의 제어에 따라 상기 램(12)의 램 버퍼(23)로부터 전달받은 데이터를 순차적으로 저장하며, 상기 램(13)의 램 버퍼(23)는 상기 부정 논리곱형 플래시 메모리(11)의 NAND 버퍼에 저장된 해당 데이터를 읽어온다.
여기서, 페이지 단위로 데이터를 액세스하는 이유는 메모리 제어기(12)가 페이지 단위로만 부정 논리곱형 플래시 메모리(11)를 액세스할 수 있기 때문이다.
이 때, 인덱스 테이블은 상기 램(13)에 저장한다.
한편, 상기 인덱스 테이블은 데이터 식별인자(ID), 데이터의 총 길이(length), 읽어올 데이터 위치(read_position) 정보 등을 포함한다.
NAND 버퍼로부터 데이터를 읽어오는 과정을 예로 들어 설명하면, 다음과 같다.
NAND 버퍼의 시작 페이지가 120이고, 읽어올 데이터 위치(read_position)가 520이고, 데이터 총 길이(length)가 10바이트라면, 읽어올 페이지는 '시작 페이지 + 510/512 = 120 + 1 = 121 페이지' 가 되고, 520에서부터 10바이트를 읽어오는 것이므로, 121 페이지를 읽어들인 후, 8바이트(520-512) 후부터 10바이트를 상기 램 버퍼(23)로 읽어온다.
도 3 은 본 발명에 따른 부정 논리곱형 플래시 메모리를 이용한 버퍼 확장 방법에 대한 일실시예 흐름도이다.
먼저, 메모리 제어기(12)는 부정 논리곱형 플래시 메모리(11)에 도 2 에서 설명한 바와 같이, 버퍼로 사용할 영역(부정 논리곱형 플래시 메모리 버퍼, 이하, "NAND 버퍼"라 함)을 지정하고(301), 램(13)에도 페이지 단위(512byte)의 버퍼로 사용할 영역(이하, "램 버퍼"라 함)을 지정한다(302).
이후, 다음과 같은 초기화 과정을 수행한다(303).
현재_페이지(current_page)를 시작 페이지로 지정한다.
램 버퍼(23)의 위치를 가리키는 램_버퍼_위치(ram_buffer_position)를 0으로 세팅하고, 총 몇 바이트가 NAND 버퍼에 저장되는가를 나타내는 데이터의 총_길이(total_len)를 0으로 세팅한다.
이후, NAND 버퍼에 데이터를 저장하는지 또는 NAND 버퍼로부터 데이터를 읽어오는지를 확인한다(304).
상기 확인 결과(304), NAND 버퍼에 데이터를 저장하면, 램 버퍼(23)의 페이지 단위 데이터를 NAND 버퍼에 저장한다(305).
상세히 설명하면, 다음과 같은 데이터 저장 과정이 수행된다.
상기 램 버퍼(23)에 데이터가 1바이트씩 입력될 때마다 램_버퍼_위치(ram_buffer_position)를 1씩 증가시키고, 데이터의 총_길이(total_len)도 1씩 증가시킨다. 상기 램 버퍼(23)가 가득차면 즉, 램_버퍼_위치(ram_buffer_position)가 511이 되면 상기 NAND 버퍼의 현재 페이지(current_page)에 상기 램 버퍼(23)의 데이터를 저장한다. 그리고, 현재_페이지(current_page)를 하나 증가시키고, 램_버퍼_위치(ram_buffer_position)를 0으로 다시 세팅한다.
이후, 상기와 같은 과정에서 획득한 해당 데이터의 데이터 식별인자(ID), 데이터의 총 길이(length), 읽어올 데이터 위치(read_position) 정보를 수집하여 인덱스 테이블을 구성한다(306).
한편, 상기 확인 결과(304), NAND 버퍼로부터 데이터를 읽어오면, 상기 구성한 인덱스 테이블을 이용하여 NAND 버퍼의 해당 페이지를 확인하여 해당 데이터를 램 버퍼(23)로 읽어온다(307).
상기 데이터 읽기 과정을 더 상세히 설명하면 다음과 같다.
상기 메모리 제어기(12)는 상기 인덱스 테이블의 해당 데이터의 데이터 식별인자(ID), 데이터의 총 길이(length), 읽어올 데이터 위치(read_position) 정보를 이용하여 해당 데이터의 페이지를 산출하고, 상기 산출한 페이지에서 읽어올 데이터의 오프셋 값을 산출하고, 상기 산출한 오프셋 값을 이용하여 해당 데이터를 램 버퍼(23)로 전달한다.
상기 초기화 과정(303)은 도 4 에 도시된 초기화 알고리즘을 통해 구현할 수 있다.
상기 데이터 저장 과정(305)은 도 5 에 도시된 쓰기 알고리즘을 통해 구현할 수 있다.
상기 데이터 읽기 과정(307)은 도 6a 내지 도 6b 에 도시된 읽기 알고리즘을 통해 구현할 수 있다.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.
상기와 같은 본 발명은, 램의 버퍼에 페이지 단위로 저장되어 있는 데이터를 플래시 메모리의 버퍼 영역에 저장하고 상기 플래시 메모리의 버퍼 영역에 저장되어 있는 해당 데이터를 상기 램의 버퍼로 읽어옴으로써, 상기 부정 논리곱형 플래시 메모리를 이용하여 램의 용량에 관계없이 버퍼 영역을 확장할 수 있는 효과가 있다.

Claims (5)

  1. 플래시 메모리를 이용한 버퍼 확장 장치에 있어서,
    메모리 제어 수단의 제어에 따라 버퍼로 지정된 제 1 버퍼 영역에 데이터를 저장하기 위한 상기 플래시 메모리;
    상기 플래시 메모리 영역 중 버퍼로 사용할 상기 제 1 버퍼 영역과 램 영역 중 버퍼로 사용할 제 2 버퍼 영역을 지정하여 초기화하고, 상기 제 2 버퍼 영역에 페이지 단위로 저장되어 있는 데이터를 상기 플래시 메모리의 제 1 버퍼 영역에 저장시 인덱스 테이블을 구성하고, 상기 인덱스 테이블을 이용하여 상기 플래시 메모리의 제 1 버퍼 영역에 저장되어 있는 해당 데이터를 상기 제 2 버퍼 영역으로 전달하기 위한 상기 메모리 제어 수단; 및
    상기 메모리 제어 수단의 제어에 따라 상기 플래시 메모리로부터 전달받은 데이터 및 상기 인덱스 테이블을 저장하기 위한 상기 램
    을 포함하는 플래시 메모리를 이용한 버퍼 확장 장치.
  2. 제 1 항에 있어서,
    상기 인덱스 테이블은,
    데이터 식별인자(ID), 데이터의 총 길이(length), 읽어올 데이터 위치(read_position)를 포함하는 것을 특징으로 하는 플래시 메모리를 이용한 버퍼 확 장 장치.
  3. 플래시 메모리를 이용한 버퍼 확장 방법에 있어서,
    상기 플래시 메모리 영역 중 버퍼로 사용할 제 1 버퍼 영역과 램 영역 중 버퍼로 사용할 제 2 버퍼 영역을 지정하고 인덱스 테이블 변수를 정의하는 초기화 단계;
    상기 제 2 버퍼 영역에 데이터를 저장하고 페이지 단위로 상기 제 2 버퍼 영역에 저장되어 있는 데이터를 상기 플래시 메모리의 제 1 버퍼 영역에 저장하는 데이터 저장 단계;
    상기 플래시 메모리의 제 1 버퍼 영역에 데이터 저장시 상기 인덱스 테이블 구성하는 인덱스 테이블 구성 단계; 및
    상기 인덱스 테이블을 이용하여 상기 플래시 메모리의 제 1 버퍼 영역에 저장되어 있는 해당 데이터를 상기 제 2 버퍼 영역으로 전달하는 데이터 획득 단계
    를 포함하는 플래시 메모리를 이용한 버퍼 확장 방법.
  4. 제 3 항에 있어서,
    상기 인덱스 테이블은,
    데이터 식별인자(ID), 데이터의 총 길이(length), 읽어올 데이터 위치 (read_position)를 포함하는 것을 특징으로 하는 플래시 메모리를 이용한 버퍼 확장 방법.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 데이터 획득 단계는,
    상기 인덱스 테이블을 이용하여 해당 데이터의 페이지를 산출하는 페이지 산출 단계;
    상기 산출한 페이지에서 읽어올 데이터의 오프셋(Offset) 값을 산출하는 오프셋 산출 단계; 및
    상기 산출한 오프셋 값을 이용하여 해당 데이터를 상기 제 2 버퍼 영역으로 전달하는 단계
    를 포함하는 플래시 메모리를 이용한 버퍼 확장 방법.
KR1020040070881A 2004-09-06 2004-09-06 플래시 메모리를 이용한 버퍼 확장 장치 및 그 방법 KR20060022103A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040070881A KR20060022103A (ko) 2004-09-06 2004-09-06 플래시 메모리를 이용한 버퍼 확장 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040070881A KR20060022103A (ko) 2004-09-06 2004-09-06 플래시 메모리를 이용한 버퍼 확장 장치 및 그 방법

Publications (1)

Publication Number Publication Date
KR20060022103A true KR20060022103A (ko) 2006-03-09

Family

ID=37128736

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040070881A KR20060022103A (ko) 2004-09-06 2004-09-06 플래시 메모리를 이용한 버퍼 확장 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR20060022103A (ko)

Similar Documents

Publication Publication Date Title
USRE42648E1 (en) Semiconductor memory apparatus and method for writing data into the flash memory device
US9223707B2 (en) Mobile memory cache read optimization
US20080119225A1 (en) Apparatus and method for efficient memory use in portable terminal
TWI406130B (zh) 資料處理系統、控制器及其搜尋特定記憶體區的方法
US8935541B2 (en) Method and apparatus for encrypting and processing data in flash translation layer
US20100318760A1 (en) Memory controller, nonvolatile storage device, and nonvolatile storage system
CN116107742A (zh) 虚拟内存管理方法和电子设备
US7706186B2 (en) Controlling a semiconductor device
CN107850932B (zh) 用于在处理器中保存和恢复数据以便节省电力的设备和方法
KR20070063132A (ko) 이동 통신 단말기의 배드 블럭 관리장치와 배드 블럭관리방법
US20080162814A1 (en) Devices and Methods of Operating Memory Devices Including Power Down Response Signals
US10416893B2 (en) Methods of operating mobile devices and mobile devices
CN117076346B (zh) 应用程序数据处理方法、装置及电子设备
KR20140089744A (ko) 단말기의 메모리 주소 및 데이터변환 장치 및 방법
KR100623363B1 (ko) 부정 논리곱형 플래시 메모리를 구비한 휴대용 기기에서의멀티미디어 데이터 처리 장치 및 그 방법
US20080263064A1 (en) File processing method and apparatus for mobile terminal using an external device
KR20060022103A (ko) 플래시 메모리를 이용한 버퍼 확장 장치 및 그 방법
US8395959B2 (en) Storage device, control method of storage device, and control method of storage control device
KR100731969B1 (ko) 복수 경로를 통한 메모리 공유 방법 및 장치
US20090144490A1 (en) Method, apparatus and computer program product for providing improved memory usage
CN101827163A (zh) 手机资源数据动态加载系统及方法
CN116360671A (zh) 存储方法、装置、终端及存储介质
CN105321565A (zh) 有源驱动器和具有该有源驱动器的半导体器件
JP2002132574A (ja) 携帯電話
CN115549230B (zh) 一种充电控制电路和终端

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination