KR20060018673A - Thin film transistor array panel - Google Patents

Thin film transistor array panel Download PDF

Info

Publication number
KR20060018673A
KR20060018673A KR1020040067163A KR20040067163A KR20060018673A KR 20060018673 A KR20060018673 A KR 20060018673A KR 1020040067163 A KR1020040067163 A KR 1020040067163A KR 20040067163 A KR20040067163 A KR 20040067163A KR 20060018673 A KR20060018673 A KR 20060018673A
Authority
KR
South Korea
Prior art keywords
repair
line
data line
thin film
film transistor
Prior art date
Application number
KR1020040067163A
Other languages
Korean (ko)
Inventor
송유리
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040067163A priority Critical patent/KR20060018673A/en
Publication of KR20060018673A publication Critical patent/KR20060018673A/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136259Repairing; Defects
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136259Repairing; Defects
    • G02F1/136263Line defects
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/13629Multilayer wirings

Abstract

본 발명에 다른 박막 트랜지스터 표시판은 복수개의 게이트선, 게이트선과 절연되어 교차하는 복수개의 데이터선, 게이트선과 데이터선에 의해 정의되는 화소 영역에 형성되어 있는 화소 전극, 게이트선, 데이터선 및 화소 전극에 연결되어 있는 박막 트랜지스터, 데이터선의 일단과 중첩하는 제1 수리부, 제1 수리부와 중첩하는 제2 수리부, 제2 수리부와 전기적으로 연결되어 있으며 데이터선과 동일한 층에 동일한 물질로 이루어진 제3 수리부 및 데이터선의 타단과 제3 수리부와 중첩하는 제4 수리부로 이루어진 수리선을 포함한다.According to the present invention, a thin film transistor array panel includes a plurality of gate lines, a plurality of data lines insulated from and intersecting the gate lines, and a pixel electrode, a gate line, a data line, and a pixel electrode formed in a pixel region defined by the gate line and the data line. A third thin film transistor connected to the first repair part overlapping one end of the data line, a second repair part overlapping the first repair part, and a third repair part electrically connected to the second repair part and made of the same material on the same layer as the data line. A repair ship comprising a repair part and a fourth repair part overlapping the other end of the data line and the third repair part.

박막트랜지스터, 수리선Thin film transistor, repair line

Description

박막 트랜지스터 표시판{Thin film transistor array panel}Thin film transistor array panel

도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 구조를 개략적으로 구성도이고,1 is a schematic configuration diagram of a structure of a thin film transistor array panel according to an exemplary embodiment of the present invention.

도 2는 도 1의 박막 트랜지스터 표시판에서 A 부분을 확대한 것으로 표시 영역의 일 화소에 대한 배치도이고, FIG. 2 is an enlarged view of part A of the thin film transistor array panel of FIG. 1 and is a layout view of one pixel of the display area,

도 3은 도 2의 III-III'선을 따라 자른 단면도이고,3 is a cross-sectional view taken along line III-III 'of FIG. 2,

도 4는 도 1의 박막 트랜지스터 표시판에서 B 부분을 확대 도시한 배치도이고, 4 is an enlarged layout view of a portion B of the thin film transistor array panel of FIG. 1;

도 5는 도 4의 V-V'선을 따라 자른 단면도이고, 5 is a cross-sectional view taken along the line VV ′ of FIG. 4;

도 6은 도 1의 박막 트랜지스터 표시판에서 C 부분을 확대 도시한 배치도이고, FIG. 6 is an enlarged layout view of a portion C of the thin film transistor array panel of FIG. 1.

도 7은 도 6의 VII-VII'선을 따라 자른 단면도이고,FIG. 7 is a cross-sectional view taken along the line VII-VII ′ of FIG. 6;

도 8은 본 발명의 실시예에 따른 박막 트랜지스터 표시판에서 신호선의 수리 방법을 구체적으로 도시한 도면이다. 8 is a diagram illustrating in detail a method of repairing a signal line in a thin film transistor array panel according to an exemplary embodiment of the present invention.

※도면의 주요 부분에 대한 부호 설명※※ Code explanation about main part of drawing ※

110 : 절연 기판 121 : 게이트선110: insulated substrate 121: gate line

161~167 : 수리선 131 : 유지 전극선 161 to 167: repair line 131: sustain electrode line                 

151 : 반도체층 171 : 데이터선151 semiconductor layer 171 data line

175 : 드레인 전극 190 : 화소 전극175: drain electrode 190: pixel electrode

본 발명은 박막 트랜지스터 표시판에 관한 것으로서, 더욱 상세하게는 액정 표시 장치용 박막 트랜지스터 표시판에 관한 것이다.The present invention relates to a thin film transistor array panel, and more particularly, to a thin film transistor array panel for a liquid crystal display device.

액정 표시 장치는 전계를 생성하는 전계 생성 전극을 가지고 있으며 소정의 간극을 두고 떨어져 있는 두 표시판과 두 표시판 사이의 간극에 주입되어 있는 이방성 유전율을 갖는 액정층을 포함한다. 이러한 액정 표시 장치는 전계 생성 전극에 전압을 인가하여 액정층에 전계를 생성하고, 전압의 크기에 의존하는 전계의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 화상을 표시한다.The liquid crystal display device includes a liquid crystal layer having an anisotropy dielectric constant having an electric field generating electrode for generating an electric field and injected into two gaps between the two display panels and the two display panels separated by a predetermined gap. Such a liquid crystal display generates an electric field in the liquid crystal layer by applying a voltage to the field generating electrode, and displays an image by controlling the transmittance of light passing through the liquid crystal layer by adjusting the intensity of the electric field depending on the magnitude of the voltage.

액정 표시 장치 중에서도 현재 주로 사용되는 것은, 한 표시판에는 복수의 화소 전극이 구비되어 있고, 다른 표시판에는 하나의 공통 전극이 전면에 걸쳐 형성되어 있는 것이다. 이 액정 표시 장치는 삼단자 소자인 박막 트랜지스터를 사용하여 화소 전극에 인가되는 전압을 스위칭함으로써 화상을 표시하며 화소 전극 및 박막 트랜지스터가 구비된 표시판을 박막 트랜지스터 표시판이라 한다.Among the liquid crystal display devices currently used mainly, a plurality of pixel electrodes are provided on one display panel, and one common electrode is formed on the entire surface of the other display panel. The liquid crystal display displays an image by switching a voltage applied to a pixel electrode using a thin film transistor, which is a three-terminal element, and a display panel provided with the pixel electrode and the thin film transistor is called a thin film transistor display panel.

일반적으로 박막 트랜지스터에 신호를 공급하기 위해서 두 표시판 중 하나에 게이트선 및 데이터선을 두는데, 표시판을 제조하는 공정에서 이들 신호선이 단선되는 경우가 종종 발생한다. 이러한 단선 결함(open defect)을 수리를 하기 위한 여러 가지 방법 중 하나는 각각의 데이터선 및 게이트선과 교차하는 링 형태의 수리선(repair ring)을 두어 단선된 데이터선 또는 게이트선에 인가된 신호를 수리선을 통하여 표시 영역 바깥쪽으로 우회시켜 전달하는 것이다. In general, a gate line and a data line are provided on one of two display panels to supply a signal to a thin film transistor, and these signal lines are often disconnected in the process of manufacturing the display panel. One of the various methods for repairing such open defects is to provide a repair ring in the form of a ring that intersects each of the data lines and the gate line to receive a signal applied to the disconnected data line or gate line. By passing through the repair line to the outside of the display area.

이러한 방법은 표시 영역의 바깥으로 우회함으로 인해서 배선의 저항이 증가하다. This method increases the resistance of the wiring due to the bypass of the display area.

그리고 화소 전극과 중첩시켜 유지 용량을 형성하는 유지 전극은 일단에 하나의 공통 신호선에 의해서 전기적으로 연결되며, 대부분 공통 전압이 전달된다. 따라서 공통 전호선의 일부는 상부 표시판의 공통 전극에 신호를 인가하기 위한 접점(Short point)으로 사용된다. 그래서 유지 신호선과 동일층에 수리선을 형성할 경우에는 접점 바깥쪽으로 수리선을 우회시켜야 하기 때문에 수리선의 저항이 더욱 증가하게 된다. 이처럼 수리선의 저항이 증가하면 불량 화소의 표시 특성이 다른 부분보다 희미하게 나타나 화소 불량을 완전히 해결하지 못하게 된다. The storage electrode overlapping the pixel electrode to form the storage capacitor is electrically connected to one end by one common signal line, and a common voltage is mostly transmitted. Therefore, part of the common wire is used as a short point for applying a signal to the common electrode of the upper panel. Therefore, when the repair line is formed on the same layer as the sustain signal line, the repair line must be bypassed to the outside of the contact, thereby increasing the resistance of the repair line. As such, when the resistance of the repair line is increased, the display characteristics of the defective pixels are faint than those of other portions, and thus the pixel defects cannot be completely solved.

또한, 수리선은 기판의 가장자리에 형성되기 때문에 그라인딩 선과 인접하게 형성되어 있는데, 수리선의 저항을 감소시키기 위해서 수리선의 선폭을 증가시킬 경우에 그라인딩에 의해서 수리선이 손상될 수 있는 문제점이 있다. In addition, the repair line is formed adjacent to the grinding line because it is formed at the edge of the substrate, there is a problem that the repair line may be damaged by grinding when the line width of the repair line is increased to reduce the resistance of the repair line.

상기한 문제점을 해결하기 위한 본 발명에서는 그라인딩 할 때 손상을 받지 않으면서도 신호 지연을 최소화할 수 있는 수리선을 가지는 박막 트랜지스터 표시판을 제공한다. The present invention for solving the above problems provides a thin film transistor array panel having a repair line that can minimize the signal delay without being damaged when grinding.

상기한 목적을 달성하기 위한 본 발명에 다른 박막 트랜지스터 표시판은 복수개의 게이트선, 게이트선과 절연되어 교차하는 복수개의 데이터선, 게이트선과 데이터선에 의해 정의되는 화소 영역에 형성되어 있는 화소 전극, 게이트선, 데이터선 및 화소 전극에 연결되어 있는 박막 트랜지스터, 데이터선의 일단과 중첩하는 제1 수리부, 제1 수리부와 중첩하는 제2 수리부, 제2 수리부와 전기적으로 연결되어 있으며 데이터선과 동일한 층에 동일한 물질로 이루어진 제3 수리부 및 데이터선의 타단과 제3 수리부와 중첩하는 제4 수리부로 이루어진 수리선을 포함한다.A thin film transistor array panel according to the present invention for achieving the above object includes a plurality of gate lines, a plurality of data lines insulated from and intersecting the gate lines, a pixel electrode formed in a pixel region defined by the gate lines and the data lines, and a gate line. , A thin film transistor connected to the data line and the pixel electrode, a first repair unit overlapping one end of the data line, a second repair unit overlapping the first repair unit, and a layer electrically connected to the second repair unit And a repair ship made of a third repair part made of the same material and a fourth repair part overlapping the other end of the data line and the third repair part.

그리고 화소 전극과 중첩하여 유지 용량을 형성하는 복수개의 유지 전극선과 제3 수리부와 나란하게 형성되어 있으며 복수개의 유지 전극선을 공통으로 연결하는 공통 신호선을 더 포함할 수 있다. The display device may further include a plurality of storage electrode lines overlapping the pixel electrodes to form a storage capacitor, and a common signal line which is formed in parallel with the third repair unit, and commonly connects the plurality of storage electrode lines.

또한, 제1 및 제4 수리부는 게이트선과 동일한 물질로 동일한 층에 형성되어 있는 것이 바람직하다.In addition, the first and fourth repair parts are preferably formed in the same layer with the same material as the gate line.

여기서 게이트선, 제1 및 제4 수리부는 알루미늄 또는 알루미늄 합금으로 이루어지는 제1 도전막, 제1 도전막의 상부 또는 하부에 크롬, 몰리브덴, 탄탈륨, 티타늄 또는 이들의 합금 중 하나로 이루어지는 제2 도전막을 포함하는 것이 바람직하다.Here, the gate line, the first and fourth repair parts include a first conductive film made of aluminum or an aluminum alloy, and a second conductive film made of one of chromium, molybdenum, tantalum, titanium, or an alloy thereof above or below the first conductive film. It is preferable.

또한, 제2 수리부는 데이터선과 동일한 물질로 동일한 층에 형성되어 있는 것이 바람직하다.Further, the second repair portion is preferably formed on the same layer with the same material as the data line.

여기서 데이터선, 제2 및 제3 수리부는 알루미늄 또는 알루미늄 합금으로 이루어지는 제2 도전막, 제2 도전막의 상부 및 하부에 크롬, 몰리브덴, 탄탈륨, 티타 늄 또는 이들의 합금 중 하나로 이루어지는 제1 및 제3 도전막을 포함하는 것이 바람직하다.Here, the data line, the second and third repair parts may include a second conductive film made of aluminum or an aluminum alloy, and first and third parts made of one of chromium, molybdenum, tantalum, titanium, or an alloy thereof on the upper and lower portions of the second conductive film. It is preferable to include a conductive film.

이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a part of a layer, film, area, plate, etc. is over another part, this includes not only the part directly above the other part but also another part in the middle. On the contrary, when a part is just above another part, it means that there is no other part in the middle.

그러면 도면을 참고로 하여 본 발명의 실시예에 따른 박막 트랜지스터 표시판에 대하여 도면을 참고로 하여 상세하게 설명한다.Next, a thin film transistor array panel according to an exemplary embodiment of the present invention will be described in detail with reference to the drawings.

도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 구조를 개략적으로 도시한 등가 회로이다. 1 is an equivalent circuit schematically illustrating a structure of a thin film transistor array panel according to an exemplary embodiment of the present invention.

도 1에 도시한 바와 같이, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 가로 방향으로 뻗어 있는 복수의 게이트선(121)과 세로 방향으로 뻗어 있는 복수의 데이터선(171)의 교차에 의해 한정되는 복수의 화소 영역이 모여 화상을 표시하는 표시 영역(D)과 표시 영역(D)을 제외한 주변 영역으로 구분된다. As illustrated in FIG. 1, a thin film transistor array panel according to an exemplary embodiment of the present invention is defined by the intersection of a plurality of gate lines 121 extending in a horizontal direction and a plurality of data lines 171 extending in a vertical direction. A plurality of pixel areas to be divided are divided into a display area D for displaying an image and a peripheral area except the display area D. FIG.                     

표시 영역(D)의 각 화소 영역에는 복수의 게이트선(121) 및 데이터선(171)과 각각 연결되어 있는 박막 트랜지스터(도시하지 않음, 도 2 참조) 및 박막 트랜지스터를 통하여 게이트선(121) 및 데이터선(171)과 전기적으로 연결되어 있는 화소 전극(pixel electrode, 도 2 참조)이 형성되어 있다. 또한 서로 이웃하는 게이트선(121) 사이에는 유지 전극선(131)이 형성되어 있으며 유지 전극선(131)의 일단은 전기적으로 공통 신호선(131A)에 의해 공통으로 연결되어 있다. 유지 전극선(131)은 화소 전극과 중첩하여 유지 축전기(Cst)를 형성한다. Each pixel area of the display area D may include a thin film transistor (not shown in FIG. 2) and a thin film transistor connected to the plurality of gate lines 121 and the data lines 171, respectively. A pixel electrode (refer to FIG. 2) is electrically connected to the data line 171. In addition, a storage electrode line 131 is formed between the adjacent gate lines 121, and one end of the storage electrode line 131 is electrically connected in common by a common signal line 131A. The storage electrode line 131 overlaps the pixel electrode to form the storage capacitor Cst.

다음으로 주변 영역에는 복수의 게이트선(121) 또는 복수의 데이터선(171)이 연장되어 있으며, 이들(121, 171)의 끝부분은 게이트선 또는 데이터선 폭보다 확장되어 구동 회로로부터 외부 신호를 입력 받는 패드로 사용된다. 이러한 패드는 일정 수만큼씩 모여서 군집을 이루고 있으며, 설명을 용이하게 하기 위해서 군집되어 있는 부분을 패드부(P)라 한다. Next, a plurality of gate lines 121 or a plurality of data lines 171 extend in the peripheral region, and ends of the plurality of gate lines 121 or 171 extend beyond the width of the gate lines or data lines to receive external signals from the driving circuit. Used as an input pad. These pads are clustered by a certain number, and the clustered portions are referred to as pad portions P to facilitate explanation.

표시 영역(D)에 인접한 주변 영역에는 게이트선 및 데이터선(121, 171)이 단선/단락되었을 때 이들을 통하여 전달되는 신호를 표시 영역(D) 바깥으로 우회시켜 신호를 전달하기 위한 복수개의 수리선이 형성되어 있다. In the peripheral area adjacent to the display area D, a plurality of repair lines for bypassing signals transmitted through the gate lines and the data lines 121 and 171 when they are disconnected / shorted to the outside of the display area D to transmit signals. Is formed.

각 수리선(61~67)은 기판 위에 형성되어 있으며 서로 다른 층에 형성되어 있는 복수개의 박막 패턴으로 이루어지며, 인쇄 회로 기판에 형성되어 있는 더미선(dummy line)과 연결되어 있다. Each repair line 61 to 67 is formed on a substrate and is formed of a plurality of thin film patterns formed on different layers, and is connected to a dummy line formed on a printed circuit board.

즉, 수리선은 박막 트랜지스터 표시판의 상부에서 데이터선(171)의 일단과 교차하는 제1 수리부(61, 62), 외부로부터 박막 트랜지스터 표시판을 구동하기 위한 구동 신호를 공급하는 인쇄 회로 기판(Printed circuit board, 도시하지 않음)에 형성되어 있는 더미선(도시하지 않음)과 전기적으로 연결되어 있으며 일단은 제1 수리부(61, 62)와 교차하는 제2 수리부(63, 64), 인쇄 회로 기판의 더미선과 전기적으로 연결되어 있으며 박막 트랜지스터 표시판의 우측 및 하부에 형성되어 있는 제3 수리부(65, 66), 데이터선(171)의 타단과 교차하며 일부분은 제3 수리부(65, 66)와 교차하는 제4 수리부(67)를 포함한다. 게이트선(121)을 수리하기 위한 수리선 또한 앞에서 설명한 구성과 유사하게 다양한 수리부를 포함하여 이루어진다. That is, the repair line may include first repair parts 61 and 62 intersecting one end of the data line 171 on the thin film transistor array panel, and a printed circuit board for supplying a driving signal for driving the thin film transistor array panel from the outside. second repair parts 63 and 64 electrically connected to dummy lines (not shown) formed on a circuit board (not shown) and intersecting with the first repair parts 61 and 62, and a printed circuit. The third repair parts 65 and 66 which are electrically connected to the dummy lines of the substrate and intersect the other ends of the third repair parts 65 and 66 and the data lines 171 formed on the right and lower sides of the thin film transistor array panel, and part of the third repair parts 65 and 66. ), And a fourth repair part 67 intersecting with (). The repair line for repairing the gate line 121 also includes various repair units similar to the above-described configuration.

본 발명에 따른 수리선에 대해서 설명을 용이하기 하기 위해서 먼저, 표시 영역의 일 화소에 대해서 설명한다. In order to facilitate the explanation of the repair line according to the present invention, one pixel of the display area is first described.

도 2는 도 1의 박막 트랜지스터 표시판에서 A 부분을 확대한 것으로 표시 영역의 일 화소에 대한 배치도이고, 도 3은 도 2의 III-III'선을 따라 자른 단면도이다. FIG. 2 is an enlarged view of a portion of the thin film transistor array panel of FIG. 1 and a layout view of one pixel of the display area, and FIG. 3 is a cross-sectional view taken along the line III-III ′ of FIG. 2.

먼저 일 화소에 대해서 설명하면, 도 2 및 도 3에 도시한 바와 같이, 절연 기판(110) 위에 일방향으로 길게 게이트선(121) 및 유지 전극선(131)이 형성되어 있다. First, one pixel will be described. As shown in FIGS. 2 and 3, the gate line 121 and the storage electrode line 131 are formed on the insulating substrate 110 in one direction.

게이트선(121)과 유지 전극선(131)은 일 방향으로 뻗어 있고 서로 분리되어 있다. 게이트선(121)은 게이트 신호를 전달하며, 각 게이트선(121)의 일부는 돌출되어 게이트 전극(124)으로 사용된다. 유지 전극선(131)은 공통 전압 따위의 미리 정해진 전압을 인가 받으며 한쪽 끝단이 공통 신호선(131A, 도 1참조)에 의해서 전기적으로 공통으로 연결되어 있다. The gate line 121 and the storage electrode line 131 extend in one direction and are separated from each other. The gate line 121 transmits a gate signal, and a part of each gate line 121 protrudes and is used as the gate electrode 124. The storage electrode line 131 receives a predetermined voltage such as a common voltage, and one end thereof is electrically connected in common by the common signal line 131A (see FIG. 1).                     

게이트선(121) 및 유지 전극선(131)은 제1 도전막(121a, 124a, 311a)및 제2 도전막(121b, 124b, 312a)으로 형성되어 있다. The gate line 121 and the storage electrode line 131 are formed of the first conductive films 121a, 124a, and 311a and the second conductive films 121b, 124b, and 312a.

여기서 이들(121, 131)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속 따위로 이루어진 제1 도전막(121a, 124a, 311a), 제1 도전막에 더하여 다른 물질, 특히 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 좋은 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 또는 이들의 합금[보기: 몰리브덴-텅스텐(MoW) 합금] 중 하나로 이루어진 제2 도전막(121b, 124b, 312a)의 이중막으로 형성되어 있다. 제1 및 제2 도전막의 조합의 예로는 크롬(Cr)/알루미늄-네오디뮴(AlNd) 합금 또는 몰리브덴(Mo)/알루미늄-네오디뮴(AlNd)을 들 수 있다.The first and second conductive layers 121 and 131 may be formed of an aluminum-based metal such as aluminum (Al) or an aluminum alloy, and other materials, in particular, indium tin oxide (ITO), in addition to the first conductive layer. Or chromium (Cr), titanium (Ti), tantalum (Ta), molybdenum (Mo) or alloys thereof having good physical, chemical and electrical contact properties with indium zinc oxide (IZO). [Molybdenum-Tungsten (MoW) alloys A double layer of second conductive films 121b, 124b, and 312a. Examples of the combination of the first and second conductive films include a chromium (Cr) / aluminum-neodymium (AlNd) alloy or molybdenum (Mo) / aluminum-neodymium (AlNd).

이때 몰리브덴 또는 크롬막은 500Å의 두께로 형성되어 있고, 알루미늄-네오디뮴막은 2,500Å의 두께로 형성되어 있다. At this time, the molybdenum or chromium film is formed to a thickness of 500 kPa, and the aluminum-neodymium film is formed to a thickness of 2,500 kPa.

게이트선(121), 유지 전극선(131)의 측면은 테이퍼 지도록 형성되며 테이퍼 형태는 이들 위에 형성되는 층이 잘 밀착될 수 있도록 형성되어 있다. 그리고 이들의 측면은 경사지도록 형성되어 있으며, 이는 상부층과 밀착성을 증가시킨다. Sides of the gate line 121 and the storage electrode line 131 are formed to be tapered, and the tapered shape is formed so that the layers formed thereon can be in close contact with each other. And their sides are formed to be inclined, which increases the adhesion with the upper layer.

게이트선(121), 유지 전극선(131)의 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(140)이 형성되어 있다. A gate insulating layer 140 made of silicon nitride (SiNx) is formed on the gate line 121 and the storage electrode line 131.

게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 등으로 이루어진 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며 이로부터 돌출 부(extension)(154)가 게이트 전극(124)을 향하여 뻗어 나와 있다.A linear semiconductor 151 made of hydrogenated amorphous silicon (amorphous silicon is abbreviated a-Si) or the like is formed on the gate insulating layer 140. The linear semiconductor 151 extends mainly in the longitudinal direction, from which an extension 154 extends toward the gate electrode 124.

반도체(151)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 선형 접촉 부재(161)는 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 위치한다. 반도체(151, 154)와 저항성 접촉 부재(161, 165)의 측면 역시 경사져 있다. On top of the semiconductor 151, linear and island ohmic contacts 161 and 165 made of a material such as n + hydrogenated amorphous silicon doped with silicide or n-type impurities at a high concentration are formed. The linear contact member 161 has a protrusion 163, and the protrusion 163 and the island contact member 165 are paired and positioned on the protrusion 154 of the semiconductor 151. Side surfaces of the semiconductors 151 and 154 and the ohmic contacts 161 and 165 are also inclined.

저항성 접촉 부재(161, 165)는 그 하부의 반도체(151, 154)와 그 상부의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 접촉 저항을 낮추어 주는 역할을 한다. 선형 반도체(151)는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)에 가리지 않고 노출된 부분을 가지고 있으며, 대부분의 곳에서는 선형 반도체(151)의 폭이 데이터선(171)의 폭보다 작다. 반도체(151, 154)는 게이트선(121)과 데이터선(171) 사이의 절연을 강화하기 위하여 게이트선(121)과 만나는 부분에서 폭이 커질 수 있다.The ohmic contacts 161 and 165 exist only between the semiconductors 151 and 154 below and the data line 171 and the drain electrode 175 above and serve to lower the contact resistance. The linear semiconductor 151 has an exposed portion between the source electrode 173 and the drain electrode 175 and is not covered by the data line 171 and the drain electrode 175, and in most places, the linear semiconductor 151 is provided. Is smaller than the width of the data line 171. The semiconductors 151 and 154 may be wider at portions where the semiconductors 151 and 154 meet the gate line 121 to enhance insulation between the gate line 121 and the data line 171.

저항 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 복수의 데이터선(171)과 드레인 전극(drain electrode)(175)이 형성되어 있다. A plurality of data lines 171 and a drain electrode 175 are formed on the ohmic contacts 161 and 165 and the gate insulating layer 140.

데이터선(171) 및 드레인 전극(175)은 제1 도전막(171a, 173a, 175a), 제2 도전막(171b, 173b, 175b) 및 제3 도전막(171c, 173c, 175c)으로 형성되어 있다. 이들 제1 내지 제3 도전막(171a, 171b, 171c, 173a, 173b, 173c, 175a, 175b, 175c) 중 제2 도전막(171b, 173b, 175b)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속 따위로 이루어지며, 제1 및 제3 도전막(171a, 171c, 173a, 173c, 175a, 175c)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 좋은 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 또는 이들의 합금[보기: 몰리브덴-텅스텐(MoW) 합금] 중 하나로 이루어진다. The data line 171 and the drain electrode 175 are formed of the first conductive films 171a, 173a, and 175a, the second conductive films 171b, 173b, and 175b, and the third conductive films 171c, 173c, and 175c. have. Among the first to third conductive films 171a, 171b, 171c, 173a, 173b, 173c, 175a, 175b, and 175c, the second conductive films 171b, 173b, and 175b are made of aluminum, such as aluminum (Al) or aluminum alloy. The first and third conductive layers 171a, 171c, 173a, 173c, 175a, and 175c have a good physical, chemical, and electrical contact property with indium tin oxide (ITO) or indium zinc oxide (IZO). Chromium (Cr), titanium (Ti), tantalum (Ta), molybdenum (Mo) or alloys thereof (eg, molybdenum-tungsten (MoW) alloys).

제1 내지 제3 도전막의 조합의 예로는 몰리브덴/알루미늄-네오디뮴/몰리브덴과 같이 알루미늄 또는 알루미늄 합금이 중간에 위치하도록 형성한다. 그리고 제1 도전막은 500Å, 제2 도전막은 2,500 Å, 제3 도전막은 1,000Å의 두께로 형성하는 것이 바람직하다.Examples of the combination of the first to third conductive films are formed such that molybdenum / aluminum-neodymium / molybdenum is placed in the middle of aluminum or an aluminum alloy. The thickness of the first conductive film is 500 kPa, the second conductive film is 2,500 kPa, and the third conductive film is 1,000 kPa.

데이터선(171) 및 드레인 전극(175)의 측면은 테이퍼 지도록 형성되며 테이퍼 형태는 이들 위에 형성되는 층이 잘 밀착될 수 있도록 형성되어 있다. Sides of the data line 171 and the drain electrode 175 are formed to be tapered, and the tapered shape is formed so that the layers formed thereon can be in close contact with each other.

각각의 데이터선(171)은 게이트선(121)과 교차하며 데이터 전압(data voltage)을 전달한다. 각 데이터선(171)에서 드레인 전극(175)을 향하여 뻗은 가지가 소스 전극(source electrode)(173)을 이룬다. Each data line 171 crosses the gate line 121 and transmits a data voltage. A branch extending from the data line 171 toward the drain electrode 175 forms a source electrode 173.

한 쌍의 소스 전극(173)과 드레인 전극(175)은 서로 분리되어 있으며 게이트 전극(124)에 대하여 서로 반대쪽에 위치한다. 드레인 전극(175)은 유지 전극선(131)의 일부와 중첩하는데, 그렇지 않을 수도 있다. 데이터선(171)의 한쪽 끝부분은 확장되어 외부 신호를 입력 받기 위한 패드로 사용된다. The pair of source electrode 173 and the drain electrode 175 are separated from each other and positioned opposite to the gate electrode 124. The drain electrode 175 overlaps with a portion of the storage electrode line 131, but may not be. One end of the data line 171 is extended to serve as a pad for receiving an external signal.

게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 박막 트랜지스터(Thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부 (154)에 형성된다. The gate electrode 124, the source electrode 173, and the drain electrode 175 form a thin film transistor (TFT) together with the protrusion 154 of the semiconductor 151, and a channel of the thin film transistor is a source. A protrusion 154 is formed between the electrode 173 and the drain electrode 175.

데이터선(171) 및 드레인 전극(175)과 노출된 반도체(154) 부분의 위에는 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화 규소 따위로 이루어진 보호막(passivation layer)(180)이 형성되어 있다.On the data line 171, the drain electrode 175, and the exposed portion of the semiconductor 154, an organic material having excellent planarization characteristics and photosensitivity, and plasma enhanced chemical vapor deposition (PECVD), is formed. A passivation layer 180 made of a low dielectric constant insulating material such as a-Si: C: O, a-Si: O: F, or silicon nitride, which is an inorganic material, is formed.

보호막(180)에는 접촉구(185)가 형성되어 있다. 그리고 보호막(180) 위에는 ITO 또는 IZO로 이루어진 화소 전극(pixel electrode)(190)이 형성되어 있다. The contact hole 185 is formed in the passivation layer 180. A pixel electrode 190 made of ITO or IZO is formed on the passivation layer 180.

화소 전극(190)은 접촉구(185)을 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(190)은 다른 표시판의 공통 전극(common electrode)과 함께 전기장을 생성함으로써 두 전극 사이의 액정 분자들을 재배열 시킨다. 화소 전극(190)은 이웃하는 데이터선(171)과 중첩되어 개구율(aperture ratio)을 높이고 있으나, 중첩되지 않을 수도 있다.The pixel electrode 190 is physically and electrically connected to the drain electrode 175 through the contact hole 185 to receive a data voltage from the drain electrode 175. The pixel electrode 190 to which the data voltage is applied rearranges the liquid crystal molecules between the two electrodes by generating an electric field together with a common electrode of another display panel. The pixel electrode 190 overlaps with the neighboring data line 171 to increase the aperture ratio, but may not overlap.

다음 본 발명의 실시예에 따른 수리선에 대해서 기 설명한 도 1 내지 도 3과 도 4 내지 도 7을 참고로 상세히 설명한다. Next, a repair ship according to an embodiment of the present invention will be described in detail with reference to FIGS. 1 to 3 and 4 to 7.

도 4는 도 1의 박막 트랜지스터 표시판에서 B 부분을 확대 도시한 배치도이고, 도 5는 도 4의 V-V'선을 따라 자른 단면도이고, 도 6은 도 1의 박막 트랜지스터 표시판에서 C 부분을 확대 도시한 배치도이고, 도 7은 도 6의 VII-VII'선을 따라 자른 단면도이다. 4 is an enlarged layout view of a portion B of the thin film transistor array panel of FIG. 1, FIG. 5 is a cross-sectional view taken along the line VV ′ of FIG. 4, and FIG. 6 is an enlarged portion C of the thin film transistor array panel of FIG. 1. FIG. 7 is a cross-sectional view taken along the line VII-VII ′ of FIG. 6.                     

도 4 및 도 5에 도시한 바와 같이, 제1 수리부(61, 62)는 데이터선(171)의 표시 영역(D) 밖에 위치하며 게이트선(121)과 나란한 방향으로 길게 형성되어 있다. 이때 도 4 및 도 5에서 보는 바와 같이, 제1 수리부(61, 62)는 각 패드부(P)에서 데이터선(171)의 일단과 각각 중첩하고 있으며 게이트선(121)과 동일한 층에 동일한 물질로 형성되어 있다. 즉, 게이트선(121)과 같이 제1 도전막(61a, 62a)과 제2 도전막(61b, 62b)로 이루어진다. As shown in FIGS. 4 and 5, the first repair parts 61 and 62 are positioned outside the display area D of the data line 171 and elongate in a direction parallel to the gate line 121. 4 and 5, the first repair parts 61 and 62 respectively overlap one end of the data line 171 at each pad part P, and are identical to the same layer as the gate line 121. It is made of material. That is, like the gate line 121, the first conductive layers 61a and 62a and the second conductive layers 61b and 62b are formed.

그리고 제2 수리부(63, 64)는 일단이 제1 수리부(61, 62)과 절연되어 중첩하며 인쇄 회로 기판에 형성되어 있는 더미선과 타단이 전기적으로 연결되어 있다. 제2 수리부(63, 64)는 데이터선(171)과 동일한 층에 동일한 물질로 형성되어 있다. 즉, 데이터선(171)과 같이 제1 도전막(63a, 64a), 제2 도전막(63b, 64b) 및 제3 도전막(63c, 64c)으로 이루어진다. One end of the second repair parts 63 and 64 is insulated from and overlapped with the first repair parts 61 and 62, and the dummy line formed on the printed circuit board and the other end are electrically connected to each other. The second repair parts 63 and 64 are formed of the same material on the same layer as the data line 171. That is, like the data line 171, the first conductive films 63a and 64a, the second conductive films 63b and 64b, and the third conductive films 63c and 64c are formed.

다음 도 6 및 도 7에 도시한 바와 같이, 인쇄 회로 기판의 더미선과 일단이 전기적으로 연결되어 있는 제3 수리부(65, 66)는 기판(110)의 가장자리에서 굽어져 L자 형태로 형성되어 있으며, 공통 신호선(131A)을 가로 질러 제4 수리부(67)와 일부 중첩하고 있다. 그리고 제4 수리부(67)는 데이터선(171)의 타단과 중첩하고 있다. Next, as shown in FIGS. 6 and 7, the third repair parts 65 and 66 having one end electrically connected to the dummy line of the printed circuit board are bent at the edge of the substrate 110 to have an L shape. And partially overlaps with the fourth repair part 67 across the common signal line 131A. The fourth repair part 67 overlaps the other end of the data line 171.

이처럼 제4 수리부(65, 66)를 데이터선(171)과 동일 물질로 형성하기 때문에 게이트선(121)과 동일한 물질로 형성되어 있는 접점(131B)을 우회하지 않고 공통 신호선(131A)을 가로 질러 형성할 수 있으므로 수리선의 전체 길이를 감소시킬 수 있다. As such, since the fourth repair parts 65 and 66 are formed of the same material as the data line 171, the fourth repair parts 65 and 66 cross the common signal line 131A without bypassing the contact 131B formed of the same material as the gate line 121. Can be formed to reduce the overall length of the repair line.                     

제3 수리부(65, 66)는 데이터선과 동일한 층에 동일한 물질로 형성되어 제1 내지 제3 도전막(65a, 66a, 65b, 66b, 65c, 66c)으로 이루어지고, 제4 수리부(67)는 게이트선(121)과 동일한 층에 동일한 물질로 형성되어 제1 및 제2 도전막(67a, 67b)으로 이루어진다. The third repair parts 65 and 66 are formed of the same material on the same layer as the data line, and include the first to third conductive films 65a, 66a, 65b, 66b, 65c and 66c, and the fourth repair part 67. ) Is formed of the same material on the same layer as the gate line 121 to be formed of the first and second conductive films 67a and 67b.

이처럼 데이터선(171)이 3중막으로 형성되어 2중막으로 형성한 게이트선에 비해서 작은 저항값을 가진다. 그래서 수리선에서 가장 긴 제3 수리부(65, 66)를 데이터선(171)과 동일한 물질로 형성하기 때문에 수리선 전체의 저항값이 줄어든다. As described above, the data line 171 is formed of a triple layer and has a smaller resistance value than the gate line formed of the double layer. Therefore, since the third repair parts 65 and 66, which are longest in the repair ship, are formed of the same material as the data line 171, the resistance value of the entire repair ship is reduced.

이상 설명한 본 발명에 따른 수리선을 이용하여 데이터선을 수리하는 것을 도 8을 참고하여 설명하면 다음과 같다. 도 8은 본 발명의 실시예에 따른 박막 트랜지스터 표시판에서 한 개의 데이터선이 단선된 것을 수리하는 것을 도시한 도면이다. Repairing the data line using the repair line according to the present invention described above will be described with reference to FIG. 8 is a diagram illustrating repairing of disconnection of one data line in a thin film transistor array panel according to an exemplary embodiment of the present invention.

도 8에 도시한 바와 같이, 데이터선의 일부가 단선(O)되는 경우에는 제1 수리부(61)와 데이터선(171)이 교차하는 부분(S1)을 레이저를 이용하여 이들(62, 171)을 서로 단락시키고, 제1 수리부(62)와 제2 수리부(63)가 교차하는 부분(S2)에 레이저를 조사하여 이들(62, 63)을 서로 단락 시킨다. As shown in FIG. 8, when a portion of the data line is disconnected (O), the portions S1 at which the first repair portion 61 and the data line 171 cross each other are laser-produced (62, 171). Are short-circuited with each other, and the laser beam is irradiated to the portion S2 where the first repair part 62 and the second repair part 63 cross each other to short-circuit them 62 and 63.

그런 다음 제4 수리부(67)와 데이터선(171)이 교차하는 부분(S3)을 레이저를 조사하여 이들(67, 171)을 단락시키고, 제3 수리부(65)와 제4 수리부(67)가 교차하는 부분(S4)을 단락시킨다. 그러면 단선이 발생한 데이터선(171)에 전달되는 신호는 화살표 방향을 따라 표시 영역(D) 밖에 형성되어 있는 수리부(62, 63, 65, 67) 및 인쇄 회로 기판을 따라 우회하여 모든 화소에 전달된다. Then, the portion S3 where the fourth repair portion 67 and the data line 171 cross is irradiated with a laser to short-circuit them 67 and 171, and the third repair portion 65 and the fourth repair portion ( The section S4 where 67) intersects is shorted. Then, the signal transmitted to the data line 171 where the disconnection has occurred is bypassed along the repair parts 62, 63, 65, 67 and the printed circuit board formed outside the display area D along the direction of the arrow, and transmitted to all the pixels. do.

이상 설명한 바와 같이, 본 발명의 실시예에서와 같이 수리선의 저항이 감소 하면 수리선의 저항을 감소시키기 위해서 수리선폭을 넓게 형성하지 않아도 되므로 그라인딩선과 수리선이 일정거리를 유지할 수 있어 그라인딩시에 수리선이 손상되는 것을 방지할 수 있다. As described above, when the resistance of the repair ship is reduced, as in the embodiment of the present invention, it is not necessary to form a wide repair ship width in order to reduce the resistance of the repair ship, so that the grinding ship and the repair ship can maintain a certain distance, thereby repairing the repair ship at the time of grinding. This can be prevented from being damaged.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다. Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

이상에서 설명한 바와 같이 수리선을 데이터선으로 형성하면 수리선 전체의 저항을 감소시킬 수 있어 신호 지연 등을 방지할 수 있다. 그리고 그라인딩시에 공정 마진이 증가하여 고품질의 박막 트랜지스터 표시판을 제공할 수 있다.
As described above, when the repair line is formed of the data line, the resistance of the entire repair line can be reduced, thereby preventing signal delay and the like. In addition, the process margin increases during grinding to provide a high quality thin film transistor array panel.

Claims (6)

복수개의 게이트선,A plurality of gate lines, 상기 게이트선과 절연되어 교차하는 복수개의 데이터선,A plurality of data lines insulated from and intersecting the gate lines; 상기 게이트선과 상기 데이터선에 의해 정의되는 화소 영역에 형성되어 있는 화소 전극,A pixel electrode formed in the pixel region defined by the gate line and the data line, 상기 게이트선, 상기 데이터선 및 상기 화소 전극에 연결되어 있는 박막 트랜지스터,A thin film transistor connected to the gate line, the data line and the pixel electrode, 상기 데이터선의 일단과 중첩하는 제1 수리부, 상기 제1 수리부와 중첩하는 제2 수리부, 상기 제2 수리부와 전기적으로 연결되어 있으며 상기 데이터선과 동일한 층에 동일한 물질로 이루어진 제3 수리부 및 상기 데이터선의 타단과 상기 제3 수리부와 중첩하는 제4 수리부로 이루어진 수리선을 포함하는 박막 트랜지스터 표시판.A first repair part overlapping one end of the data line, a second repair part overlapping the first repair part, and a third repair part electrically connected to the second repair part and made of the same material on the same layer as the data line And a repair line including a second repair portion overlapping the other end of the data line and the third repair portion. 제1항에서,In claim 1, 상기 화소 전극과 중첩하여 유지 용량을 형성하는 복수개의 유지 전극선과 상기 제3 수리부와 나란하게 형성되어 있으며 복수개의 상기 유지 전극선을 공통으로 연결하는 공통 신호선을 더 포함하는 박막 트랜지스터 표시판.The thin film transistor array panel of claim 1, further comprising a plurality of storage electrode lines overlapping the pixel electrode to form a storage capacitor, and a common signal line formed in parallel with the third repair unit and commonly connecting the plurality of storage electrode lines. 제1항에서,In claim 1, 상기 제1 및 제4 수리부는 상기 게이트선과 동일한 물질로 동일한 층에 형성되어 있는 박막 트랜지스터 표시판.And the first and fourth repair parts are formed on the same layer using the same material as the gate line. 제1항에서,In claim 1, 상기 제2 수리부는 상기 데이터선과 동일한 물질로 동일한 층에 형성되어 있는 박막 트랜지스터 표시판.The second repair part is formed on the same layer of the same material as the data line. 제3항에서,In claim 3, 상기 게이트선, 제1 및 제4 수리부는 알루미늄 또는 알루미늄 합금으로 이루어지는 제1 도전막,The gate line, the first and fourth repair parts, the first conductive film made of aluminum or aluminum alloy, 상기 제1 도전막의 상부 또는 하부에 크롬, 몰리브덴, 탄탈륨, 티타늄 또는 이들의 합금 중 하나로 이루어지는 제2 도전막을 포함하는 박막 트랜지스터 표시판.And a second conductive layer formed of one of chromium, molybdenum, tantalum, titanium, or an alloy thereof, on or under the first conductive layer. 제1항 또는 제4항에서,The method of claim 1 or 4, 상기 데이터선, 제2 및 제3 수리부는 알루미늄 또는 알루미늄 합금으로 이루어지는 제2 도전막,The data line, the second and third repair portion, the second conductive film made of aluminum or aluminum alloy, 상기 제2 도전막의 상부 및 하부에 크롬, 몰리브덴, 탄탈륨, 티타늄 또는 이들의 합금 중 하나로 이루어지는 제1 및 제3 도전막을 포함하는 박막 트랜지스터 표시판.A thin film transistor array panel including first and third conductive layers formed of one of chromium, molybdenum, tantalum, titanium, or an alloy thereof on upper and lower portions of the second conductive layer.
KR1020040067163A 2004-08-25 2004-08-25 Thin film transistor array panel KR20060018673A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040067163A KR20060018673A (en) 2004-08-25 2004-08-25 Thin film transistor array panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040067163A KR20060018673A (en) 2004-08-25 2004-08-25 Thin film transistor array panel

Publications (1)

Publication Number Publication Date
KR20060018673A true KR20060018673A (en) 2006-03-02

Family

ID=37126265

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040067163A KR20060018673A (en) 2004-08-25 2004-08-25 Thin film transistor array panel

Country Status (1)

Country Link
KR (1) KR20060018673A (en)

Similar Documents

Publication Publication Date Title
US7291860B2 (en) Thin film transistor array panel
US8653521B2 (en) Liquid crystal display array substrate and method for manufacturing the same
JP4636820B2 (en) Thin film transistor array panel and method of repairing liquid crystal display device including the same
JP5317399B2 (en) Liquid crystal display
US8754999B2 (en) Liquid crystal display and method for repairing defective pixel
KR20080015696A (en) Liquid crystal display
US8330917B2 (en) Thin film transistor substrate and liquid crystal display having the same
KR100835008B1 (en) Liquid crystal display
KR100980012B1 (en) Thin film transistor array panel
US20070064167A1 (en) Liquid crystal display and method of repairing bad pixels
US20050098781A1 (en) Thin film array panel
KR101398641B1 (en) Liquid crystal display
KR20080035335A (en) Thin film transistor panel and method of repairing the same
KR100997962B1 (en) Thin film transistor array panels
KR20060018673A (en) Thin film transistor array panel
KR100992139B1 (en) Thin film transistor array panels
KR100956345B1 (en) Thin film transistor array panels
KR101012796B1 (en) Liquid crystal display
KR20070100443A (en) Switching device and liauid crystal display pannel having the same
KR20170121773A (en) Liquid crystal display device
KR20050041208A (en) Thin film transistor array panel
KR100968565B1 (en) Thin film transistor array panel
KR20040026859A (en) The substrate for LCD and method for fabricating the same
KR20050005673A (en) thin film transistor panel and method for repairing liquid crystal display including the panel
KR20050110959A (en) Thin film transistor array panel

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination