KR100968565B1 - Thin film transistor array panel - Google Patents
Thin film transistor array panel Download PDFInfo
- Publication number
- KR100968565B1 KR100968565B1 KR1020030044845A KR20030044845A KR100968565B1 KR 100968565 B1 KR100968565 B1 KR 100968565B1 KR 1020030044845 A KR1020030044845 A KR 1020030044845A KR 20030044845 A KR20030044845 A KR 20030044845A KR 100968565 B1 KR100968565 B1 KR 100968565B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- sustain electrode
- electrode
- lines
- thin film
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명에 따른 박막 트랜지스터 표시판은 절연 기판, 상기 기판 위에 형성되어 있는 복수의 게이트선, 복수의 유지 전극 및 복수의 차광 부재를 포함하는 제1 도전층, 상기 제1 도전층 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체층, 상기 반도체층 위에 형성되어 있는 복수의 데이터선 및 복수의 드레인 전극을 포함하는 제2 도전층, 상기 제2 도전층 위에 형성되어 있는 보호막, 그리고 상기 보호막 위에 형성되어 있으며 상기 드레인 전극과 전기적으로 연결되어 있는 복수의 화소 전극을 포함하고, 상기 차광 부재는 상기 게이트선과 상기 데이터선의 교차부 부근에 위치하며 상기 유지 전극 및 상기 게이트선과 소정 거리 떨어져 있다. 이렇게 하면, 유지 전극선과 이웃하는 게이트선 사이에 유지 전극선과 물리적·전기적으로 연결되지 않은 차광 부재을 배치함으로써, 게이트선과 유지 전극선의 쇼트 현상을 방지할 수 있다.A thin film transistor panel according to the present invention includes a first conductive layer including an insulating substrate, a plurality of gate lines formed on the substrate, a plurality of sustain electrodes and a plurality of light shielding members, a gate insulating film A semiconductor layer formed on the gate insulating film, a second conductive layer including a plurality of data lines and a plurality of drain electrodes formed on the semiconductor layer, a protective film formed on the second conductive layer, And a plurality of pixel electrodes electrically connected to the drain electrode, wherein the light shielding member is located near an intersection of the gate line and the data line and is spaced apart from the sustain electrode and the gate line by a predetermined distance. By arranging the light shielding member that is not physically and electrically connected to the sustain electrode lines between the sustain electrode lines and the adjacent gate lines, a short circuit between the gate lines and the sustain electrode lines can be prevented.
유지 전극선, 차광 부재, 게이트선, 이물질, 쇼트A sustain electrode line, a light shielding member, a gate line, a foreign matter,
Description
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,1 is a layout diagram of a thin film transistor panel according to an embodiment of the present invention,
도 2a 내지 도 2c는 각각 도 1의 박막 트랜지스터 표시판을 IIa-IIa 선, IIb-IIb 선 및 IIc-IIc' 선을 따라 잘라 도시한 단면도이고,FIGS. 2A to 2C are cross-sectional views of the thin film transistor panel of FIG. 1 taken along lines IIa-IIa, IIb-IIb, and IIc-IIc '
도 3은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,3 is a layout diagram of a thin film transistor panel according to another embodiment of the present invention,
도 4a 내지 도 4c는 각각 도 3의 박막 트랜지스터 표시판을 IVa-IVa' 선, IVb-IVb 선 및 IVc-IVc' 선을 따라 잘라 도시한 단면도이고,FIGS. 4A to 4C are cross-sectional views of the thin film transistor panel of FIG. 3 taken along lines IVa-IVa ', IVb-IVb and IVc-IVc'
도 5는 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,5 is a layout diagram of a thin film transistor panel according to another embodiment of the present invention,
도 6a 내지 도 6c는 도 5의 박막 트랜지스터 표시판을 VIa-VIa 선, VIb-VIb 선 및 VIc-VIc' 선을 잘라 도시한 단면도이다.FIGS. 6A to 6C are cross-sectional views of the thin film transistor panel of FIG. 5 taken along lines VIa-VIa, VIb-VIb, and VIc-VIc '.
본 발명은 박막 트랜지스터 표시판에 관한 것으로서, 더욱 상세하게는 액정 표시 장치용 박막 트랜지스터 표시판에 관한 것이다. The present invention relates to a thin film transistor display panel, and more particularly, to a thin film transistor panel for a liquid crystal display.
일반적으로 액정 표시 장치는 전계를 생성하는 전계 생성 전극을 가지고 있으며 소정의 간극을 두고 떨어져 있는 두 표시판과 두 표시판 사이의 간극에 주입되어 있는 이방성 유전율을 갖는 액정층을 포함한다. 이러한 액정 표시 장치는 전계 생성 전극에 전압을 인가하여 액정층에 전계를 생성하고, 전압의 크기에 의존하는 전계의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 화상을 표시한다.Generally, a liquid crystal display device includes a liquid crystal layer having an anisotropic permittivity injected into a gap between two display panels and two display panels having electric field generating electrodes for generating an electric field and spaced apart by a predetermined gap. Such a liquid crystal display displays an image by applying a voltage to the electric field generating electrode to generate an electric field in the liquid crystal layer and adjusting the intensity of an electric field depending on the magnitude of the voltage to adjust the transmittance of light passing through the liquid crystal layer.
액정 표시 장치 중에서도 현재 주로 사용되는 것은, 한 표시판에는 복수의 화소 전극이 구비되어 있고, 다른 표시판에는 하나의 공통 전극이 전면에 걸쳐 형성되어 있는 것이다. 이 액정 표시 장치는 삼단자 소자인 박막 트랜지스터를 사용하여 화소 전극에 인가되는 전압을 스위칭함으로써 화상을 표시하며 화소 전극 및 박막 트랜지스터가 구비된 표시판을 박막 트랜지스터 표시판이라 한다. 박막 트랜지스터에 신호를 공급하기 위해서 두 표시판 중 하나에 게이트선 및 데이터선을 둔다.Among the liquid crystal display devices, a display panel is provided with a plurality of pixel electrodes, and one common electrode is formed over the entire display panel. This liquid crystal display device uses a thin film transistor as a three-terminal element to display an image by switching a voltage applied to the pixel electrode, and a display panel provided with a pixel electrode and a thin film transistor is referred to as a thin film transistor display panel. In order to supply a signal to the thin film transistor, a gate line and a data line are placed in one of the two display panels.
박막 트랜지스터 표시판에는 또한 화소 전극과 중첩되어 유지 축전기를 이루는 유지 전극이 구비되는 경우가 있으며 이때 유지 전극은 게이트선과 동일한 층으로 만들어진다.The thin film transistor display panel may further include a sustain electrode overlapping the pixel electrode to form a storage capacitor, wherein the sustain electrode is formed in the same layer as the gate line.
한편, 이러한 액정 표시 장치용 표시판에는 액정 분자들의 수평 또는 수직 배향을 결정하는 배향막이 도포되어 있다. 액정 분자들의 수평 방향은 배향막을 원하는 방향으로 러빙함으로써 정해지는데 표시판의 단차 때문에 게이트선과 데이터선으로 구획되는 각 화소 영역의 특정 위치에서 빛이 새는 현상이 발생한다. 예 를 들면, 데이터선 상부에 위치하는 화소 전극과 화소 전극의 경계 영역에 존재하는 액정 분자가 하부 데이터선의 전압과 좌측 화소 전극의 전압에 의한 전계에 의해 흐트러지게 되어 이 부분에서 빛샘이 발생한다. On the other hand, an alignment film for determining the horizontal or vertical alignment of liquid crystal molecules is applied to the display panel for a liquid crystal display. The horizontal direction of the liquid crystal molecules is determined by rubbing the orientation film in a desired direction, and a light leakage occurs at a specific position of each pixel region partitioned by the gate line and the data line due to the step difference of the display plate. For example, the liquid crystal molecules existing in the boundary region between the pixel electrode and the pixel electrode located above the data line are disturbed by the electric field due to the voltage of the lower data line and the voltage of the left pixel electrode, and light leakage occurs at this portion.
그래서 종래에는 유지 전극의 일부분을 늘여서 빛샘 현상이 발생하는 부분을 가려주는 방법이 제시되었다.Thus, in the prior art, a method of extending a portion of the sustain electrode to cover a portion where a light leakage phenomenon occurs is proposed.
그러나 이와 같이 하는 경우, 이러한 빛샘이 발생하는 부분이 게이트선과 데이터선이 교차하는 부분이기 때문에 유지 전극이 이웃하는 게이트선과 근접하게 된다. 따라서 게이트선과 유지 전극을 형성할 때 도전성 이물질이 게이트선과 유지 전극 사이에 남아 이 둘을 단락시키는 문제점이 발생할 수 있다.However, in this case, since the portion where the light leakage occurs is a portion where the gate line and the data line intersect, the sustain electrode comes close to the neighboring gate line. Therefore, when the gate line and the sustain electrode are formed, a conductive foreign matter may remain between the gate line and the sustain electrode to short-circuit the two.
본 발명이 이루고자 하는 기술적 과제는 빛샘을 방지하면서도 게이트선과 유지 전극의 단락을 방지할 수 있는 박막 트랜지스터 표시판을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention provides a thin film transistor display panel capable of preventing light leakage and preventing a short circuit between a gate line and a sustain electrode.
이러한 과제를 이루기 위하여 본 발명에서는 다음과 같은 박막 트랜지스터 표시판을 마련한다.In order to achieve the above object, the present invention provides a thin film transistor display panel as described below.
보다 상세하게는 절연 기판, 상기 기판 위에 형성되어 있는 복수의 게이트선, 복수의 유지 전극 및 복수의 차광 부재를 포함하는 제1 도전층, 상기 제1 도전층 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체층, 상기 반도체층 위에 형성되어 있는 복수의 데이터선 및 복수의 드레인 전극을 포함하는 제2 도전층, 상기 제2 도전층 위에 형성되어 있는 보호막, 그리고 상기 보호막 위에 형성되어 있으며 상기 드레인 전극과 전기적으로 연결되어 있는 복수의 화소 전극을 포함하고, 상기 차광 부재는 상기 게이트선과 상기 데이터선의 교차부 부근에 위치하며 상기 유지 전극 및 상기 게이트선과 소정 거리 떨어져 있는 박막 트랜지스터 표시판을 마련한다.A plurality of gate lines formed on the substrate; a first conductive layer including a plurality of sustain electrodes and a plurality of light shielding members; a gate insulating film formed on the first conductive layer; A second conductive layer formed on the semiconductor layer, the second conductive layer including a plurality of data lines and a plurality of drain electrodes formed on the semiconductor layer, a protective layer formed on the second conductive layer, And a plurality of pixel electrodes electrically connected to the drain electrode, wherein the light shielding member is provided near the intersection of the gate line and the data line and is provided with a thin film transistor display panel spaced apart from the sustain electrode and the gate line by a predetermined distance.
상기 게이트선을 가로 질러 상기 유지 전극을 연결하고 상기 차광 부재 부근에 위치하며 상기 화소 전극과 동일한 층으로 만들어진 연결 다리를 더 포함하는 것이 바람직하다.And a connection leg connecting the sustain electrode across the gate line and located in the vicinity of the light shielding member and made of the same layer as the pixel electrode.
또, 상기 차광 부재는 상기 화소 전극의 가장자리를 따라 뻗어 있는 것이 바람직하다.It is preferable that the light shielding member extends along the edge of the pixel electrode.
또, 상기 보호막 아래에 형성되어 있는 복수의 색필터를 더 포함하는 것이 바람직하다.
In addition, it is preferable to further include a plurality of color filters formed under the protective film.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Reference will now be made in detail to embodiments of the present invention, examples of which are illustrated in the accompanying drawings, wherein like reference numerals refer to the like elements throughout. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한 다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness is enlarged to clearly represent the layers and regions. Like parts are designated with like reference numerals throughout the specification. When a part of a layer, film, region, plate or the like is on another part, it includes not only the part directly above another part but also another part in the middle. Conversely, when a part is directly above another part, it means that there is no other part in the middle.
그러면 도면을 참고로 하여 본 발명의 실시예에 따른 박막 트랜지스터 기판에 대하여 도면을 참고로 하여 상세하게 설명한다.Hereinafter, a thin film transistor substrate according to an embodiment of the present invention will be described in detail with reference to the drawings with reference to the drawings.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2a 내지 도 2c는 각각 도 1의 박막 트랜지스터 표시판을 IIa-IIa' 선, IIb-IIb' 선 및 IIc-IIc' 선을 따라 잘라 도시한 단면도이다.FIG. 1 is a layout diagram of a thin film transistor panel according to an embodiment of the present invention. FIGS. 2A to 2C are sectional views of the thin film transistor panel of FIG. 1 taken along lines IIa-IIa ', IIb-IIb' and IIc-IIc ' FIG.
도 1 내지 도 2c에 도시한 바와 같이, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 절연 기판(110) 위에 복수의 게이트선(gate line)(121), 복수의 유지 전극선(storage electrode lines)(131) 및 유지 전극(133a-133c) 그리고 복수의 차광 부재(60)가 형성되어 있다.1 to 2C, a thin film transistor panel according to an exemplary embodiment of the present invention includes a plurality of gate lines 121, a plurality of storage electrode lines, (131), sustain electrodes (133a-133c), and a plurality of light shielding members (60).
게이트선(121)과 유지 전극선(131)은 주로 가로 방향으로 뻗어 있고 서로 분리되어 있다.The gate line 121 and the
게이트선(121)은 게이트 신호를 전달하며, 각 게이트선(121)의 일부는 아래로 돌출하여 복수의 게이트 전극(gate electrode)(124)을 이룬다.The gate line 121 transmits a gate signal and a part of each gate line 121 protrudes downward to form a plurality of
유지 전극선(131)과 유지 전극(133a-133b)은 다른 표시판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)에 인가되는 공통 전압(common voltage) 따위의 미리 정해진 전압을 인가 받는다. 유지 전극(133a)은 유지 전극선(131)으로부터 위쪽으로 게이트선(121)을 향하여 뻗어 있고, 유지 전극(133b)은 유지 전극(133a)의 중앙 부분에서 오른쪽으로 뻗어 있으며, 유지 전극(133c)는 유 지 전극(133b)의 끝에서 아래쪽으로 뻗어나간다. The
차광 부재(60)는 유지 전극(133a)의 끝 부근과 게이트선(121)의 사이에 위치하며 이들과 각각 소정 거리만큼 이격되어 있다.The
게이트선(121), 유지 전극선(131), 유지 전극(133a-133c) 및 차광 부재(60)는 비저항(resistivity)이 낮은 은(Ag)이나 은 합금 등 은 계열 금속, 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속 따위로 이루어진 도전막을 포함하며, 이러한 도전막에 더하여 다른 물질, 특히 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 좋은 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금[보기: 몰리브덴-텅스텐(MoW) 합금] 따위로 이루어진 다른 도전막을 포함하는 다층막 구조를 가질 수도 있다. 하부막과 상부막의 조합의 예로는 크롬/알루미늄-네오디뮴(Nd) 합금을 들 수 있다.Ag or silver alloy having a low resistivity may be a metal selected from the group consisting of aluminum, aluminum (Al), aluminum (Al), aluminum (Cr), which has good physical, chemical and electrical contact properties with other materials, particularly ITO (indium tin oxide) or IZO (indium zinc oxide), in addition to the conductive film, Or a multilayer film structure including another conductive film made of titanium (Ti), tantalum (Ta), molybdenum (Mo), and alloys thereof (e.g., molybdenum-tungsten (MoW) alloy). An example of the combination of the lower film and the upper film is chromium / aluminum-neodymium (Nd) alloy.
게이트선(121), 유지 전극선(131), 유지 전극(133a-133c) 및 차광 부재(60)의 측면은 경사져 있으며, 경사각은 기판(110)의 표면에 대하여 약 30-80° 범위이다.The side surfaces of the gate line 121, the
게이트선(121), 유지 전극선(131), 유지 전극(133a-133c) 및 차광 부재(60) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(140)이 형성되어 있다. A gate
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 등으로 이루어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으 며 이로부터 복수의 돌출부(extension)(154)가 게이트 전극(124)을 향하여 뻗어 나와 있다.On the gate
반도체(151)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 선형 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 위치한다.A plurality of linear and island-
반도체(151)와 저항성 접촉 부재(161, 165)의 측면 역시 경사져 있으며 경사각은 30-80°이다.The sides of the
저항 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 각각 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175) 및 복수의 다리부 금속편(172)이 형성되어 있다.A plurality of
데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터 전압(data voltage)을 전달한다. 각 데이터선(171)에서 드레인 전극(175)을 향하여 뻗은 복수의 가지가 소스 전극(source electrode)(173)을 이룬다. 한 쌍의 소스 전극(173)과 드레인 전극(175)은 서로 분리되어 있으며 게이트 전극(124)에 대하여 서로 반대쪽에 위치한다. 게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
The
다리부 금속편(172)의 층상 위치는 게이트선(121)의 위이며, 평면 상의 위치는 게이트선(121) 아래위의 유지 전극선(131)과 유지 전극(133a) 사이이다.The layered position of the
데이터선(171), 드레인 전극(175) 및 다리부 금속편(172) 또한 은 계열 금속 또는 알루미늄 계열 금속 따위로 이루어진 도전막을 포함하며, 이러한 도전막에 더하여 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금 따위로 이루어진 다른 도전막을 포함하는 다층막 구조를 가질 수 있다. 데이터선(171)과 드레인 전극(175)의 측면 역시 경사져 있으며, 경사각은 수평면에 대하여 약 30-80° 범위이다.The
저항성 접촉 부재(161, 165)는 그 하부의 반도체(151)와 그 상부의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 접촉 저항을 낮추어 주는 역할을 한다. 선형 반도체(151)는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)에 가리지 않고 노출된 부분을 가지고 있으며, 대부분의 곳에서는 선형 반도체(151)의 폭이 데이터선(171)의 폭보다 작다. 반도체(151)는 게이트선(121)과 데이터선(171) 사이의 절연을 강화하기 위하여 게이트선(121)과 만나는 부분에서 폭이 커질 수 있다.The
데이터선(171), 드레인 전극(175) 및 다리부 금속편(172)과 노출된 반도체(151) 부분의 위에는 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화 규소 따위로 이루어진 보호막(passivation layer)(180)이 형성되어 있다.An organic material having excellent photosensitivity and excellent planarization property is formed on the
보호막(180)에는 데이터선(171)의 끝 부분(179)과 드레인 전극(175)을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185)이 형성되어 있다. 또한, 보호막(180)과 게이트 절연막(140)에는 유지 전극선(131)과 유지 전극(133a)을 각각 드러내는 복수의 접촉 구멍(183, 184)이 형성되어 있다.The
보호막(180) 위에는 ITO 또는 IZO로 이루어진 복수의 화소 전극(pixel electrode)(190)과 복수의 접촉 보조 부재(contact assistant)(82) 및 유지 전극 연결 다리(84)가 형성되어 있다. A plurality of
화소 전극(190)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받는다.The
데이터 전압이 인가된 화소 전극(190)은 다른 표시판의 공통 전극과 함께 전기장을 생성함으로써 두 전극 사이의 액정 분자들을 재배열 시킨다.The
또한 화소 전극(190)과 공통 전극은 축전기[이하 액정 축전기(liquid crystal capacitor)라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지하는데, 전압 유지 능력을 강화하기 위하여 액정 축전기와 병렬로 연결된 다른 축전기를 두며 이를 유지 축전기(storage capacitor)라 한다. 유지 축전기는 화소 전극(190)과 유지 전극선(131) 및 유지 전극(133a-133c)의 중첩 등으로 만들어진다.화소 전극(190)은 이웃하는 게이트선(121) 및 데이터선(171)과 일부분 중첩되어 개구율(aperture ratio)을 높이고 있으나, 중첩되지 않을 수도 있다.Further, the
유지 전극 연결 다리(84)는 게이트선(121)을 건너 유지 전극(133a)과 유지 전극선(131)을 연결함으로써 박막 트랜지스터 표시판의 모든 유지 전극선(131)과 유지 전극(133a-133c)을 전기적으로 연결하는 역할을 한다. 유지 전극선 연결 다리(84)와 유지 전극(133a) 및 유지 전극선(131)의 연결은 접촉 구멍(183, 184)를 통하여 이루어진다. 유지 전극선 연결 다리(84)는 또한 다리부 금속편(172)과 중첩하고 있고 필요할 경우 게이트선(121)이나 데이터선(171)의 결함을 수리하는데 이용할 수 있는데, 다리부 금속편(172)은 이러한 수리를 위하여 레이저를 조사할 때, 게이트선(121)과 유지 전극선 연결 다리(84)의 전기적 연결을 보조하기 위하여 형성한다.The sustain
한편, 앞서 설명한 차광 부재(60)는 연결 다리(84) 부근에서 화소 전극(190)의 경계선을 따라 뻗어 있다.On the other hand, the light-shielding
접촉 보조 부재(82)는 접촉 구멍(182)을 통하여 데이터선의 끝 부분(179)과 각각 연결된다. 접촉 보조 부재(82)는 데이터선(171)의 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.The
마지막으로 화소 전극(190), 접촉 보조 부재(82), 유지 전극 연결 다리(84) 및 보호막(180) 위에는 배향막(11)이 형성되어 있다. 배향막(11)은 액정 분자들의 수평 방향을 결정하기 위한 러빙 처리가 되어 있다.Finally, an
그런데 연결 다리(84)와 박막 트랜지스터가 위치한 부분은 층들이 많고 단차가 크기 때문에 이 부분에서 균일한 러빙이 이루어지지 못하여 빛샘이 발생할 수 있다. 또한 유지 전극 연결 다리(84)와 화소 전극(190)이 동일한 층으로 이루어지 기 때문에 이들의 단락을 막기 위해서는 어느 정도 거리를 띄워야 하므로 빛샘이 더욱 심해질 수 있다.However, since the portions where the
앞서 설명한 바와 같이 차광 부재(60)는 유지 전극 연결 다리(84) 부근에 위치하면서 화소 전극의 경계선을 따라 형성되므로 이 부분에서 빛이 새는 것을 차단할 수 있다. 한편, 차광 부재(60)는 게이트선(121) 및 유지 전극(133a)과 각각 소정 거리만큼 떨어져 있으므로 박막 트랜지스터 표시판을 형성하는 공정 중에 생긴 도전성 이물질이 차광 부재(60)와 게이트선(121) 사이, 또는 차광 부재(60)와 유지 전극선(131) 사이에 잔류하더라도 게이트선(121)과 유지 전극선(131)이 단락되지 않는다. As described above, since the
도 3 내지 도 4c를 참고로 하여 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.A thin film transistor panel for a liquid crystal display according to another embodiment of the present invention will be described in detail with reference to FIGS. 3 to 4C. FIG.
도 3 내지 도 4c에 도시한 바와 같이, 본 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 층상 구조는 대개 도 1 내지 도 2c에 도시한 액정 표시 장치의 층상 구조와 유사하다. 즉, 기판(110) 위에 복수의 게이트 전극(124)을 포함하는 복수의 게이트선(121)과 복수의 유지 전극(133a, 133b, 133c) 및 복수의 유지 전극선(131)과 복수의 차광 부재(60)가 형성되어 있고, 그 위에 게이트 절연막(140), 복수의 돌출부(154)를 포함하는 복수의 선형 반도체(151), 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165)가 차례로 형성되어 있다. 저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 복수의 소스 전극(153)을 포함하는 복수의 데이터선(171), 복수의 드레인 전극(175) 및 다리부 금속편(172)이 형성되어 있고 그 위에 보호막(180)이 형성되어 있다. 보호막(180) 및/또는 게이트 절연막(140)에는 복수의 접촉 구멍(182, 183, 184, 187)이 형성되어 있으며, 보호막(180) 위에는 복수의 화소 전극(190), 복수의 접촉 보조 부재(82) 및 유지 전극 연결 다리(84)가 형성되어 있다.As shown in Figs. 3 to 4C, the layered structure of the thin film transistor panel for a liquid crystal display according to this embodiment is generally similar to the layered structure of the liquid crystal display shown in Figs. 1 to 2C. A plurality of gate lines 121 including a plurality of
그러나 도 1 내지 도 2c에 도시한 박막 트랜지스터 표시판과 달리, 본 실시예에 따른 박막 트랜지스터 표시판(100)은 보호막(180) 아래에 형성되어 있는 복수의 삼원색, 예를 들면 적색, 녹색 및 청색의 색필터(230R)를 더 포함한다. 이러한 색필터(230)는 도 4b에 도시한 바와 같이 경계 부분에서 중첩되어 빛을 차단하는 역할을 하며 이에 따라 상부 표시판(200)에서는 색필터뿐 아니라 블랙 매트릭스도 생략되어 있다. 또한 박막 트랜지스터의 채널 상부에 위치한 적색 또는 녹색의 색필터(230)는 박막 트랜지스터의 채널로 입사하는 단파장의 가시 광선을 차단하거나 흡수하는 역할을 한다.However, unlike the thin film transistor panel shown in FIGS. 1 to 2C, the thin film transistor panel 100 according to the present embodiment has a plurality of three primary colors formed below the
색필터(230R, 230G, 230B)는 또한 보호막(180)과 함께 드레인 전극(175), 유지 전극선(131) 및 유지 전극(133a)을 드러내는 접촉 구멍(185, 183, 184)을 가지고 있다. 그리고 보호막(180)과 게이트 절연막(140)은 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181)을 가지고 있으며, 접촉 구멍(181)에는 게이트선(121)의 끝 부분(129)과 접촉하는 복수의 접촉 보조 부재(81)가 형성되어 있다. 이러한 접촉 보조 부재(81)는 게이트선(121)에 신호를 공급하는 게이트 구동 회로(도시하지 않음)가 칩의 형태로 표시판 또는 가요성 회로 기판(도시하지 않음) 위에 장착되는 경우에 필요하다. 구동 회로가 표시판 위에 직접 형성되는 경우에는 도 1 내지 도 2c에서와 같이 접촉 구멍(181) 및 접촉 보조 부재(81)가 필요하지 않다.The color filters 230R, 230G and 230B also have
도 5 내지 도 6c를 참고로 하여 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판에 대하여 상세히 설명한다.The thin film transistor panel according to another embodiment of the present invention will be described in detail with reference to FIGS. 5 to 6C. FIG.
도 5 내지 도 6c에서 보는 바와 같이, 본 실시예에 따른 박막 트랜지스터 표시판 의 층상 구조는 대개 도 1 내지 도 2c에 도시한 액정 표시 장치의 층상 구조와 동일하다. 즉, 기판(110) 위에 복수의 게이트 전극(124)을 포함하는 복수의 게이트선(121)과 복수의 유지 전극(133a, 133b, 133c) 및 복수의 유지 전극선(131)과 복수의 차광 부재(60)가 형성되어 있고, 그 위에 게이트 절연막(140), 복수의 돌출부(154)를 포함하는 복수의 선형 반도체(151), 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165)가 차례로 형성되어 있다. 저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 복수의 소스 전극(153)을 포함하는 복수의 데이터선(171), 복수의 드레인 전극(175) 및 다리부 금속편(172)이 형성되어 있고 그 위에 보호막(180)이 형성되어 있다. 보호막(180) 및/또는 게이트 절연막(140)에는 복수의 접촉 구멍(182, 183, 184, 185)이 형성되어 있으며, 보호막(180) 위에는 복수의 화소 전극(190), 복수의 접촉 보조 부재(82) 및 유지 전극 연결 다리(84)가 형성되어 있다.As shown in FIGS. 5 to 6C, the layered structure of the thin film transistor panel according to this embodiment is generally the same as the layered structure of the liquid crystal display shown in FIGS. 1 to 2C. A plurality of gate lines 121 including a plurality of
또한, 선형 반도체(151) 및 저항성 접촉 부재(161, 165)와 더불어, 복수의 섬형 반도체(도시하지 않음) 및 그 아래의 복수의 섬형 접촉 부재(도시하지 않음) 가 다리부 금속편(172)과 게이트 절연막(140)의 사이에 구비되어 있다.In addition to the
반도체(151)는 박막 트랜지스터가 위치하는 돌출부(154)를 제외하면 데이터선(171), 드레인 전극(175) 및 그 하부의 저항성 접촉 부재(161, 165)와 실질적으로 동일한 평면 형태를 가지고 있다. 구체적으로는, 다리부 금속편(172) 아래의 섬형 반도체 및 섬형 저항성 접촉 부재는 실질적으로 동일한 평면 형태를 가지고 있다. 이와는 달리, 반도체(151)는 데이터선(171) 및 드레인 전극(175)과 그 하부의 저항성 접촉 부재(161, 165)의 아래에 존재하는 부분 외에도 소스 전극(173)과 드레인 전극(175) 사이에 이들에 가리지 않고 노출된 부분을 가지고 있다. The
본 실시예에서는 데이터선(171) 및 드레인 전극(175)과 그 하부의 저항성 접촉 부재(161, 165) 및 반도체(151)를 하나의 사진 공정으로 형성하므로 제조 공정을 단순화할 수 있다.The manufacturing process can be simplified because the
이러한 본 발명의 실시예에 따른 박막 트랜지스터 표시판은 이외에도 여러 가지 변형된 형태 및 방법으로 제조할 수 있다.The thin film transistor panel according to the embodiment of the present invention may be manufactured by various modified forms and methods.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, Of the right.
이상에서 설명한 바와 같이 본 발명에 따르면 게이트선 및 유지 전극과 동일한 층으로 만들어진 차광 부재가 이웃하는 게이트선 및 유지 전극과 소정 저리 떨 어져 있도록 함으로써, 도전성 이물질에 의하여 발생하는 게이트선 및 유지 전극선의 단락을 방지할 수 있다.As described above, according to the present invention, since the light shielding member made of the same layer as the gate line and the sustain electrode is spaced apart from the adjacent gate line and sustain electrode by a predetermined distance, shorting of the gate line and the sustain electrode line, Can be prevented.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030044845A KR100968565B1 (en) | 2003-07-03 | 2003-07-03 | Thin film transistor array panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030044845A KR100968565B1 (en) | 2003-07-03 | 2003-07-03 | Thin film transistor array panel |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050004599A KR20050004599A (en) | 2005-01-12 |
KR100968565B1 true KR100968565B1 (en) | 2010-07-08 |
Family
ID=37219245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030044845A KR100968565B1 (en) | 2003-07-03 | 2003-07-03 | Thin film transistor array panel |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100968565B1 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980027502A (en) * | 1996-10-16 | 1998-07-15 | 김영환 | Liquid crystal display device and manufacturing method |
KR19990079883A (en) * | 1998-04-10 | 1999-11-05 | 윤종용 | Liquid Crystal Display and Manufacturing Method Thereof |
KR20010050708A (en) * | 1999-11-05 | 2001-06-15 | 윤종용 | Thin film transistor for liquid crystal display |
-
2003
- 2003-07-03 KR KR1020030044845A patent/KR100968565B1/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980027502A (en) * | 1996-10-16 | 1998-07-15 | 김영환 | Liquid crystal display device and manufacturing method |
KR19990079883A (en) * | 1998-04-10 | 1999-11-05 | 윤종용 | Liquid Crystal Display and Manufacturing Method Thereof |
KR20010050708A (en) * | 1999-11-05 | 2001-06-15 | 윤종용 | Thin film transistor for liquid crystal display |
Also Published As
Publication number | Publication date |
---|---|
KR20050004599A (en) | 2005-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101006434B1 (en) | thin film transistor array panel and method for repairing liquid crystal display including the same | |
US20060157705A1 (en) | Thin film transistor array panel | |
US9564459B2 (en) | Liquid crystal display panel and method for manufacturing liquid crystal display panel | |
KR101100874B1 (en) | Thin film transistor array panel | |
KR101046923B1 (en) | Thin film transistor array panel and liquid crystal display including the same | |
KR101133754B1 (en) | Liquid crystal display device | |
KR20060028536A (en) | Color filter array panel and liquid crystal display include the same | |
KR100980012B1 (en) | Thin film transistor array panel | |
US20050098781A1 (en) | Thin film array panel | |
KR100968565B1 (en) | Thin film transistor array panel | |
KR20060018401A (en) | Multi-domain liquid crystal display | |
KR20060019819A (en) | Liquid crystal display device | |
KR100940575B1 (en) | Thin film transistor panel and method for repairing liquid crystal display including the panel | |
KR101012796B1 (en) | Liquid crystal display | |
KR100961959B1 (en) | Liquid crystal display | |
KR20050080280A (en) | Liquid crystal display | |
KR20070100443A (en) | Switching device and liauid crystal display pannel having the same | |
KR20050005673A (en) | thin film transistor panel and method for repairing liquid crystal display including the panel | |
KR20060069172A (en) | Liquid crystal divice | |
KR20050103684A (en) | Thin film transistor array panel | |
KR100992140B1 (en) | Thin film transistor array panel and manufacturing method thereof, testing method for error of liquid crystal display panel | |
KR20050110959A (en) | Thin film transistor array panel | |
KR100973804B1 (en) | Thin film transistor array panel | |
KR20060008426A (en) | Thin film transistor array panel and liquid crystal display device including the same | |
KR20050025780A (en) | Liquid crystal display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130531 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20140530 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20150601 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20170601 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20190529 Year of fee payment: 10 |