KR20060014366A

KR20060014366A - 무선 네트워크에서 데이터 프레임을 통과시키는 시스템 및방법

Info

Publication number: KR20060014366A
Application number: KR1020057015915A
Authority: KR
Inventors: 윌리엄 엠. 쉬보디안; 존 더블유. 매코클; 폴 알. 런클레; 티머시 알. 밀러; 매슈 엘. 웰본; 더글라스 이. 프라이스; 아드리안 알. 메시아스; 리챠드 디. 로버츠; 디팩 엠. 죠셉
Original assignee: 프리스케일 세미컨덕터, 인크.
Priority date: 2003-02-28
Filing date: 2004-02-27
Publication date: 2006-02-15
Also published as: EP1599977A2; US20060187909A1; WO2004079970A2; WO2004079970A3; US7724783B2; JP2006519571A; JP4440922B2

Abstract

초광대역폭 네트워크에서 데이터 프레임을 수신하기 위한 방법이 제공된다. 이 방법에서, 장치는 데이터 프레임을 포함하는 초광대역폭 신호를 수신한다. 그리고 나서, 상기 장치는 상기 데이터 프레임 내의 제 1 프리앰블 동안 포착 동작을 수행하고, 상기 제 1 프리앰블이 종료되었다는 것을 나타내는 상기 제 1 프리앰블 이후의 마커를 식별한다. 그 후에, 상기 장치는 상기 데이터 프레임 내의 제 2 프리앰블 동안 신호 처리 동작을 수행한다. 트레이닝 이후에, 상기 장치는 상기 데이터 프레임 내의 헤더를 수신하고 나서, 상기 데이터 프레임 내의 페이로드를 수신한다. 두 개의 프리앰블들 사이에 마커를 가짐으로써, 이 방법은 프레임의 프리앰블 선택의 타이밍에 관한 기준 정보를 가는 수신 장치를 제공한다.

초광대역폭 네트워크, 데이터 프레임, 프리앰블, 헤더, 페이로드.

Description

무선 네트워크에서 데이터 프레임을 통과시키는 시스템 및 방법{SYSTEM AND METHOD FOR PASSING DATA FRAMES IN A WIRELESS NETWORK}

관련 특허 문서와의 상호-참조

본 출원은 그 모든 내용이 본원에 완전히 참조되어 있는 명칭이 "PREAMBLE ARCHITECTUREE FOR AN UNTRAWIDE BANDWIDTH SIGNAL"이며 2003년 2월 28일자로 출원된 William M. Shvodian 등의 미국 가출원 일련 번호 제60/450,315 및 명칭이 "DATA FRAMES STRUCTURE"이며 2004년 1월 12일자로 출원된 William M. Shvodian 등의 미국 가출원 일련 번호 제XX/XXX,XXX에 대한 우선권에 따른다.

본 발명은 일반적으로 이동 송수신기, 중앙화된 송수신기, 및 관련 장비를 포함하는 초광대역폭(UWB) 시스템과 같은 무선 통신 시스템에 관한 것이다. 특히, 본 발명은 수신 장치가 데이터를 처리하기 이전에 필요한 기능을 더 양호하게 수행하도록 하는 방식으로 두 개의 무선 장치 사이에서 데이터를 송신하는 관한 것이다.

무선 통신 표준에서, 개별적인 무선 장치들은 종종 무선 신호로 송신된 이산 프레임의 형태로 서로 간에 앞뒤로 정보를 송신한다. 각각의 이러한 프레임은 통과될 일부 정보뿐만 아니라, 수신 장치가 프레임 내의 정보를 정확하게 수신하여 판 독하도록 하는 어떤 정보를 포함한다.

국부적인 클록 동작의 차이 및 신호 송신 경로의 편차로 인하여, 수신 장치가 신호가 처리되기 전에, 내부 클록의 위상을 수신된 신호의 위상과 동기화시키는 것이 일반적으로 필요로 된다. 많은 구현예에서, 프레임은 수신 장치가 입력 프레임과 동기화되도록 하는, 프레임의 처음에 위치되는 프리앰블을 포함할 것이다. 이것은 종종 입력 프레임을 포함하는 신호의 포착 또는 동기라 칭해진다.

프리앰블은 일반적으로 수신 장치가 찾을 수 있는 공지되고, 인식 가능하며, 반복된 패턴의 비트이다. 이 패턴은 종종 송신 장치 및 수신 장치 둘 모두에 공지된 식으로 일반화되며, 용이하게 검출될 수 있다.

프리앰블을 성공적으로 식별하기 위하여, 수신 장치는 입력 신호의 위상과 동기화되는 국부적인 클록을 사용하여 동작해야만 한다. 결과적으로, 입력 신호를 동기하려고 시도할 때, 수신 장치는 일반적으로 자신의 국부적인 클록의 위상을 변화시켜서, 자신이 프리앰블 내의 비트 패턴을 성공적으로 검출할 수 있는 위상을 찾아내려고 시도할 것이다. 일단 수신 장치가 프리앰블을 성공적으로 식별하면, 즉, 프리앰블로 송신되는 비트 패턴을 인식하면, 수신 장치는 수신된 데이터 프레임의 위상과 성공적으로 동기화된 자신의 클록 위상을 가지며, 비트 패턴에 동기될 것이다. 무선 장치에서, 일반적으로 동기화의 몇 가지 레벨이 존재한다. 장치는 입력 신호의 발진기 주파수, 입력 신호로 송신되는 심벌 또는 칩, 또는 입력 신호로 송신되는 일련의 비트에 동기화될 수 있다. 일반적으로 장치는 더 낮은 레벨과의 동기화를 토대로 하여, 증가된 레벨의 신호에 순차적으로 동기화되어야만 할 것이 다.

구현시에, 프리앰블을 사용하는 대부분의 장치는 모든 프레임에서 동일한 초기 조건으로 프리앰블을 일반화시키는데 사용된 식(예를 들어, 다항식)을 초기화하지 않는다. 즉, 프리앰블이 일반적으로 공지되고 반복된 비트 패턴을 포함하지만, 그 비트 패턴의 시작은 프리앰블의 시작과 관련하여 본질적으로 랜덤일 것이다. 결과적으로, 일단 수신 장치가 입력 프리앰블과 성공적으로 동기화되면, 수신 장치는 프리앰블의 종료 이전에 얼마나 많은 시간이 남아있는지를 인식하는 방법을 갖지 않는다.

협대역 시스템에서, 수신기는 캐리어(즉, 에너지) 검출을 사용하여 프리앰블이 시작될 때를 검출하므로, 얼마나 많은 시간이 남아있는지를 검출할 수 있다. 그러나, UWB 시스템에서, 신호는 낮은 신호-대-잡음(SNR) 비를 갖는데, 이것은 에너지 검출이 일반적으로 바람직하지 않은 해결책이라는 것을 의미한다.

이것은 프레임으로부터 정보를 수신하기 이전에 부가적인 신호 처리 또는 수신기 조정을 필요로 하는 일부 장치에서 문제가 될 수 있다. 예를 들어, 일부 장치는 신호 품질을 개선시키기 위하여 입력 신호에 대한 동작을 수행할 수 있다. 이러한 동작은 선형 등화, 판정 피드백 등화(DFE), 미세 자동 이득 제어(AGC), 및/또는 RAKE 수신기의 사용의 형태를 취할 수 있다. 이러한 공정은 동작이 준비되기 이전에, 트레이닝하는데 어떤 양의 시간이 걸린다. 수신 UWB 장치는 신호 동기 이후에 프리앰블에 얼마나 많은 시간이 남아있는지를 인지하지 못하기 때문에, 수신기 트레이닝, AGC 세련(refinement), 신호 표준화 등을 위한 충분한 시간이 남아 있는지 를 판정할 수 없다.

이것은 수신 장치가 트레이닝을 시작하고 상기 트레이닝이 완료되기 이전에 프리앰블이 종료되는 경우, 수신 장치가 수용 불가능한 수의 에러 없이 입력 데이터를 성공적으로 수신할 수 없기 때문에, 문제가 될 수 있다. 이것은 또한 (예를 들어, 다수의 포착 핑거를 사용하여) 포착을 지속적으로 세련하는 실시예에서 문제가 될 수 있다. 이 해결책에서, 수신기가 프리앰블이 종료될 때를 인지하지 못하기 때문에, 수신기는 그것이 트레이닝을 시작해야 하기 이전에, 더 양호한 포착 동기(acquisition lock)를 시도하여 찾아내는데 충분한 시간을 가졌는지를 인지하지 못한다. 그리고 나서, 수신기는 포착 동기를 세련하는데 너무 많은 시간을 낭비하여 트레이닝에 대한 시간이 불충분해지거나, 포착을 세련하는 것을 너무 일찍 중단하여 트레이닝하는데 시간이 충분해지도록 하는 위험을 무릅쓴다.

따라서, 종래 기술에서, 공지되지 않은 상대적인 신호 동기 타이밍과 관련된 문제들, 및 수신 장치가 일단 신호 동기가 완료되는 경우, 프리앰블 내의 남아있는 시간을 인지하는 방법을 가지지 않을 때, 수신기 트레이닝에 대한 적절한 시간을 허용하도록 시도하는 것과 관련된 문제들에 대한 해결책이 바람직할 것이다.

개별적인 도면 전체에 걸쳐서 이상적이거나 기능적으로 동일한 요소에 대해 동일한 참조 번호가 병기되어 있고 이하의 상세한 설명과 함께 본 명세서 및 본 명세서의 형태 부분에 포함되는 첨부 도면은 다양한 실시예를 부가적으로 서술하고 본 발명에 따른 다양한 원리 및 장점을 설명하는 역할을 한다.

도 1은 7 개의-계층화된 OSI 표준의 계층구조(hierarchy)를 도시한 도면.

도 2는 IEEE 802 표준을 도시한 도면.

도 3은 본 발명의 바람직한 실시예에 따른 무선 네트워크의 블럭도.

도 4는 본 발명의 바람직한 실시예에 따른 슈퍼프레임의 블럭도.

도 5는 본 발명의 바람직한 실시예에 따른 프레임의 블럭도.

도 6은 본 발명의 다른 바람직한 실시예에 따른 프레임의 블럭도.

도 7은 본 발명의 바람직한 실시예에 따른 입력 프레임을 포함하는 신호의 타이밍 및 수신 장치에 의해 입력 프레임 상에서 수행된 동작을 도시한 도면.

도 8은 도 3의 네트워크로부터의 장치의 블럭도.

도 9는 본 발명의 바람직한 실시예에 따른 도 8의 마커 검출기의 블럭도.

도 10은 본 발명의 바람직한 실시예에 따른 도 9의 장치의 프레임 수신 동작을 도시한 흐름도.

국제 표준 기구(ISO)의 개방형 상호접속 시스템(OSI) 표준은 최종 사용자와 물리적인 장치 사이에 7 개의-계층화된 계층구조를 제공하는데, 이를 통하여 상이한 시스템들이 통신할 수 있다. 각각의 층은 상이한 태스크(task)에 대한 책임이 있고, OSI 표준은 층들 사이뿐만 아니라, 상기 표준을 따르는 장치들 사이의 대화를 규정한다.

도 1은 7 개의-계층화된 OSI 표준의 계층구조를 도시한 것이다. 도 1에서 알 수 있는 바와 같이, OSI 표준(100)은 물리 층(110), 데이터 링크 층(120), 네트워크 층(130), 전송 층(140), 세션 층(150), 표현 층(160), 및 어플리케이션 층(170)을 포함한다.

물리(PHY) 층(110)은 전기적이고, 기계적이고, 기능적이며, 절차상의 레벨로 네트워크를 통하여 비트 스트림을 전달한다. 이것은 캐리어를 통해 데이터를 송수신하는 하드웨어를 제공한다. 데이터 링크 층(120)은 물리적인 매체 상의 비트의 표현, 상기 매체 상의 메시지의 포멧, 적절하게 동기화된 (프레임과 같은) 데이터의 송신 블럭을 설명한다. 네트워킹 층(130)은 적절한 목적지로의 데이터의 라우팅 및 전송, 접속의 유지 및 종료를 처리한다. 전송 층(140)은 데이터 전달을 완료하는 것을 보장하기 위하여 엔드-투-엔드 제어 및 에러 검사를 관리한다. 세션 층(150)은 각각의 엔드에서 어플리케이션 사이의 담화, 교환, 및 대화를 설정하고, 조정하며, 종료한다. 표현 층(160)은 하나의 표현 포멧에서 다른 포멧으로 입력 및 출력 데이터를 변환한다. 통신 파트너가 식별되고, 서비스의 품질이 식별되며, 사용자 인증 및 프라이버시가 고려되고, 데이터 구성에 대한 임의의 제한이 식별되는 곳이 어플리케이션 층(170)이다.

IEEE 802 위원회는 OSI 표준 100의 물리 층(110) 및 데이터 링크 층에 대응하는 대충 대응하는 국부적인 네트워크용 세-층 구조를 개발하였다. 도 2는 IEEE 802 표준(200)을 도시한 것이다.

도 2에 도시된 바와 같이,IEEE 802 표준(200)은 물리(PHY) 층(210), 매체 액세스 제어(MAC) 층(220), 및 논리적인 링크 제어(LLC) 층(225)을 포함한다. PHY 층 (210)은 본질적으로 OSI 표준(100)의 PHY 층(110)으로서 동작한다. MAC 및 LLC 층(220 및 225)은 OSI 표준(100)의 데이터 링크 층(120)의 기능을 공유한다. LLC 층(225)은 데이터를 PHY 층(210)에서 통신될 수 있는 프레임 내로 위치시키고; MAC 층(220)은 데이터 링크를 통한 통신, 데이터 프레임의 송신 및 확인(ACK) 프레임의 수신을 관리한다. MAC 및 LLC 층(220 및 225)은 함께 에러 검사뿐만 아니라, 수신되지 않고 확인되지 않은 프레임의 재송신에 대한 책임이 있다.

네트워크

도 3은 IEEE 802 표준(200)을 사용할 수 있는 예시적인 무선 네트워크(300)의 블럭도이다. 바람직한 실시예에서, 네트워크(300)는 무선 개인 영역 네트워크(WPAN), 또는 피코넷이다. 그러나, 본 발명이 예를 들어, 무선 근거리 네트워크(WLAN), 또는 다른 적절한 무선 네트워크와 같이 몇 명의 사용자 사이에서 대역폭이 공유되는 다른 환경에 또한 적용된다는 것을 이해하여야만 한다.

피코넷이라는 용어가 사용될 때, 이것은 하나의 장치가 코디네이터(coordinator)로서 동작(즉, 이것은 서버의 기능을 한다)하는 반면, 다른 장치들(종종 스테이션이라 칭함)은 코디네이터의 시 분할 명령을 따르는(즉, 이것들은 클라이언트의 기능을 한다), ad 호크 방식으로 접속된 장치들의 네트워크를 칭한다. 코디네이터와 비-코디네이터 장치 사이의 하나의 주요한 차이는 코디네이터는 네트워크에서 장치들 모두와 통신할 수 있어야만 하는 반면, 다수의 비-코디네이터 장치는 다른 비-코디네이터 장치들 모두와 통신할 수 있어야 할 필요가 없다는 것이다.

도 3에 도시된 바와 같이, 네트워크(300)는 코디네이터(310) 및 다수의 비-코디네이터 장치(320)를 포함한다. 코디네이터(310)는 네트워크(300)의 동작을 제어하는 역할을 한다. 상술된 바와 같이, 코디네이터(310)의 시스템 및 비-코디네이터 장치(320)는 피코넷이라 칭해질 수 있고, 이 경우에, 코디네이터(310)는 피코넷 코디네이터(PNC)이라 칭해질 수 있다. 비-코디네이터 장치(320) 각각은 제 1 무선 링크(330)를 통하여 코디네이터(310)에 접속되어야만 하고, 또한 피어-투-피어 링크라 칭하는 제 2 무선 링크(340)를 통하여 하나 이상의 다른 비-코디네이터 장치(320)에 접속될 수 있다.

게다가, 도 3이 장치들 사이의 양방향성 링크를 도시하였을지라도, 이것들은 또한 단방향성일 수 있다. 이 경우에, 각각의 양-방향성 링크(330, 340)는 제 1 링크는 하나의 방향으로 진행하고 제 2 링크는 반대 방향으로 진행하는 두 개의 단방향성 링크로서 도시될 수 있다.

일부 실시예에서, 코디네이터(310)는 시스템을 조정하는 부가적인 기능, 및 네트워크(300) 내의 모든 장치(320)와 통신하는 요건을 제외하고, 비-코디네이터 장치(320)들 중 어느 하나와 동일한 종류의 장치일 수 있다. 다른 실시예에서, 코디네이터(310)는 장치들(320) 중 하나의 기능을 하지 않는 별도의 지정된 제어 유닛일 수 있다.

다음 명세서의 과정을 통하여, 코디네이터(310)는 마치 비-코디네이터 장치(320)와 같은 장치인 것으로 간주될 것이다. 그러나, 대안 실시예는 전용 코디네이터를 사용할 수 있다. 더구나, 개개의 비-코디네이터 장치(320)는 비-코디네이터 장치의 기능을 하는 코디네이터(310)의 기능적인 요소를 사용하지는 않지만, 포함할 수 있다. 이것은 임의의 장치가 잠재적인 코디네이터이지만, 단지 이것들이 소정의 네트워크에서만 그 기능을 실제로 행하는 경우일 수 있다.

네트워크(300)의 각 장치는 상이한 무선 장치, 예를 들어, 디지털 정지 카메라, 디지털 비디오 카메라, 개인용 데이터 보조장치(PDA), 디지털 음악 재생기, 또는 다른 개인용 무선 장치일 수 있다.

다수의 비-코디네이터 장치(320)는 코디네이터(310)가 상기 각각의 비-코디네이터 장치들(320)과 성공적으로 통신할 수 있는 범위에 기초하여 설정되는 사용 가능한 물리적인 영역(350)으로 한정된다. 코디네이터(310)와 통신할 수 있는 임의의 비-코디네이터 장치(320)(및 그 반대)는 네트워크(300)의 사용 가능한 영역(350) 내에 존재한다. 그러나, 상술된 바와 같이, 네트워크(300) 내의 모든 비-코디네이터 장치(320)가 모든 다른 비-코디네이터 장치(320)와 통신할 필요는 없다.

전형적으로, WPAN 내의 코디네이터(310) 및 비-코디네이터는 동일한 대역폭을 공유한다. 따라서, 코디네이터(310)는 그 대역폭의 공유를 조정한다. 무선 개인 영역 네트워크(WPAN) 환경에서 대역폭을 공유하는 프로토콜을 설정하기 위한 표준이 개발되었다. 예를 들어, IEEE 표준 802.15.3은 대역폭이 시분할 다중 액세스(TDMA)의 형태를 사용하여 공유되는 그러한 환경에서, PHY 층(410) 및 MAC 층(420)에 대한 사양을 제공한다. 이 표준을 사용하여, MAC 층(420)은 장치(310, 320)에 의한 대역폭의 공유가 코디네이터(310) 및/또는 비-코디네이터 장치(320)에 의해 관리되는 프레임 및 슈퍼프레임을 규정한다. 이 방법은 또한 CSMA/CA에 적용될 수 있다.

슈퍼프레임

바람직한 실시예에서, 소정 네트워크(300)에서 이용 가능한 대역폭은 코디네이터(310)에 의해 일련의 반복된 슈퍼프레임으로 시분할된다. 이러한 슈퍼프레임은 이용 가능한 송신 시간이 다양한 태스크들 사이에서 분할되는 방법을 규정한다. 그리고 나서, 정보의 개별적인 프레임이 슈퍼프레임 내에 제공된 타이밍에 따라서 이러한 슈퍼프레임 내에 전달된다.

도 4는 본 발명의 바람직한 실시예에 따른 슈퍼프레임의 블럭도이다. 도 4에 도시된 바와 같이, 각각의 슈퍼프레임(400)은 비컨 기간(410), 경쟁 액세스 기간(CAP(420), 및 비경쟁 기간(CFP)(430)을 포함할 수 있다.

비컨 기간(410)은 네트워크(300) 내의 비-코디네이터 장치(320)로부터 비컨 프레임을 송신하기 위하여 코디네이터(310)에 대해 별도로 설정된다. 이와 같은 비컨 기간(410)은 슈퍼프레임(400) 내의 장치들(310, 320)의 동작을 구성하는 정보를 포함할 것이다. 각각의 비-코디네이터 장치(410)는 네트워크(300)에 결합하기 이전에 비컨(410)을 인식하는 방법을 인지하며, 기존 네트워크(300)를 식별하는데 그리고 네트워크(300) 내의 통신을 조정하는데 둘 모두에 비컨(410)을 사용한다. 실제로, 비컨이 프리앰블을 포함하기 때문에, 개시된 공정은 비컨 기간(410)뿐만 아니라, 프레임 프리앰블에 적용 가능하다.

CAP(420)는 네트워크에 걸쳐서 명령 또는 비동기 데이터를 송신하는데 사용된다. CAP(420)는 많은 실시예에서 제거될 수 있고, 시스템은 단지 CFP(430) 동안 에만 명령을 통과시킬 것이다.

CFP(430)는 다수의 시간 슬롯(440)을 포함한다. 이러한 시간 슬롯(440)은 장치들 사이의 정보 송신을 위하여 코디네이터(310)에 의해 단일 송신 장치(310, 320)와 하나 이상의 수신 장치(310, 320)에 할당된다. 일반적으로 각각의 시간 슬롯(440)은 일부의 경우에 단일 송신기가 동시에 다수의 수신기에 송신할지라도, 특정 송신기-수신기 쌍으로 할당된다. 바람직한 실시예에서, 이러한 시간 슬롯은 코디네이터(310)와 비-코디네이터 장치들(320) 중 하나 사이에서 관리 정보를 송신하는데 사용되거나, 네트워크(300) 내의 장치들(310, 320) 사이에서 등시성 비-관리 데이터를 송신하는데 사용될 수 있다.

슈퍼프레임(400)은 시간에서 반복되는 고정된 시간 구조이다. 슈퍼프레임(400)의 특정한 지속기간은 비컨(410)에서 설명된다. 실제로, 비컨(410)은 일반적으로 상기 비컨(410)이 얼마나 자주 반복되는지에 관한 정보를 포함하는데, 이것은 슈퍼프레임(400)의 지속기간에 효율적으로 대응한다. 비컨(410)은 또한 각각의 시간 슬롯(440)의 송신기 및 수신기의 아이덴티티, 및 코디네이터(310)의 아이덴티티와 같은 네트워크(300)에 관한 정보를 포함한다.

네트워크(300)의 시스템 클럭은 비컨(410)의 발생 및 수신을 통하여 동기화되는 것이 바람직하다. 각각의 비-코디네이터 장치(320)는 유효 비컨(410)의 성공적인 수신시에 동기 포인트 시간을 저장하고 나서, 이 동기 포인트 시간을 자신의 타이밍을 조정하는데 사용할 것이다.

도 4에 도시되지는 않았지만, CFP(430) 내의 시간 슬롯들(4400 사이에 보호 시간(guard time)이 산재되는 것이 바람직하다. 보호 시간은 클록 정밀도의 필연적인 에러와 전파 시간의 차이로 인한 시간의 중첩으로부터 두 송신을 공간적인 위치에 기초하여 보호하기 위하여 TDMA 시스템에서 사용된다.

WPAN에서, 전파 시간은 일반적으로 클록 정밀도에 비하여 중요하지 않다. 그러므로, 필요로 되는 보호 시간의 양은 주로 이전 동기화 이벤트부터의 지속기간 및 클록 정밀도를 기초로 하는 것이 바람직하다. 이와 같은 동기화 이벤트는 일반적으로 비-코디네이터 장치(320)가 코디네이터(310)로부터 비컨 프레임을 성공적으로 수신할 때, 발생할 것이다. 간소화게 하기 위하여, 전체 슈퍼프레임에 대하여 단일 보호 시간값이 사용될 수 있다. 보호 시간은 각각의 비컨 프레임 및 시간 슬롯의 종단에 위치되는 것이 바람직할 것이다.

더구나, 슈퍼프레임 구조에서 바람직한 실시예가 사용되었을지라도, 본 발명은 슈퍼프레임 구조 이외의 프레임을 송신하는 실시예에 동등하게 적용될 수 있다.

프레임

상술된 바와 같이, 신호는 프레임의 형태로 장치들 사이에서 송신된다. 도 5는 본 발명의 바람직한 실시예에 따른 프레임의 블럭도이다. 프레임은 자신의 페이로드에 따라서 관리 프레임, 데이터 프레임, 확인 프레임 등일 수 있다.

도 5에 도시된 바와 같이, 프레임(500)은 프리앰블(510), 헤더(520), 및 페이로드(530)를 포함한다. 각각의 프레임(500)은 일련의 웨이브릿(wavelet)으로 이루어지는 것이 바람직하고, 프레임(500) 내의 정보는 웨이브릿 또는 코드 워드라 칭하는 웨이브릿 그룹으로 표현된다. 바람직한 실시예에서, 수신 장치(310, 320)는 2위상 변조되는데, 이것은 웨이브릿 또는 코드 워드의 한 방향이 "1"을 나타내고, 그 웨이브릿 또는 코드 워드의 반대 방향이 "0"을 나타낸다는 것을 의미한다.

도시되지는 않았지만, 프레임(500)은 송신 에러를 검사하기 위하여 하나 이상의 검사 시퀀스(예를 들어, 순환 중복 검사(CRC))를 포함할 수 있다. 예를 들어, 프레임(500)은 헤더(520)에 대한 CRC를 수행하기 위하여 헤더(520)의 종단에 헤더 검사 시퀀스, 및/또는 전체 프레임(500)에 대한 CRC를 수행하기 위하여 페이로드(530)의 종단에 프레임 검사 시퀀스를 포함할 수 있다.

프리엠블(510)에서, 송신 장치는 공지된 비트의 시퀀스를 송신하는 반면, 수신 장치(310, 320)는 신호를 적절하게 동기화하기 위하여 이 공지된 시퀀스에 리스닝(listening)한다. 실질적인 데이터는 프리앰블(510) 내에 송신되지 않는데, 그 이유는 수신 장치(310, 320)가 여전히 자신의 타이밍을 송신 장치의 타이밍에 동기화하고 있기 때문이다.

바람직한 실시예에서, 프리앰블은 용이하고 반복적으로 발생될 수 있고 스펙트럼 라인을 보호하기 위하여 랜덤으로 보이는 의사-잡음(PN) 시퀀스를 포함한다. 바람직한 실시예에서, PN 시퀀스는 제 17 차 다항식(예를 들어, 제 17 차 3항식: x¹⁷ + x¹² +1)을 사용하여 발생된다. 이것은 XOR 게이트에 앞서 적절한 포인트에서 탭을 갖는 길이 17의 시프트 레지스터를 사용하여 구현될 수 있다. 그리고 나서, 시프트 레지스터는 PN 시퀀스를 생성하는 시프트 레지스트를 스타팅하기 위하여 공지된 시드값(seed value)으로 채워질 수 있다. 바람직한 실시예에서, 스타트 시드 는 1_1111_1111_1111_1111 또는 0_0000_0000_0000_0100일 수 있는데, 즉, 적절한 비트 값이 대응하는 시프트 레지스터 내에 병렬로 위치된다.

헤더(520)는 프레임(500)의 의도된 수신에 관한 정보 및 다른 식별 정보를 포함한다. 다수의 프레임이 프레그먼트된 데이터를 포함하는 경우에, 헤더(520)는 또한 다수의 프레임에 포함된 프레그먼트(fragment)를 정확하게 재결합하는데 필요한 임의의 정보를 포함해야만 한다.

페이로드(530)는 프레임(500)에 의해 송신되는 실질적인 정보를 포함한다. 이것은 프레임이 데이터 프레임인 경우 데이터이고, 확인 프레임인 경우 확인 정보이며, 관리 프레임인 경우 관리 정보 등일 수 있다.

바람직하게는, 프리앰블(510) 및 헤더(520)는 고정된 크기로 이루어지는 반면, 페이로드(530)는 크기가 변화될 수 있다. 그러므로, 소정 프레임(500)의 키기는 일반적으로 자신이 지닌 페이로드(530)의 크기에 따라 변화될 것이다.

그러나, 대안 실시예는 일부 환경에서 프리앰블 크기를 변화시킬 수 있다. 예를 들어, 하나의 바람직한 실시예에서, 하나의 장치로부터 다른 장치에 시간 슬롯으로 송신된 제 2 및 그 다음 패킷(또한 프레임이라 칭함)에 대하여 고속 동기화 프리앰블이 사용될 수 있다. 상기 장치는 시간 슬롯 내의 패킷들 사이의 포착 및 동기화 정보를 저장하여, 그 저장된 정보를 더 짧은 프리앰블을 허용하는 더 빠른 포착/동기화를 달성하는데 사용할 수 있다. 다른 바람직한 실시예에서, 신호 품질(예를 들어, SNR)에 따라서 상이한 프리앰블 크기가 사용될 수 있다. SNR이 양호할 때, 짧은 프리앰블이 사용되고; SNR이 불량일 때, 긴 프리앰블이 사용될 수 있다. 다중 레벨의 프리앰블이 또한 SNR 임계값을 변화시키는데 사용될 수 있다.

그러나, 상술된 바와 같이, 수신 장치(310, 320)가 성공적인 신호 동기가 달성된 이후에 프리앰블(510) 내에 얼마나 많은 시간이 남아 있는지에 관한 일부 정보를 획득하는 것이 바람직하다. 이것은 수신 장치(310, 320)가 프레임 페이로드를 수신하기 전에 필요한 수신기 준비 기능(예를 들어, DFE 트레이닝)을 수행하는데 충분한 시간을 가지는지를 확인하도록 한다. 이 요구를 수용하기 위하여, 프리앰블은 두 개의 프리앰블 및 상기 두 개의 프리앰블 사이에 제공된 식별 가능한 마커로 분할될 수 있다.

도 6은 본 발명의 다른 바람직한 실시예에 따른 프레임의 블럭도이다. 상술된 바와 같이, 프레임은 자신의 페이로드에 따라서 관리 프레임, 데이터 프레임, 확인 프레임 등일 수 있다.

도 6에 도시된 바와 같이, 프레임(600)은 제 1 프리앰블(610), 제 2 프리앰블(615), 헤더(520), 페이로드(530), 및 마커 시퀀스(640)를 포함한다. 각각의 프레임(600)은 그 프레임(600) 내의 정보의 비트를 나타내는 일련의 웨이브릿으로 이루어지는 것이 바람직하다. 상술된 바와 같이, 웨이브릿은 정보의 비트를 나타내거나, 정보의 비트를 나타내도록 함께 코드 워드로서 결합될 수 있다. 도 5의 프레임(500)에서와 같이, 도 6의 프레임(600)은 하나 이상의 검사 시퀀스가 포함될 수 있다.

제 1 및 제 2 프리앰블(610 및 615)은 도 5에 개시된 실시예에 개시된 바와 같이, 공지된 비트의 시퀀스를 포함하는 것이 바람직하다. 제 1 프리앰블(610)은 신호 동기화 동작(즉, 포착)이 수행되도록 충분히 길어야만 하고, (예를 들어, 불량한 신호 품질 등으로 인한) 평균보다 긴 동기화 동작, 또는 (예를 들어, 동기화 위치를 개선시키기 위하여 다수의 포착 핑거(finger)를 사용한) 반복 동기화 동작 중 하나를 허용하도록 충분히 길 수 있다.

제 2 프리앰블(615)은 수신 장치(310, 320)가 헤더(520) 및 페이로드(530)를 처리하기 전에 필요로 되는 임의의 트레이닝 또는 수신기 준비 동작을 수행하도록 충분히 길어야만 한다.

바람직하게는, 제 1 및 제 2 프리앰블(610 및 615) 둘 모두는 동일한 방식으로 발생되는데, 예를 들어, 동일한 다항식으로부터 발생된다. 이것은 장치가 두 개보다는 오히려 하나의 공지된 시퀀스를 인식하는 것을 필요로 함으로써 수신 장치(310, 320)에서의 구현을 단순화한다. 여하튼, 제 2 프리앰블(615)은 트레이닝이 더 효율적으로 수행될 수 있도록 공지된 시퀀스를 사용하는 것이 바람직하다. 예를 들어, 트레이닝이 DFE 트레이닝인 경우, 이와 같은 DFE 트레이닝 동작은 공지된 데이터를 필요로 한다.

대안에서, 제 2 프리앰블(615)을 트레이닝 기간이라 칭하고, 제 1 프리앰블을 프리앰블이라 칭할 수 있다. 또는 제 1 프리앰블(610)을 프리앰블의 제 1 부분이라 칭하고, 제 2 프리앰블(615)을 프리앰블의 제 2 부분이라 칭할 수 있다. 그러나, 명칭에 관계없이, 그들의 동작은 동일하게 유지될 것이다.

바람직한 실시예에서, 제 1 및 제 2 프리앰블(610 및 615)은 공지된 제 17 차 발생기 다항식으로 발생된다.

헤더(520) 및 페이로드(530)는 도 5의 프레임과 동일하게 형성되는 것이 바람직하다.

마커 시퀀스(640)는 제 1 및 제 2 프리앰블(610 및 615) 사이에 위치된 비트 시퀀스이며, 프레임(600) 내의 공지된 위치를 마킹하는데 사용된다. 마커 시퀀스(640)는 프리앰블(610 또는 615) 또는 헤더(520) 중 하나에 나타나지 않는 비트 시퀀스인 것이 바람직하다. 마커 시퀀스(640)는 수신 장치(310, 320)가 헤더(520) 또는 페이로드(530) 동안에 마커 시퀀스(640)를 검출하는 것을 시도하지 않는 임의의 실시예에서 이 요건이 제거될 수 있을지라도, 통계적으로 페이로드(530)에 나타나지 않도록 선택되는 것이 또한 바람직하다. 마커의 길이는 변화될 수 있지만, 두 개의 팩터인 마커가 바람직하다.

특히, 마커 시퀀스(640)는 수신 장치(310, 320)가 그것을 검출하도록 시도하는 시간 동안 자신의 비트 시퀀스가 나타나지 않도록(또는 나타나지 않게 되도록) 선택되어야만 한다. 또한, 마커 시퀀스(640)는 수신 장치(310, 320)가 그것을 검출하도록 시도하는 시간 동안 제공될 때, 자신의 비트 시퀀스가 잘못 검출되지 않도록 선택되어야만 한다. 이것은 수신 장치(310, 320)가 마커 시퀀스(640)를 검출할 때에 관한 의심을 갖지 않아서 그렇다. 그러나, 일반적으로, 작은 잘못된 검출 기회로 용이하게 검출될 수 있는 임의의 종류의 마커가 마커 시퀀스(640) 대신 사용될 수 있다.

마커 시퀀스(640)는 제 1 및 제 2 프리앰블(610 및 615)을 구성하는 데이터 시퀀스(예를 들어, 상술된 PN 코드)와 매우 낮은 교차 상관성을 갖도록 선택되는 것이 바람직하다. 이것은 수신 장치(310, 320)에 의한 마커 시퀀스(640)의 실제 검출 가능성이 제 1 또는 제 2 프리앰블(610 및 615) 동안 마커 시퀀스(640)의 잘못된 검출의 가능성보다 훨씬 커서 그렇다.

바람직한 실시예에서, 마커 시퀀스(640)는 32 또는 64 비트일 수 있는 프로그램 가능한 값이다. 그러나, 대안 실시예에서, 필요한 특성을 제공하는 임의의 다른 적절한 길이가 선택될 수 있다.

프리앰블이 3항식 x¹⁷ + x¹² +1에 의해 발생되는 바람직한 실시예에서, 마커는 32-비트 마커에 대하여 0001_1100_0011_1011_1001_0101_1001_0110 또는 1001_ 0110_0101_0110_0010_0011_1100_0111, 및 64-비트 마커에 대하여 0x65f8_6bcb_4a9f _65c8 예에 의해 선택될 수 있다. 그러나, 대안 실시예는 상이한 마커를 사용할 수 있다.

프레임 처리

도 7은 본 발명의 바람직한 실시예에 따른, 입력 프레임을 포함한 신호의 타이밍 및 수신 장치(310, 320)에 의하여 입력 프레임에 대해 수행된 동작을 도시한 도면이다. 수신 장치(310, 320)는 자신의 공정을 프레임(600) 중의 임의의 포인트에서 시작할 수 있을지라도, 예로서, 프레임(600)이 도착한 직후에 자신의 수신 공정을 시작하는 것으로 도시되어 있다.

도 7에 도시된 바와 같이, 송신기는 무선 신호의 프레임(600)을 송신한다. 상기 프레임은 제 1 프리앰블(610), 마커 시퀀스(640), 제 2 프리앰블(615), 헤더 (520), 및 페이로드(530)를 포함한다. 프레임(600)을 수신시에, 수신기는 DC 바이어스 공정(755), 포착 공정(760), 부가적인 포착 공정(765), PN 동기 공정(770), 자동 이득 제어(AGC) 공정(773), 판정 피드백 등화(DFE) 트레이닝 공정(755), 헤더 수신 공정(780), 및 페이로드 수신 공정(790)을 수행한다. 또한, 부가적인 공정이 수행되거나 수신 장치(310, 320)가 유휴일 수 있는 잔여부(795)가 존재할 수 있다.

DC 바이어스 공정(755)에서, 수신 장치(310, 320)는 A/D 레벨을 관측하고, 검출된 바이어스 레벨에 관한 판정을 행하며, 신호 바이어스를 최소화하는 방식으로 수신기 체인 내의 디지털-대-아날로그 변환기(DAC)를 프로그래밍한다. 일부 실시예에서, DC 바이어 공정(755)은 생략될 수 있다.

포착 공정(760)에서, 수신 장치(310, 320)는 프레임을 포함하는 입력 신호에 리스닝하고 신호 동기를 달성하도록 시도한다. 이것은 국부 클록의 위상(및 주파수)를 입력 신호의 위상(및 주파수)에 정합시키도록 시도함으로써 수행된다. 바람직한 수신 동작에서, 수신 장치(310, 320)는 제 1 프리앰블(610 동안 종종 신호 동기를 달성할 것이다.

신호 동기가 달성된 이후에, 수신 장치(310, 320)는 마커 시퀀스를 리스닝하기 시작하는 것이 바람직하다.

부가적인 포착 공정(765)에서, 수신 장치(310, 320)는 현재의 신호 동기를 개선시키기 위하여 최초 신호 동기 이후에 동기화 동작을 지속적으로 수행할 수 있다. 예를 들어, 수신 장치(310, 320)는 다수의 수신 핑거를 갖는 경우, 성공적인 동기를 달성하도록 제 1 핑거로 입력 신호를 동기화할 수 있지만, 하나 이상의 다른 핑거로 더 양호한 신호 동기를 지속적으로 시도하여 찾아낼 수 있다. 네트워크(300)에서 사용된 무선 신호의 다경로 특성 때문에, 동일한 신호의 다수의 위상-시프팅된 카피(phase-shifted copy)가 각각의 수신 장치(310, 320)에 도착할 수 있다. 몇 개의 이러한 위상-시프트된 카피는 동기에 충분한 품질로 이루질 수 있지만, 일부는 다른 것보다 더 높은 품질로 이루어질 수 있다. 다수의 핑거는 더 양호한 신호 동기를 제공하는 것을 찾아내기 위하여 다른 다경로 신호를 통하여 탐색할 수 있다. 일부 실시예에서, 이러한 부가적인 포착 공정(75)은 생략될 수 있다.

바람직한 실시예에서, 일단 수신 장치(310, 320)는 마커 시퀀스를 검출하면, 모든 포착 공정(760 또는 765)을 종료하고 헤더(520) 및 페이로드(530)를 수신하는데 필요한 부가적인 공정을 수행하는 것을 시작한다. 이 방식에서, 마커 시퀀스(640)는 프레임(600)의 나머지에 대한 시간 기준으로서 동작한다. 특히, 마커 시퀀스는 헤더(520)가 도착하기 전에 사후-포착 동작의 완료를 위한 충분한 시간을 제공하기 위하여 수신 장치가 어느 시간에 사후-포착 동작을 시작해야만 하는지를 수신 장치(310, 320)에 표시한다. 도 7에 도시된 바와 같이, 이러한 사후-포착 동작은 PN 동기 공정(770), AGC 공정(773), 및 DFE 트레이닝 공정(775)을 포함한다. 부가적인 공정은 다수의 핑거로부터의 데이터 정렬 및 레이크 트레이닝을 포함할 수 있다.

수신 장치(310, 320)는 성공적으로 검출한 이후에 마커 시퀀스(640)를 검출하도록 시도하는 것을 중단하고, 새로운 프레임이 수신될 때까지, 다시 시작하지 않는 것이 바람직하다. 이것은 신호의 처리를 중단시킬 수 있는 헤더(520) 또는 페이로드(530) 내의 마커 시퀀스를 검출할 가능성을 피하기 위한 것이다.

PN 동기 공정(770)에서, 수신 장치(310, 320)는 제 2 프리앰블(615)에서 사용된 특정 PN 시퀀스에 동기된다. 수신 장치는 포착 공정(760)(및 부가적인 포착 공정(765))에서 입력 신호의 위상에 사전에 동기되었을지라도, 제 1 및 제 2 프리앰블(610 및 615)을 구성하는 PN 시퀀스의 특정 방위가 아니라, 단지 클록 위상에 동기되었다. PN 동기 공정(770)에서, 수신 장치(310, 320)는 국부적인 PN 발생기에 의해 발생된 국부적인 PN 시퀀스를 제 2 프리앰블(615) 내의 수신된 PN 시퀀스와 동기화시킨다. 이러한 국부적인 PN 시퀀스는 수신된 PN 시퀀스와 동일한데, 그 이유는 이 시퀀스가 동일한 방식으로(예를 들어, 동일한 다항식에 의해) 발생되기 때문이다. 그리고, PN 시퀀스의 국부적으로-발생된 카피를 가짐으로써, 수신 장치(310, 320)는 DFE 또는 다른 트레이닝 공정(775 또는 795)에서 DFE 또는 다른 트레이닝을 더 양호하게 수행할 수 있는데, 그 이유는 데이터 패턴이 공지되고 국부적으로-발생된 카피가 이용 가능하기 때문이다.

AGC 공정(773)에서, 수신 장치(310, 320)는 입력 신호의 A/D 값을 관측하고 수신기 이득 또는 신호 진폭을 조정하여, 이후의 다음 데이터 처리 단계의 유효성을 최대화시킨다. 이 공정은 아날로그 AGC 공정 및 디지털 AGC(즉, 정규화)를 포함할 수 있다. 일부 실시예에서, AGC 공정(773)은 제거될 수 있다.

DFE 트레이닝 공정(775)에서, 수신 장치(310, 320)는 잡음 및 심벌간 간섭(ISI) 둘 모두를 가지는 입력 데이터 스트림을 관측하고, 이를 PN 동기 공정(770) 이 완료된 이후에 발생된 잡음없는 버전의 데이터와 비교한다. 그리고 나서, 입력 데이터 스트림을 잡음이 없고, ISI가 없는 데이터인 것처럼 하는 한 세트의 DFE 계수가 결정된다.

PN 동기 공정(770), AGC 공정(773), 및 DFE 트레이닝 공정(775)이 도 7에서 연속적인 방식으로 수행되는 것처럼 도시되어 있을지라도, 이 공정들은 또한 PN 동기 공정(770)이 DFE 트레이닝 공정(775) 이전에 수행되어야 하지만, 일부 또는 전부 병렬로 행해질 수 있다. 예를 들어, 하나의 바람직한 실시예에서, PN 동기 공정(770) 및 AGC 공정(773)은 동시에 수행된다.

게다가, 이 시간에 더 많거나 더 적은 트레이닝 공정이 수행될 수 있다. 트레이닝은 입력 신호를 처리하는 수신기의 성능을 강화시킬 수 있지만, 필수적이지는 않다.

헤더 수신 공정(780)에서, 수신 장치(310, 320)는 헤더(520) 내의 정보를 수신하여 처리하고, 그 정보에 작용한다. 마찬가지로, 페이로드 수신 공정(790)에서, 수신 장치(310, 320)는 페이로드(530) 내의 정보를 수신하여 처리하고, 이 정보에 작용한다.

도 7에 도시된 바와 같이, 개시된 실시예에서, 프레임(600)은 자신이 사용하는 송신 데이터 레이트 또는 코드 워드 세트를 변화시킬 수 있는 하나 이상의 변화 포인트를 가질 수 있다. 특히, 프레임(600)은 마커 시퀀스(640) 직후, 제 2 프리앰블(615) 직후, 또는 헤더(520) 직후에 자신의 데이터 레이트 또는 코드 워드 세트를 변화시킬 수 있다. 일부 실시예에서, 데이터 레이트 또는 코드 워드 세트를 변 화시키는 구조는 헤더 내에 포함될 수 있다. 그러나, 대안 실시예에서, 프레임(600) 내의 상이한 포인트가 변화 포인트로서 선택될 수 있다.

프레임(600)의 데이터 레이트 또는 코드 워드 세트가 이러한 변화 포인트들 중 하나에서 변화되는 경우, 수신기는 상이한 데이터 레이트 또는 코드 워드 세트를 수용하도록 자신의 수신 공정을 적절한 시간에 변화시킬 것이다. 상이한 레이트 또는 코드 워드 세트 및 변화 포인트의 배치는 일반적으로 네트워크(300)에 대하여, 특정 슈퍼프레임(400)에 대하여, 또는 특정 시간 슬롯(440)에 대하여 미리설정될 수 있다.

대안 실시예에서, 헤더(520)는 데이터 레이트 또는 코드 워드 세트가 상기 헤더(520) 직후에 변화되어야만 하는지 아닌지의 여부를 나타내는 플래그를 포함할 수 있다. 이 경우에, 수신기는 헤더(520)에서 그렇게 하도록 명령을 받는 경우에만, 상이한 데이터 레이트 또는 코드 워드 세트를 수용하도록 자신의 수신 공정을 변화시킬 것이다.

데이터 레이트를 변화시킴으로써, 시스템은 수신 장치(310, 320)가 더 낮은 데이터 레이트에서의 일부 기능 및 더 높은 데이터 레이트에서의 다른 기능을 수행하도록 한다. 예를 들어, 최초 포착 또는 트레이닝은 송신시 더 적은 에러를 허용하도록 더 낮은 데이터 레이트에서 수행될 수 있다. 그러나, 그 다음에, 더 고속의 신호 처리 및 데이터 전달을 허용하도록 이후의 동작에 대해 더 높은 레이트가 사용될 수 있다, 일부 구현예에서, 제 2 데이터 레이트는 서비스의 품질 제한(즉, 트레이닝된 DFE 또는 레이크 없이, 더 높은 속도는 너무 많은 비트 에러를 초래함) 때문에, 제 1 프리앰블(610) 동안 사용할 수 있는 것보다 더 높아질 수 있다. 그러나, 일단 DFE가 적절하게 트레이닝되면, 더 높은 데이터 레이트가 수용 가능한 수의 비트 에러로 사용될 수 있다.

코드 워드 세트를 변화시킴으로써, 시스템은 수신장치(310, 320)가 제 2 공정에 보다 적합한 제 2 코드 워드 세트를 사용하여 제 2 공정을 수행하도록 하면서, 제 1 공정에 적합한 코드 워드 세트를 사용하여 제 1 공정을 수행하도록 한다. 예를 들어, 송신 장치(310, 320)는 포착에 매우 적합한 제 1 코드 워드 세트를 사용하여 프레임(600)을 시작할 수 있다. 그리고 나서, 변화 포인트들 중 하나에서, 송신 장치(310, 320)는 데이터를 수신하는데 더 적합한 제 2 코드 워드 세트를 사용하는 것으로 이동할 수 있다. 이러한 코드 워드 세트 내의 코드 워드는 다양한 실시에에서 동일한 크기 또는 상이한 크기로 이루어질 수 있다.

도 8은 도 3의 네트워크에서의 장치의 수신기 부분의 블럭도이다. 도 8에 도시된 바와 같이, 각각의 장치(즉, 각각의 코디네이터(310) 또는 비-코디네이터 장치(320))는 안테나(810), 프론트-엔드(820), 코드 처리기(830), 의사-잡음(PN) 동기 회로(840), 디지털 피드백 등화기(DFE) 회로(850), 포착 검출기(860), 동기 검출기(870), 마커 검출기(880), 및 제어기(890)를 포함한다.

안테나(810)는 UWB 신호를 수신하도록 구성된 초광대역폭(UWB) 안테나인 것이 바람직하다. 이것은 전용 수신 안테나이거나, 장치(310, 320)의 송신기 부분과 공유될 수 있다.

프론트 엔드(820)는 입력 신호에 대한 다양한 신호 처리 동작을 수행하는데 사용된다. 이것은 DC 바이어스 공정(755) 및 AGC 공정, 뿐만 아니라, 신호 혼합 통합을 포함할 수 있다.

코드 처리기(830)는 수신된 신호 내의 코드 워드를 검출하기 위하여 사용된 국부적인 코드 워드를 발생시키는데 사용된다.

PN 동기 회로(840)는 제 2 프리앰블(615) 동안 PN 동기화 공정(770)을 수행한다. 그렇게 할 때, 이 회로는 국부적인 PN 발생기(바람직하게는 PN 동기 회로(840) 내에 포함됨)를 제 2 프리앰블 내의 PN 시퀀스와 동기화시킨다.

DFE 회로(850)는 입력 데이터 스트림으로부터 ISI를 제거하기 위하여 입력 데이터에 대한 DFE 동작을 수행한다. DFE 회로(850)는 필요한 DFE 파라미터(즉, DFE 계수)를 결정하여 헤더(520) 및 페이로드(530)에 대한 DFE 기능을 적절하게 수행하도록 하기 위하여 DFE 트레이닝 공정(775) 동안 DFE 트레이닝을 수행하는 것이 바람직하다.

포착 검출기(860)는 입력 신호를 모니터하여 국부적인 클록을 입력 신호의 위상에 동기화시키는데 필요로 되는 필요 동작을 결정한다. 포착 검출기는 단일 동기화 핑거를 가지거나, 다수의 동기화 핑거를 가질 수 있다.

동기 검출기(870)는 데이터를 수신하는데 충분한 동기 포인트가 남아있다는 것을 보장하기 위하여 포착 이후에 입력 신호를 모니터한다. 동기 검출기가 동기화된 핑거 상의 신호가 너무 약하다고 판정하는 경우, 핑거는 동기화되지 않고, 포착 공정이 그 핑거에 대해 계속될 것이다.

마커 검출기(880)는 마커 시퀀스(640)가 수신되는 때를 판정하기 위하여 입 력 신호를 모니터한다. 바람직하게는, 마커 검출기(88)는 포착 검출기(860)가 최초 동기가 달성된다는 것을 나타낼 때 동작을 시작하고, 마커 검출기가 마커 시퀀스(640)를 검출할 때 동작을 중단한다.

제어기(890)는 프론드 엔드(8820) 코드 처리기(830), PN 동기 회로(840), DFE 회로(850), 포착 검출기(860), 동기 검출기(870), 마커 검출기(880)로부터 제어 신호를 수신하고, 이것들로 제어 신호를 공급한다.

도 9는 본 발명의 바람직한 실시예에 따른 도 8의 마커 검출기(88)의 블럭도이다. 도 9에 도시된 바와 같이, 마커 검출기(88)는 시프트 레지스터(910), 고정된 레지스터(920), 및 비교 회로(930)를 포함한다.

시프트 레지스터(910)는 마커 시퀀스(640)의 길이이며, 입력 신호를 한 비트씩 수신한다. 고정된 레지스터(920)는 또한 마커 시퀀스(640)의 길이이며, 마커 시퀀스(640)의 카피를 포함한다. 바람직한 실시예에서, 시프트 레지스터(910) 및 고정된 레지스터(920)는 32 또는 64 비트의 길이이다. 이것은 대안 실시예에서 변화될 수 있고, 선택 가능할 수도 있다.

비교 회로(930)는 시프트 레지스터(910)의 콘텐트를 고정된 레지스터(920)의 콘텐트와 비교하여, 두 개 사이에 얼마나 많은 에러가 존재하는지를 판정한다. 에러의 수가 설정된 기준을 충족시킬 때, 비교 회로는 마커 시퀀스(640)가 검출되었다는 것을 나타내는 검출 신호를 제어기(890)에 제공한다. 바람직한 실시예에서, 설정된 기준은 32-비트 마커 시퀀스(640)가 두 개 이하의 에러를 갖는 것이며, 64-비트 마커 시퀀스(640)가 5 개 이하의 에러를 갖는 것이다. 그러나, 이것은 대안 실시예에서 변화될 수 있다. 이러한 이유로 인하여, 바람직한 실시예에서, 에러의 정확한 수는 변화하는 정밀도 요구를 고려하여 프로그래밍될 수 있는 것이 바람직하다.

도 10은 본 발명의 바람직한 실시예에 따른 도 8의 장치의 프레임 수신 동작을 도시한 흐름도이다. 도 10에 도시된 바와 같이, 수신 장치(310, 320)는 입력 신호에 대한 DC 바이어싱 동작을 수행함으로써 시작된다(단계 1005). 일부 실시예에서, 이 단계는 생략될 수 있다.

DC 바이어싱 동작(1005) 이후에, 수신 장치(310, 320)는 포착 동작(1010)을 수행한다. 이 실시예에서, 포착 동기를 지속적으로 세련하기 위하여 (도 7의 부가적인 포착 공정(765)에 대응하는) 반복적인 포착 공정이 수행된다.

특히, 일단 최초 포착이 달성되면(1010), 수신기 장치(310, 320)는 마커 시퀀스(640)가 검출되었는지를 판정한다(단계 1015). 마커 시퀀스(640)가 검출되지 않은 경우, 수신 장치(310, 320)는 포착 공정(단계 1010)로 복귀하고, 포착 동기를 지속적으로 세련한다. 일부 대안 실시예에서, 수신 장치(310, 320)는 마커 시퀀스(640)를 검출하기 위하여 동기 이후에 단순하게 대기할 수 있다. 이 경우에, 즉, 단계(1015)가 마커 시퀀스(640)가 검출되지 않는다는 것을 나타낼 때, 검출 단계는 자신에게 반복적으로 복귀되어 마커 시퀀스(640)를 지속적으로 검출하도록 시도한다. 다른 대안 실시예에서, 수신 장치(310, 320)는 마커 시퀀스(640)를 지속적으로 검출하도록 시도할 때, 트랙킹 상태로 반복적으로 입력될 수 있다.

일단 마커 시퀀스(640)가 단계(1015)에서 검출되는 경우, 수신 장치(310, 320)는 PN 동기화 공정(단계 1020), AGC 공정(단계 1025), 및 신호 트레이닝 공정(단계 1030)를 수행한다. 바람직한 실시예에서, 이러한 신호 트레이닝(1030)은 DFE 트레이닝이다. 이러한 다양한 신호 처리 및 모니터링 단계(1020-1030)는 순서를 변화시켜서 수행될 수 있고, 직렬 또는 병렬로 수행될 수 있다. 게다가, 다른 신호 처리 및 모니터링 단계가 또한 포함될 수 있다.

최종적으로, 모든 신호 처리 및 모니터링 단계가 수행된 이후에, 수신 장치(310, 320)는 프레임 헤더(520)를 수신하고(단계 1035) 나서, 프레임 페이로드(530)를 수신한다(단계 1040).

게다가, 상기 공정은 또한 프레임(600)을 수신하기 위하여 데이터 레이트 또는 코드 워드 세트를 스위칭하는 기능을 포함할 수 있다. 이것은 마커 시퀀스(640)를 검출한 이후, 즉, 프레임(600) 내의 마커 시퀀스(640) 이후에(단계 1050a), 모든 신호 처리 및 모니터링 동작이 완료된 이후, 즉, 프레임(600) 내의 제 2 프리앰블 이후에(단계 1050b), 또는 헤더(520)가 수신된 이후에(단계 1050c), 수행될 수 있다.

개시된 실시예에 따른 이러한 방법 및 장치는 수신 장치(310, 320)가 프레임(600) 내에 포함된 데이터를 적절하게 수신하기 위하여 필요로 되는 트레이닝 및 신호 처리 단계를 수행하도록 포착 이후에 시간을 가지는 경우에만 임의의 수신된 프레임(600)이 처리된다는 것을 보장하면서, 수신 장치(310, 320)가 입력 신호의 포착을 수행하도록 한다.

도 10에 도시된 바와 같이, 마커 시퀀스(640)가 단계(1015)에서 수신될 때까 지, 수신 장치(310, 320)는 포착 공정을 반복적으로 세련하는 것을 지속할 것이다. 예를 들어, 수신 장치(310, 320)는 제 2 프리앰블(615) 동안 입력 신호에 동기화되는 경우(즉, 헤더(520) 이전에 트레이닝 및 신호 처리에 대한 시간이 불충분할 때), 마커 시퀀스(640)를 검출하지 않고(그 시퀀스는 이미 통과하였음), 프레임(600)의 나머지에 대한 포착을 중단하지 않을 것이다(또는, 긴 그것의 프로토콜은 포착하는 것을 지속적으로 시도하는 것을 필요로 한다).

일부 실시예에서, 수신 장치(310, 320)는 시간의 설정 기간이 마커 시퀀스(640)가 검출되지 않고 통과했다는 것을 타이머가 나타낸 이후에, 입력 신호를 포착하는 것을 중단할 수 있다. 다른 실시예에서, 수신 장치(310, 320)는 전체 프레임을 통해 그리고 다음 프레임(600)으로 포착하는 것을 유지할 수 있고, 그 시간에, 그 장치는 그 제 2 프레임(600) 내의 마커 시퀀스(640)를 검출할 것이다.

부가적인 처리로 이동하기 전에 마커 시퀀스(640)를 검출하도록 하는 이러한 요건으로 인하여, 수신 장치(310, 320)가 전체 프레임을 놓치게 될 수 있다. 그러나, 이것은 또한 수신 장치(310, 320)가 이것이 그렇게 하도록 준비되기 이전에(예를 들어, DFE 트레이닝이 종료되기 이전에), 프레임(600)의 처리를 시작하지 않도록 할 것이다. 이것은 프레임을 처리시에 에러의 가능성을 감소시키고, 단순히 프레임이 재송신되는 것을 필요로 한다. 그러나, 이것은 수신 장치(310, 320)가 마커(640)를 놓칠 가능성이 적절한 트레이닝을 수행하지 못한 이후에, 수신 장치(310, 320)가 프레임을 성공적으로 수신하지 못할 가능성보다 훨씬 낮기 때문에 바람직한 실시예에서 수용 가능하다.

본 명세서는 본 발명의 실제 의도되고 적절한 정신과 범위를 제한하고자 하는 것이 아니라, 본 발명에 따른 다수의 실시예를 구성하여 사용하는 방법을 설명하기 위한 것이다. 상술된 설명은 개시된 정확한 형태로 본 발명을 제한하고자 하는 것이 아니며, 소모적인 것이 아니다. 상기 교시에 비추어, 변경 및 변화가 가능하다. 상기 실시예는 본 발명의 원리 및 실제 적용에 대한 최상의 서술을 제공하기 위하여 그리고 당업자들이 다양한 실시예 및 실제 사용에 적합한 것으로 고려된 다양한 변형들로 본 발명을 사용하는 것을 가능하게 하기 위하여 선택되고 설명되었다. 모든 이와 같은 변형 및 변화는 공정하고, 합법적이며 정당하게 자격이 부여된 범위에 따라서 해석될 때, 본 특허 출원이 계류중인 동안 변경될 수 있는 바와 같은 첨부된 청구항, 및 모든 그 등가물에 의해 규정된 바와 같이, 본 발명의 범위 내에 존재한다.

Claims

초광대역폭 네트워크에서 데이터 프레임을 수신하는 방법으로서:

데이터 프레임을 포함하는 초광대역폭 신호를 수신하는 단계;

상기 데이터 프레임 내의 제 1 프리앰블 동안 포착 동작을 수행하는 단계;

상기 제 1 프리앰블이 종료되었다는 것을 나타내는 제 1 프리앰블 이후의 마커를 식별하는 단계;

상기 마커를 식별한 이후에, 상기 데이터 프레임 내의 제 2 프리앰블 동안 신호 처리 동작을 수행하는 단계;

신호 트레이닝을 수행한 이후에, 상기 데이터 프레임 내의 헤더를 수신하는 단계; 및

상기 헤더를 수신한 이후에, 상기 데이터 프레임 내의 페이로드를 수신하는 단계를 포함하는, 초광대역폭 네트워크에서 데이터 프레임을 수신하는 방법.
제 1 항에 있어서, 상기 신호 처리 단계는 신호 트레이닝 단계인 것을 특징으로 하는 초광대역폭 네트워크에서 데이터 프레임을 수신하는 방법.
제 1 항에 있어서, 초광대역폭 송수신기에서 구현되는 것을 특징으로 하는 초광대역폭 네트워크에서 데이터 프레임을 수신하는 방법.
제 1 항에 있어서, 집적 회로에서 구현되는 것을 특징으로 하는 초광대역폭 네트워크에서 데이터 프레임을 수신하는 방법.
제 1 항에 있어서, 상기 마커를 식별하는 단계 이후 및 상기 헤더를 수신하는 단계 이전에, 상기 제 2 프리앰블 동안 상기 수신된 초광대역폭 신호에 대한 의사=잡음 동기를 수행하는 단계를 더 포함하는 것을 특징으로 하는 초광대역폭 네트워크에서 데이터 프레임을 수신하는 방법.
제 1 항에 있어서, 상기 마커를 식별하는 단계 이후 및 상기 헤더를 수신하는 단계 이전에, 상기 제 2 프리앰블 동안 상기 수신된 초광대역폭 신호에 대한 자동 이득 조정 동작을 수행하는 단계를 더 포함하는 것을 특징으로 하는 초광대역폭 네트워크에서 데이터 프레임을 수신하는 방법.
제 1 항에 있어서, 상기 포착 동작을 수행하는 단계 이후 및 상기 페이로드를 수신하는 단계 이전에, 입력 초광대역폭 신호에 대한 수신된 데이터 레이트를 제 1 데이터 레이트에서 제 2 데이터 레이트로 변화시키는 단계를 더 포함하는 것을 특징으로 하는 초광대역폭 네트워크에서 데이터 프레임을 수신하는 방법.
제 7 항에 있어서, 상기 수신된 데이터 레이트를 변화시키는 단계는 상기 마커를 수신하는 단계 이후 및 상기 신호 트레이닝 동작을 수행하는 단계 이전, 상기 신호 트레이닝 동작을 수행하는 단계 이후 및 상기 헤더를 수신하는 단계 이전, 그리고 상기 헤더를 수신하는 단계 이후 및 상기 페이로드를 수신하는 단계 이전 중 하나 동안에, 수행되는 것을 특징으로 하는 초광대역폭 네트워크에서 데이터 프레임을 수신하는 방법.
제 1 항에 있어서, 포착 동작을 수행하는 단계 이후 및 상기 페이로드를 수신하는 단계 이전에 상기 입력 초광대역 신호에 대한 수신 코드 워드 세트를 제 1 코드 워드 세트에서 제 2 코드 워드 세트로 변화시키는 단계를 더 포함하는 것을 특징으로 하는 초광대역폭 네트워크에서 데이터 프레임을 수신하는 방법.
제 9 항에 있어서, 상기 수신 코드 워드 세트를 변화시키는 단계는 상기 마커를 수신하는 단계 이후 및 상기 신호 트레이닝 동작을 수행하는 단계 이전, 상기 신호 트레이닝 동작을 수행하는 단계 이후 및 상기 헤더를 수신하는 단계 이전, 그리고 상기 헤더를 수신하는 단계 이후 및 상기 페이로드를 수신하는 단계 이전 중 하나 동안에, 수행되는 것을 특징으로 하는 초광대역폭 네트워크에서 데이터 프레임을 수신하는 방법.
제 1 항에 있어서, 상기 마커를 식별하는 단계는:

다수의 비트를 식별하는 단계;

상기 다수의 비트를 저장된 비트 시퀀스와 비교하는 단계; 및

다수의 수신된 비트가 대응하는 수신된 비트와 저장된 비트 사이의 허용 가능한 수의 비트 차이보다 적도록 저장된 비트 시퀀스에 정합할 때, 수신되었던 마커를 식별하는 단계를 더 포함하는 것을 특징으로 하는 초광대역폭 네트워크에서 데이터 프레임을 수신하는 방법.
제 11 항에 있어서, 상기 허용 가능한 수의 비트 차이는 0과 10 사이인 것을 특징으로 하는 초광대역폭 네트워크에서 데이터 프레임을 수신하는 방법.
제 1 항에 있어서, 상기 마커는 1보다 큰 정수인 N 비트의 시퀀스이며,

상기 N 비트의 시퀀스는 상기 제 1 프리앰블 또는 상기 제 2 프리앰블 중 하나에서 나타나지 않는 것을 특징으로 하는 초광대역폭 네트워크에서 데이터 프레임을 수신하는 방법.
초광대역폭 네트워크에서 데이터 프레임을 송신하는 방법으로서:

제 1의 의사-랜덤 시퀀스를 포함하는 제 1 프리앰블을 송신하는 단계;

상기 제 1 프리앰블이 종료되었다는 것을 나타내는 제 1 프리앰블 이후의 마커를 송신하는 단계로서, 상기 마커는 공지된 다수의 비트를 포함하는, 상기 송신 단계;

상기 마커 이후의 상기 데이터 프레임 내의 제 2 프리앰블을 송신하는 단계로서, 상기 제 2 프리앰블은 제 2 의사-랜덤 시퀀스를 포함하는, 상기 송신 단계;

상기 제 2 프리앰블 이후의 헤더를 송신하는 단계; 및

상기 헤더 이후의 페이로드를 송신하는 단계를 포함하는, 초광대역폭 네트워크에서 데이터 프레임을 송신하는 방법.
제 14 항에 있어서, 초광대역폭 송수신기에서 구현되는 것을 특징으로 하는 초광대역폭 네트워크에서 데이터 프레임을 송신하는 방법.
제 14 항에 있어서, 집적 회로에서 구현되는 것을 특징으로 하는 초광대역폭 네트워크에서 데이터 프레임을 송신하는 방법.
제 14 항에 있어서, 상기 마커를 송신하는 단계 이후 및 상기 페이로드를 수신하는 단계 이전에 상기 데이터 프레임에 대한 송신 데이터 레이트를 제 1 데이터 레이트에서 제 2 데이터 레이트로 변화시키는 단계를 더 포함하는 것을 특징으로 하는 초광대역폭 네트워크에서 데이터 프레임을 송신하는 방법.
제 17 항에 있어서, 수신 데이터 레이트를 변화시키는 단계는 상기 마커를 송신하는 단계 이후 및 상기 제 2 프리앰블을 송신하는 단계 이전, 상기 제 2 프리앰블을 송신하는 단계 이후 및 상기 헤더를 송신하는 단계 이전, 그리고 상기 헤더를 송신하는 단계 이후 및 상기 페이로드를 송신하는 단계 이전 중 하나 동안 수행되는 것을 특징으로 하는 초광대역폭 네트워크에서 데이터 프레임을 송신하는 방 법.
제 14 항에 있어서, 상기 마커를 송신하는 단계 이후 및 상기 페이로드를 송신하는 단계 이전에, 상기 데이터 프레임에 대한 송신 코드 워드 세트를 제 1 코드 워드 세트에서 제 2 코드 워드 세트로 변화시키는 단계를 더 포함하는 것을 특징으로 하는 초광대역폭 네트워크에서 데이터 프레임을 송신하는 방법.
제 19 항에 있어서, 상기 송신 코드 워드 세트를 변화시키는 단계는 상기 마커를 송신하는 단계 이후 및 상기 제 2 프리앰블을 송신하는 단계 이전, 상기 제 2 프리앰블을 송신하는 단계 이후 및 상기 헤더를 송신하는 단계 이전, 그리고 상기 헤더를 송신하는 단계 이후 및 상기 페이로드를 송신하는 단계 이전 중 하나 동안 수행되는 것을 특징으로 하는 초광대역폭 네트워크에서 데이터 프레임을 송신하는 방법.
제 14 항에 있어서, 상기 공지된 비트 시퀀스는 상기 제 1 프리앰블 또는 상기 제 2 프리앰블 중 하나에서 나타나지 않는 것을 특징으로 하는 초광대역폭 네트워크에서 데이터 프레임을 송신하는 방법.
초광대역폭 네트워크에서의 수신기로서:

데이터 프레임을 포함한 초광대역폭 신호를 수신하도록 구성된 코드 처리기;

상기 데이터 프레임 내의 제 1 프리앰블 동안 포착 동작을 수행하도록 구성된 포착 검출기;

상기 제 1 프리앰블이 종료되었다는 것을 나타내는 제 1 프리앰블 이후의 마커를 식별하도록 구성된 마커 검출기; 및

상기 마커를 식별한 이후에, 상기 데이터 프레임 내의 제 2 프리앰블 동안 수신기 트레이닝 동작을 수행하도록 구성된 판정 피드백 등화기 회로를 구비하는, 초광대역 네트워크에서의 수신기.
제 22 항에 있어서, 상기 마커 검출기는:

데이터 스트림을 수신하기 위한 길이 N의 시프트 레지스터;

마커 비트 값을 유지하기 위하여 길이 N의 고정된 레지스터; 및

상기 시프트 레지스터의 콘텐트를 상기 고정된 레지스터의 콘텐트와 비교하여 상기 시프트 레지스터와 고정된 레지스터 내의 대응 엔티티들 사이에 비트 에러의 수를 판정하는 비교기 회로를 더 포함하는 것을 특징으로 하는 초광대역 네트워크에서의 수신기.
제 22 항에 있어서, 상기 제어기는 상기 비교기 회로에 의해 판정된 비트 에러의 수가 수용된 임계값을 충족할 때, 상기 마커가 검출된다는 것을 판정하는 것을 특징으로 하는 초광대역 네트워크에서의 수신기.