KR20060012768A - 리드 프레임 스트립 및 그의 제조 방법 - Google Patents
리드 프레임 스트립 및 그의 제조 방법 Download PDFInfo
- Publication number
- KR20060012768A KR20060012768A KR1020040061404A KR20040061404A KR20060012768A KR 20060012768 A KR20060012768 A KR 20060012768A KR 1020040061404 A KR1020040061404 A KR 1020040061404A KR 20040061404 A KR20040061404 A KR 20040061404A KR 20060012768 A KR20060012768 A KR 20060012768A
- Authority
- KR
- South Korea
- Prior art keywords
- lead frame
- frame strip
- lead
- tie
- semiconductor package
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 발명은 리드 프레임 스트립 및 그의 제조 방법에 관한 것이다. 본 발명에 따른 리드 프레임 스트립은 칩 패드와 타이-바에 의해 연결된 사이드 레일의 외주면 소정 부위에 유기물 막이 형성된 것을 특징으로 한다. 그리고, 리드 프레임 스트립 제조 방법은 베어 프레임을 소정의 형상으로 성형시키는 제 1 단계와, 사이드 레일의 칩 패드와 타이-바에 의해 연결된 외주면 소정 부위에 유기물 막을 형성시키는 제 2 단계, 및 베어 프레임을 리드 프레임 스트립 단위로 절단시키는 제 3 단계를 포함하는 것을 특징으로 한다. 이에 따르면, 사이드 레일의 소정 부위에는 전도성 물질의 플레이팅을 방지하는 유기물 막이 형성되어 있다. 따라서, 반도체 패키지 제조 공정에서 아우터 리드의 전기 전도성을 향상시키기 위해 주석-납 합금 막 등의 전도성 물질을 플레이팅하는 경우, 소정 부위에는 전도성 물질이 플레이팅되지 않는다. 이에, 전도성 물질로 인해 리드 프레임 스트립에 형성된 다수 개의 반도체 패키지를 개별화 시 반도체 패키지의 외관 불량이 발생되거나 반도체 패키지 구동 시 전기적 쇼트(Short) 현상이 발생되는 것이 방지된다.
리드 프레임, 리드 프레임 스트립, 반도체 패키지, 스탬핑(Stamping), 플레이팅(Plating), 개별화(Singulation)
Description
도 1은 종래 기술에 따른 리드 프레임 스트립을 간략하게 나타낸 일부 평면도.
도 2a는 일반적인 개별화 장치에 다수 개의 반도체 패키지가 형성된 종래 기술에 따른 리드 프레임 스트립이 로딩된 상태를 나타낸 일부 구성도.
도 2b는 종래 기술에 따른 리드 프레임 스트립으로부터 반도체 패키지가 분리된 상태를 나타낸 일부 구성도.
도 2c는 반도체 패키지가 흡착 패드에 흡착되어 상승된 상태를 나타낸 일부 구성도.
도 3은 본 발명에 따른 리드 프레임 스트립을 간략하게 나타낸 일부 평면도.
도 4는 본 발명에 따른 리드 프레임 스트립 제조 방법을 간략하게 나타낸 순서도.
<도면의 주요 부분에 대한 부호의 설명>
101, 301: 리드 프레임 스트립 102, 302: 칩 패드
103, 303: 이너 리드 104, 304: 아우터 리드
105, 305: 사이드 레일 106, 306: 댐-바
107, 307: 타이-바 108, 308: 스프로킷 홀
109, 309: 리드 프레임 201: 개별화 장치
202: 다이 203: 흡착 패드
204: 스트립퍼 205: 펀치
206: 사이드 레일 207: 반도체 패키지
310: 유기물 막
본 발명은 리드 프레임 스트립(Lead Frame Strip) 및 그의 제조 방법에 관한 것으로서, 더욱 상세하게는 반도체 칩이 고정되는 칩 패드와, 반도체 칩과 본딩 와이어에 의해 연결되는 이너 리드와, 이너 리드의 연장선상에 형성되어 외부 기기와 전기적으로 연결되는 아우터 리드, 및 칩 패드와 타이-바(Tie-Bar)에 의해 연결된 사이드 레일을 갖는 리드 프레임이 다수 개가 연결된 리드 프레임 스트립 및 그의 제조 방법에 관한 것이다.
통상적으로 반도체 리드 프레임 스트립은 반도체 칩과 함께 반도체 패키지를 이루는 핵심구성요소 중의 하나로서, 반도체 패키지의 내부와 외부를 연결해주는 도선(Lead)의 역할과 반도체 칩을 지지해주는 지지체의 역할을 동시에 수행한다. 이러한 리드 프레임 스트립은 반도체 칩의 고밀도화, 고집적화, 및 기판 실장의 방법 등에 따라 다양한 형상으로 존재할 수 있고, 통상적으로 스탬핑(Stamping) 방식 또는 에칭(Etching) 방식에 의해 제조된다.
여기서, 스탬핑 방식은 순차적으로 이송되는 프레스 금형장치를 이용하여 박판의 소재를 소정 형상으로 사출 성형하여 제조하는 방법으로서, 이는 리드 프레임을 대량생산하는 경우에 주로 적용된다. 그리고, 에칭 방식은 화학약품을 이용하여 소재의 국소 부위를 부식시킴으로써 제품을 형성하는 화학적 식각 방법으로서, 이는 리드 프레임을 소량 생산하는 경우에 주로 적용되는 제조 방법이다.
이하, 첨부 도면을 참조하여 종래 기술에 따른 리드 프레임 스트립 및 이를 이용한 반도체 패키지 제조 방법에 대해 간략하게 살펴보기로 한다.
도 1은 종래 기술에 따른 리드 프레임 스트립을 간략하게 나타낸 일부 평면도, 도 2a는 일반적인 개별화 장치에 다수 개의 반도체 패키지가 형성된 종래 기술에 따른 리드 프레임 스트립이 로딩된 상태를 나타낸 일부 구성도, 도 2b는 종래 기술에 따른 리드 프레임 스트립으로부터 반도체 패키지가 분리된 상태를 나타낸 일부 구성도, 및 도 2c는 반도체 패키지가 흡착 패드에 흡착되어 상승된 상태를 나타낸 일부 구성도이다.
도 1을 참조하면, 종래 기술에 따른 리드 프레임 스트립(101)은 반도체 칩이 고정되는 칩 패드(102)와, 반도체 칩과 본딩 와이어에 의해 연결되는 이너 리드(103)와, 이너 리드(103)의 연장선상에 형성되고 외부 기기와 전기적으로 연결되며 댐-바(Dam-Bar)(106)에 의해 서로 연결된 아우터 리드(104), 및 칩 패드(102)와 타이-바(107)에 의해 연결된 사이드 레일(105)을 포함하는 리드 프레임(109)이 다수 개가 연결되어 형성되어 있다. 여기서, 리드 프레임(109)은 일반적으로 니켈 합금 재질의 베어 프레임을 이용하여 제조되고, 칩 패드(102)와 이너 리드(103) 상에는 반도체 칩과 본딩 와이어와의 접착력을 높이기 위해 은(Ag) 막이 형성되어 있다.
한편, 이와 같은 구성을 갖는 반도체 패키지 제조용 리드 프레임 스트립(101)을 이용하여 다수 개의 반도체 패키지를 제조하는 방법은 다수 개의 칩 패드(102) 상에 각각 반도체 칩을 본딩시킨 후, 다수 개의 이너 리드(103)를 반도체 칩에 형성된 본딩 패드들과 각각 본딩 와이어에 의해 전기적으로 연결시킨다. 이 후, 반도체 칩과 본딩 와이어 및 이너 리드를 외부로부터 보호하기 위해 도 1에 나타낸 점선(A) 내부 영역을 에폭시 수지로 봉지시킨다. 다음으로, 아우터 리드(104) 사이에 형성된 댐-바(106)를 절단시킨 후, 아우터 리드(104)와 외부 기기 사이의 전기 전도성을 높이기 위해 아우터 리드(104)를 전도성 물질인 주석-납 합금으로 플레이팅(Plating)시킨다. 이 때, 주석-납 합금은 아우터 리드(104)뿐만 아니라 리드 프레임(109)의 사이드 레일(105)에도 플레이팅된다.
다음으로, 아우터 리드(104)들을 소정 형상으로 절곡시킨 후, 리드 프레임 스트립(101)에 형성된 다수 개의 반도체 패키지를 리드 프레임 스트립(101)으로부터 개별화시킨다. 여기서, 개별화 공정에 대해 도 2a, 도 2b, 도 2c, 및 도 2d를 참조하여 살펴보면, 먼저 도 2a에서 다수 개의 반도체 패키지(207)가 형성된 리드 프레임 스트립(101)이 일반적인 개별화 장치(201)에 로딩(Loading)된다. 다음으로, 도 2b에 나타낸 바와 같이 사이드 레일(206)로부터 반도체 패키지(207)가 분리되도록 사이드 레일(206)과 타이-바(107) 사이를 절단하기 위해 다이(202)와 흡착 패드(203)가 하강되고, 이에 타이-바(107)가 스트립퍼(204)와 접촉되어 절단된다. 이 때, 흡착 패드(203)는 반도체 패키지(207)를 흡착시킴과 동시에 사이드 레일(206)보다 소정 거리 더 하강시킨다. 이 후, 도 2c에 나타낸 바와 같이 반도체 패키지(209)는 펀치(205)에 의해 밀려지고 흡착 패드(203)에 흡착되어 들려짐으로써, 사이드 레일(206) 사이를 지나 상승된다.
여기서, 반도체 패키지(207)는 사이드 레일(206)보다 더 하강된 후 상승됨으로 인해 외주면이 사이드 레일(206)과 접촉될 수 있고, 이에 사이드 레일(206)에 플레이팅된 연성을 갖는 주석-납 합금이 반도체 패키지(207)의 양측 봉지 부분에 묻을 수 있다.
따라서, 상기와 같은 종래 기술에 따른 리드 프레임 스트립(101)은 사이드 레일(206)에 주석-납 합금이 플레이팅됨으로써, 주석-납 합금으로 인해 반도체 패키지(207)의 외관 불량이 발생될 수 있다. 또한, 반도체 패키지(207)의 외주면에 묻은 주석-납 합금이 아우터 리드(도 1의 104)들 사이에 떨어지게 되는 경우에는 반도체 패키지(207) 구동 시 전기적 쇼트(Short) 현상이 발생될 수 있다.
따라서, 본 발명은 다수 개의 리드 프레임들이 형성된 리드 프레임 스트립을 이용하여 제조된 다수 개의 반도체 패키지를 개별화시키는 경우, 절단되어지는 사이드 레일에 형성된 전도성 물질이 반도체 패키지의 외관 불량이 발생시키거나, 반도체 패키지 구동 시 전기적 쇼트를 발생시키지 않도록 하는 리드 프레임 스트립 및 그의 제조 방법을 제공하고자 한다.
본 발명은 반도체 칩이 고정되는 칩 패드와, 반도체 칩의 본딩 패드들과 각각 전기적으로 연결되는 이너 리드들과, 이너 리드들의 연장선상에 형성되어 외부 기기와 전기적으로 연결되는 아우터 리드, 및 칩 패드와 타이-바에 의해 연결된 사이드 레일을 갖는 리드 프레임이 다수 개가 연결된 리드 프레임 스트립으로서, 사이드 레일은 타이-바가 연결된 외주면 소정 부위에 전도성 물질의 플레이팅을 방지하는 유기물 막이 형성된 것을 특징으로 한다.
한편, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 리드 프레임 스트립 제조 방법은 반도체 칩이 고정되는 칩 패드와, 대응되는 반도체 칩의 본딩 패드들과 본딩 와이어에 의해 각각 연결되는 이너 리드들과, 이너 리드들의 연장선상에 형성되어 외부 기기와 전기적으로 연결되는 아우터 리드, 및 칩 패드와 타이-바에 의해 연결된 사이드 레일를 갖는 리드 프레임이 다수 개가 연결된 리드 프레임 스트립 제조 방법으로서, 다수 개의 리드 프레임 스트립을 형성시키기 위한 원자재로 사용되는 베어 프레임이 소정의 형상을 갖도록 성형시키는 제 1 단계와, 사이드 레일의 타이-바가 연결된 외주면 소정 부위에 전도성 물질의 플레이팅을 방지하는 유기물 막을 형성시키는 제 2 단계, 및 베어 프레임을 리드 프레임 스트립 크기로 절단시키는 제 3 단계를 포함하는 것을 특징으로 한다.
이하, 첨부 도면을 참조하여 본 발명의 실시 예를 보다 상세하게 설명하고자 한다.
도 3은 본 발명에 따른 리드 프레임 스트립을 간략하게 나타낸 평면도이고, 도 4는 본 발명에 따른 리드 프레임 스트립 제조 방법을 간략하게 나타낸 순서도이 다.
도 3을 참조하면, 본 발명에 따른 리드 프레임 스트립(301)은 반도체 칩이 고정되는 칩 패드(302)와, 반도체 칩의 본딩 패드들과 본딩 와이어에 의해 각각 연결되는 이너 리드(303)들과, 외부 기기와 전기적으로 연결되는 아우터 리드(304), 및 칩 패드(302)와 타이-바에 의해 연결된 사이드 레일(305)을 포함하는 리드 프레임(309)이 열을 이루며 다수 개가 연결되어 있다.
즉, 리드 프레임 스트립(301)의 리드 프레임(309)은 양측 가장 자리에 사이드 레일(305)이 형성되어 있고, 중앙에 타이-바(307)에 의해 사이드 레일(305)에 연결되고 반도체 칩이 고정되는 칩 패드(302)가 형성되어 있으며, 칩 패드(302)의 양측과 소정의 간격으로 이격된 위치에는 사이드 레일(305)과 연결되고 반도체 칩의 본딩 패드들과 각각 연결되는 다수 개의 이너 리드(303)가 형성되어 있다. 그리고, 이너 리드(303)들 연장선상에는 외부 단자로 사용되고 댐-바(306)에 의해 서로 연결된 구조를 갖는 아우터 리드(304)들이 형성되어 있다. 또한, 사이드 레일(305)에는 리드 프레임 스트립(301)이 사용되어 반도체 패키지가 제조되는 경우, 리드 프레임 스트립(301)의 이동을 돕는 다수 개의 스프로킷(Sprocket) 홀(308)이 형성되어 있다.
그리고, 본 발명에 따른 리드 프레임 스트립(301)은 종래 기술에 따른 리드 프레임 스트립(도 1의 101)과는 달리, 사이드 레일(305)의 타이-바(307)가 연결된 외주면 소정 부위에 전도성 물질 플레이팅(Plating)을 방지하는 유기물 막(310)이 형성되어 있다. 여기서, 리드 프레임 스트립(301)의 형상은 스탬핑 또는 에칭에 의 해 형성될 수 있고, 소정 부위는 타이-바가 연결된 측면 및 상·하면 일부분이다.
한편, 이와 같은 구성을 갖는 본 발명에 따른 리드 프레임 스트립(301) 제조 방법은 다수 개의 리드 프레임 스트립(301)을 형성시키기 위한 원자재로 사용되는 베어 프레임을 소정 형상으로 성형시키는 제 1 단계(401)와, 사이드 레일(305)의 타이-바(307)가 연결된 외주면 소정 부위에 전도성 물질 플레이팅을 방지하는 유기물 막(310)을 형성시키는 제 2 단계(402), 및 베어 프레임을 리드 프레임 스트립(301) 단위로 절단시키는 제 3 단계(403)를 포함한다.
여기서, 제 1 단계(401)는 스탬핑 또는 에칭 방법 중 어느 한 방법에 의해 진행될 수 있고, 제 1 단계 후에는 칩 패드(302)와 이너 리드(303)의 접착력을 향상시키기 위해 칩 패드(302)와 이너 리드(303)를 실버(Ag)로 플레이팅(Plating)시키는 단계가 시행되는 것이 바람직하다. 또한, 제 1 단계(401)가 스탬핑 방법으로 진행되는 경우에는 제 1 단계(401) 후 베어 프레임에 형성된 스탬핑 오일 등의 이물질을 제거시키는 세척(Degreasing) 단계와, 스탬핑 시 발생되어 베어 프레임에 잔류하는 내부 응력을 제거시키기 위한 열처리(Heat Treatment) 단계가 시행되는 것이 바람직하다.
이와 같이, 본 발명에 따른 리드 프레임 스트립(301)은 종래 기술에 따른 리드 프레임 스트립(101)과는 달리, 사이드 레일(305)의 타이-바(307)가 연결된 외주면(즉, 측면 및 상·하면의 일부) 소정 부위에 유기물 막(310)이 형성되어 있다. 따라서, 리드 프레임 스트립(301)을 이용한 반도체 패키지 제조 공정에서 외부 기기와의 전기 전도성을 높이기 위해 아우터 리드(304)에 전도성 물질인 주석-납 합 금 등을 플레이팅 시키는 경우, 유기물 막(310)이 형성된 사이드 레일(305)에는 전도성 물질이 플레이팅되지 않는다.
이상에서 살펴본 바와 같이, 본 발명에 따른 리드 프레임 스트립은 사이드 레일의 타이-바가 연결된 소정 부위에 주석-납 합금 등의 전도성 물질 플레이팅을 방지하는 유기물 막이 형성되어 있다. 따라서, 리드 프레임 스트립을 이용한 반도체 패키지 제조 공정에서 아우터 리드의 전기 전도성을 높이기 위해 주석-납 합금 등의 전도성 물질을 플레이팅 시키는 경우, 유기물 막이 형성된 사이드 레일에는 주석-납 합금이 플레이팅되지 않는다.
이에, 리드 프레임 스트립으로부터 반도체 패키지를 개별화시킬 시 사이드 레일에 플레이팅된 주석-납 합금 등의 전도성 물질로 인해 반도체 패키지의 외관 불량이 발생되거나 반도체 패키지 구동 시 전기적 쇼트(Short) 현상이 발생되는 것이 방지되고, 이로 인해 반도체 패키지 제조 공정비의 손실이 줄어든다.
Claims (2)
- 반도체 칩이 고정되는 칩 패드와, 대응되는 상기 반도체 칩의 본딩 패드들과 각각 전기적으로 연결되는 이너 리드들과, 상기 이너 리드들의 연장선상에 형성되어 외부 기기와 전기적으로 연결되는 아우터 리드, 및 칩 패드와 타이-바에 의해 연결된 사이드 레일를 갖는 리드 프레임이 다수 개가 연결된 리드 프레임 스트립에 있어서,상기 사이드 레일은 상기 타이-바가 연결된 외주면의 소정 부위에 전도성 물질의 플레이팅(Plating)을 방지하는 유기물 막이 형성된 것을 특징으로 하는 리드 프레임 스트립.
- 반도체 칩이 고정되는 칩 패드와, 대응되는 상기 반도체 칩의 본딩 패드들과 각각 전기적으로 연결되는 이너 리드들과, 상기 이너 리드들의 연장선상에 형성되어 외부 기기와 전기적으로 연결되는 아우터 리드, 및 칩 패드와 타이-바에 의해 연결된 사이드 레일를 갖는 리드 프레임이 다수 개가 연결된 리드 프레임 스트립 제조 방법에 있어서,다수 개의 상기 리드 프레임 스트립을 형성시키기 위한 원자재로 사용되는 베어 프레임이 소정의 형상을 갖도록 성형시키는 제 1 단계;상기 사이드 레일의 상기 타이-바가 연결된 외주면 소정 부위에 전도성 물질의 플레이팅을 방지하는 유기물 막을 형성시키는 제 2 단계; 및베어 프레임을 상기 리드 프레임 스트립 크기로 절단시키는 제 3 단계를 포함하는 것을 특징으로 하는 리드 프레임 스트립 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040061404A KR20060012768A (ko) | 2004-08-04 | 2004-08-04 | 리드 프레임 스트립 및 그의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040061404A KR20060012768A (ko) | 2004-08-04 | 2004-08-04 | 리드 프레임 스트립 및 그의 제조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20060012768A true KR20060012768A (ko) | 2006-02-09 |
Family
ID=37122301
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040061404A KR20060012768A (ko) | 2004-08-04 | 2004-08-04 | 리드 프레임 스트립 및 그의 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20060012768A (ko) |
-
2004
- 2004-08-04 KR KR1020040061404A patent/KR20060012768A/ko not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8525307B2 (en) | Semiconductor device, lead frame assembly, and method for fabricating the same | |
US6525406B1 (en) | Semiconductor device having increased moisture path and increased solder joint strength | |
US7944032B2 (en) | Integrated circuit package with molded insulation | |
US8115288B2 (en) | Lead frame for semiconductor device | |
JP2002134676A (ja) | リードフレーム及びそれを備えた半導体パッケージ、並びにその半導体パッケージの製造方法 | |
US9363901B2 (en) | Making a plurality of integrated circuit packages | |
US7402459B2 (en) | Quad flat no-lead (QFN) chip package assembly apparatus and method | |
US9607933B2 (en) | Lead frame structure for quad flat no-lead package, quad flat no-lead package and method for forming the lead frame structure | |
US11764075B2 (en) | Package assembly for plating with selective molding | |
US20230019610A1 (en) | Semiconductor package and packaging process for side-wall plating with a conductive film | |
KR20210135298A (ko) | 측벽 도금을 갖는 반도체 패키지 | |
US9659842B2 (en) | Methods of fabricating QFN semiconductor package and metal plate | |
US20060110855A1 (en) | Leadframe with enhanced encapsulation adhesion | |
US7691679B2 (en) | Pre-plated leadframe having enhanced encapsulation adhesion | |
US20220320014A1 (en) | Semiconductor device having cavities at an interface of an encapsulant and a die pad or leads | |
JP4467903B2 (ja) | 樹脂封止型半導体装置 | |
TW201436146A (zh) | 具有覆晶晶粒附著之引線框陣列封裝 | |
KR20060012768A (ko) | 리드 프레임 스트립 및 그의 제조 방법 | |
JP3160584U (ja) | 半導体装置 | |
US8211748B2 (en) | Systems and methods for low profile die package | |
KR100209261B1 (ko) | 엘오씨 패키지 | |
JP2007042761A (ja) | 半導体装置用基板、半導体装置の製造方法、及び封止金型 | |
KR100750046B1 (ko) | 반도체 장치용 리드프레임 | |
KR101375185B1 (ko) | 리드 프레임의 제조 방법 및 이를 이용한 반도체 패키지의 제조 방법 | |
CN116598211A (zh) | 电子器件及其封装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |