KR20060012402A - 자기 메모리 장치 및 그의 구동방법 - Google Patents

자기 메모리 장치 및 그의 구동방법 Download PDF

Info

Publication number
KR20060012402A
KR20060012402A KR1020040061083A KR20040061083A KR20060012402A KR 20060012402 A KR20060012402 A KR 20060012402A KR 1020040061083 A KR1020040061083 A KR 1020040061083A KR 20040061083 A KR20040061083 A KR 20040061083A KR 20060012402 A KR20060012402 A KR 20060012402A
Authority
KR
South Korea
Prior art keywords
mtj
data
line
memory device
input
Prior art date
Application number
KR1020040061083A
Other languages
English (en)
Inventor
김혜진
조우영
오형록
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040061083A priority Critical patent/KR20060012402A/ko
Publication of KR20060012402A publication Critical patent/KR20060012402A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out

Abstract

본 발명은 고집적화에 유리한 자기메모리 장치 및 그 구동방법에 관한 것으로 본 발명에 따른 자기메모리 장치는 하나의 액세스 트랜지스터와 장축과 단축을 가지는 하나의 MTJ를 포함하는 적어도 하나 이상의 메모리 셀과; 상기 MTJ의 장축과 평행한 방향으로 배열되는 적어도 하나 이상의 비트라인과; 상기 MTJ의 단축과 평행한 방향으로 배열되는 적어도 하나 이상의 디지트 라인을 구비함을 특징으로 한다. 또한, 상기 자기 메모리 장치의 메모리 셀들에 데이터를 라이트하기 위한 구동방법은, 입출력라인과 분리된 비트라인에 일정방향의 전류를 인가하는 단계와; 상기 입출력 라인을 통하여 입력되는 데이터가 데이터 '0'인 경우에는 디지트 라인에 제1방향의 전류가 인가되고, 입력되는 데이터가 데이터 '1' 인 경우에는 상기 제1방향과 반대되는 제2방향의 전류가 상기 디지트 라인에 인가되는 단계를 구비함을 특징으로 한다.
자기 메모리, 자기 터널 접합, MTJ, 디지트 라인

Description

자기 메모리 장치 및 그의 구동방법{Magnetic random access memory device and method for driving the same}
도 1은 종래의 MTJ 소자를 이용한 자기 메모리 장치에서 메모리 셀을 구성하는 MTJ의 배열을 보인 배치도,
도 2는 상기 도 1과 같은 배열을 갖는 메모리 셀들의 어레이를 구비하는 자기 메모리 장치의 배치도,
도 3은 본 발명의 일 실시예에 따른 자기 메모리 장치에서 메모리 셀을 구성하는 MTJ의 배열을 보인 배치도,
도 4는 상기 도 3과 같은 배열을 가지는 메모리 셀들의 어레이을 구비하는 자기메모리 장치의 배치도,
도 5 및 도 6은 상기 도 4에서의 데이터에 따른 MTJ의 자화방향을 나타낸 도면이다
*도면의 주요 부분에 대한 부호의 설명*
BL : 비트라인 DL : 디지트 라인
I/O : 입출력 라인 130 : 비트라인 드라이버(130)
142,144,146,148 : 디지트 라인 및 워드라인 드라이버
160 : 센스앰프 및 라이트 드라이버
본 발명은 자기 메모리 소자 및 그의 구동 방법에 관한 것으로서, 더욱 구체적으로는 고집적에 유리한 자기 메모리 소자 및 그 구동 방법에 관한 것이다.
자기 메모리(Magnetic Random Access Memory)소자, 곧 MRAM은 불휘발성 메모리 소자의 한 종류로서 데이터를 저장하기 위해 물질의 자기적 성질을 이용한다. MRAM은 SRAM(Static Random Access Memory)의 빠른 리드/라이트 속도와 DRAM(Dynamic Random Access Memory)의 높은 집적도를 모두 실현하며, 원리적으로는 영구적인 사용이 가능하다.
이러한 자기 메모리는 전자가 지닌 자유도인 스핀이 전자 전달 현상에 큰 영향을 미치므로 생기는 거대 자기저항(Giant Magnetoresistance)현상이나 자기 터널 접합(Magnetic tunnel junction: MTJ) 현상을 이용한 것이다.
거대 자기 저항이란 강자성체/금속비자성체/강자성체의 연속적인 배열을 하게 하여 비자성체를 사이에 두고 형성된 강자성체들 사이의 스핀 배열이 같은 경우와 서로 반대인 경우의 저항의 차이가 생기는 현상을 의미한다. 자기 터널 접합은 강자성체/절연체/강자성체의 연속적인 배열에서 두 강자성층에서의 스핀의 배열이 같은 경우가 다른 경우에 비해 전류의 투과가 용이한 현상을 의미한다.
현재는 자기 메모리 요소로서, GMR 현상을 이용한 GMR 소자보다는 높은 접합 저항을 가지며, 자기저항 비(Magnetoresistive ratio: MR ratio)가 GMR 소자보다 높은 MTJ 현상을 이용한 MTJ 소자가 널리 사용된다.
도 1은 종래의 MTJ 소자를 이용한 자기 메모리 장치에서 메모리 셀을 구성하는 MTJ의 배열을 보인 배치도이다.
도 1에 도시된 바와 같이, 종래의 자기메모리 장치에서는, 장축(a)과 단축(b)을 가지는 MTJ(2), 상기 MTJ(2)의 단축(b)방향과 평행하기 배열되는 비트라인(BL) 및 상기 MTJ(2)의 장축(a)방향과 평행하게 배열되는 디지트 라인(DL)을 구비한다.
상기 MTJ(2)는 자화방향이 고정되어 있는 강자성층, 상기 자화의 방향이 고정된 강자성층에 대해 자화의 방향이 바뀔수 있는 자유강자성층 및 상기 강자성층과 자유 강자성층 사이에 형성된 절연성 터널 장벽층을 구비하여 구성된다.
상기 종래의 자기 메모리 장치에서는 디지트 라인(DL)의 전류의 방향(iDL)은 고정된 단방향을 가지는 상태에서, 입력되는 데이터에 따라 비트라인(BL)에 인가되는 전류(iBL)의 방향을 바꾸어 줌으로써 메모리 셀에 데이터를 라이트하는 방식을 사용하고 있다.
도 2는 상기 도 1과 같은 배열을 갖는 메모리 셀들의 어레이를 구비하는 자기 메모리 장치의 배치도가 나타나 있다.
도 2에 도시된 바와 같이, 종래의 자기 메모리 장치는 메모리 셀 어레이에 연결되는 비트라인들(BL0 내지 BLn), 디지트 라인들(DL0 내지 DLn), 워드라인들(미 도시), 입출력 라인(I/O0 내지 I/On), 비트라인 드라이버(32), 디지트 라인 및 워드라인 드라이버(40) 및 센스앰프 및 라이트 드라이버(60)를 구비한다. 또한, 메모리 셀이 연결된 복수개의 비트라인들(BL0 내지 BLn)을 포함하며 상기 디지트 라인들(DL0 내지 DLn) 및 워드라인들을 공유하여 입출력 라인들(I/O0 내지 I/On) 각각에 연결되는 셀 어레이 블록들(10,20)을 구비한다.
상기 종래의 자기 메모리 장치에서는 단방향성을 갖는 디지트 라인(DL0 내지 DLn)은 워드라인과 평행하게 X축으로 배치되어 같은 로우 어드레스를 가지게 된다. 따라서, 각각의 셀 어레이 블록들(10,20)은 워드라인 및 디지트 라인들(DL0 내지 DLn)과 공유되도록 배열된다. 상기 디지트 라인들(DL0 내지 DLn) 및 워드라인들의 일 측면에는 상기 디지트 라인들(DL0 내지 DLn) 및 워드라인들의 드라이빙 하기 위한 디지트 라인 및 워드라인 드라이버(40)가 구비된다.
상기 비트라인들(BL0 내지 BLn)은 상기 디지트 라인들(DL0 내지 DLn) 및 워드라인들의 배열방향에 수직인 Y축방향으로 배열된다. 상기 비트라인들(BL0 내지 BLn)에는 쌍방향성의 전류가 흐르게 되어 메모리 셀을 구성하는 MTJ의 자화방향을 조절하게 된다. 즉, 상기 비트라인들(BL0 내지 BLn)에 흐르는 전류의 방향에 의해 상기 도 2의 도면상에 화살표로 표시된 MTJ의 자유강자성체의 자화방향이 바뀌게 된다. 따라서 상기 비트라인들(BL0 내지 BLn)에는 라이트 시 입력되는 데이터에 따라 상기 비트라인들(BL0 내지 BLn)에 흐르는 전류의 조절을 위하여 양쪽에 각각 비트라인 드라이버(32,34)를 구비하게 된다.
상기한 바와 같은 종래의 자기 메모리 장치는 점점 고집적화되어 가는 추세 에 비추어 고집적화에 유리하지 않다. 따라서, 같은 사이즈의 MTJ를 가지는 경우에도 고집적화에 유리한 구조를 가지는 자기메모리 장치가 필요하게 되었다.

따라서, 본 발명의 목적은 상기한 종래의 문제점을 극복할 수 있는 자기 메모리 장치 및 그의 구동방법을 제공하는 데 있다.
본 발명의 다른 목적은 고집적화에 유리한 자기메모리 장치 및 그 구동방법을 제공하는데 있다.
상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 양상(aspect)에 따라, 본 발명에 따른 자기 메모리 장치는, 하나의 액세스 트랜지스터와 장축과 단축을 가지는 하나의 MTJ를 포함하는 적어도 하나 이상의 메모리 셀과; 상기 MTJ의 장축과 평행한 방향으로 배열되는 적어도 하나 이상의 비트라인과; 상기 MTJ의 단축과 평행한 방향으로 배열되는 적어도 하나 이상의 디지트 라인을 구비함을 특징으로 한다.
상기 MTJ의 자화방향은 상기 MTJ의 장축과 평행한 방향일 수 있으며, 상기 MTJ를 구성하는 자유자성체 층의 자화방향은 상기 디지트 라인에 흐르는 전류의 방향을 조절함에 의해 변경될 수 있다. 또한, 상기 자기 메모리 장치는 상기 디지트 라인과 평행하게 구성되어 상기 액세스 트랜지스터를 동작시키기 위한 적어도 하나 이상의 워드라인을 구비할 수 있다.
상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 다른 양상에 따라, 본 발명에 따른 자기 메모리 장치의 메모리 셀들에 데이터를 라이트하기 위한 구동방법은, 입출력라인과 분리된 비트라인에 일정방향의 전류를 인가하는 단계와; 상기 입출력 라인을 통하여 입력되는 데이터가 데이터 '0'인 경우에는 디지트 라인에 제1방향의 전류가 인가되고, 입력되는 데이터가 데이터 '1' 인 경우에는 상기 제1방향과 반대되는 제2방향의 전류가 상기 디지트 라인에 인가되는 단계를 구비함을 특징으로 한다.
상기 비트라인은 상기 메모리 셀을 구성하는 MTJ의 장축과 평행하게 배열될 수 있으며, 상기 디지트 라인은 상기 메모리 셀을 구성하는 MTJ의 단축과 평행하게 배열될 수 있다. 또한, 상기 제1방향 및 제2방향은 상기 비트라인에 흐르는 전류의 방향에 수직방향일 수 있다.
상기한 장치적ㆍ방법적 구성에 따르면, 고집적화에 유리한 자기 메모리 장치의 구현이 가능해진다.
이하에서는 본 발명의 바람직한 실시예가, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 철저한 이해를 제공할 의도 외에는 다른 의도 없이, 첨부한 도면들을 참조로 하여 상세히 설명될 것이다.
도 3은 본 발명의 일 실시예에 따른 MTJ 소자를 이용한 자기 메모리 장치에서 메모리 셀을 구성하는 MTJ의 배열을 보인 배치도이다.
도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 자기메모리 장치에서는, 장축(b)과 단축(a)을 가지는 MTJ(102), 상기 MTJ(102)의 장축(b)방향과 평행하기 배열되는 비트라인(BL) 및 상기 MTJ(102)의 단축(a)방향과 평행하게 배열되는 디지트 라인(DL)을 구비한다.
상기 MTJ(102)는 자화방향이 고정되어 있는 강자성층, 상기 자화의 방향이 고정된 강자성층에 대해 자화의 방향이 바뀔수 있는 자유강자성층 및 상기 강자성층과 자유 강자성층 사이에 형성된 절연성 터널 장벽층을 구비하여 구성된다.
상기 본 발명의 일 실시예에 따른 자기 메모리 장치에서는 디지트 라인(DL)의 전류의 방향(iDL)은 종래와 달리 쌍방향성을 가진다. 즉, 입력되는 데이터에 따라 상기 디지트 라인(DL)에 인가되는 전류(iDL)의 방향을 바꾸어 줌으로써 메모리 셀에 데이터를 라이트하는 방식이 사용된다. 여기서 비트라인(BL)의 전류(iBL)는 일정한 방향으로 고정되어 있다.
도 4는 상기 도 3과 같은 배열을 갖는 메모리 셀 들의 어레이를 구비하는 자기 메모리 장치의 배치도가 나타나 있다.
도 4에 도시된 바와 같이, 본 발명의 일실시예에 따른 자기 메모리 장치는 메모리 셀 어레이에 연결되는 비트라인들(BL0 내지 BLn), 디지트 라인들(DL0 내지 DLn), 워드라인들(미도시), 입출력 라인(I/O0 내지 I/On), 비트라인 드라이버(130), 디지트 라인 및 워드라인 드라이버(142,144,146,148) 및 센스앰프 및 라이트 드라이버(160)를 구비한다. 또한, 메모리 셀이 연결된 복수개의 비트라인들(BL0 내지 BLn)을 포함하며 같은 데이터를 입력받는 셀 들만이 공유하는 디지 트 라인들(DL0 내지 DLn) 및 워드라인들을 공유하여 입출력 라인들(I/O0 내지 I/On) 각각에 연결되는 셀 어레이 블록들(110,120)을 구비한다.
상기한 본 발명의 일실시예에 따른 자기 메모리 장치에서는 쌍방향성을 갖는 디지트 라인(DL0 내지 DLn)은 워드라인과 평행하게 X축으로 배치되어 같은 로우 어드레스를 가지게 된다. 그리고, 상기 하나의 입출력 라인(I/O0 또는 I/On)을 공유하는 셀 어레이 블록(110,120)은 디지트 라인들(DL0 내지 DLn)을 각각 구비하여 배열된다. 또한, 상기 하나의 입출력 라인(I/O0)을 공유하는 셀 어레이 블록(110)은 상기 디지트 라인들(DL0 내지 DLn) 및 워드라인들의 드라이빙 하기 위한 디지트 라인 및 워드라인 드라이버(142,144)를 상기 디지트 라인들(DL0 내지 DLn)의 양쪽에 각각 1개씩 배치된다. 또한, 상기 다른 하나의 입출력 라인(I/On)을 공유하는 셀 어레이 블록(,120)은 상기 디지트 라인들(DL0 내지 DLn) 및 워드라인들의 드라이빙 하기 위한 디지트 라인 및 워드라인 드라이버(146,148)를 상기 디지트 라인들(DL0 내지 DLn)의 양쪽에 각각 1개씩 배치된다. 상기 디지트 라인 및 워드라인 드라이버들(142,144,146,148)은 라이트 동작시 입력되는 데이터에 따라 상기 디지트 라인에 흐르는 전류의 방향을 조절하게 된다. 즉, 상기 디지트 라인들(DL0 내지 DLn)에 흐르는 전류의 방향에 의해 상기 도 4의 도면상에 화살표로 표시된 MTJ의 자유강자성체의 자화방향이 바뀌게 된다. 워드라인의 경우에는 입력되는 데이터와 관계없이 인가되는 어드레스에 의하여 동작되므로 상기 셀 어레이 블록들(110,120) 간의 공유가 가능하다
상기 비트라인들(BL0 내지 BLn)은 상기 디지트 라인들(DL0 내지 DLn) 및 워 드라인들의 배열방향에 수직인 Y축 방향으로 배열된다. 상기 비트라인들(BL0 내지 BLn)에는 상기 셀 어레이 블록들(110,120) 각각에 배치되며 단방향성의 전류가 흐르게 된다. 상기 비트라인들(BL0 내지 BLn)에는 상기 비트라인의 전류를 제어하게 위한 비트라인 드라이버(130)가 구비된다.
상기와 같은 자기 메모리 장치에서는 리드 동작시 선택된 메모리 셀로부터 센싱되는 데이터가 비트라인(BL0 내지 BLn)에 연결된 입출력 라인(i/O0 내지 I/On)을 통하여 출력된다. 상기 출력되는 데이터는 센스앰프(S/A;160)에서 구별 인식되어 출력된다. 상기 리드동작의 경우에는 상기 디지트 라인(DL0 내지 DLn)에는 전류가 흐르지 않는다. 리드 동작시에는 선택된 X 어드레스에 응답하는 워드라인만 동작되며, 이외에는 종래의 리드동작과 동일하다.
상기 자기 메모리 장치의 라이트 동작의 경우에는 비트라인이 입출력 라인(I/O0 내지 I/On)에서 분리되고 비트라인(BL0 내지 BLn)에 일정 방향의 전류가 인가된다. 다음에 상기 입출력 라인(I/O0 내지 I/On)을 통하여 입력되는 데이터가 데이터 '0'인 경우에는 디지트 라인(DL0 내지 DLn)에 제1방향의 전류가 인가되고, 입력되는 데이터가 데이터 '1' 인 경우에는 상기 제1방향과 반대되는 제2방향의 전류가 상기 디지트 라인(DL0 내지 DLn)에 인가되게 된다. 상기 제1방향 및 제2방향은 상기 비트라인에 흐르는 전류의 방향에 수직방향일 수 있다. 상기 전류의 방향에 따라 상기 셀 어레이 블록(110,120)을 구성하는 메모리 셀의 MTJ를 구성하는 자유자성체 층의 자화방향이 변하게 되어 라이트 동작이 행해지게 된다.
도 5 및 도 6은 도 4의 자기메모리 장치에서의 데이터의 라이트 시의 디지 트 라인에 공급되는 전류방향에 따른 자유강자성층(108)의 자화 방향의 변화를 도시한 도면이다.
도 5 및 도 6에 도시된 바와 같이, 상기 자기 메모리 장치에서의 메모리 셀을 구성하는 MTJ는 자화방향이 고정되어 있는 고정강자성층(104), 상기 자화의 방향이 고정된 고정강자성층(104)에 대해 자화의 방향이 바뀔수 있는 자유강자성층(108) 및 상기 고정강자성층(104)과 자유 강자성층(108) 사이에 형성된 절연성 터널 장벽층(106)을 구비하여 구성된다. 여기서 데이터 '0'이 라이트 된 경우에는 상기 고정 강자성층(104) 및 상기 자유 강자성층의 자화방향이 동일한 방향을 갖는 상태로 가정하고, 데이터 '1'이 라이트 된 경우에는 상기 고정 강자성층(104) 및 상기 자유 강자성층의 자화방향이 서로 반대의 방향을 갖는다고 가정한다.
도 5는 데이터 '1'을 라이트 하는 경우를 도시한 것이고, 도 6은 데이터 '0'을 라이트 하는 경우를 도시한 것이다.
도 5에 도시된 바와 같이, 상기 자기 메모리 장치를 구성하는 메모리 셀에 데이터 '0'이 기입되어 있던 초기상태에서 데이터 '1'이 입력되면, 비트라인(BL0 내지 BLn)의 전류가 일정한 방향(예를 들면, Y축 양의 방향)으로 고정되고, 디지트 라인(DL0 내지 DLn) 전류가 제2방향(예를 들면, X축의 양의 방향)으로 인가된다. 이러한 상태는 상기 자유 강자성층(108)의 자화방향을 반전시켜, 상기 고정 강자성층(104)의 자화방향과 반대 방향을 띄게 되고 메모리 셀에는 데이터 '1'이 라이트되게 된다.
도 6에 도시된 바와 같이, 상기 자기 메모리 장치를 구성하는 메모리 셀에 데이터 '1'이 기입되어 있던 초기상태에서 데이터 '0'이 입력되면, 비트라인(BL0 내지 BLn)의 전류가 일정한 방향(예를 들면, Y축 양의 방향)으로 고정되고, 디지트 라인(DL0 내지 DLn) 전류가 제1방향(예를 들면, X축의 음의 방향)으로 인가된다. 이러한 상태는 상기 자유 강자성층(108)의 자화방향을 반전시켜, 상기 고정 강자성층(104)의 자화방향과 동일한 방향을 띄게 되고 메모리 셀에는 데이터 '0'이 라이트되게 된다.
상기한 실시예의 설명은 본 발명의 더욱 철저한 이해를 위하여 도면을 참조로 예를 든 것에 불과하므로, 본 발명을 한정하는 의미로 해석되어서는 안될 것이다. 또한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기본적 원리를 벗어나지 않는 범위 내에서 다양한 변화와 변경이 가능함은 명백하다 할 것이다. 예컨대, 사안이 다른 경우에 회로의 내부 구성을 변경하거나, 회로의 내부 구성 소자들을 다른 등가적 소자들로 대치할 수 있음은 명백하다.
이상 설명한 바와 같이, 본 발명에 따르면 자기 메모리 장치를 구성하는 메모리 셀의 MTJ의 장축과 비트라인이 평행하게 배열되도록 구성함에 의하여 고집적화에 유리한 효과가 있다.

Claims (8)

  1. 자기 메모리 장치에 있어서:
    하나의 액세스 트랜지스터와 장축과 단축을 가지는 하나의 MTJ를 포함하는 적어도 하나 이상의 메모리 셀과;
    상기 MTJ의 장축과 평행한 방향으로 배열되는 적어도 하나 이상의 비트라인과;
    상기 MTJ의 단축과 평행한 방향으로 배열되는 적어도 하나 이상의 디지트 라인을 구비함을 특징으로 하는 자기메모리 장치.
  2. 제1항에 있어서,
    상기 MTJ의 자화방향은 상기 MTJ의 장축과 평행한 방향임을 특징으로 하는 자기메모리 장치.
  3. 제2항에 있어서,
    상기 MTJ를 구성하는 자유자성체 층의 자화방향은 상기 디지트 라인에 흐르는 전류의 방향을 조절함에 의해 변경됨을 특징으로 하는 자기 메모리 장치.
  4. 제3항에 있어서,
    상기 자기 메모리 장치는 상기 디지트 라인과 평행하게 구성되어 상기 액세스 트랜지스터를 동작시키기 위한 적어도 하나 이상의 워드라인을 구비함을 특징으로 하는 자기 메모리 장치.
  5. 자기 메모리 장치의 메모리 셀들에 데이터를 라이트하기 위한 구동방법에 있어서:
    입출력라인과 분리된 비트라인에 일정방향의 전류를 인가하는 단계와;
    상기 입출력 라인을 통하여 입력되는 데이터가 데이터 '0'인 경우에는 디지트 라인에 제1방향의 전류가 인가되고, 입력되는 데이터가 데이터 '1' 인 경우에는 상기 제1방향과 반대되는 제2방향의 전류가 상기 디지트 라인에 인가되는 단계를 구비함을 특징으로 하는 구동방법.
  6. 제5항에 있어서,
    상기 비트라인은 상기 메모리 셀을 구성하는 MTJ의 장축과 평행하게 배열됨을 특징으로 하는 구동방법.
  7. 제6항에 있어서,
    상기 디지트 라인은 상기 메모리 셀을 구성하는 MTJ의 단축과 평행하게 배열됨을 특징으로 하는 구동방법.
  8. 제7항에 있어서,
    상기 제1방향 및 제2방향은 상기 비트라인에 흐르는 전류의 방향에 수직방향임을 특징으로 하는 구동방법.
KR1020040061083A 2004-08-03 2004-08-03 자기 메모리 장치 및 그의 구동방법 KR20060012402A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040061083A KR20060012402A (ko) 2004-08-03 2004-08-03 자기 메모리 장치 및 그의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040061083A KR20060012402A (ko) 2004-08-03 2004-08-03 자기 메모리 장치 및 그의 구동방법

Publications (1)

Publication Number Publication Date
KR20060012402A true KR20060012402A (ko) 2006-02-08

Family

ID=37122089

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040061083A KR20060012402A (ko) 2004-08-03 2004-08-03 자기 메모리 장치 및 그의 구동방법

Country Status (1)

Country Link
KR (1) KR20060012402A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9330745B2 (en) 2013-12-24 2016-05-03 Samsung Electronics Co., Ltd. Magnetic memory devices including magnetic memory cells having opposite magnetization directions

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9330745B2 (en) 2013-12-24 2016-05-03 Samsung Electronics Co., Ltd. Magnetic memory devices including magnetic memory cells having opposite magnetization directions

Similar Documents

Publication Publication Date Title
US6839269B2 (en) Magnetic random access memory
US7463509B2 (en) Magneto-resistive RAM having multi-bit cell array structure
US8422278B2 (en) Memory with separate read and write paths
JP5019681B2 (ja) 薄膜磁性体記憶装置
US7577020B2 (en) System and method for reading multiple magnetic tunnel junctions with a single select transistor
CN103489474A (zh) 包括源极线电压产生器的磁阻存储器设备
KR101068573B1 (ko) 반도체 메모리 장치
US6822897B2 (en) Thin film magnetic memory device selecting access to a memory cell by a transistor of a small gate capacitance
US8050074B2 (en) Magnetic packet memory storage devices, memory systems including such devices, and methods of controlling such devices
JP5045672B2 (ja) ２ｔ２ｍｔｊセルを用いたｍｒａｍ
JP2013026337A (ja) 半導体装置及び磁気ランダムアクセスメモリ
KR100817061B1 (ko) 기입 전류와 같은 방향의 금지 전류를 흐르게 하는마그네틱 램
KR100802262B1 (ko) 자기저항램과 그의 셀 및 셀 어레이
US6930915B2 (en) Cross-point MRAM array with reduced voltage drop across MTJ's
KR20060012402A (ko) 자기 메모리 장치 및 그의 구동방법
JP4150047B2 (ja) 磁気記憶装置
KR100772797B1 (ko) 자기저항램과 그의 셀 및 셀 어레이
KR100516691B1 (ko) 자기저항 램
KR101119160B1 (ko) 자기 메모리 셀
KR100513369B1 (ko) 자기저항 램
KR20030046870A (ko) 자기저항 램

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination