KR20060011083A - 반도체 소자의 캐퍼시터 형성 방법 - Google Patents
반도체 소자의 캐퍼시터 형성 방법 Download PDFInfo
- Publication number
- KR20060011083A KR20060011083A KR1020040059755A KR20040059755A KR20060011083A KR 20060011083 A KR20060011083 A KR 20060011083A KR 1020040059755 A KR1020040059755 A KR 1020040059755A KR 20040059755 A KR20040059755 A KR 20040059755A KR 20060011083 A KR20060011083 A KR 20060011083A
- Authority
- KR
- South Korea
- Prior art keywords
- storage electrode
- forming
- semiconductor device
- nitride film
- capacitor
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 64
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 239000003990 capacitor Substances 0.000 title claims abstract description 31
- 150000004767 nitrides Chemical class 0.000 claims abstract description 35
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 12
- 239000010410 layer Substances 0.000 claims description 36
- 238000005530 etching Methods 0.000 claims description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 239000002002 slurry Substances 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 239000011229 interlayer Substances 0.000 claims description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 230000002378 acidificating effect Effects 0.000 claims description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 2
- 229910017855 NH 4 F Inorganic materials 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 239000002253 acid Substances 0.000 claims description 2
- 229910021529 ammonia Inorganic materials 0.000 claims description 2
- 238000004140 cleaning Methods 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 239000007800 oxidant agent Substances 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 4
- 230000035515 penetration Effects 0.000 abstract description 3
- 239000000377 silicon dioxide Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 소자의 캐퍼시터 형성 방법에 관한 것으로, 저장 전극용 도전층을 Ti / TiN / Ti 의 적층 구조로 형성한 후 캡핑 질화막을 형성하여 캐퍼시터의 용량을 일정하게 유지하고, 산화막 에천트가 저장 전극 영역 하부로 침투하는 것을 방지하여 상기 반도체 소자의 결함을 최소화하는 반도체 소자의 캐퍼시터 형성 방법에 관한 것이다.
Description
도 1a 내지 도 1f는 종래 기술에 따른 반도체 소자의 캐퍼시터 형성 방법을 도시한 단면도들.
도 2는 종래 기술에 따른 반도체 소자의 캐퍼시터 형성 방법의 문제점을 도시한 단면도.
도 3a 내지 도 3i는 본 발명에 따른 반도체 소자의 캐퍼시터 형성 방법을 도시한 단면도들.
도 4는 본 발명에 따른 반도체 소자의 캐퍼시터 형성 방법으로 종래 기술의 문제점을 해결한 모습을 도시한 단면도.
< 도면의 주요 부분에 대한 부호 설명 >
10, 100 : 비트 라인 20, 110 : 층간 절연막
30, 120 : 저장 전극 콘택 40, 130 : 식각 정지 질화막
50, 140 : 저장 전극용 산화막 60, 150 : 저장 전극 영역
70, 160 : 저장 전극용 도전층 80, 180 : 포토 레지스트막
90, 190 : 저장 전극 영역 170 : 캡핑 질화막
A, B : 하부 전극 취약 부분
본 발명은 반도체 소자의 캐퍼시터 방법에 관한 것으로, 저장 전극용 도전층을 Ti / TiN / Ti 의 적층 구조로 형성한 후 캡핑 질화막을 형성하여 캐퍼시터의 용량을 일정하게 유지하고, 산화막 에천트가 저장 전극 영역 하부로 침투하는 것을 방지하여 상기 반도체 소자의 결함을 최소화하는 반도체 소자의 캐퍼시터 형성 방법에 관한 것이다.
도 1a 내지 도 1f는 종래 기술에 따른 반도체 소자의 캐퍼시터 형성 방법을 도시한 단면도들이다.
도 1a를 참조하면, 비트 라인 및 층간 절연막이 구비된 반도체 기판 상부에 식각 정지 질화막 및 저장 전극용 산화막을 형성한다.
도 1b를 참조하면, 저장 전극으로 예정된 부분의 상기 저장 전극용 산화막 및 식각 정지 질화막을 식각하여 저장 전극 영역을 형성한다.
도 1c를 참조하면, 저장 전극 영역을 포함한 전체 표면 상부에 저장 전극용 도전층을 형성한다.
도 1d를 참조하면, 저장 전극 영역을 매립하는 포토 레지스트막을 형성한 후저장 전극용 산화막이 노출되도록 평탄화 식각 공정을 수행한다.
도 1e를 참조하면, 포토 레지스트막을 제거한 후 저장 전극용 산화막을 제거한다.
도 1f를 참조하면, 도 1e의 A 부분을 확대하여 나타낸 단면도로써, 증착 과정이나 후속 열처리 공정에서 스트레스(Stress)가 집중되는 부분(B)을 나타낸다.
도 2는 종래 기술에 따른 반도체 소자의 캐퍼시터 형성 방법의 문제점을 도시한 단면도이다.
저장 전극 영역의 하부로 산화막 에천트가 침투하여 저장 전극 영역 하부의 반도체 기판이 손실(A)된 모습을 나타낸다.
상술한 종래 기술에 따른 반도체 소자의 캐퍼시터 형성 방법에서, 저장 전극용 도전층의 TiN층 특성 저하 및 저장 전극용 도전층의 형성 공정에서 발생하는 스트레스(Stress)로 인하여 저장 전극 영역 하부에 틈이 발생하고 저장 전극용 산화막 제거 공정에 사용되는 침투성이 강한 HF 계열의 산화막 에천트가 상기 틈에 침투하여 반도체 소자를 손상시키는 문제점이 있다.
상기 문제점을 해결하기 위하여, 저장 전극용 도전층을 Ti / TiN / Ti 의 적층 구조로 형성한 후 캡핑 질화막을 형성한다. 다음에 실리카계 연마제를 이용한 CMP 공정을 통하여 포토 레지스트막을 식각한다. 상기 CMP 공정은 상기 캡핑 질화막 및 저장 전극용 도전층으로 사용되는 TiN층을 동시에 제거할 수 있는 산성의 실리카 연마제를 가지는 슬러리에 H2O2를 첨가하여 사용하여 캐퍼시터의 용량을 일정하게 유지하며, 전기적 특성이 우수한 저장 전극이 형성된다.
또한, 저장 전극용 산화막 제거 공정시 상기 캡핑 질화막에 의해 산화막 에 천트가 상기 저장 전극 영역의 하부로 침투하여 산화막 및 실리콘층이 손실되는 것을 방지하여 반도체 소자의 결함 발생을 최소화 시키는 반도체 소자의 캐퍼시터 형성 방법을 제공하는 것을 그 목적으로 한다.
본 발명에 따른 반도체 소자의 캐퍼시터 형성 방법은
비트 라인 및 층간 절연막이 구비된 반도체 기판 상부에 식각 정지 질화막 및 저장 전극용 산화막을 형성하는 단계와,
저장 전극으로 예정된 부분의 상기 저장 전극용 산화막 및 식각 정지 질화막을 식각하여 저장 전극 영역을 형성하는 단계와,
상기 저장 전극 영역을 포함한 전체 표면 상부에 저장 전극용 도전층을 형성하는 단계와,
상기 저장 전극용 도전층 표면에 캡핑 질화막을 형성하는 단계와,
상기 저장 전극 영역을 매립하는 포토 레지스트막을 전체 표면 상부에 형성하는 단계와,
상기 저장 전극용 산화막이 노출되도록 평탄화 식각 공정을 수행하는 단계와,
상기 포토 레지스트막, 저장 전극용 산화막 및 캡핑 질화막을 순차적으로 제거하는 단계
를 포함하는 것을 특징으로 하는 반도체 소자의 캐퍼시터 형성 방법이다.
이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
도 3a 내지 도 3i는 본 발명에 따른 반도체 소자의 캐퍼시터 형성 방법을 도시한 단면도들이다.
도 3a를 참조하면, 비트 라인(100) 및 층간 절연막(110)이 구비된 반도체 기판 상부에 식각 정지 질화막(130) 및 저장 전극용 산화막(140)을 형성한다.
도 3b를 참조하면, 저장 전극으로 예정된 부분의 저장 전극용 산화막(140) 및 식각 정지 질화막(130)을 식각하여 저장 전극 영역(150)을 형성한다.
도 3c를 참조하면, 저장 전극 영역(150)을 포함한 전체 표면 상부에 저장 전극용 도전층(160)을 형성한다. 저장 전극용 도전층(160)은 Ti / TiN / Ti 의 적층 구조로 형성하는 것이 바람직하며, 저장 전극용 도전층(160)의 Ti, TiN 및 Ti층은 각각 50 내지 150Å, 200 내지 400Å 및 50 내지 150Å의 두께로 형성하는 것이 바람직하다.
도 3d를 참조하면, 저장 전극용 도전층(160) 표면에 캡핑 질화막(170)을 형성한다. 캡핑 질화막(170)은 후속 공정인 저장 전극용 산화막(140) 제거 공정시 발생하는 산화막 에천트가 저장 전극 영역(150) 하부로의 침투를 방지하기 위하여 형성하며, 50 내지 300Å 두께의 실리콘 질화막으로 형성하는 것이 바람직하다.
도 3e를 참조하면, 저장 전극 영역(150)을 매립하는 포토 레지스트막(180)을 형성한다. 포토 레지스트막(180)은 2000 내지 5000Å의 두께로 형성한다.
도 3f를 참조하면, 저장 전극용 산화막(140)이 노출되도록 평탄화 식각 공정을 수행한다. 상기 평탄화 식각 공정은 캐퍼시터의 높이를 일정하게 유지하여 상기 캐퍼시터의 용량을 일정하기 위하여 진행되며 CMP 공정으로 수행한다. 여기서, 상기 CMP 공정은 콜로이달 또는 SiO2 계열의 연마제를 포함한 슬러리를 사용하여 수행한다. 상기 평탄화 식각 공정을 위한 슬러리의 pH는 1 내지 5인 산성 용액이며, H2O2, Fe(NO3)3 및 H5IO6의 산화제를 1 내지 5% 첨가하여 TiN을 용이하게 제거하되, 산화막 대 질화막의 식각 선택비가 4 : 1 이하인 것을 사용하는 것이 바람직하다.
또한, 상기 CMP 공정은 염기성 암모니아 실리카 슬러리를 사용하여 질화막을 제거한 후 산성 Al2O3 / SiO2 의 혼합 메탈 슬러리를 사용하여 TiN 층을 제거할 수도 있다.
상기 CMP 공정 후 잔여물을 제거하기 위한 SC - 1 및 NH4OH + HF 세정 공정을 더 수행하는 것이 바람직하다.
도 3g를 참조하면, 포토 레지스트막(180)을 제거한다.
도 3h를 참조하면, 저장 전극용 산화막(140)을 제거한다. 이때, 저장 전극용 산화막(140)의 제거는 HF 에 30 내지 40%의 NH4F를 함유한 용액을 산화막 에천트로 사용하는 것이 바람직하다.
도 3i를 참조하면, 캡핑 질화막(170)을 제거한다. 캡핑 질화막(170)의 제거는 H3PO4 용액을 이용하여 수행하되, 식각 정지 질화막(130)이 800Å의 두께가 될 때까지 진행하는 것이 바람직하다.
도 4는 본 발명에 따른 반도체 소자의 캐퍼시터 형성 방법으로 반도체 기판 에 손상이 발생하지 않은 실린더형 캐퍼시터의 모습을 도시한 단면도이다.
본 발명에 따른 반도체 소자의 캐퍼시터 형성 방법은 저장 전극용 도전층을 형성한 후에 실리콘 질화막을 이용한 캡핑 질화막을 형성하고, 상기 저장 전극용 도전층의 소자 분리 공정으로 포토 레지스트막을 형성하고 CMP 공정을 진행함으로써 캐퍼시터의 용량을 일정하게 유지할 수 있다.
또한, 상기 저장 전극 영역은 상기 캡핑 질화막을 보호막으로 형성하고 상기 저장 전극용 산화막 제거 공정을 진행함으로써 산화막 에천트가 저장 전극 영역 하부로 침투하는 것을 방지하여 상기 반도체 소자의 결함을 최소화하는 효과가 있다.
Claims (14)
- 비트 라인 및 층간 절연막이 구비된 반도체 기판 상부에 식각 정지 질화막 및 저장 전극용 산화막을 형성하는 단계;저장 전극으로 예정된 부분의 상기 저장 전극용 산화막 및 식각 정지 질화막을 식각하여 저장 전극 영역을 형성하는 단계;상기 저장 전극 영역을 포함한 전체 표면 상부에 저장 전극용 도전층을 형성하는 단계;상기 저장 전극용 도전층 표면에 캡핑 질화막을 형성하는 단계;상기 저장 전극 영역을 매립하는 포토 레지스트막을 전체 표면 상부에 형성하는 단계;상기 저장 전극용 산화막이 노출되도록 평탄화 식각 공정을 수행하는 단계; 및상기 포토 레지스트막, 저장 전극용 산화막 및 캡핑 질화막을 순차적으로 제거하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 캐퍼시터 형성 방법.
- 제 1 항에 있어서,상기 저장 전극용 도전층은 Ti / TiN / Ti 의 적층 구조로 형성하는 것을 특징으로 하는 반도체 소자의 캐퍼시터 형성 방법.
- 제 2 항에 있어서,상기 저장 전극용 도전층의 Ti, TiN 및 Ti층은 각각 50 내지 150Å, 200 내지 400Å 및 50 내지 150Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 캐퍼시터 형성 방법.
- 제 1 항에 있어서,상기 캡핑 질화막은 50 내지 300Å 두께의 실리콘 질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 캐퍼시터 형성 방법.
- 제 1 항에 있어서,상기 포토 레지스트막은 2000 내지 5000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 캐퍼시터 형성 방법.
- 제 1 항에 있어서,상기 평탄화 식각 공정은 CMP 공정으로 수행하되, 콜로이달 또는 SiO2 계열의 연마제를 사용하는 것을 특징으로 하는 반도체 소자의 캐퍼시터 형성 방법.
- 제 6 항에 있어서,상기 평탄화 식각 공정을 위한 슬러리의 pH는 1 내지 5인 산성 슬러리이며, 산화막 대 질화막의 식각 선택비가 4 : 1 이하인 것을 특징으로 하는 반도체 소자의 캐퍼시터 형성 방법.
- 제 6 항에 있어서,상기 평탄화 식각 공정을 위한 슬러리는 H2O2, Fe(NO3)3 및 H5IO6의 산화제를 1 내지 5% 첨가하는 것을 특징으로 하는 반도체 소자의 캐퍼시터 형성 방법.
- 제 6 항에 있어서,상기 CMP 공정은 염기성 암모니아 실리카 슬러리를 사용하여 질화막을 제거하는 단계; 및산성 Al2O3 / SiO2 의 혼합 메탈 슬러리를 사용하여 TiN 층을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 캐퍼시터 형성 방법.
- 제 1 항에 있어서,상기 CMP 공정 후 잔여물을 제거하기 위한 SC - 1 및 NH4OH + HF 세정 공정을 더 수행하는 것을 특징으로 하는 반도체 소자의 캐퍼시터 형성 방법.
- 제 1 항에 있어서,상기 저장 전극용 산화막의 식각 공정은 HF 계열의 산화막 에천트를 사용하는 것을 특징으로 하는 반도체 소자의 캐퍼시터 형성 방법.
- 제 11 항에 있어서,상기 산화막 에천트는 HF 에 30 내지 40%의 NH4F를 함유한 용액인 것을 특징으로 하는 반도체 소자의 캐퍼시터 형성 방법.
- 제 1 항에 있어서,상기 캡핑 질화막의 제거는 H3PO4 용액을 이용하여 수행하는 것을 특징으로 하는 반도체 소자의 캐퍼시터 형성 방법.
- 제 1 항에 있어서,상기 캡핑 질화막의 제거는 상기 식각 정지 질화막이 800Å의 두께가 될 때까지 진행하는 것을 특징으로 하는 반도체 소자의 캐퍼시터 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040059755A KR20060011083A (ko) | 2004-07-29 | 2004-07-29 | 반도체 소자의 캐퍼시터 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040059755A KR20060011083A (ko) | 2004-07-29 | 2004-07-29 | 반도체 소자의 캐퍼시터 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060011083A true KR20060011083A (ko) | 2006-02-03 |
Family
ID=37121180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040059755A KR20060011083A (ko) | 2004-07-29 | 2004-07-29 | 반도체 소자의 캐퍼시터 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060011083A (ko) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007105912A1 (en) | 2006-03-14 | 2007-09-20 | Inktec Co., Ltd. | Antibacterial composition containing organic silver complexes, antibacterial treatment methods using the same and antibacterial formed article |
| US8252382B2 (en) | 2006-04-29 | 2012-08-28 | Inktec Co., Ltd. | Aluminum wheel having high gloss |
| US8518478B2 (en) | 2007-02-22 | 2013-08-27 | Inktec Co., Ltd. | Conductive fibers and a method of manufacturing the same |
| EP2752470A1 (en) | 2006-08-07 | 2014-07-09 | Inktec Co., Ltd. | Process for preparation of silver nanoparticles, and the compositions of silver ink containing the same |
| CN104934137A (zh) * | 2015-04-28 | 2015-09-23 | 中科院广州化学有限公司南雄材料生产基地 | 一种基于纳米银焊接制备透明导电薄膜的方法 |
-
2004
- 2004-07-29 KR KR1020040059755A patent/KR20060011083A/ko not_active Application Discontinuation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007105912A1 (en) | 2006-03-14 | 2007-09-20 | Inktec Co., Ltd. | Antibacterial composition containing organic silver complexes, antibacterial treatment methods using the same and antibacterial formed article |
| US8211453B2 (en) | 2006-03-14 | 2012-07-03 | Inktec Co., Ltd. | Antibacterial composition containing organic silver complexes, antibacterial treatment methods using the same and antibacterial formed article |
| US8252382B2 (en) | 2006-04-29 | 2012-08-28 | Inktec Co., Ltd. | Aluminum wheel having high gloss |
| EP2752470A1 (en) | 2006-08-07 | 2014-07-09 | Inktec Co., Ltd. | Process for preparation of silver nanoparticles, and the compositions of silver ink containing the same |
| US8518478B2 (en) | 2007-02-22 | 2013-08-27 | Inktec Co., Ltd. | Conductive fibers and a method of manufacturing the same |
| CN104934137A (zh) * | 2015-04-28 | 2015-09-23 | 中科院广州化学有限公司南雄材料生产基地 | 一种基于纳米银焊接制备透明导电薄膜的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7449413B1 (en) | Method for effectively removing polysilicon nodule defects | |
| JP2006114896A (ja) | 半導体装置の製造方法、湿式エッチングに対する耐性を有するエッチング阻止層の形成方法、及び半導体装置 | |
| US20080261399A1 (en) | Method for chemical mechanical polishing in a scan manner of a semiconductor device | |
| TWI327753B (en) | Methods of etching oxide, reducing roughness, and forming capacitor constructions | |
| KR20060011083A (ko) | 반도체 소자의 캐퍼시터 형성 방법 | |
| US7384823B2 (en) | Method for manufacturing a semiconductor device having a stabilized contact resistance | |
| KR100414731B1 (ko) | 반도체소자의 콘택플러그 형성방법 | |
| KR100319170B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| US6613648B1 (en) | Shallow trench isolation using TEOS cap and polysilicon pullback | |
| US20100155794A1 (en) | Rework method of metal structure of semiconductor device | |
| KR101004526B1 (ko) | 반도체 소자의 캐패시터 형성 방법 | |
| KR100487917B1 (ko) | 반도체소자의 화학적 기계적 연마방법 | |
| KR100535093B1 (ko) | 반도체 캐패시터를 형성하는 방법 | |
| KR100507364B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100649824B1 (ko) | 반도체소자의 콘택플러그 형성방법 | |
| KR20080010996A (ko) | 반도체 소자의 랜딩플러그 형성방법 | |
| KR100546111B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100950753B1 (ko) | 반도체 소자의 제조방법 | |
| KR100945871B1 (ko) | 듀얼 다마신 공정을 이용한 금속 배선 형성 방법 | |
| KR20010063707A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR20010004727A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR20020048647A (ko) | 반도체소자의 세정 방법 | |
| KR20100036100A (ko) | 반도체소자의 랜딩 플러그 콘택 형성 방법 | |
| KR20070001487A (ko) | 반도체 소자의 제조방법 | |
| KR20020096473A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |