KR20060009857A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20060009857A
KR20060009857A KR1020057019981A KR20057019981A KR20060009857A KR 20060009857 A KR20060009857 A KR 20060009857A KR 1020057019981 A KR1020057019981 A KR 1020057019981A KR 20057019981 A KR20057019981 A KR 20057019981A KR 20060009857 A KR20060009857 A KR 20060009857A
Authority
KR
South Korea
Prior art keywords
antenna
wiring
semiconductor substrate
semiconductor
insulating film
Prior art date
Application number
KR1020057019981A
Other languages
English (en)
Inventor
다카마로 깃카와
아츠시 이와타
히데오 스나미
한스 위르겐 마타우슈
신 요코야마
겐타로 시바하라
안리 나카지마
데츠시 고이데
하룬-우르 라시드 에이.비.엠
신지 와타나베
Original Assignee
도쿠리쓰교세이호징 가가쿠 기주쓰 신코 기코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿠리쓰교세이호징 가가쿠 기주쓰 신코 기코 filed Critical 도쿠리쓰교세이호징 가가쿠 기주쓰 신코 기코
Publication of KR20060009857A publication Critical patent/KR20060009857A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q13/00Waveguide horns or mouths; Slot antennas; Leaky-waveguide antennas; Equivalent structures causing radiation along the transmission path of a guided wave
    • H01Q13/08Radiating ends of two-conductor microwave transmission lines, e.g. of coaxial lines, of microstrip lines
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/642Capacitive arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00Details of, or arrangements associated with, antennas
    • H01Q1/36Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01QANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00Details of, or arrangements associated with, antennas
    • H01Q1/40Radiating elements coated with or embedded in protective material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227Inductive arrangements or effects of, or between, wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Details Of Aerials (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

배선 지연을 없애기 위해, 장거리의 금속 배선 및 비아 접속 대신에 반도체칩 상에 형성된 송신 다이폴 안테나로부터 전자파를 방사하여, 별도의 반도체칩의 회로블록 내에 형성된 수신 안테나로 받을 수 있는 반도체 장치를 제공한다. 반도체 장치에 있어서,
반도체 기판 (1) 상에 형성된 송신 안테나 (3) 로부터의 전자파 전송 신호를 상기 반도체 기판 (1) 또는 별도의 복수의 반도체 기판 상에 형성된 수신 안테나 (4) 로 전송하는 무선 배선을 이루고, 상기 복수의 반도체 기판에 각각 광대역 송수신 안테나를 형성하고, 상기 하나 이상의 반도체 기판으로부터 신호가 발신되고, 상기 반도체 기판 (1) 또는 별도의 복수의 반도체 기판의 수신 안테나로 수신되고, 그 송수신 신호가 울트라 광대역 통신 기능을 갖는다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은, 반도체 장치에 관한 것으로, 특히, 복수의 반도체 기판 사이의 초고속 신호 전송이 가능한 리컨피규러블 (reconfigurable) 무선 배선 (울트라 (ultra) 광대역 통신에 의한 무선 배선) 을 실현하기 위한 집적화 안테나의 구조에 관한 것이다.
종래의 금속 배선은, 반도체 기판 상에 형성된 알루미늄 박막을 미세가공하여, 트랜지스터와 직접 접속하도록 하였다.
또, 본 발명에 관련된 무선 배선 방식에 관한 관련 문헌으로서는, 하기의 비특허문헌 1~3 에 각각 게재되어 있다.
[비특허문헌 1]
IEEE 미국전자전기학회 IITC 국제배선기술회의 2002년 6월 예고집, A. B. M. H. Rashid, S. Watanabe, T. Kikkawa, X. Guo, 및 K. O, "Si 집적화 안테나에서 무선 배선의 간섭 제거 (Interference suppression of wireless interconnection in Si integrated antenna)", Proc. International Interconnect Technology Conference (IEEE, San Francisco, USA, June 3-5). pp. 173-175.
〔비특허문헌 2〕
고체소자재료 컨퍼런스 2002년 9월 예고집, A. B. M. H. Rashid, S.Watanabe 및 T.Kikkawa, "집적화 안테나를 이용한 Si 상의 무선 배선 (Wireless Interconnection on Si using Integrated Antenna)", Proceedings of 2002 International Conference on Solid State Devices and Materials (Nagoya, Japan, September, 2002), pp. 648-649.
[비특허문헌 3]
어드밴스드 메탈라이제이션 회의 2002년 10월 예고집, S.Watanabe, A. B. M. H. Rashid 및 T. Kikkawa, "온-칩 무선 배선용 안테나 송신 이득에 대한 Si 기판 접지의 영향 (Influence of Si Substrate Ground on Antenna Transmission Gain for on-chip Wireless Interconnects)", Proc. Advanced Metallization for ULSI Application, (2002) pp. 94-95.
발명의 개시
그러나, 종래의 금속 배선에 의한 접속방식은, 고집적화와 함께 배선길이가 길어지면, 배선의 기생용량과 저항치가 상승되어, 그 곱인 시정수 (time constant) 가 증대되기 때문에 배선을 통과하는 신호가 지연된다.
또한, 시스템이 대규모화되어, 디바이스 사이즈가 축소화되면, 3차원적 집적화가 필요하게 되지만, 3차원 집적화를 위한 금속 배선접속은, 실리콘기판을 통한 정렬 (alignment) 이나 깊은 비아홀 접속이 필요하고, 제조가 매우 곤란하여 실용화할 수 없었다.
본 발명은, 상기 상황을 감안하여, 배선 지연을 없애기 위해서, 장거리의 금속 배선 및 비아홀 접속 대신에, 반도체칩 상에 형성된 송신 다이폴 안테나로부터 전자파를 방사하여, 별도의 반도체칩의 회로블록 내에 형성된 수신 안테나로 수신할 수 있는 반도체 장치를 제공하는 것을 목적으로 한다.
〔1〕반도체 장치에 있어서, 반도체 기판 상에 형성된 송신 안테나로부터의 전자파 전송 신호를 상기 반도체 기판 또는 별도의 복수의 반도체 기판 상에 형성된 수신 안테나로 전송하는 무선 배선을 이루고, 상기 복수의 반도체 기판에 각각 광대역 송수신 안테나를 형성하고, 상기 하나 이상의 반도체 기판으로부터 신호가 발신되고, 상기 반도체 기판 또는 별도의 복수의 반도체 기판의 수신 안테나로 수신되고, 그 송수신 신호가 울트라 광대역 통신 기능을 갖는 것을 특징으로 한다.
〔2〕반도체 장치에 있어서, 반도체 기판 표면에 형성하는 제 1 층간(層間) 절연막에 끼워진 다층 배선을 가지며, 상기 다층 배선 금속층의 일부에 송신 안테나를 형성하고, 내부 배선 금속과는 관통홀(貫通孔)의 금속을 통해 접속하고, 상기 송신 안테나가 형성된 배선 금속층은 상하가 제 2 절연막에 끼워져 있고, 상기 제 2 절연막은 인접하는 제 1 층간 절연막과 유전율이 다르고, 전자파가 상기 제 1 및 제 2 절연막의 계면에서 전반사하는 조건을 만족하고, 상기 안테나에는 동일 면내에서의 방사방향과는 반대 방향으로 반사기가 형성되어 있는 것을 특징으로 한다.
〔3〕반도체 장치에 있어서, 반도체 기판 표면에 형성하는 제 1 층간 절연막에 끼워진 다층 배선을 가지며, 상기 다층 배선 금속층의 일부에 송신 안테나를 형성하고, 내부 배선 금속과는 관통홀의 금속을 통해 접속하고, 상기 송신 안테나가 형성된 배선 금속층은 상하가 제 2 절연막에 끼워져 있고, 상기 제 2 절연막은 인접하는 제 1 층간 절연막과 유전율이 다르고, 전자파가 상기 제 1 및 제 2 절연막의 계면에서 전반사되지 않은 경우에는 상기 안테나부터 상기 내부 금속 배선까지의 거리와 상기 제 2 절연막의 막두께의 관계를 다음 식으로 결정되는 값으로 하고, 상기 안테나에는 동일 면내에서의 방사방향과는 반대 방향으로 반사기가 형성되어 있는 것을 특징으로 한다.
전반사 각도= sin-1√(제 1 절연막의 유전율/제 2 절연막의 유전율) … (1)
전반사각도= tan-1√(안테나부터 배선까지의 거리/제 2 절연막의 막두께) … (2)
〔4〕반도체 장치에 있어서, 반도체 기판 표면에 형성하는 복수층의 층간 절연막에 끼워진 다층 배선을 가지며, 상기 다층 배선 금속층의 일부에 송신 안테나를 형성하고, 상기 송신 안테나가 내부 배선 금속과는 관통홀의 금속을 통해 접속하고, 상기 송신 안테나가 형성된 배선 금속층은 상하가 제 1 절연막에 끼워져 있고, 상기 제 1 절연막은 막두께 방향으로 복수개의 미세구멍 (micro pore) 이 관통되어 있고, 안테나 전송 전자파 주파수에 있어서의 포토닉 밴드 갭 (photonic band gap) 을 형성하고 있는 것을 특징으로 한다.
〔5〕반도체 장치에 있어서, 반도체 기판 표면에 형성하는 복수층의 층간 절연막에 끼워진 다층 배선을 가지며, 상기 다층 배선 금속층의 일부에 송신 안테나를 형성하고, 상기 송신 안테나가 내부 배선 금속과는 관통홀의 금속을 통해 접속하고, 상기 송신 안테나가 형성된 배선 금속층은 상하가 제 1 절연막에 끼워져 있고, 상기 제 1 절연막은 막두께 방향으로 복수개의 미세구멍이 형성되어 있고, 상기 미세구멍에는 유전율이 다른 제 2 절연막이 매립되어, 안테나 전송 전자파 주파수에 있어서의 포토닉 밴드 갭을 형성하고 있는 것을 특징으로 한다.
〔6〕반도체 장치에 있어서, 반도체 기판 상에 형성된 송신 안테나로부터의 전자파 전송 신호를 상기 반도체 기판 또는 별도의 복수의 반도체 기판 상에 형성된 수신 안테나로 전송하는 무선 배선을 이루고, 반도체 기판 표면에 형성하는 다층 배선 금속층의 일부에 송수신 안테나를 형성하고, 상기 안테나와 접지 금속 기판 및 내부 금속 배선과는 반도체 중의 전자파의 파장으로 규정되는 원방계 (far field) 거리보다 떨어져 있는 것을 특징으로 한다.
거리= Si 기판 중의 파장/2π
〔7〕반도체 장치에 있어서, 반도체 기판 상에 형성된 송신 안테나로부터의 전자파 전송 신호를 상기 반도체 기판 또는 별도의 복수의 반도체 기판 상에 형성된 수신 안테나로 전송하는 무선 배선을 이루고, 상기 안테나와 접지 금속 기판 및 내부 금속 배선과는 반도체 중의 전자파의 파장으로 규정되는 원방계 거리보다 떨어지도록, 상기 반도체 기판과 접지 금속 기판 사이에 저유전율 절연막을 삽입한 것을 특징으로 한다.
거리= Si 기판 중의 파장/2π
〔8〕반도체 장치에 있어서, 반도체 기판 상에 형성된 송신 안테나로부터의 전자파 전송 신호를 상기 반도체 기판 또는 별도의 복수의 반도체 기판 상에 형성된 수신 안테나로 전송하는 무선 배선을 이루고, 상기 송신 안테나로부터의 방사 방향에 수직으로 배치된 복수의 금속 배선층이 비아 접속홀을 통해 접속되고, 그 전장(全長)이 반도체 중의 전자파 파장의 8 분의 1 보다 짧아지도록 분할하고, 전원, 접지 배선 및 공통 배선은 안테나의 방사 방향으로 평행하게 배치하는 것을 특징으로 한다.
〔9〕반도체 장치에 있어서, 반도체 기판 상에 형성된 송신 안테나로부터의 전자파 전송 신호를 상기 반도체 기판 또는 별도의 복수의 반도체 기판 상에 형성된 수신 안테나로 전송하는 무선 배선을 이루고, 상기 반도체 기판을 복수개 나열하여 적층 집적화하고, 상기 반도체 기판 이면(裏面) 및 상기 반도체 기판으로부터 가장 떨어진 외측의 반도체 기판 이면에는 전체면 금속 접지층이 형성되어 밖을 향하여 배치되고, 그 이외의 반도체 기판에는 이면 접지 금속층을 형성하지 않고, 접지 콘택 (ground contact) 은 기판 표면으로부터 취하는 것을 특징으로 한다.
〔10〕반도체 장치에 있어서, 반도체 기판 상에 형성된 송신 안테나로부터의 전자파 전송 신호를 상기 반도체 기판 또는 별도의 복수의 반도체 기판 상에 형성된 수신 안테나로 전송하는 무선 배선을 이루고, 상기 반도체 기판 이면의 접지 금속층은 직사각형상(短冊狀)으로 분할하고, 그 폭은 반도체 중의 전자파 파장의 4 분의 1 보다 작고, 그 간격은 반도체 중의 전자파 파장의 4 분의 1 보다 큰 것을 특징으로 한다.
〔11〕반도체 장치에 있어서, 반도체 기판 상에 형성된 송신 안테나로부터의 전자파 전송 신호를 상기 반도체 기판 또는 별도의 복수의 반도체 기판 상에 형성된 수신 안테나로 전송하는 무선 배선을 이루고, 상기 송신 안테나의 상방에 제 1 또는 유전율이 다른 제 2 층간 절연막 재료로 형성된 포물면을 갖는 렌즈형상 절연막을 형성하고, 상기 렌즈형상 절연막의 표면에 금속층이 형성되어 있는 것을 특징으로 한다.
〔12〕반도체 장치에 있어서, 반도체 기판 상에 형성된 송신 안테나로부터의 전자파 전송 신호를 상기 반도체 기판 또는 별도의 복수의 반도체 기판 상에 형성된 수신 안테나로 전송하는 무선 배선을 이루고, 상기 송신 안테나로부터 동기 클록 신호를 방사하고, 상기 반도체 기판 상에 형성된 각 수신 안테나에서 수신할 때, 상기 송신 안테나부터 상기 각 수신 안테나까지의 직선 거리를 전자파 전송 속도로 나눈 시간을 클록 수신 회로의 지연 시간으로 하여 타이밍 조정하는 것을 특징으로 한다.
〔13〕반도체 장치에 있어서, 반도체 기판 상에 형성된 송신 안테나로부터의 전자파 전송 신호를 상기 반도체 기판 또는 별도의 복수의 반도체 기판 상에 형성된 수신 안테나로 전송하는 무선 배선을 이루고, 상기 복수의 반도체 기판이 등간격으로 적층 집적화되며, 상기 각 반도체 기판 상에 형성된 송수신 안테나가 상기 반도체 기판 상에 형성된 송신 안테나와 동일한 변에 배치되고 상기 송신 안테나로부터 방사된 동기 클록 신호의 중계기가 되어, 상기 송수신 안테나간 직선 거리를 전자파 전송 속도로 나눈 최대 시간이 그 클록 주기의 1/4보다 작아지는 것을 특징으로 한다.
〔14〕반도체 장치에 있어서, 반도체 기판 상에 형성된 송신 안테나로부터의 전자파 전송 신호를 별도의 복수의 반도체 기판 상에 형성된 수신 안테나로 전송하는 무선 배선을 이루고, 상기 복수의 반도체 기판이 등간격으로 적층 집적화되고, 상기 각 반도체 기판 상에 형성된 송수신 안테나는 그 전송이득이 -10dB 가 되는 대역이 중심주파수의 25% 이상이 되는 광대역 안테나인 것을 특징으로 한다.
본 발명에 의하면, 시스템으로서는, 복수의 실리콘기판 상에 다이폴 안테나및 울트라 광대역 송수신 회로를 형성하고, 실리콘기판을 투과하여 통신한다. 그리고, 실리콘기판 중을 전파하는 대응하는 전자파의 주파수는 20GHz 이다.
도 1 은 본 발명의 제 1 실시예를 나타내는 반도체 장치의 모식도이다.
도 2 는 본 발명의 제 1 실시예를 나타내는 반도체 장치의 집적화 안테나의 구조 및 반도체 장치의 단면도이다.
도 3 은 본 발명에 관련된 울트라 광대역 (UWB) 통신의 송신 회로예를 나타낸 도면이다.
도 4 는 본 발명에 관련된 울트라 광대역 통신의 수신 회로예를 나타낸 도면이다.
도 5 는 본 발명의 제 2 실시예를 나타내는 반도체 장치의 단면도이다.
도 6 은 본 발명의 실시예를 나타내는 반도체 장치의 제조 공정 단면도 (그 1) 이다.
도 7 은 본 발명의 실시예를 나타내는 반도체 장치의 제조 공정 단면도 (그 2) 이다.
도 8 은 본 발명의 제 3 실시예를 나타내는 Si 기판의 두께를 변경했을 때의 안테나 전송 이득 특성을 나타낸 도면 및 반도체 장치의 단면모식도이다.
도 9 는 안테나의 근방에 금속 배선이 있는 경우의 유전율이 다른 층간 절연막 계면에서의 반사율과 안테나 이득의 관계를 나타낸 도면이다.
도 10 은 본 발명의 제 4 실시예를 나타내는 안테나의 근방에 금속 배선이 있는 경우의 금속 배선 길이와 안테나 이득의 관계를 나타낸 도면이다.
도 11 은 본 발명의 실시예를 나타내는 금속을 세로와 가로에 교대로 배치한 배선 패턴을 나타낸 도면이다.
도 12 는 본 발명의 실시예를 나타내는 금속 배선 길이를 전자파 파장의 1/8 로 분할하고, 또한, 세로와 가로에 교대로 배치한 배선 패턴에 관해서 안테나 이득의 주파수 의존성을 나타낸 도면이다.
도 13 은 본 발명의 제 5 실시예를 나타내는 반도체 기판간 전송 안테나 구성도이다.
도 14 는 본 발명의 제 6 실시예를 나타내는 반도체 장치의 평면도를 나타낸 도면이다.
도 15 는 본 발명의 제 7 실시예를 나타내는 반도체 장치간의 전송상태를 나타낸 모식도이다.
도 16 은 도 15 에 있어서의 주파수에 대한 안테나 이득 특성도이다.
발명을 실시하기 위한 최선의 형태
이하, 본 발명의 실시형태에 관해서 상세히 설명한다.
우선, 본 발명의 제 1 실시예 (청구항 1 대응) 에 관해서 설명한다.
도 1 은 본 발명의 제 1 실시예를 나타내는 반도체 장치의 모식도로, 도 1(a) 는 그 평면도이고, 도 1(b) 는 그 단면도이다. 도 2 는 그 반도체 장치의 집적화 안테나의 구조 및 반도체 장치의 단면도로, 도 2(a) 는 그 반도체 장치의 집적화 안테나의 구조이고, 도 2(b) 는 그 반도체 장치의 단면도이다.
도 1 에 나타낸 바와 같이, 저항률 10Ω·cm (평균치) 의 P 형 (100) Si 기판 (1) 상에, 두께 0.5㎛ 의 실리콘산화막 (SiO2막 ; 2) 을, 1000℃ 에서 수소와 산소를 혼합한 가스를 흘려보내는 전기로 내에서 약 120분 열처리하여 형성한다. 그 위에, 직류 전류 마그네트론 스퍼터링에 의한 알루미늄 타겟으로의 아르곤 이온 충격에 의해, 대향하는 웨이퍼 (도시생략) 에 두께 1㎛ 의 알루미늄막을 퇴적한다.
다음으로, 폭 10㎛ 의 다이폴 알루미늄 안테나 패턴 (3, 4) 을, 반도체 리소그라피 기술에 의해, 포토레지스트를 마스크로 염소계 가스를 사용하는 플라즈마 에칭 기술로 실리콘산화막 (2) 상에 형성한다. 또한, Si 기판 (1) 의 하부에 접지 금속층 (5) 을 형성하고, 도 1(a) 에 나타낸 바와 같이 집적화하도록 하고 있다.
또한, 도 2 에 있어서는, Si 기판 (1') 은 저항률 8~12Ω·cm 이고 두께 260㎛, SiO2막 (2') 은 두께 0.5㎛ 이고, Si 기판 (1') 의 하부에 두께 2.6㎜ 의 저유전율 재료층 (low-k ; 6), 최하부에 접지 금속층 (7) 을 형성하도록 하고 있다. 또한, SiO2막 (2') 상에 다이폴 알루미늄 안테나 패턴 (3', 4') 을 배치하고 있다.
도 3 은 본 발명에 관련된 울트라 광대역 (UWB) 통신의 송신 회로예를 나타낸 도면이고, 도 4 는 본 발명에 관련된 울트라 광대역 통신의 수신 회로예를 나타낸 도면이다. 여기서는, 닛께이일렉트로닉스 2002년 8월 26일호 p.137 에 게재된 기사를 참고로 이하에 설명한다.
도 3 에 나타낸 바와 같이, 송신 회로 (10) 는, 펄스 파형 (12) 을 규칙적으로 발생시키는 프레임 클록 회로 (11) 와, 그 펄스 파형 (12) 과 확산 부호 생성 회로 (13) 로부터의 신호를 받아, 확산 부호 신호 (15) 를 출력하는 시간 호핑 회로 (14) 와, 그 확산 부호 신호 (15) 와 입력 데이터 신호 (16) 를 받아 지연 신호 (17A) 를 출력하는 입력 계열에 의한 지연 회로 (17) 와, 그 지연 신호 (17A) 를 받아 송신 파형 (19) 을 출력하는 송신 파형 생성 회로 (18) 를 구비한다.
또한, 도 4 에 나타낸 바와 같이, 수신 회로 (20) 는, 펄스 파형 (22) 을 규칙적으로 발생시키는 프레임 클록 회로 (21) 와, 그 펄스 파형 (22) 을 받아 확산 부호 신호 (24) 를 발생시키는 시간 호핑 회로 (23) 와, 그 확산 부호 신호 (24) 를 받아 송신 파형 (26) 을 출력하는 송신 파형 생성 회로 (25) 와, 그 송신 파형 (26) 과 수신 파형 (27) 을 받는 펄스 상관기 (28) 와, 그 펄스 상관기 (28) 로부터의 출력신호를 받는 펄스열의 합계 회로 (29) 와, 그 펄스열의 합계 회로 (29) 로부터의 출력신호를 받아, 출력 신호 (31) 를 출력하는 판별 회로 (30) 를 구비한다.
UWB 란, 이용하는 주파수의 폭이 중심주파수에 대하여 25% 이상인 경우를 말한다. 정보 전송에는 1ns 이하의 펄스폭, 예를 들어, 수 10psec 부터 수 100psec 에서, 펄스 간격이 수 nsec 의 가우시안 펄스라고 불리는 짧은 펄스를 사용하고, 반송파를 사용하지 않는다. 이 결과, 수 GHz 에 걸친 초광대역인 펄스파로 된다. 이러한 대단히 짧은 펄스폭의 신호를 단주기로 발생시켜, 기저대역 (baseband) 신호의 상태로 안테나로부터 방사한다.
오류없이 송수신할 수 있는 데이터 전송 속도 (rate) 의 한계인 샤논 한계는 아래와 같이 기술할 수 있다.
C= Blog (1+ P/N)
여기서, C : 최대 통신로 용량 (비트/초), B : 대역폭(Hz), P : 신호 평균 전력 (W), N : 잡음 평균 전력 (W) 이다. 즉, 최대 통신로 용량은 대역폭에 비례한다.
또한, 도 3 에 나타낸 바와 같이, 송신 회로 (10) 는, 종래의 반송파를 필요로 하지 않기 때문에, VCO (전압 제어 발진기) 나 주파수 신시사이저 (synthesizer), 믹서, 중간 주파 필터가 필요없다. 필요한 회로는, 펄스 파형 (12) 을 규칙적으로 발생시키는 프레임 클록 회로 (11) 이고, 확산 부호에 의한 지연을 받아들여, 펄스열을 시간축 상에 랜덤 확산시켜 시간 호핑 패턴을 형성한다.
또한, 도 4 에 나타낸 수신 회로 (20) 는 템플리트 (template) 파형과 상관을 취하여 펄스 신호를 인식한다.
이상의 기술을 이용하여, 본 발명에서는, 실리콘기판 상에 울트라 광대역 송 신 회로와 광대역 송신 안테나를 집적화한다. 다음으로, 이 실리콘기판으로부터 전자파 신호가 송신되어, 별도의 복수의 실리콘기판에 각각 집적화된 수신 안테나에 수신되고, 펄스 신호를 인식하는 것을 특징으로 한다.
다음으로, 본 발명의 제 2 실시예 (청구항 2 또는 3 대응) 에 관해서 설명한다.
도 5 는 본 발명의 제 2 실시예를 나타내는 반도체 장치의 단면도이다.
이 도면에 있어서, 도면부호 41 은 Si 기판, 도면부호 42 는 다층 배선으로 이루어진 배선 금속층을 둘러싸는 제 1 절연막 (저유전율 ; 비유전율 2.0), 도면부호 43 은 배선 금속층, 도면부호 44 는 안테나 (45; 송신 안테나 (45A) 와 수신 안테나 (45B)) 의 제 2 절연막 (고유전율 ; 비유전율 7.0), 도면부호 45A 는 송신 안테나, 도면부호 45B 는 수신 안테나, 도면부호 46 은 반사기, 도면부호 47 은 안테나층이다.
이 실시예에서는, 안테나 (45 ; 송신 안테나 (45A) 와 수신 안테나 (45B)) 와 배선 금속층 (43) 의 간섭을 줄이기 위해, 배선 금속층 (43) 과 안테나층 (47) 을 분리하면 되기 때문에, 그 기준을 나타낸다.
송신 안테나 (45A) 로부터 나온 전자파가 배선 금속층 (43) 과 간섭하지 않기 위해서는, 배선 금속층 (43) 을 둘러싸는 제 1 절연막 (42) 계면에서 전자파가 전반사하는 조건을 찾아내면 된다. 또한, 전반사조건을 만족시키지 않은 영역에는 배선 금속층 (43) 을 배치하지 않는 조건을 붙이는 것으로 한다.
이것으로부터, Si 기판 (41) 상에 형성하는 비유전율 2.0 의 저유전율 층간 절연막 (42) 에 끼워진 구리의 다층 배선으로 이루어진 배선 금속층 (43), 및 비유전율 7.0 의 고유전율 층간 절연막 (44) 으로 절연된 안테나 (45) 에 있어서, 안테나층 (47) 의 일부에 송신 안테나 (45A) 를 형성하고, 배선 금속층 (43) 은 상하가 비유전율 2.0 의 저유전율 포러스 실리카 (porous silica) (제 1 절연막 ; 42) 에 끼워지는 구성으로 한다.
또한, 제 2 절연막 (44) 은 플라즈마 CVD (화학적 기상 성장) 에 의해 형성된 실리콘질화막으로, 그 유전율은 인접한 제 1 절연막 (42) 의 유전율보다 높고, 전자파가 상기 제 1 절연막 (42) 과 제 2 절연막 (44) 의 계면에서 전반사하는 조건을 만족하거나, 조건을 만족하지 않는 경우에는, 안테나 (45) 부터 배선 금속층 (43) 까지의 거리 x 와 제 2 절연막 (44) 의 막두께 t 의 관계가 다음식으로 결정되는 값으로 한다. 안테나층 (47) 에는, 동일 면내에서 방사방향과는 반대 방향으로 반사기 (46) 가 형성되어 있다.
전반사각도= sin-1√(제 1 절연막의 유전율/제 2 절연막의 유전율) … (1)
전반사각도=tan-1√(안테나부터 배선까지의 거리/제 2 절연막의 막두께) … (2)
이 구성에 의해 반도체 장치의 안테나 이득을 개선할 수 있다.
상기한 안테나 이득을 개선하기 위한 반도체 장치의 구조에 관해서, 그 제조공정을 도 6 및 도 7 에서 설명한다.
우선, 도 6(a) 에 나타낸 바와 같이, 저항률 10Ω·cm 의 P 형 (100) Si 기 판 (141) 상에, 두께 0.5㎛ 의 실리콘산화막 (도시생략) 을 형성하고, 그 위에 건식 에칭 스토퍼로서, 400℃ 에서 4수소화실리콘, 실란과 암모니아 NH3 를 반응시키는 것에 의해 플라즈마 화학기상성장시킨 실리콘질화막 (142) 을 0.2㎛ 의 막두께로 형성한다. 그 위에, 제 1 절연막으로서 비유전율 2.0 의 저유전율 층간 절연막 (143) 을 형성한다. 이 때, TEOS (테트라에틸오르토실리케이트) 를 용매인 에탄올에 녹인 SOG (스핀 온 글래스) 에 포러스제로서 양이온계 계면활성제인 ATMA (알킬트리메틸암모늄) 를 사용한 용제를 3000rpm 으로 회전도포하여, 180℃ 에서 1시간, 400℃ 에서 1시간 베이크 (bake) 하여, 제 1 절연막 (143) 으로서 막두께 500㎚ 의 포러스 실리카막을 얻었다.
저유전율 층간 절연막 (143) 으로서는, 비유전율 2.0 의, 예를 들어, 포러스 메틸실세스퀴옥산 전구체를 3000rpm 으로 회전 도포하고, 계속해서, 대기중에서 150℃ 에서 3분, 250℃ 에서 5분, 400℃ 에서 30분 베이크하고, 막두께 0.5㎛ 를 형성해도 된다.
이어서, 건식 에칭용 하드 마스크 (도시생략) 로서, 400℃ 에서 4수소화실리콘, 실란과 아산화질소 N2O 를 반응시키고, 플라즈마 화학기상성장에 의해서 막두께 0.2㎛ 의 실리콘산화막을 형성한다. 다음에, 도 6(b) 에 나타낸 바와 같이 포토리소그라피법으로 플라즈마에 의한 실리콘산화막에 배선홈 패턴을 형성하고, 이것을 마스크로 하여 제 1 절연막 (143) 을 플루오로카본계 가스로 플라즈마 에칭하여 홈 (144) 을 형성한다.
포토레지스트 (도시생략) 를 제거한 후, 도 6(c) 에 나타낸 바와 같이, DC 마그네트론 스퍼터법에 의한 탄탈 타겟으로의 플라즈마 중에서의 아르곤 이온 충격에 의해, 대향하는 웨이퍼에, 탄탈 박막 (145) 을 0.1㎛ 형성하여, 배리어 메탈로 한다.
계속해서, 도 6(d) 에 나타낸 바와 같이, DC 마그네트론 스퍼터법에 의한 구리 타겟으로의 플라즈마 중에서의 아르곤 이온 충격에 의해, 대향하는 웨이퍼에 구리박막 (146) 을 0.2㎛ 형성하여, 구리 도금의 시드층으로 한다.
계속해서, 도 7(a) 에 나타낸 바와 같이, 황산구리 및 묽은 황산 용액 속에서 구리도금하여, 웨이퍼 상에 구리 (147) 를 1㎛ 형성한다.
또한, 도 7(b) 에 나타낸 바와 같이, 화학기계연마에 의해서 구리 (147) 의 표면을 평탄화하여, 배선 패턴 (배선 금속층 ; 148) 을 홈 (144) 내에 남기도록 형성한다.
각 배선 금속층 (148) 끼리의 접속은, 도 6(a)~(d), 도 7(a)~(b) 를 반복하여, 캡층으로서 400℃ 에서 4수소화실리콘, 실란과 암모니아 NH3 를 반응시킴으로써 플라즈마 화학기상성장시킨 실리콘질화막 (142' ; 도시생략) 을 0.2㎛ 의 막두께로 형성한다. 그 위에, 제 1 절연막으로서 비유전율 2.0 의 저유전율 층간 절연막 (143' ; 도시 생략) 을 형성한다. 이 때, TEOS (테트라에틸오르토실리케이트) 를 용매인 에탄올에 녹인 SOG (스핀 온 글래스) 에 포러스제로서 양이온계 계면활성제인 ATMA (알킬트리메틸암모늄) 를 사용한 용제를 3000rpm 으로 회전도포하여, 180℃ 에서 1시간, 400℃ 에서 1시간 베이크하여, 제 1 절연막 (143') 으로서 막두께 500㎚ 의 포러스 실리카막을 얻었다 (도시생략).
저유전율 층간 절연막 (143') 으로서는, 비유전율 2.0 의, 예를 들어, 포러스 메틸실세스퀴옥산 전구체를 3000rpm 으로 회전도포하고, 계속해서, 대기중에서 150℃ 에서 3분, 250℃ 에서 5분, 400℃ 에서 30분 베이크하여, 막두께 0.5㎛ 를 형성해도 된다.
이어서, 비아홀 (도시생략) 을 포토리소그라피 기술로 포토레지스트에 패터닝하고, 이것을 마스크로 하여, 제 1 절연막 (143' ; 도시생략) 에 플루오로카본계 가스로 플라즈마 에칭하여 홈 (144' ; 도시생략) 을 형성한다. 계속해서, 캡층의 플라즈마 실리콘질화막을 에칭하여, 하부 구리 배선에 이어지는 비아홀을 형성한다. 이어서, DC 마그네트론 스퍼터법에 의한 티탄 타겟으로의 플라즈마 중에서의 아르곤 이온 및 질소 이온 충격에 의해, 대향하는 웨이퍼의 비아홀에 질화티탄 박막을 0.1㎛ 형성하여, 배리어 메탈로 한다. 여기에 6불화텅스텐의 화학기상성장법에 의한 환원으로 텅스텐 플러그를 형성한다. 이것을 반복하여 다층 다마신 배선 (도시생략) 을 형성한다. 텅스텐 플러그 대신에 구리 도금의 플러그를 사용해도 된다.
다음에 도 7(c) 에 나타낸 바와 같이, 패터닝 형성된 배선 금속층 (148) 의 위에, 고유전율 절연막으로서, 400℃ 에서 4수소화실리콘, 실란과 암모니아 NH3 를 반응시키는 것에 의해 플라즈마 화학기상성장시킨 실리콘질화막 (149) 을 1.0㎛ 의 막두께로 형성한다.
다음에 도 7(d) 에 나타낸 바와 같이, DC 마그네트론 스퍼터법에 의한 알루미늄 타겟으로의 플라즈마 중에서의 아르곤 이온 충격에 의해, 대향하는 웨이퍼에 알루미늄 박막을 1㎛ 형성하고, 포토리소그라피법으로 형성된 포토레지스트 (도시생략) 를 마스크로 하여, 두께 1㎛, 폭 10㎛ 의 다이폴 안테나 패턴 (150, 151) 을 염소가스 플라즈마에 의한 건식 에칭법으로 에칭 형성한다.
다음으로, 본 발명의 제 3 실시예 (청구항 4 에 대응) 에 관해서 설명한다.
우선, 도 1 에 나타낸 바와 같이, 저항률 10Ω·cm 이고 두께 260㎛ 의 P 형 (100) Si 기판 (1) 상에, 두께 0.5㎛ 의 실리콘산화막 (2) 을, 1000℃ 에서 수소와 산소를 혼합한 가스를 흘려보내는 전기로 내에서 약 120분 열처리하여 형성한다. 그 위에, 직류 전류 마그네트론 스퍼터링에 의한 알루미늄 타겟으로의 아르곤 이온 충격으로, 대항하는 웨이퍼에 두께 1㎛ 의 알루미늄막을 퇴적한다. 폭 10㎛, 안테나 길이 2㎜ 의 다이폴 알루미늄 안테나 패턴 (3, 4) 은, 반도체 리소그라피 기술에 의해 포토레지스트를 마스크로 염소계 가스를 사용하는 플라즈마 에칭 기술로 형성한다.
또, 웨이퍼 이면을 도전성으로 하여 접지 금속층 (5) 을 형성하고, 기판과의 콘택을 취한다. 이 때, Si 기판 (1) 을 접지한 경우에 관해서, 안테나 전송 이득의 Si 기판의 두께 의존성 및 반도체 장치의 단면모식도를 도 8 에 나타낸다.
도 8 에 있어서, 도 8(a) 는 본 발명의 반도체 장치의 Si 기판을 직접 금속층으로 접지한 경우 (■), Si 기판을 저유전율 재료층을 통해 접지한 경우 (●) 의 , 손실이 있는 Si 기판의 두께를 변경했을 때의 안테나 전송 이득 특성도이고, 도 8(b) 는 Si 기판을 직접 금속층으로 접지한 경우의 반도체 장치의 단면모식도이며, 도 8(c) 는 Si 기판과 금속층의 사이에 저유전율 재료층을 삽입한 경우의 반도체 장치의 단면모식도이다.
구체적으로는, 손실이 있는 Si 기판의 두께를 변경했을 때의 안테나 전송 이득에 관해서, 안테나 길이 L= 2.0㎜, 안테나간 거리 d=3.0㎜ 에서 Si 기판 (1) 의 두께 h 를 260㎛ 로부터 2340㎛ 까지 260㎛ 간격으로 변화시켜, Si 기판 (1) 을 직접 금속층 (5) 으로 접지한 경우 (■), Si 기판 (1) 과 접지 금속층 (7) 의 사이에 저유전율 재료층 (6) 을 삽입한 경우 (●) 에 관해서 측정하였다.
도 8(b) 에 나타낸 바와 같이, Si 기판 (1) 을 금속층 (5) 으로 직접 접지한 경우 (■)는, Si 기판의 막두께가 얇아지면 급격히 안테나 이득이 저하된다. Si 기판의 막두께가 어느 정도 이상이면, 안테나 이득은 거의 포화된다.
도 8(c) 에 나타낸 바와 같이, Si 기판 (1) 과 접지 금속층 (7) 의 사이에 저유전율 재료층 (6) 을 삽입한 경우 (●) 는, 반대로, Si 기판 (1) 의 막두께가 두꺼워지면, 안테나 이득은 저하된다. 또, 막두께가 1500㎛ 정도를 초과하면, 또 안테나 이득이 상승된다.
따라서, Si 기판 (1) 의 막두께가 얇은 경우에는, Si 기판과 접지 금속층 (7) 사이에 저유전율 재료층 (6) 을 삽입함으로써, 안테나 이득을 약 10dB 이상 개선할 수 있다.
여기서, 안테나로부터 방사되는 전자파에 의한 전자계의 Far-Field 의 경계 가 하기의 식 (3) 에서 Si 기판 중의 전자파 파장의 함수로서 주어져, 이에 의해, 전자계의 Far-Field 경계가 689㎛ 로 계산된다.
r≥(λSi -20GHz)/2π …(3)
도 8(b) 에 나타낸 안테나부터 접지면까지의 거리 r 가 689㎛ 보다 짧은 거리에서는 Near-Field 로 되어, 송신 안테나에 있어서, Si 기판 접지 금속면과의 정전 용량 결합의 영향에 의해, 안테나로부터 방사되는 전자파의 전송전력이 감소되고, 안테나 전송 이득이 내려간다. 이에 의해, 안테나와 접지면 (Metal) 의 거리 r 은 전자파의 Far-Field 조건을 만족할 필요가 있다고 할 수 있다.
도 8(c) 에 나타낸 바와 같이, Si 기판 (1) 과 접지 금속층 (7) 의 사이에 저유전율 재료층 (6) 을 삽입한 경우에는, 전자파의 Far-Field 조건을 만족하고 있지만, Si 기판 (1) 은 손실 매체이기 때문에, 전자파의 경로에 있는 Si 기판 (1) 의 막두께가 증가하면 손실이 증대되어 안테나 전송 이득이 저하된다.
도 9 는 안테나의 근방에 금속 배선이 있는 경우의 유전율이 다른 층간 절연막 계면에서의 반사율과 안테나 이득의 관계를 나타낸 도면으로, 도 9(a) 는 그 반도체 장치의 단면모식도〔도 9(b) 에 있어서의 곡선 b 의 경우〕이고, 도 9(b) 는 그 안테나의 하부 층간 절연막의 막두께 (㎛) 에 대한 전송 이득 (dB) 특성도이며, a 는 주파수 20GHz 에서 하부 층간 절연막이 산화막인 경우를, b 는 주파수 20GHz 에서 하부 층간 절연막이 고 비유전율 (εr=50) 막인 경우를 나타내고 있다.
다음으로, 본 발명의 제 4 실시예 (청구항 9 에 대응) 에 관해서 설명한다.
안테나의 근방에 금속 배선이 있으면 간섭한다. 도 10 에, 그 금속 배선 길이와 안테나 이득의 관계를 나타낸다.
도 10 은 본 발명의 제 4 실시예를 나타내는 안테나의 근방에 금속 배선이 있는 경우의 금속 배선 길이와 안테나 이득의 관계를 나타낸 도면으로, 아래 가로축은 금속 배선 길이 (mm), 위 가로축은 안테나의 길이에 대한 금속 배선 길이의 비 (%) 를 나타내고, 세로축은 안테나 이득 Ga(dB) 를 나타내고 있다. 또, 여기서는, 안테나의 전자파 방사 방향에 대하여 수직으로 배치된 금속 배선을 갖는 경우를 나타내고 있다.
도 10 으로부터 명확한 바와 같이, 안테나의 전자파 방사 방향에 대하여 수직으로 배치된 금속 배선의 길이가 안테나 길이의 25% 를 초과하면, 안테나 이득은 저하된다. 즉, 금속 배선 길이가 Si 기판 중을 전송하는 전자파 파장의 1/8 을 초과하면, 반사나 간섭에 의한 안테나 이득의 저하가 관찰되었다.
도 11 에 있어서, 안테나에 대하여 배선이 평행 또는 수직으로 배치된 경우의 도면을 나타내며, 도면부호 51 은 송신 안테나, 도면부호 52 는 금속 배선, 도면부호 53 은 수신 안테나, 도면부호 54 는 송신 안테나 (51) 로부터의 방사 패턴을 나타내고 있다.
도 12 에는, 금속 배선 길이를 전자파 파장의 1/8 로 분할하고, 또한 세로와 가로에 교대로 배치한 배선 패턴의 모식도와 그 때의 안테나 이득의 주파수 의존성을 나타낸다. 도 12 에 있어서, 가로축은 주파수 (GHz), 세로축은 안테나 이득 Ga(dB) 을 나타내고 있고, ○ 는 간섭하는 금속 배선 (IL) 이 없는 경우, ▼ 는 금속 배선 (IL) 이 있는 경우를 나타내고 있다.
다음으로, 본 발명의 제 5 실시예 (청구항 11 에 대응) 에 관해서 설명한다.
도 13 은 본 발명의 제 5 실시예를 나타내는 반도체 장치의 단면도이다.
도 13(a) 에 있어서, 도면부호 61 은 Si 기판, 도면부호 62 는 제 1 절연막 (비유전율 4.0), 도면부호 63 은 배선 금속층, 도면부호 64 는 제 2 절연막 (비유전율 2~3, 예를 들어, 2.7), 도면부호 65 는 안테나 (65A 는 송신 안테나, 65B 는 수신 안테나), 도면부호 66 은 반사기, 도면부호 67 은 안테나층, 도면부호 68 은 안테나 (65) 의 상방에 제 1 절연막 재료 또는 제 2 절연막 재료로 형성된 포물면을 갖는 렌즈형상 절연막, 도면부호 69A, 69B 는 포물면 미러이다.
또한, 도 13(b) 에 있어서, 도면부호 71 은 Si 기판, 도면부호 72 는 제 1 절연막 (비유전율 4.0), 도면부호 73 은 배선 금속층, 도면부호 74 는 제 2 절연막 (비유전율 2~3, 예를 들어, 2.7), 도면부호 75A 는 송신 안테나, 도면부호 75B 는 수신 안테나, 도면부호 76 은 반사기, 도면부호 77 은 안테나층이다.
이 제 1 실시태양에서는, 송신 안테나 (65A) 로부터의 전자파 전송 신호를 Si 기판 (61) 또는 별도의 복수의 Si 기판 상에 형성된 수신 안테나 (65B) 로 전송하는 무선 배선을 이루고, 안테나 (65) 의 상방에 제 1 또는 유전율이 다른 제 2 절연막 재료로 형성된 포물면을 갖는 렌즈형상 절연막 (68) 을 형성하고, 상기 렌즈형상 절연막 (68) 의 표면에 반사금속층 (69) 이 형성되어 있다. 포물면 미 러 (69A, 69B) 의 초점의 위치에 각각 안테나 (65A, 65B) 로서의 금속층이 형성되어 있다. 반사기 (66) 도 동일면 상에 형성되어 있다.
다음으로, 본 발명의 제 6 실시예 (청구항 12 에 대응) 에 관해서 설명한다.
도 14 는 본 발명의 제 6 실시예를 나타내는 반도체 장치의 평면도이다.
Si 기판 상에 형성된 송신 안테나 (T1) 로부터의 전자파 전송 신호를 동일 Si 기판 상에 형성된 수신 안테나 (R1, R2, R3) 로 동기 클록 신호로서 전송하는 경우, 상기 송신 안테나 (T1) 부터 상기 각 수신 안테나 (R1, R2, R3) 까지의 직선 거리 (d1, d2, d3) 를 전자파 전송 속도로 나눈 시간 (t1, t2, t3) 을 클록 수신 회로의 지연 시간으로 하여 타이밍 조정한다.
다음으로, 본 발명의 제 7 실시예 (청구항 13 에 대응) 에 관해서 설명한다.
제 6 실시예 (도 14) 와 동일하게 저항률 10Ω·cm 의 P 형 (100) Si 기판 상에, 비유전율 4.0 의 제 1 절연막을 형성하고, 그 위에 비유전율 2.7 의 제 2 절연막, 예를 들어, 메틸실세스퀴옥산 전구체를 3000rpm 으로 회전도포하고, 계속해서, 대기중에서 150℃ 에서 3분, 250℃ 에서 5분, 400℃ 에서 30분 베이크한, 막두께 0.5㎛ 의 제 2 절연막을 형성한다. DC 마그네트론 스퍼터법에 의한 알루미늄 타겟으로의 플라즈마 중에서의 아르곤 이온에 의해 알루미늄 박막을 형성하고, 포토리소그라피법으로 두께 1㎛, 폭 10㎛ 의 다이폴 안테나를, 포토레지스트를 마스크에 패터닝하고 건식 에칭법으로 에칭 형성한다. 이것을 반복하여 다층 배선을 형성한다. 안테나 패턴 이외의 배선층은 종래 대로의 배선 패턴을 형성한다.
반도체 집적회로가 형성된 Si 기판은 복수개 적층하여 나열하고, 송신 안테나 패턴을 그 중 하나의 기판 상의 Si 칩의 단 (end) 의 한 변에 배치한다. 이 송신 안테나로부터 복수개의 Si 칩의 동기 클록 신호로서 20GHz 의 정현파를 방사한다. 적층된 다른 Si 기판의 동일한 위치에 대응하는 1 변에 수신 안테나를 각각 배치 형성하고, Si 기판을 통해서 동기 클록의 전자파의 정현파 신호를 수신한다. 이 기판의 회로에서 동기 클록의 스큐 (skew) 인 신호의 위상 지연을 조정한다.
즉, 각 Si 기판의 적층 피치를 2㎜ 으로 하면, 송신 안테나의 위치부터 다음 단의 수신 안테나의 위치까지의 거리도 2㎜ 이기 때문에, 이 거리를 전자파의 위상속도로 나누면 지연 시간을 정확히 계산할 수 있다. 이 지연 시간은 대강 10psec 이기 때문에, 원래의 클록 신호의 주기 50psec 의 1/4보다 작아 파형의 위상 지연을 미리 조정할 수 있다. 파형의 위상 지연을 미리 조정하여 위상을 빠르게 한 클록 신호는, 동일한 1 변에 배치되는 송신 안테나로부터 방사하여, 다음 기판으로 전송된다. 즉 수신 클록 신호의 위상보다 송신 클록 신호의 위상을 칩 사이의 지연 시간만큼 빨리 어긋나게 해둔다.
이하 동일하게, 제 2, 제 3 기판의 수신 안테나로 중계하여 간다. 이에 의해, 적층 기판이 몇 장이더라도 위상 지연을 조정하여 중계할 수 있기 때문에, 클록 스큐 문제는 해결할 수 있다.
도 15 는 본 발명의 제 7 실시예를 나타내는 반도체 장치 사이의 전송상태를 나타낸 모식도이고, 도 16 은 도 15 에 있어서의 주파수에 대한 안테나 이득 특성 도이다.
도 15 에 있어서, 도면부호 81 은 제 1 반도체 장치 (제 1 반도체 집적 회로 장치 : 제 1 의 IC), 도면부호 82 는 그 제 1 반도체 장치 (81) 에 실장되는 송신 안테나, 도면부호 83 은 제 2 반도체 장치 (제 2 반도체 집적 회로 장치 : 제 2 의 IC), 도면부호 84 는 그 제 2 반도체 장치 (83) 에 실장되는 수신 안테나이며, 이 실시예에서는, 개별적인 반도체 장치 (81, 83) 사이의 접속을 유선 (wire) 으로 실시하지 않고, GHz 대에서의 무선 송수신으로 실시하도록 하고 있다.
도 16 은 제 1 반도체 장치 (81) 와 제 2 반도체 장치 (83) 의 간격을 1㎜, 송신 안테나 (82) 와 수신 안테나 (84) 사이의 거리를 10㎜ 로 한 경우의 주파수에 대한 안테나 이득 특성도로서, 가로축은 주파수 (GHz), 세로축은 안테나 이득 (dB) 을 나타내고 있다. 도 16 에 있어서, 곡선 a 는 안테나 길이가 3㎜ 인 경우, 곡선 b 는 2㎜ 인 경우를 나타내고 있다. 곡선 a 로부터 명확한 바와 같이, 특히, 안테나 길이가 3㎜ 인 경우, 약 14∼18GHz (BW=4GHz) 에 있어서, 안테나 이득이 증대되는 것이 밝혀졌다.
본 발명은, 초 LSI, DRAM 등 고속 동작하는 LSI 배선을 갖는 모든 반도체 장치에 적용할 수 있다.
또, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 취지에 근거하여 여러 가지의 변형이 가능하며, 이들을 본 발명의 범위로부터 배제하는 것은 아니다.
이상, 상세히 설명한 바와 같이 본 발명에 의하면, 이하와 같은 효과를 나타낼 수 있다.
복수의 반도체 기판 사이의 초고속 신호 전송이 가능한 반도체 실리콘 피귤러블 무선 배선을 제공할 수 있다. 요컨대, 복수의 반도체 기판 상에 형성된 금속 안테나로부터의 신호를 반도체 기판을 통해 별도의 반도체 기판으로 무선으로 전송할 수 있다.
보다 구체적으로는 이하의 특징을 갖는다.
(1) 복수개의 반도체칩에 각각 광대역 송수신 안테나를 형성한다.
(2) 송신 신호는 Si 기판을 투과하여 별도의 반도체 기판의 안테나에 수신된다.
(3) 송수신 신호는 울트라 광대역 통신〔10-20 GHz 근방에 중심주파수가 있고, 이용하는 주파수의 폭이 그 중심주파수에 대하여 25% 이상 확장될 수 있고, 전송 신호의 펄스폭은 1ns 이하에서 반송파를 사용하지 않는 것으로, 불요 복사기준 (-41.3dBm/MHz) 이하에서 전개하는 무선 통신 (그 이용대역 2∼20GHz)〕에 의한다. 실시예에서는 6~25 GHz 이다.
(4) 송수신 안테나의 층은 금속 배선의 층과 분리된다.
(5) 송수신 안테나와 금속 배선을 분리하는 층간 절연막은 고 유전율막으로 한다.
(6) 금속 배선의 길이가 송수신 안테나로부터 방사되는 전파 파장의 1/8보다 길 때는 배선을 분할한다.
(7) 금속 배선의 방향을 송수신 안테나에 대하여 수직인 방향으로 레이아웃한다.
(8) 송수신 안테나를 형성된 반도체 기판과 접지 금속의 거리는 전자파의 원방계 이상의 거리로 한다.
본 발명의 반도체 장치는 배선 지연을 없앨 수 있는 차세대형의 반도체 장치에 이용할 수 있다.

Claims (14)

  1. 반도체 기판 상에 형성된 송신 안테나로부터의 전자파 전송 신호를 상기 반도체 기판 또는 별도의 복수의 반도체 기판 상에 형성된 수신 안테나로 전송하는 무선 배선을 이루고, 상기 복수의 반도체 기판에 각각 광대역 송수신 안테나를 형성하고, 상기 하나 이상의 반도체 기판으로부터 신호가 발신되고, 상기 반도체 기판 또는 별도의 복수의 반도체 기판의 수신 안테나로 수신되고, 그 송수신 신호가 울트라 (ultra) 광대역 통신 기능을 갖는 것을 특징으로 하는 반도체 장치.
  2. 반도체 기판 표면에 형성하는 제 1 층간 절연막에 끼워진 다층 배선을 가지며, 상기 다층 배선 금속층의 일부에 송신 안테나를 형성하고, 내부 배선 금속과는 관통홀(貫通孔)의 금속을 통해 접속하고, 상기 송신 안테나가 형성된 배선 금속층은 상하가 제 2 절연막에 끼워져 있고, 상기 제 2 절연막은 인접한 제 1 층간 절연막과 유전율이 다르고, 전자파가 상기 제 1 및 제 2 절연막의 계면에서 전반사하는 조건을 만족하고, 상기 안테나에는 동일 면내에서의 방사방향과는 반대 방향으로 반사기가 형성되어 있는 것을 특징으로 하는 반도체 장치.
  3. 반도체 기판 표면에 형성하는 제 1 층간 절연막에 끼워진 다층 배선을 가지며, 상기 다층 배선 금속층의 일부에 송신 안테나를 형성하고, 내부 배선 금속과는 관통홀의 금속을 통해 접속하고, 상기 송신 안테나가 형성된 배선 금속층은 상하가 제 2 절연막에 끼워져 있고, 상기 제 2 절연막은 인접한 제 1 층간 절연막과 유전율이 다르고, 전자파가 상기 제 1 및 제 2 절연막의 계면에서 전반사되지 않은 경우에는 상기 안테나부터 상기 내부 금속 배선까지의 거리와 상기 제 2 절연막의 막두께의 관계를 다음의 식, 즉,
    전반사 각도= sin-1√(제 1 절연막의 유전율/제 2 절연막의 유전율) … (1)
    전반사각도= tan-1√(안테나부터 배선까지의 거리/제 2 절연막의 막두께) … (2)
    으로 결정되는 값으로 하고, 상기 안테나에는 동일 면내에서의 방사방향과는 반대 방향으로 반사기가 형성되어 있는 것을 특징으로 하는 반도체 장치.
  4. 반도체 기판 표면에 형성하는 복수층의 층간 절연막에 끼워진 다층 배선을 가지며, 상기 다층 배선 금속층의 일부에 송신 안테나를 형성하고, 상기 송신 안테나는 내부 배선 금속과는 관통홀의 금속을 통해 접속하고, 상기 송신 안테나가 형성된 배선 금속층은 상하가 제 1 절연막에 끼워져 있고, 상기 제 1 절연막은 막두께 방향으로 복수개의 미세구멍 (micro-pore) 이 관통되어 있고, 안테나 전송 전자파 주파수에 있어서의 포토닉 밴드 갭 (photonic band gap) 을 형성하고 있는 것을 특징으로 하는 반도체 장치.
  5. 반도체 기판 표면에 형성하는 복수층의 층간 절연막에 끼워진 다층 배선을 가지며, 상기 다층 배선 금속층의 일부에 송신 안테나를 형성하고, 상기 송신 안테나는 내부 배선 금속과는 관통홀의 금속을 통해 접속하고, 상기 송신 안테나가 형성된 배선 금속층은 상하가 제 1 절연막에 끼워져 있고, 상기 제 1 절연막은 막두께 방향으로 복수개의 미세구멍이 형성되어 있고, 상기 미세구멍에는 유전율이 다른 제 2 절연막이 매립되어, 안테나 전송 전자파 주파수에 있어서의 포토닉 밴드 갭을 형성하고 있는 것을 특징으로 하는 반도체 장치.
  6. 반도체 기판 상에 형성된 송신 안테나로부터의 전자파 전송 신호를 상기 반도체 기판 또는 별도의 복수의 반도체 기판 상에 형성된 수신 안테나로 전송하는 무선 배선을 이루고, 반도체 기판 표면에 형성하는 다층 배선 금속층의 일부에 송수신 안테나를 형성하고, 상기 안테나와 접지 금속 기판 및 내부 금속 배선과는 반도체 중의 전자파의 파장으로 규정되는 원방계 거리, 즉,
    거리= Si 기판 중의 파장/2π
    보다 떨어져 있는 것을 특징으로 하는 반도체 장치.
  7. 반도체 기판 상에 형성된 송신 안테나로부터의 전자파 전송 신호를 상기 반도체 기판 또는 별도의 복수의 반도체 기판 상에 형성된 수신 안테나로 전송하는 무선 배선을 이루고, 상기 안테나와 접지 금속 기판 및 내부 금속 배선과는 반도체 중의 전자파의 파장으로 규정되는 원방계 거리, 즉,
    거리= Si 기판 중의 파장/2π
    보다 떨어지도록, 상기 반도체 기판과 접지 금속 기판 사이에 저유전율 절연막을 삽입한 것을 특징으로 하는 반도체 장치.
  8. 반도체 기판 상에 형성된 송신 안테나로부터의 전자파 전송 신호를 상기 반도체 기판 또는 별도의 복수의 반도체 기판 상에 형성된 수신 안테나로 전송하는 무선 배선을 이루고, 상기 송신 안테나로부터의 방사 방향에 수직으로 배치된 복수의 금속 배선층이 비아 접속홀을 통해 접속되고, 그 전장(全長)이 반도체 중의 전자파 파장의 8 분의 1 보다 짧아지도록 분할하고, 전원, 접지 배선 및 공통 배선은 안테나의 방사 방향에 평행하게 배치하는 것을 특징으로 하는 반도체 장치.
  9. 반도체 기판 상에 형성된 송신 안테나로부터의 전자파 전송 신호를 상기 반도체 기판 또는 별도의 복수의 반도체 기판 상에 형성된 수신 안테나로 전송하는 무선 배선을 이루고, 상기 반도체 기판을 복수개 나열하여 적층 집적화하고, 상기 반도체 기판 이면(裏面) 및 상기 반도체 기판으로부터 가장 떨어진 외측의 반도체 기판 이면에는 전체면 금속 접지층이 형성되어 밖을 향하여 배치되고, 그 이외의 반도체 기판에는 이면 접지 금속층을 형성하지 않고, 접지 콘택은 기판 표면으로부터 취하는 것을 특징으로 하는 반도체 장치.
  10. 반도체 기판 상에 형성된 송신 안테나로부터의 전자파 전송 신호를 상기 반도체 기판 또는 별도의 복수의 반도체 기판 상에 형성된 수신 안테나로 전송하는 무선 배선을 이루고, 상기 반도체 기판 이면의 접지 금속층은 직사각형상(短冊狀)으로 분할하고, 그 폭은 반도체 중의 전자파 파장의 4 분의 1 보다 작고, 그 간격은 반도체 중의 전자파 파장의 4 분의 1 보다 큰 것을 특징으로 하는 반도체 장치.
  11. 반도체 기판 상에 형성된 송신 안테나로부터의 전자파 전송 신호를 상기 반도체 기판 또는 별도의 복수의 반도체 기판 상에 형성된 수신 안테나로 전송하는 무선 배선을 이루고, 상기 송신 안테나의 상방에 제 1 또는 유전율이 다른 제 2 층간 절연막 재료로 형성된 포물면을 갖는 렌즈형상 절연막을 형성하고, 상기 렌즈형상 절연막의 표면에 금속층이 형성되어 있는 것을 특징으로 하는 반도체 장치.
  12. 반도체 기판 상에 형성된 송신 안테나로부터의 전자파 전송 신호를 상기 반도체 기판 또는 별도의 복수의 반도체 기판 상에 형성된 수신 안테나로 전송하는 무선 배선을 이루고, 상기 송신 안테나로부터 동기 클록 신호를 방사하고, 상기 반도체 기판 상에 형성된 각 수신 안테나에서 수신할 때, 상기 송신 안테나부터 상기 각 수신 안테나까지의 직선 거리를 전자파 전송 속도로 나눈 시간을 클록 수신 회로의 지연 시간으로 하여 타이밍 조정하는 것을 특징으로 하는 반도체 장치.
  13. 반도체 기판 상에 형성된 송신 안테나로부터의 전자파 전송 신호를 상기 반도체 기판 또는 별도의 복수의 반도체 기판 상에 형성된 수신 안테나로 전송하는 무선 배선을 이루고, 상기 복수의 반도체 기판이 등간격으로 적층 집적화되고, 상 기 각 반도체 기판 상에 형성된 송수신 안테나가 상기 반도체 기판 상에 형성된 송신 안테나와 동일한 변에 배치되어 상기 송신 안테나로부터 방사된 동기 클록 신호의 중계기가 되고, 상기 송수신 안테나간 직선 거리를 전자파 전송 속도로 나눈 최대 시간이 그 클록 주기의 1/4 보다 작아지는 것을 특징으로 하는 반도체 장치.
  14. 반도체 기판 상에 형성된 송신 안테나로부터의 전자파 전송 신호를 별도의 복수의 반도체 기판 상에 형성된 수신 안테나로 전송하는 무선 배선을 이루고, 상기 복수의 반도체 기판이 등간격으로 적층 집적화되고, 상기 각 반도체 기판 상에 형성된 송수신 안테나는 그 전송이득이 -10dB 가 되는 대역이 중심주파수의 25% 이상이 되는 광대역 안테나인 것을 특징으로 하는 반도체 장치.
KR1020057019981A 2003-04-23 2004-03-29 반도체 장치 KR20060009857A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003117826A JP2004327568A (ja) 2003-04-23 2003-04-23 半導体装置
JPJP-P-2003-00117826 2003-04-23

Publications (1)

Publication Number Publication Date
KR20060009857A true KR20060009857A (ko) 2006-02-01

Family

ID=33308053

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057019981A KR20060009857A (ko) 2003-04-23 2004-03-29 반도체 장치

Country Status (6)

Country Link
US (1) US20080106469A1 (ko)
EP (1) EP1617475A4 (ko)
JP (1) JP2004327568A (ko)
KR (1) KR20060009857A (ko)
CN (1) CN1777992A (ko)
WO (1) WO2004095576A1 (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7330702B2 (en) * 2005-01-31 2008-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for inter-chip wireless communication
JP4558553B2 (ja) * 2005-03-29 2010-10-06 三菱電機株式会社 高周波通信機
JP2007036722A (ja) * 2005-07-27 2007-02-08 Toshiba Corp 半導体装置
JP4655891B2 (ja) * 2005-11-02 2011-03-23 ソニー株式会社 通信用半導体チップ、キャリブレーション方法、並びにプログラム
US7893878B2 (en) * 2006-12-29 2011-02-22 Broadcom Corporation Integrated circuit antenna structure
US8180285B2 (en) 2006-03-10 2012-05-15 Broadcom Corporation Millimeter wave near field communication device
US7714780B2 (en) 2006-03-10 2010-05-11 Broadcom Corporation Beamforming RF circuit and applications thereof
JP4901525B2 (ja) * 2006-04-17 2012-03-21 富士フイルム株式会社 アンテナ内蔵基板
US8338930B2 (en) 2006-06-21 2012-12-25 Broadcom Corporation Integrated circuit with electromagnetic intrachip communication and methods for use therewith
US7764046B2 (en) * 2006-08-31 2010-07-27 Semiconductor Energy Laboratory Co., Ltd. Power storage device and semiconductor device provided with the power storage device
US7979033B2 (en) * 2006-12-29 2011-07-12 Broadcom Corporation IC antenna structures and applications thereof
US8064533B2 (en) 2006-12-29 2011-11-22 Broadcom Corporation Reconfigurable MIMO transceiver and method for use therewith
US7973730B2 (en) * 2006-12-29 2011-07-05 Broadcom Corporation Adjustable integrated circuit antenna structure
US7894777B1 (en) * 2006-12-29 2011-02-22 Broadcom Corporation IC with a configurable antenna structure
US7839334B2 (en) * 2006-12-29 2010-11-23 Broadcom Corporation IC with a 55-64 GHz antenna
US8232919B2 (en) * 2006-12-29 2012-07-31 Broadcom Corporation Integrated circuit MEMs antenna structure
US7557758B2 (en) 2007-03-26 2009-07-07 Broadcom Corporation Very high frequency dielectric substrate wave guide
US7595766B2 (en) * 2006-12-29 2009-09-29 Broadcom Corporation Low efficiency integrated circuit antenna
US7949310B2 (en) * 2007-03-26 2011-05-24 Broadcom Corporation RF filtering at very high frequencies for substrate communications
JP5054413B2 (ja) * 2007-04-10 2012-10-24 新光電気工業株式会社 アンテナ素子及び半導体装置
CN101730918B (zh) * 2007-05-08 2013-03-27 斯卡尼梅特里科斯有限公司 超高速信号传送/接收
US8351982B2 (en) * 2007-05-23 2013-01-08 Broadcom Corporation Fully integrated RF transceiver integrated circuit
US20090096676A1 (en) * 2007-10-16 2009-04-16 The Hong Kong University Of Science And Technology Durable wideband antenna fabricated on low resistivity silicon substrate
JP4656156B2 (ja) * 2008-01-22 2011-03-23 ソニー株式会社 光通信装置
JPWO2009113373A1 (ja) 2008-03-13 2011-07-21 日本電気株式会社 半導体装置
US7928525B2 (en) * 2008-04-25 2011-04-19 Qimonda Ag Integrated circuit with wireless connection
CN101604791A (zh) * 2008-06-09 2009-12-16 韩燕� 一种多天线无线电设备及其通信方法与天线
TWI382515B (zh) * 2008-10-20 2013-01-11 Accton Wireless Broadband Corp 無線收發模組
WO2010046845A1 (en) * 2008-10-21 2010-04-29 Nxp B.V. Wireless interconnect for an integrated circuit
US20170331333A1 (en) 2009-03-31 2017-11-16 Brendan Edward Clark Wireless Energy Sharing Management
US8525370B2 (en) * 2009-11-30 2013-09-03 Broadcom Corporation Wireless power circuit board and assembly
JP5632928B2 (ja) * 2010-12-27 2014-11-26 株式会社日立製作所 通信システム
CN102544710B (zh) * 2011-12-28 2014-03-12 四川九洲电器集团有限责任公司 一种宽频带天线装置
JP6214201B2 (ja) * 2013-05-02 2017-10-18 キヤノン株式会社 画像取得装置
CN105793872B (zh) * 2013-11-18 2019-01-01 安全创造有限责任公司 具有金属层和天线的卡
KR20220066536A (ko) * 2020-11-16 2022-05-24 삼성전기주식회사 안테나 장치
CN115020970A (zh) * 2022-05-31 2022-09-06 复旦大学 芯片间无线互连的天线系统及其制造方法
CN115020971A (zh) * 2022-05-31 2022-09-06 复旦大学 用于芯片间无线互连的集成天线及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4835538A (en) * 1987-01-15 1989-05-30 Ball Corporation Three resonator parasitically coupled microstrip antenna array element
US5621913A (en) * 1992-05-15 1997-04-15 Micron Technology, Inc. System with chip to chip communication
US6384785B1 (en) * 1995-05-29 2002-05-07 Nippon Telegraph And Telephone Corporation Heterogeneous multi-lamination microstrip antenna
US5754948A (en) * 1995-12-29 1998-05-19 University Of North Carolina At Charlotte Millimeter-wave wireless interconnection of electronic components
JP2000124406A (ja) * 1998-10-16 2000-04-28 Synthesis Corp 集積回路用データ通信装置ならびに集積回路チップおよびこの集積回路チップを用いた集積回路
JP3481481B2 (ja) * 1998-12-24 2003-12-22 日本電気株式会社 フェーズドアレイアンテナおよびその製造方法
JP4704543B2 (ja) * 2000-05-16 2011-06-15 新日本無線株式会社 半導体装置
US6765535B1 (en) * 2002-05-20 2004-07-20 Raytheon Company Monolithic millimeter wave reflect array system
US7098854B2 (en) * 2004-09-09 2006-08-29 Raytheon Company Reflect antenna

Also Published As

Publication number Publication date
JP2004327568A (ja) 2004-11-18
EP1617475A8 (en) 2006-04-12
EP1617475A4 (en) 2008-05-14
WO2004095576A1 (ja) 2004-11-04
US20080106469A1 (en) 2008-05-08
EP1617475A1 (en) 2006-01-18
CN1777992A (zh) 2006-05-24

Similar Documents

Publication Publication Date Title
KR20060009857A (ko) 반도체 장치
US7548205B2 (en) Wafer scale antenna module with a backside connectivity
US7839622B2 (en) Trench capacitor device suitable for decoupling applications in high-frequency operation
Zhang et al. Antenna-on-chip and antenna-in-package solutions to highly integrated millimeter-wave devices for wireless communications
US9543645B2 (en) Reflective beamforming for performing chip-to-chip and other communications
KR101278332B1 (ko) 관통 실리콘 비아를 이용하는 안테나
Dussopt et al. Silicon interposer with integrated antenna array for millimeter-wave short-range communications
CN105591188A (zh) 一种太赫兹波段硅基片载端射天线装置
CN109273837A (zh) 一种实现天线与电路嵌套连接的结构
Simsek et al. A 146.7 GHz transceiver with 5 GBaud data transmission using a low-cost series-fed patch antenna array through wirebonding integration
US20090237306A1 (en) Compact integrated monopole antennas
Yordanov et al. Area-efficient integrated antennas for inter-chip communication
Hwangbo et al. Directional through glass via (TGV) antennas for wireless point-to-point interconnects in 3D integration and packaging
Kikkawa Wireless Interchip Interconnects
Hwangbo et al. Through Glass Via (TGV) disc loaded monopole antennas for millimeter-wave wireless interposer communication
US10403970B2 (en) Chip antenna, electronic component, and method for producing same
Person Antennas on silicon for millimeterwave applications-status and trends
Pano et al. In-package wireless communication with TSV-based antenna
Bialkowski et al. Wireless intrachip/interchip interconnections utilising tapered slot antennas for ultra-large-scale integration technology
Guo Millimeter-wave on-chip antennas and antennas in package
Bisognin et al. IPD technology for passive circuits and antennas at millimeter-wave frequencies
CN115360170B (zh) 一种半导体结构及其形成方法
Hahnel et al. Integrated dual polarized on-chip antenna for mm-wave applications
Zelenchuk et al. V-band (57–66 GHz) planar antennas for WPAN applications
KR100342818B1 (ko) 수직적층형 모놀리식 마이크로웨이브 집적회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application