KR20060008616A - 입출력 선택신호 발생기 - Google Patents

입출력 선택신호 발생기 Download PDF

Info

Publication number
KR20060008616A
KR20060008616A KR1020040057313A KR20040057313A KR20060008616A KR 20060008616 A KR20060008616 A KR 20060008616A KR 1020040057313 A KR1020040057313 A KR 1020040057313A KR 20040057313 A KR20040057313 A KR 20040057313A KR 20060008616 A KR20060008616 A KR 20060008616A
Authority
KR
South Korea
Prior art keywords
input
buffer unit
output
selection signal
level
Prior art date
Application number
KR1020040057313A
Other languages
English (en)
Inventor
최영근
유성녀
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040057313A priority Critical patent/KR20060008616A/ko
Publication of KR20060008616A publication Critical patent/KR20060008616A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals

Landscapes

  • Dram (AREA)

Abstract

본 발명은 비트라인 차단 스위치를 제어하는 입출력 선택신호 발생기에 관한 것으로써, 특히 기판전압(VBB)을 사용하여 비트라인 차단시 발생하는 누설전류(leakage current)에 의한 전력소모를 방지하는 입출력 선택신호 발생기에 관한 것이다.
본 발명의 입출력 선택신호 발생기는 제1제어신호를 수신하는 제1버퍼부와 상기 제1버퍼부의 출력신호를 수신하여 입출력 선택신호를 출력하는 제2버퍼부로 구성되며, 상기 제1버퍼부는 메모리 장치가 리드 및 라이트 동작시 하이레벨을 갖고, 프리차지 동작시 로우레벨을 갖는 상기 제1제어신호를 수신하여 반대의 출력신호를 출력하며, 상기 제2버퍼부는 상기 제1버퍼부의 출력신호를 수신해 제1레벨 또는 접지레벨 보다 낮은 전위를 갖는 제2레벨의 상기 입출력 선택신호를 출력한다.

Description

입출력 선택신호 발생기{I/O selective signal generator}
도 1은 메모리 장치의 데이타 입출력 장치의 구성도.
도 2는 본 발명에 따른 입출력 선택신호 발생기의 내부 회로도.
* 도면의 주요 부분에 대한 부호의 명칭 *
110 : 비트라인 차단 스위치
200 : 제 1버퍼부
210 : 제 2버퍼부
본 발명은 입출력 차단 스위치를 제어하는 입출력 선택신호 발생기에 관한 것으로써, 특히, 비트라인 차단시 발생하는 누설전류(leakage current)에 의한 전력소모를 방지하는 입출력 선택신호 발생기에 관한 것이다.
일반적으로, 메모리 장치는 복수개의 메모리 셀과, 이들을 구동하는 감지 증폭기와, 상기 각 감지 증폭기에서 증폭된 데이타를 로컬라인으로 전달하는 비트라인으로 구성된다. 참고로, 비트라인과 로컬라인은 쌍으로 구성되어 있다.
이와 같이 구성된 메모리 장치는 메모리 셀 자체의 누설 전류성분에 의해 손 실된 데이타를 메모리 셀에 다시 저장하는 리프레쉬(refresh) 동작과 메모리 셀에 데이타를 저장하거나, 저장된 데이타를 독출하는 리드(read) 및 라이트(write) 동작을 하며, 상기 리프레쉬 동작과 리드 및 라이트 동작을 구분하기 위해 비트라인상에 입출력 차단 스위치를 구비한다.
이하, 종래 입출력 차단 스위치에 대해 도 1을 참조하여 상세하게 설명한다.
도 1은 메모리 장치의 데이타 입출력 장치를 도시한 것으로서, 도시된 바와 같이, 데이타 입출력 장치는 메모리 셀(미도시)의 데이타를 구동하는 감지 증폭기(100)와 상기 감지 증폭기(100)에 의해 증폭된 데이타를 로컬라인(LIO,LIOB)으로 전송하는 비트라인(SIO, SIOB)으로 구성되며, 상기 비트라인 상에는 비트라인(SIO,SIOB)의 단락을 위한 입출력 차단 스위치(110)가 구비된다.
상기 비트라인 차단 스위치(110)는 쌍으로 구성된 비트라인(SIO,SIOB) 상에 각각 NMOS트랜지스터(111,112)가 구비되며, 상기 NMOS트랜지스터(111,112)의 공통 게이트는 입출력 선택신호 발생기(미도시)로부터 입출력 선택신호(IOSW)를 수신한다.
상기 입출력 차단 스위치(110)의 동작에 있어서, 메모리 장치의 리프레쉬 동작시, 접지레벨(VSS)을 갖는 상기 입출력 선택신호(IOSW)는 비트라인 상의 NMOS트랜지스터(111,112)를 턴 오프 시켜, 로컬라인(LIO,LIOB) 과 비트라인(SIO,SIOB)을통해 메모리 셀에 데이타를 저장하거나, 저장된 데이타의 독출이 불가능하도록 한다.
그다음, 메모리 장치의 리드 및 라이트 동작시, 하이레벨(VPP)을 갖는 상기 입출력 선택신호(IOSW)는 비트라인 상의 NMOS트랜지스터(111,112)를 턴 온시켜, 로컬라인(LIO,LIOB)과 비트라인(SIO,SIOB)을 통해 셀에 데이타를 저장하거나, 저장된 데이타의 독출이 가능하도록 한다.
그러나, 입출력 차단 스위치(110)에 로우레벨(VSS)의 입출력 선택신호(IOSW)가 입력되어, 상기 NMOS트랜지스터(111,112)가 턴 오프 되더라도, 노이즈에 따른 접지라인의 전압상승 또는 소자의 특성상 NMOS트랜지스터(111,112)자체에 누설전류가 발생하여 전력손실이 발생하는 문제점이 있다.
따라서, 본 발명은 전술한 종래의 문제점을 해결하기 위해 제안된 것으로서, 비트라인 상의 구비된 비트라인 차단 스위치의 누설전류를 차단하여 그에 따른 전력손실을 방지하는 입출력 선택신호 발생기를 제공하는 것을 그 목적으로 한다.
전술한 바와 같은 목적과 관련하여 본 발명의 비트라인 차단 스위치를 제어하는 입출력 선택신호 발생기에 있어서, 제1제어신호를 수신하는 제1버퍼부와 상기 제1버퍼부의 출력신호를 수신하여 입출력 선택신호를 출력하는 제2버퍼부로 구성되며, 상기 제1버퍼부는 메모리 장치가 리드 및 라이트 동작시 하이레벨을 갖고, 프리차지 동작시 로우레벨을 갖는 상기 제1제어신호를 수신하여 반대의 출력신호를 출력하며, 상기 제2버퍼부는 상기 제1버퍼부의 출력신호를 수신해 제1레벨 또는 접지레벨 보다 낮은 전위를 갖는 제2레벨의 상기 입출력 선택신호를 출력하며, 상기 제2버퍼부는 구동전압(VPP)과 기판전압(VBB)단자 사이에 직렬 구성된 PMOS트랜지스 터와 NMOS트랜지스터를 구비하며, 상기 PMOS트랜지스터와 상기 NMOS트랜지스터의 공통게이트 단자로 상기 제 1버퍼부의 출력신호를 수신하며, 상기 PMOS트랜지스터와 상기 NMOS트랜지스터의 접속노드로 구동전압 레벨인 제 1레벨과 기판전압 레벨인 제 2레벨의 입출력 선택신호를 출력하는 것을 특징으로 한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 대하여 보다 구체적으로 설명하도록 한다.
도 2는 본 발명에 따른 입출력 선택신호 발생기의 내부 회로를 도시한 것이다.
입출력 선택신호 발생기는 도 1에 도시된 비트라인 차단 스위치(110)의 턴 온/오프를 위한 입출력 선택신호(IOSW)를 발생시키기 위한 것으로써, 제어신호(IOSW_EN)를 수신하는 제1버퍼부(200)와 제1버퍼부(200)의 출력신호를 수신하여 입출력 선택신호(IOSW)를 출력하는 제2버퍼부(210)로 구성된다.
상기 제 1버퍼부(200)는 제어신호(IOSW_EN)를 수신하고 1노드를 출력단으로 하는 제1인버터(201)와, 구동전압(VPP)과 1노드 사이에 직렬 연결된 제1PMOS트랜지스터(202)와 제1NMOS트랜지스터(203)를 구비하며, 구동전압(VPP)과 접지(VSS) 사이에 직렬 연결된 제2PMOS트랜지스터(204)와 제2NMOS트랜지스터(205)를 구비한다. 여기서, 상기 제어신호(IOSW_EN)는 메모리 장치의 리드 및 라이트 동작시 하이레벨을 갖고, 프리차지 동작시 로우레벨을 갖는다.
상기 제1PMOS트랜지스터(202)와 제1PMOS트랜지스터(203)의 접속노드인 제3노 드는 제2PMOS트랜지스터(204)와 연결되며, 제2PMOS트랜지스터(204)와 제2NMOS트랜지스터(205)의 접속노드인 제4노드는 제1PMOS트랜지스터(202)와 연결되며, 제1NMOS트랜지스터(203)의 게이트는 외부전압(VDD)과 연결되며, 제2NMOS트랜지스터(205)의 게이트는 제1노드와 연결되어 제 3노드의 신호를 수신하여 출력신호를 발생하는 제2인버터(206)을 구비한다.
상기 제2버퍼부(210)는 구동전압(VPP)과 기판전압(VBB)단자 사이에 직렬 연결된 제3PMOS트랜지스터(211)와 제3NMOS트랜지스터(212)를 구비하며, 제3PMOS트랜지스터(211)와 제3NMOS트랜지스터(212)의 공통게이트로 상기 제1버퍼부(200)의 출력신호를 수신하며, 제3PMOS트랜지스터(211)와 제3NMOS트랜지스터(212)의 접속노드로 입출력 선택신호(IOSW)를 출력한다.
이와 같은 구성을 갖는 입출력 선택신호 발생기에 있어서, 제 1버퍼부(200)에 하이레벨을 갖는 제어신호(IOSW_EN)가 입력되면, 제1NMOS트랜지스터(203)와 제2NMOS트랜지스터(204)가 턴 온되어 제1버퍼부(200)는 로우레벨의 출력신호를 발생하고, 이를 수신한 제2버퍼부(210)는 제3PMOS트랜지스터(211)가 턴 온되어, 구동전압(VPP)과 동일한 전위의 입출력 선택신호(IOSW)를 출력한다.
반면, 제1버퍼부(200)에 로우레벨을 갖는 제어신호(IOSW_EN)가 입력되면, 제2NMOS트랜지스터(205)턴 온되어, 제1버퍼부(200)는 하이레벨을 갖는 출력신호를 발생하고, 이를 수신한 제2버퍼부(210)는 제3NMOS트랜지스터(212)가 턴 온되어, 기판전압(VBB)과 동일한 레벨을 갖는 입출력 선택신호(IOSW)를 출력한다.
상기와 같이, 입출력 선택신호 발생기에서 출력되는 하이레벨(VPP) 또는 로 우레벨(VBB)을 갖는 입출력 선택신호(IOSW)는 도 1에 도시된 입출력 차단 스위치(110)에 구비된 각 NMOS트랜지스터(111,112)를 턴 온/오프 시킨다.
특히, 기판전압(VBB)과 동일한 전위를 갖는 입출력 선택신호(IOSW)에 의해 상기 각 NMOS트랜지스터(111,112)가 턴 오프 되면, 종래의 접지(VSS)전위보다 낮은 전위(-0.8V~1.0V)의 입출력 선택신호(IOSW)의 인가로 인해, 상기 NMOS트랜지스터(111,112)의 전기적 특성이 향상되며, 노이즈에 의한 전압상승의 경우에도 일정량의 마진(margin)이 있으므로, NMOS트랜지스터(11,112)의 누설전류를 차단할 수 있다.
이상에서와 같이, 본 발명에 따른 입출력 선택신호 발생기는 접지전원 보다 낮은 기판전압레벨의 입출력 선택신호를 발생하여 입출력 차단 스위치에 구비된 NMOS트랜지스터를 턴 오프시킨다. 이는 노이즈에 의한 접지라인의 전압상승 및 소자특성에 의한 누설전류를 차단하여 전력손실을 방지한다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.

Claims (2)

  1. 입출력 차단 스위치를 제어하는 입출력 선택신호 발생기에 있어서,
    제1제어신호를 수신하는 제1버퍼부와 상기 제1버퍼부의 출력신호를 수신하여 입출력 선택신호를 출력하는 제2버퍼부로 구성되며,
    상기 제1버퍼부는 메모리 장치가 리드 및 라이트 동작시 하이레벨을 갖고, 프리차지 동작시 로우레벨을 갖는 상기 제1제어신호를 수신하여 반대의 출력신호를 출력하며,
    상기 제2버퍼부는 상기 제1버퍼부의 출력신호를 수신해 제1레벨 또는 접지레벨 보다 낮은 전위를 갖는 제2레벨의 상기 입출력 선택신호를 출력하는 것을 특징으로 하는 입출력 선택신호 발생기.
  2. 제 1항에 있어서,
    상기 제2버퍼부는 구동전압(VPP)과 기판전압(VBB)단자 사이에 직렬 구성된 PMOS트랜지스터와 NMOS트랜지스터를 구비하며,
    상기 PMOS트랜지스터와 상기 NMOS트랜지스터의 공통게이트 단자로 상기 제 1버퍼부의 출력신호를 수신하며,
    상기 PMOS트랜지스터와 상기 NMOS트랜지스터의 접속노드로 구동전압 레벨인 제 1레벨과 기판전압 레벨인 제 2레벨의 입출력 선택신호를 출력하는 것을 특징으로 하는 입출력 선택신호 발생기.
KR1020040057313A 2004-07-22 2004-07-22 입출력 선택신호 발생기 KR20060008616A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040057313A KR20060008616A (ko) 2004-07-22 2004-07-22 입출력 선택신호 발생기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040057313A KR20060008616A (ko) 2004-07-22 2004-07-22 입출력 선택신호 발생기

Publications (1)

Publication Number Publication Date
KR20060008616A true KR20060008616A (ko) 2006-01-27

Family

ID=37119609

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040057313A KR20060008616A (ko) 2004-07-22 2004-07-22 입출력 선택신호 발생기

Country Status (1)

Country Link
KR (1) KR20060008616A (ko)

Similar Documents

Publication Publication Date Title
US10332571B2 (en) Memory device including memory cell for generating reference voltage
KR100284062B1 (ko) 반도체 기억회로
US7423900B2 (en) Methods and apparatus for low power SRAM using evaluation circuit
JP2008293604A (ja) 半導体記憶装置の出力回路、および半導体記憶装置の出力回路のデータ出力方法
JP2009238367A (ja) メモリ装置
KR100295301B1 (ko) 데이터비트의파괴없이입/출력마스킹기능을갖는반도체메모리장치
US6347057B1 (en) Semiconductor memory device with sense amplifier block
US9268690B2 (en) Circuits and methods for providing data to and from arrays of memory cells
KR100652797B1 (ko) 반도체 메모리 소자의 센스앰프 오버드라이버 제어회로 및그 제어 방법
US6449194B1 (en) Multiplexer with dummy switches in normally off state to increase operating speed
JPH0516119B2 (ko)
KR20060008616A (ko) 입출력 선택신호 발생기
KR100316521B1 (ko) 반도체 메모리의 오버 드라이브 회로
JPH0217872B2 (ko)
KR100655067B1 (ko) 반도체 메모리 장치의 데이터 출력회로
KR100908515B1 (ko) 데이터 센싱 회로
KR100344759B1 (ko) 반도체 메모리
US20010005027A1 (en) Semiconductor memory circuit
KR100205544B1 (ko) 불휘발성 반도체 메모리 장치의 센스앰프 구동회로
KR20070076112A (ko) 레벨 쉬프터
JPH0585992B2 (ko)
KR100219068B1 (ko) 반도체 메모리 장치의 행 디코더
KR100298451B1 (ko) 2포트 에스램회로
KR100390899B1 (ko) 부스팅 전압 발생회로
JP2009064482A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application