KR20060008041A - Method for forming capacitor of semiconductor device - Google Patents

Method for forming capacitor of semiconductor device Download PDF

Info

Publication number
KR20060008041A
KR20060008041A KR1020040057695A KR20040057695A KR20060008041A KR 20060008041 A KR20060008041 A KR 20060008041A KR 1020040057695 A KR1020040057695 A KR 1020040057695A KR 20040057695 A KR20040057695 A KR 20040057695A KR 20060008041 A KR20060008041 A KR 20060008041A
Authority
KR
South Korea
Prior art keywords
film
hfo
flow process
purge process
capacitor
Prior art date
Application number
KR1020040057695A
Other languages
Korean (ko)
Inventor
이태혁
장준수
채수진
이은아
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040057695A priority Critical patent/KR20060008041A/en
Publication of KR20060008041A publication Critical patent/KR20060008041A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 누설 전류 특성 및 충전용량을 확보할 수 있는 반도체 소자의 캐패시터 형성방법을 개시한다. 개시된 본 발명의 방법은, 소정의 하부구조가 구비된 반도체 기판을 제공하는 단계; 상기 기판 상에 스토리지 노드 전극을 형성하는 단계; 상기 결과의 구조 전면에 Al2O3막을 증착하는 단계; 상기 Al2O3 막 상에 Hf를 함유한 유기화합물을 소오스로 이용하고, O3 및 NH3를 반응가스로 이용하여 HfO2 막을 증착하는 단계; 상기 결과물에 열처리 공정을 실시하여 상기 Al2O3막과 HfO2 막의 이중 구조로 이루어진 유전체막을 형성하는 단계; 및 상기 유전체막 상에 플레이트 노드 전극을 형성하는 단계를 포함한다. The present invention discloses a method for forming a capacitor of a semiconductor device capable of ensuring leakage current characteristics and charging capacity. The disclosed method comprises the steps of providing a semiconductor substrate having a predetermined substructure; Forming a storage node electrode on the substrate; Depositing an Al 2 O 3 film over the resulting structure; Depositing an HfO 2 film on the Al 2 O 3 film by using an organic compound containing Hf as a source and using O 3 and NH 3 as reaction gases; Performing a heat treatment process on the resultant to form a dielectric film having a double structure of the Al 2 O 3 film and the HfO 2 film; And forming a plate node electrode on the dielectric layer.

Description

반도체 소자의 캐패시터 형성방법{METHOD FOR FORMING CAPACITOR OF SEMICONDUCTOR DEVICE}METHODS FOR FORMING CAPACITOR OF SEMICONDUCTOR DEVICE

도 1a 내지 도 1c는 본 발명의 실시예에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위한 공정별 단면도. 1A to 1C are cross-sectional views illustrating processes for forming a capacitor of a semiconductor device according to an embodiment of the present invention.

-도면의 주요 부분에 대한 부호의 설명-Explanation of symbols on main parts of drawing

10 : 반도체 기판 11 : 제1콘택홀10: semiconductor substrate 11: first contact hole

12 : 층간절연막 13 : 도전 플러그12: interlayer insulating film 13: conductive plug

14 : 제2콘택홀 15 : 희생산화막14 second contact hole 15 sacrificial oxide film

16 : 다결정실리콘막 17 : 감광막16 polycrystalline silicon film 17 photosensitive film

16a : 스토리지 노드 전극 18 : Al2O3막16a: storage node electrode 18: Al2O3 film

19 : HfO2막 20 : 유전체막19: HfO2 film 20: dielectric film

21 : 플레이트 노드 전극21: plate node electrode

본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, 누설 전류 특성 및 충전용량을 확보할 수 있는 반도체 소자의 캐패시터 형성방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming a capacitor of a semiconductor device capable of securing leakage current characteristics and a charging capacity.

최근 반도체 제조 기술의 발달로 메모리 제품의 고집적화가 가속화됨에 따라 단위 셀 면적이 크게 감소하고 있고, 동작전압의 저전압화가 이루어지고 있다. Recently, as the integration of memory products is accelerated due to the development of semiconductor manufacturing technology, the unit cell area is greatly reduced and the operating voltage is reduced.

따라서, 현재 DCS(di-chloro-silane) 가스를 이용해 증착한 Si3N4막을 유전체로 사용하고 있는 디램용 NO(nitride-oixde) 캐패시터의 경우는 반구형 구조의 전극 표면을 갖는 3차원 형태의 스토리지 노드 전극을 적용함에도 불구하고 충분한 용량을 확보하기 위해 그 높이가 계속적으로 증가되고 있다. Therefore, in the case of a DRAM-nitride-oixde (NO) capacitor using a Si 3 N 4 film deposited using di-chloro-silane (DCS) gas as a dielectric, three-dimensional storage having a hemispherical electrode surface Despite the application of the node electrode, its height is continuously increasing to ensure sufficient capacity.

여기서, 캐패시터의 충전용량은, 주지된 바와 같이, 전극 표면적 및 유전체의 유전율에 비례하고, 전극들간 간격, 즉, 유전체의 두께에 반비례한다. Here, the charge capacity of the capacitor is, as is known, proportional to the electrode surface area and the dielectric constant of the dielectric, and inversely proportional to the spacing between the electrodes, i.e. the thickness of the dielectric.

한편, 상기 NO 캐패시터는 256M 이상의 차세대 디램 제품에 필요한 충전용량을 확보하는데 그 한계를 보이고 있으며, 그래서, 충분한 충전용량 확보를 위해 유전체로서 Al2O3 또는 HfO2와 같은 유전체막을 채용한 캐패시터의 개발이 활발하게 진행되고 있다. On the other hand, the NO capacitor is showing a limit to secure the required charging capacity for the next generation DRAM products of 256M or more, so, to develop a capacitor that employs a dielectric film such as Al 2 O 3 or HfO 2 to ensure sufficient charge capacity This is actively going on.

그러나, 상기 Al2O3 유전체막(ε=9)은 그의 유전상수가 SiO2 유전체막(ε≒4)에 비해 2배 정도로 그다지 크지 않기 때문에 충전용량 확보에 제약적이며, 그래서, 100㎚ 이하의 금속배선 공정이 적용되는 메모리 소자의 캐패시터 유전체막으로는 그 적용이 제한적이다. However, the Al 2 O 3 dielectric film (ε = 9) is limited in securing charge capacity because its dielectric constant is not so large as about twice that of the SiO 2 dielectric film (ε ≒ 4). Application of the capacitor dielectric film of the memory device to which the metallization process is applied is limited.

그리고, 상기 HfO2 유전체막은 유전상수가 20 정도로 Al2O3 유전체막 보다는 충전용량 확보 측면에서 유리하지만, 누설전류 발생 수준이 높고, 항복전압 강도가 낮으며, 특히, Al2O3 유전체막 보다 결정화 온도가 낮아서 후속 600℃ 이상의 고온 열공정 진행시 누설전류가 급증하는 문제점이 있으므로, 아직까지 메모리 제품에 쉽게 적용하지 못하고 있는 실정이다. In addition, the HfO 2 dielectric film has a dielectric constant of about 20, which is advantageous in terms of securing charge capacity than the Al 2 O 3 dielectric film, but has a high leakage current generation level, a low breakdown voltage strength, and in particular, an Al 2 O 3 dielectric film. Due to the low crystallization temperature, there is a problem in that leakage current increases rapidly during a subsequent high temperature thermal process of 600 ° C. or higher, and thus it is not easily applied to a memory product.

이에, 종래에는 누설전류 발생 수준이 아주 낮은 Al2O3막과 상기 Al2O 3막에 비해 유전상수가 상대적으로 큰 HfO2막을 적층한 이중 유전체막 구조를 적용한 캐패시터를 형성하고 있다. 이때, 상기 HfO2막은 ALD(atomic layer deposition) 방법으로 100~400℃의 온도에서 증착한다. Thus, in the related art, a capacitor having a double dielectric film structure in which an Al 2 O 3 film having a very low leakage current generation level and an HfO 2 film having a relatively higher dielectric constant than the Al 2 O 3 film is laminated is formed. At this time, the HfO 2 film is deposited at a temperature of 100 ~ 400 ℃ by ALD (atomic layer deposition) method.

자세하게, 상기 ALD 방법을 이용한 상기 HfO2막의 증착은, TEMAH(tetrakis ethylmethylamino hafnium, Hf(N(CH3)(C2H5))4)를 소오스로 이용하고, O3를 반응가스로 이용하여 "소오스 플로우 공정, 제1퍼지 공정, 반응가스 플로우 공정, 그리고, 제2퍼지 공정"을 순차 수행하는 증착 싸이클(cycle)을 소망하는 두께의 막이 얻어질 때까지 반복 수행하는 방식으로 진행한다. In detail, the deposition of the HfO 2 film using the ALD method is performed by using TEMAH (tetrakis ethylmethylamino hafnium, Hf (N (CH 3 ) (C 2 H 5 )) 4 ) as a source and O 3 as a reaction gas. The deposition cycle in which the "source flow process, the first purge process, the reactive gas flow process, and the second purge process" are sequentially performed is repeatedly performed until a film having a desired thickness is obtained.

그러나, 상기 HfO2막 증착 시에 소오스로 이용되는 TEMAH(tetrakis ethylmethylamino hafnium, Hf(N(CH3)(C2H5))4)는 그 화학식에서 알 수 있듯이 Hf 원자 하나에 C 원자 12개가 붙어 있기 때문에, 증착 싸이클 중 제1퍼지 공정이나 반응가스인 O3의 플로우 및 제2퍼지 공정에서 C를 완전하게 제거하지 못하여, 결국, HfO2막 내의 C 함유량이 높아져서 누설 전류가 증가되는 문제점이 발생된다. However, TEMAH (tetrakis ethylmethylamino hafnium, Hf (N (CH 3 ) (C 2 H 5 )) 4 ), which is used as a source for the deposition of the HfO 2 film, has 12 C atoms in one Hf atom. In the deposition cycle, the first purge step or the flow of the reactive gas O 3 and the second purge step do not completely remove C. As a result, the C content in the HfO 2 film becomes high and the leakage current increases. Is generated.

또한, HfO2막 증착 시에 반응가스로 이용되는 O3는 산화력이 강하기 때문에 스토리지 노드 전극의 표면에 저유전율을 갖는 산화막을 형성시켜 캐패시터의 충전용량이 감소되는 문제점이 발생된다. In addition, since O 3 used as a reaction gas for HfO 2 film deposition has a strong oxidizing power, there is a problem in that the charge capacity of the capacitor is reduced by forming an oxide film having a low dielectric constant on the surface of the storage node electrode.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, HfO2막 내의 C 농도를 효과적으로 감소시킴으로써, 누설 전류가 증가되는 것을 막을 수 있으며, 또한, 스토리지 노드 전극의 표면에 형성되는 저유전율을 갖는 산화막에 의해 캐패시터의 충전용량이 감소되는 것을 억제하여, 캐패시터의 리프레쉬 특성을 향상시킬 수 있으며, 나아가, 소자의 특성을 향상시킬 수 있는 반도체 소자의 캐패시터 형성방법을 제공함에 그 목적이 있다. Therefore, the present invention has been made to solve the above problems, by effectively reducing the C concentration in the HfO 2 film, it is possible to prevent the leakage current is increased, and also to form a low dielectric constant formed on the surface of the storage node electrode It is an object of the present invention to provide a method for forming a capacitor of a semiconductor device which can suppress the reduction of the charging capacity of the capacitor by the oxide film having the same, improve the refresh characteristics of the capacitor, and further improve the characteristics of the device.

상기와 같은 목적을 달성하기 위한 본 발명의 실시예에 따른 반도체 소자의 캐패시터 형성방법은, 소정의 하부구조가 구비된 반도체 기판을 제공하는 단계; 상기 기판 상에 스토리지 노드 전극을 형성하는 단계; 상기 결과의 구조 전면에 Al2O3막을 증착하는 단계; 상기 Al2O3막 상에 Hf를 함유한 유기화합물을 소오스로 이용하고, O3 및 NH3를 반응가스로 이용하여 HfO2막을 증착하는 단계; 상기 결과물에 열처리 공정을 실시하여 상기 Al2O3막과 HfO2막의 이중 구조로 이루어진 유전체막을 형성하는 단계; 및 상기 유전체막 상에 플레이트 노드 전극을 형성하는 단계를 포함 한다. A method of forming a capacitor of a semiconductor device according to an embodiment of the present invention for achieving the above object comprises the steps of providing a semiconductor substrate having a predetermined substructure; Forming a storage node electrode on the substrate; Depositing an Al 2 O 3 film over the resulting structure; Depositing an HfO 2 film on the Al 2 O 3 film by using an organic compound containing Hf as a source and using O 3 and NH 3 as reaction gases; Performing a heat treatment process on the resultant to form a dielectric film having a double structure of the Al 2 O 3 film and the HfO 2 film; And forming a plate node electrode on the dielectric layer.

여기서, 상기 Al2O3막은 300~800℃의 온도와 0.05~50Torr의 압력 조건하에서 ALD 방법으로 증착하며, 상기 Al2O3막은 TMA(trimethylaluminum, Al(CH3) 3)를 소오스로 이용하고, O3, O2 및 H2O 중 어느 하나를 반응가스로 이용하여 증착한다. Here, the Al 2 O 3 film is deposited by the ALD method at a temperature of 300 ~ 800 ℃ and pressure conditions of 0.05 ~ 50 Torr, the Al 2 O 3 film using TMA (trimethylaluminum, Al (CH 3 ) 3 ) as a source , O 3 , O 2 and H 2 O is deposited using the reaction gas.

또한, 상기 Hf를 함유한 유기화합물로는 TDEAH(tetrakis diethylamino hafnium, Hf(N(C2H5)2)4), TDMAH(tetrakis ethylmethylamino hafnium, Hf(N(CH3)2)4), TEMAH(tetrakis ethylmethylamino hafnium, Hf(N(CH3)(C2H5))4) 및 HfCl4 중 어느 하나를 이용하며, 상기 HfO2막은 100~400℃의 온도와 0.01~50Torr의 압력 조건하에서 ALD 방법으로 증착한다. In addition, the organic compounds containing Hf include TDEAH (tetrakis diethylamino hafnium, Hf (N (C 2 H 5 ) 2 ) 4 ), TDMAH (tetrakis ethylmethylamino hafnium, Hf (N (CH 3 ) 2 ) 4 ), TEMAH (tetrakis ethylmethylamino hafnium, Hf (N (CH 3 ) (C 2 H 5 )) 4 ) and HfCl 4 using any one of the above, the HfO 2 membrane is ALD under a temperature of 100 ~ 400 ℃ and pressure of 0.01 ~ 50 Torr Deposition by the method.

그리고, 상기 HfO2막은 소오스 플로우 공정, 제1퍼지 공정, O3 플로우 공정, 제2퍼지 공정, NH3 플로우 공정, 그리고, 제3퍼지 공정을 순차 수행하는 증착 싸이클을 반복 수행하는 방식으로 증착한다. The HfO 2 film is deposited by repeatedly performing a source flow process, a first purge process, an O 3 flow process, a second purge process, an NH 3 flow process, and a deposition cycle for sequentially performing a third purge process. .

또는, 상기 HfO2막은 소오스 플로우 공정, 제1퍼지 공정, NH3 플로우 공정, 제2퍼지 공정 , O3 플로우 공정, 그리고, 제3퍼지 공정을 순차 수행하는 증착 싸이클을 반복 수행하는 방식으로 증착한다. Alternatively, the HfO 2 film is deposited by repeatedly performing a source flow process, a first purge process, an NH 3 flow process, a second purge process, an O 3 flow process, and a deposition cycle for sequentially performing a third purge process. .

또는, 상기 HfO2막은 O3 플로우 공정, 제1퍼지 공정 , 소오스 플로우 공정, 제2퍼지 공정, NH3 플로우 공정, 그리고, 제3퍼지 공정을 순차 수행하는 증착 싸이클을 반복 수행하는 방식으로 증착한다. Alternatively, the HfO 2 film is deposited by repeatedly performing an O 3 flow process, a first purge process, a source flow process, a second purge process, an NH 3 flow process, and a deposition cycle for sequentially performing a third purge process. .

또는, 상기 HfO2막은 NH3 플로우 공정, 제1퍼지 공정, 소오스 플로우 공정, 제2퍼지 공정, O3 플로우 공정, 그리고, 제3퍼지 공정을 순차 수행하는 증착 싸이클을 반복 수행하는 방식으로 증착한다. Alternatively, the HfO 2 film is deposited by repeatedly performing an NH 3 flow process, a first purge process, a source flow process, a second purge process, an O 3 flow process, and a deposition cycle for sequentially performing a third purge process. .

또는, 상기 HfO2막은 NH3 플로우 공정, 제1퍼지 공정, O3 플로우 공정, 제2퍼지 공정, 소오스 플로우 공정, 그리고, 제3퍼지 공정을 순차 수행하는 증착 싸이클을 반복 수행하는 방식으로 증착한다. Alternatively, the HfO 2 film is deposited by repeatedly performing an NH 3 flow process, a first purge process, an O 3 flow process, a second purge process, a source flow process, and a deposition cycle for sequentially performing a third purge process. .

또는, 상기 HfO2막은 O3 플로우 공정, 제1퍼지 공정, NH3 플로우 공정, 제2퍼지 공정, 소오스 플로우 공정, 그리고, 제3퍼지 공정을 순차 수행하는 증착 싸이클을 반복 수행하는 방식으로 증착한다.Alternatively, the HfO 2 film is deposited by repeatedly performing an O 3 flow process, a first purge process, an NH 3 flow process, a second purge process, a source flow process, and a deposition cycle for sequentially performing a third purge process. .

또는, 상기 HfO2막은 소오스 플로우 공정, NH3 퍼지 공정, O3 플로우 공정, 그리고, 퍼지 공정을 순차 수행하는 증착 싸이클을 반복 수행하는 방식으로 증착한다. Alternatively, the HfO 2 film is deposited by repeatedly performing a source flow process, an NH 3 purge process, an O 3 flow process, and a deposition cycle for sequentially performing a purge process.

그리고, 상기 Al2O3막 및 상기 HfO2막은 동일한 장비 내에서 인-시튜(in-situ)로 증착하며, 또한, 상기 Al2O3막 및 상기 HfO2막은 플라즈마 및 UV 광선 중 어느 하나를 이용하여 증착한다. 그리고, 상기 열처리 공정은 퍼니스, RTP 및 플라즈마 중 어느 하나의 방식으로 500~900℃의 온도와 0.01~760Torr의 온도 조건하에 서 N2 및 NH3 중 어느 하나를 포함하는 가스를 이용하여 10~7200초 동안 실시한다. In addition, the Al 2 O 3 film and the HfO 2 film is deposited in-situ in the same equipment, and the Al 2 O 3 film and the HfO 2 film may be any one of plasma and UV light. Vapor deposition. In addition, the heat treatment process is any one of the furnace, RTP and plasma by using a gas containing any one of N 2 and NH 3 at a temperature of 500 ~ 900 ℃ and a temperature of 0.01 ~ 760 Torr of 10 ~ 7200 Run for seconds.

또한, 상기 플레이트 노드 전극은 도프트 다결정실리콘, Al, TiN, Ru, RuOX, Pt 및 Cu 중 어느 하나를 이용하여 형성하며, 이때, 상기 도프트 다결정실리콘은 P 및 As 중 어느 하나의 도펀트를 도핑시켜 형성한다. 그리고, 상기 플레이트 노드 전극은 CVD, PVD 및 ALD 중 어느 하나의 방법으로 형성한다. In addition, the plate node electrode is formed using any one of doped polysilicon, Al, TiN, Ru, RuO X , Pt and Cu, wherein the doped polysilicon is a dopant of any one of P and As It is formed by doping. The plate node electrode is formed by any one of CVD, PVD, and ALD.

(실시예)(Example)

이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1a 내지 도 1c는 본 발명의 실시예에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위한 공정별 단면도이다. 1A to 1C are cross-sectional views illustrating processes of forming a capacitor of a semiconductor device in accordance with an embodiment of the present invention.

본 발명의 실시예에 따른 반도체 소자의 캐패시터 형성방법은, 도 1a에 도시된 바와 같이, 소정의 하부구조(미도시)가 구비된 반도체 기판(10)을 제공한다. 그런다음, 상기 반도체 기판(10) 상에 상기 기판(10)의 소정 부분을 노출시키는 제1콘택홀(11)을 가진 층간절연막(12)을 형성한 후, 상기 제1콘택홀(11)을 도전막으로 매립시켜 도전 플러그(13)를 형성한다. The capacitor forming method of a semiconductor device according to an embodiment of the present invention, as shown in Figure 1a, provides a semiconductor substrate 10 having a predetermined substructure (not shown). Thereafter, an interlayer insulating film 12 having a first contact hole 11 exposing a predetermined portion of the substrate 10 is formed on the semiconductor substrate 10, and then the first contact hole 11 is formed. The conductive plug 13 is formed by filling it with a conductive film.

다음으로, 상기 도전 플러그(13)를 포함한 상기 층간절연막(11) 상에 상기 도전 플러그(13)를 노출시키는 제2콘택홀(14)을 가진 희생산화막(15)을 형성한다.Next, a sacrificial oxide film 15 having a second contact hole 14 exposing the conductive plug 13 is formed on the interlayer insulating film 11 including the conductive plug 13.

그런후에, 상기 결과의 구조 전면에 스토리지 노드 전극용 다결정실리콘막(16)을 형성한다. 여기서, 상기 스토리지 노드 전극용 다결정실리콘막(16)은 LPCVD(low pressure chemical vapor deposition) 방식으로 형성한다. 또한, 상기 스토리지 노드 전극용 다결정실리콘막(16)은 도프트 다결정실리콘막 및 언도프트 다결정실리콘막 중 어느 하나를 이용하여 형성하거나, 도프트 다결정실리콘막과 언도프트 다결정실리콘막을 차례로 적층시켜 형성한다. Thereafter, a polysilicon film 16 for storage node electrodes is formed over the resulting structure. Here, the polysilicon layer 16 for the storage node electrode is formed by low pressure chemical vapor deposition (LPCVD). In addition, the polysilicon film 16 for the storage node electrode is formed using one of a doped polycrystalline silicon film and an undoped polycrystalline silicon film, or is formed by sequentially stacking a doped polycrystalline silicon film and an undoped polycrystalline silicon film. .

그리고 나서, 상기 스토리지 노드 전극용 다결정실리콘막(16) 상에 감광막(17)을 도포하여 상기 제2콘택홀(14) 구조를 매립시킨다. Then, the photoresist layer 17 is coated on the polysilicon layer 16 for the storage node electrode to fill the structure of the second contact hole 14.

이어서, 도 1b에 도시된 바와 같이, 상기 희생산화막이 노출될 때까지 상기 감광막 및 다결정실리콘막을 식각한 다음, 상기 잔류된 감광막 및 희생산화막을 제거하여 실린더형의 스토리지 노드 전극(16a)을 형성한다. 아울러, 상기 스토리지 노드 전극(16a)은 보다 더 큰 충전용량을 확보하기 위해서 그 표면에 HSG(hemi-spherical silicon grain)(미도시)을 형성할 수 있다. Subsequently, as shown in FIG. 1B, the photosensitive film and the polycrystalline silicon film are etched until the sacrificial oxide film is exposed, and then the remaining photosensitive film and the sacrificial oxide film are removed to form a cylindrical storage node electrode 16a. . In addition, the storage node electrode 16a may form a hemi-spherical silicon grain (HSG) (not shown) on its surface in order to secure a larger charging capacity.

그런다음, 상기 결과의 구조 전면에 Al2O3막(18)을 증착한다. 여기서, 상기 Al2O3막(18)은 300~800℃의 온도와 0.05~50Torr의 압력 조건하에서 ALD 방법으로 증착하며, TMA(trimethylaluminum, Al(CH3)3)를 소오스로 이용하고, O3, O 2 및 H2O 중 어느 하나를 반응가스로 이용하여 증착한다. An Al 2 O 3 film 18 is then deposited over the resulting structure. Here, the Al 2 O 3 film 18 is deposited by the ALD method at a temperature of 300 ~ 800 ℃ and pressure conditions of 0.05 ~ 50 Torr, using TMA (trimethylaluminum, Al (CH 3 ) 3 ) as a source, O Deposition is carried out using any one of 3 , O 2 and H 2 O as the reaction gas.

이어서, 상기 Al2O3막(18) 상에 Hf를 함유한 유기화합물을 소오스로 이용하고, O3 및 NH3를 반응가스로 이용하여 HfO2막(19)을 증착한다. 이때, 상기 Hf를 함유한 유기화합물로는 TDEAH(tetrakis diethylamino hafnium, Hf(N(C2H5)2) 4), TDMAH(tetrakis ethylmethylamino hafnium, Hf(N(CH3)2)4), TEMAH(tetrakis ethylmethylamino hafnium, Hf(N(CH3)(C2H5))4) 및 HfCl4 중 어느 하나를 이용하며, 또한, 상기 HfO2막(19)은 100~400℃의 온도와 0.01~50Torr의 압력 조건하에서 ALD 방법으로 증착한다. Subsequently, the HfO 2 film 19 is deposited on the Al 2 O 3 film 18 by using an organic compound containing Hf as a source and using O 3 and NH 3 as reaction gases. At this time, the organic compounds containing Hf include TDEAH (tetrakis diethylamino hafnium, Hf (N (C 2 H 5 ) 2 ) 4 ), TDMAH (tetrakis ethylmethylamino hafnium, Hf (N (CH 3 ) 2 ) 4 ), TEMAH (tetrakis ethylmethylamino hafnium, Hf (N (CH 3 ) (C 2 H 5 )) 4 ) and HfCl 4 using any one, and the HfO 2 membrane 19 is a temperature of 100 ~ 400 ℃ and 0.01 ~ Deposit by ALD method under pressure condition of 50 Torr.

한편, 상기 HfO2막(19) 증착 공정의 반응가스인 상기 NH3는 소오스인 Hf를 함유한 유기화합물 내의 C와 C-H기로 탈착되어, HfO2막(19) 내의 C 농도를 효과적으로 감소시켜 주는 역할을 하게 되며, 또한, 상기 반응가스인 O3에 의해 스토리지 노드 전극의 표면에 저유전율을 갖는 산화막이 형성되더라도, 이를 질화시켜 유전율을 높여주는 역할을 하게 된다. Meanwhile, NH 3, which is a reaction gas of the HfO 2 film 19 deposition process, is desorbed to C and CH groups in the organic compound containing Hf, which is a source, effectively reducing the C concentration in the HfO 2 film 19. In addition, even if an oxide film having a low dielectric constant is formed on the surface of the storage node electrode by the reaction gas O 3 , the dielectric constant is increased by nitriding it.

여기서, 상기 ALD 방법을 이용한 상기 HfO2막(19)의 증착 방법에 대하여 자세하게 설명하면 다음과 같다. 상기 ALD 방법을 이용한 HfO2막(19)의 증착은, "소오스 플로우 공정, 제1퍼지 공정, O3 플로우 공정, 제2퍼지 공정, NH3 플로우 공정, 그리고, 제3퍼지 공정" , "소오스 플로우 공정, 제1퍼지 공정, NH3 플로우 공정, 제2퍼지 공정 , O3 플로우 공정, 그리고, 제3퍼지 공정" , "O3 플로우 공정, 제1퍼지 공정 , 소오스 플로우 공정, 제2퍼지 공정, NH3 플로우 공정, 그리고, 제3퍼지 공정" , "NH3 플로우 공정, 제1퍼지 공정, 소오스 플로우 공정, 제2퍼지 공정, O3 플 로우 공정, 그리고, 제3퍼지 공정" , "NH3 플로우 공정, 제1퍼지 공정, O3 플로우 공정, 제2퍼지 공정, 소오스 플로우 공정, 그리고, 제3퍼지 공정" 및 "O3 플로우 공정, 제1퍼지 공정, NH3 플로우 공정, 제2퍼지 공정, 소오스 플로우 공정, 그리고, 제3퍼지 공정" 중 어느 하나를 순차 수행하는 증착 싸이클(cycle)을 소망하는 두께의 막이 얻어질 때까지 반복 수행하는 방식으로 진행하거나, 또는, 상기 ALD 방법을 이용한 HfO2막(19)의 증착은, "소오스 플로우 공정, NH3 퍼지 공정, O3 플로우 공정, 그리고, 퍼지 공정"을 순차 수행하는 증착 싸이클을 반복 수행하는 방식으로 진행한다. Here, the deposition method of the HfO 2 film 19 using the ALD method will be described in detail. The deposition of the HfO 2 film 19 using the ALD method is "source flow process, first purge process, O 3 flow process, second purge process, NH 3 flow process, and third purge process", "source Flow process, first purge process, NH 3 flow process, second purge process, O 3 flow process, and third purge process "," O 3 flow process, first purge process, source flow process, second purge process , NH 3 flow process, and third purge process "," NH 3 flow process, first purge process, source flow process, second purge process, O 3 flow process, and third purge process "," NH 3 flow process, 1st purge process, O 3 flow process, 2nd purge process, source flow process, and 3rd purge process "and" O 3 flow process, 1st purge process, NH 3 flow process, 2nd purge Process cycle, source flow process, and third purge process ". It is proceeded repeatedly to obtain a film having a thickness of, or the deposition of the HfO 2 film 19 using the ALD method, "source flow process, NH 3 purge process, O 3 flow process, and It proceeds by repeating the deposition cycle to perform the "purge process" sequentially.

이때, 상기 NH3 플로우 공정, 또는, NH3 퍼지 공정이 진행됨에 따라, 상기 HfO2막(19) 증착 공정에서의 소오스인 Hf를 함유한 유기화합물 내의 C가 상기 NH3의 H와 결합하여 C-H기로 탈착된다. 이에, 상기 HfO2막(19) 내의 C 농도가 효과적 감소되어, 누설 전류가 증가되는 것을 막을 수 있다.At this time, as the NH 3 flow process or the NH 3 purge process proceeds, C in the organic compound containing Hf, which is a source of the HfO 2 film 19 deposition process, is bonded to the CH of the NH 3 . Desorption with a group. Thus, the C concentration in the HfO 2 film 19 is effectively reduced, thereby preventing the leakage current from increasing.

또한, 상기 반응가스인 O3에 의해 스토리지 노드 전극의 표면에 저유전율을 갖는 산화막이 형성되더라도, 상기 NH3 플로우 공정, 또는, NH3 퍼지 공정이 진행되면, 상기 저유전율의 산화막이 상기 NH3에 의해 질화되기 때문에, 상기 저유전율 산화막의 유전율이 증가되어 캐패시터의 충전용량이 감소되는 것을 억제할 수 있다. In addition, even if an oxide film having a low dielectric constant is formed on the surface of the storage node electrode by O 3 , the reaction gas, when the NH 3 flow process or the NH 3 purge process is performed, the oxide having a low dielectric constant is formed by the NH 3. Since it is nitrided by, the dielectric constant of the low dielectric constant oxide film is increased to suppress the decrease in the charge capacity of the capacitor.

한편, 상기 Al2O3막(18)과 HfO2막(19)은 동일한 장비 내에서 인-시튜(in- situ)로 증착한다. 또한, 상기 Al2O3막(18) 및 상기 HfO2막(19)은 플라즈마 및 UV 광선 중 어느 하나를 이용하여 증착한다. 이때, 상기 플라즈마 또는 UV 광선은 상기 Al2O3막(18) 및 HfO2막(19) 증착 공정의 공정 온도를 높여주는 역할을 하여, Al2O3막(18) 및 HfO2막(19)의 증착 공정 시의 소오스, 또는, 반응가스의 에너지 상태(energy state)를 높임으로써, 충분한 반응성을 확보하도록 해준다. Meanwhile, the Al 2 O 3 film 18 and the HfO 2 film 19 are deposited in-situ in the same equipment. In addition, the Al 2 O 3 film 18 and the HfO 2 film 19 are deposited using any one of plasma and UV light. At this time, the plasma or UV light serves to increase the process temperature of the Al 2 O 3 film 18 and the HfO 2 film 19 deposition process, Al 2 O 3 film 18 and HfO 2 film (19) By increasing the energy state of the source or the reaction gas in the deposition process of), it is possible to ensure sufficient reactivity.

다음으로, ALD 방법을 이용한 상기 HfO2막(19)의 증착이 완료되면, 상기 결과물에 열처리 공정을 실시하여 상기 Al2O3막(18)과 HfO2막(19)의 이중 구조로 이루어진 유전체막(20)을 형성한다. 여기서, 상기 열처리 공정은 퍼니스(furnace), RTP(rapid thermal process) 및 플라즈마(plasma) 중 어느 하나의 방식으로 500~900℃의 온도와 0.01~760Torr의 온도 조건하에서 N2 및 NH3 중 어느 하나를 포함하는 가스를 이용하여 10~7200초 동안 실시한다. Next, when the deposition of the HfO 2 film 19 using the ALD method is completed, a heat treatment process is performed on the resultant to form a dielectric having a double structure of the Al 2 O 3 film 18 and the HfO 2 film 19. The film 20 is formed. Here, the heat treatment process is any one of N 2 and NH 3 under a temperature of 500 ~ 900 ℃ and 0.01 ~ 760 Torr by any one method of the furnace (furnace), rapid thermal process (RTP) and plasma (plasma) Conducted for 10 ~ 7200 seconds using a gas containing.

그리고나서, 도 1c에 도시된 바와 같이, 상기 유전체막(20) 상에 플레이트 노드 전극(21)을 형성한다. 여기서, 상기 플레이트 노드 전극(21)은 도프트 다결정실리콘, Al, TiN, Ru, RuOX, Pt 및 Cu 중 어느 하나를 이용하여 형성하며, 이때, 상기 도프트 다결정실리콘은 P 및 As 중 어느 하나의 도펀트를 도핑시켜 형성한다. 또한, 상기 플레이트 노드 전극(21)은 CVD, PVD 및 ALD 중 어느 하나의 방법으로 형성한다. Then, as shown in FIG. 1C, a plate node electrode 21 is formed on the dielectric film 20. Here, the plate node electrode 21 is formed using any one of doped polysilicon, Al, TiN, Ru, RuO X , Pt and Cu, wherein the doped polysilicon is any one of P and As It is formed by doping a dopant. In addition, the plate node electrode 21 is formed by any one of CVD, PVD, and ALD.

이상에서와 같이, 본 발명은 ALD 방법을 이용한 HfO2막의 증착 시에, 반응가스로서 O3 뿐만 아니라, NH3를 추가적으로 사용함으로써, 상기 HfO2막 증착 공정에서의 소오스인 Hf를 함유한 유기화합물 내의 C를 상기 NH3의 H와 결합시켜 C-H기로 탈착시킬 수 있다. 이에, HfO2막 내의 C 농도를 효과적으로 감소시켜 누설 전류가 증가되는 것을 막을 수 있다.As described above, the present invention provides an organic compound containing Hf, which is a source in the HfO 2 film deposition process, by additionally using not only O 3 but also NH 3 as a reaction gas in the deposition of the HfO 2 film using the ALD method. C in the bond can be desorbed to the CH group by combining with H of the NH 3 . Thus, it is possible to effectively reduce the C concentration in the HfO 2 film to prevent the leakage current from increasing.

또한, 상기 HfO2막 증착 공정에서, 반응가스인 O3에 의해 스토리지 노드 전극의 표면에 저유전율을 갖는 산화막이 형성되더라도, 상기 NH3에 의해 상기 저유전율의 산화막이 질화되어, 상기 저유전율 산화막의 유전율이 증가되는 효과를 얻을 수 있기 때문에, 결국, 캐패시터의 충전용량이 감소되는 것을 억제할 수 있다. In addition, in the HfO 2 film deposition process, even if an oxide film having a low dielectric constant is formed on the surface of the storage node electrode by the reaction gas O 3 , the oxide having a low dielectric constant is nitrided by the NH 3 , so that the low dielectric constant oxide film is formed. Since the effect of increasing the dielectric constant of can be obtained, it is possible to suppress the reduction in the charge capacity of the capacitor.

즉, 본 발명은 누설 전류 특성 및 충전용량을 확보할 수 있으므로, 캐패시터의 리프레쉬 특성을 향상시킬 수 있으며, 나아가, 소자의 특성을 향상시킬 수 있다.That is, according to the present invention, the leakage current characteristic and the charging capacity can be ensured, so that the refresh characteristics of the capacitor can be improved, and further, the characteristics of the device can be improved.

Claims (18)

소정의 하부구조가 구비된 반도체 기판을 제공하는 단계;Providing a semiconductor substrate having a predetermined substructure; 상기 기판 상에 스토리지 노드 전극을 형성하는 단계;Forming a storage node electrode on the substrate; 상기 결과의 구조 전면에 Al2O3막을 증착하는 단계;Depositing an Al 2 O 3 film over the resulting structure; 상기 Al2O3막 상에 Hf를 함유한 유기화합물을 소오스로 이용하고, O3 및 NH3를 반응가스로 이용하여 HfO2막을 증착하는 단계; Depositing an HfO 2 film on the Al 2 O 3 film by using an organic compound containing Hf as a source and using O 3 and NH 3 as reaction gases; 상기 결과물에 열처리 공정을 실시하여 상기 Al2O3막과 HfO2막의 이중 구조로 이루어진 유전체막을 형성하는 단계; 및 Performing a heat treatment process on the resultant to form a dielectric film having a double structure of the Al 2 O 3 film and the HfO 2 film; And 상기 유전체막 상에 플레이트 노드 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.Forming a plate node electrode on the dielectric layer. 제 1 항에 있어서, 상기 Al2O3막은 300~800℃의 온도와 0.05~50Torr의 압력 조건하에서 ALD 방법으로 증착하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.The method of claim 1, wherein the Al 2 O 3 film is deposited by an ALD method at a temperature of 300 ° C. to 800 ° C. and a pressure of 0.05 to 50 Torr. 제 1 항에 있어서, 상기 Al2O3막은 TMA(trimethylaluminum, Al(CH3)3 )를 소오스로 이용하고, O3, O2 및 H2O 중 어느 하나를 반응가스로 이용하여 증착하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.The method of claim 1, wherein the Al 2 O 3 film is deposited using TMA (trimethylaluminum, Al (CH 3 ) 3 ) as a source and using any one of O 3 , O 2 and H 2 O as a reaction gas. A method of forming a capacitor of a semiconductor device. 제 1 항에 있어서, 상기 Hf를 함유한 유기화합물로는 TDEAH(tetrakis diethylamino hafnium, Hf(N(C2H5)2)4), TDMAH(tetrakis ethylmethylamino hafnium, Hf(N(CH3)2)4), TEMAH(tetrakis ethylmethylamino hafnium, Hf(N(CH3 )(C2H5))4) 및 HfCl4 중 어느 하나를 이용하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.The method of claim 1, wherein the Hf-containing organic compound is TDEAH (tetrakis diethylamino hafnium, Hf (N (C 2 H 5 ) 2 ) 4 ), TDMAH (tetrakis ethylmethylamino hafnium, Hf (N (CH 3 ) 2 ) 4 ), TEMAH (tetrakis ethylmethylamino hafnium, Hf (N (CH 3 ) (C 2 H 5 )) 4 ) and HfCl 4 using any one of the capacitor formation method of the semiconductor device. 제 1 항에 있어서, 상기 HfO2막은 100~400℃의 온도와 0.01~50Torr의 압력 조건하에서 ALD 방법으로 증착하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.The method of claim 1, wherein the HfO 2 film is deposited by an ALD method at a temperature of 100 to 400 ° C. and a pressure of 0.01 to 50 Torr. 제 1 항에 있어서, 상기 HfO2막은 소오스 플로우 공정, 제1퍼지 공정, O3 플로우 공정, 제2퍼지 공정, NH3 플로우 공정, 그리고, 제3퍼지 공정을 순차 수행하는 증착 싸이클을 반복 수행하는 방식으로 증착하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.The method of claim 1, wherein the HfO 2 film is repeatedly subjected to a deposition cycle for sequentially performing a source flow process, a first purge process, an O 3 flow process, a second purge process, an NH 3 flow process, and a third purge process. A method for forming a capacitor of a semiconductor device, characterized in that the deposition in a manner. 제 1 항에 있어서, 상기 HfO2막은 소오스 플로우 공정, 제1퍼지 공정, NH3 플로우 공정, 제2퍼지 공정 , O3 플로우 공정, 그리고, 제3퍼지 공정을 순차 수행하는 증착 싸이클을 반복 수행하는 방식으로 증착하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.The method of claim 1, wherein the HfO 2 film is repeatedly subjected to a deposition cycle for sequentially performing a source flow process, a first purge process, an NH 3 flow process, a second purge process, an O 3 flow process, and a third purge process. A method for forming a capacitor of a semiconductor device, characterized in that the deposition in a manner. 제 1 항에 있어서, 상기 HfO2막은 O3 플로우 공정, 제1퍼지 공정 , 소오스 플로우 공정, 제2퍼지 공정, NH3 플로우 공정, 그리고, 제3퍼지 공정을 순차 수행하는 증착 싸이클을 반복 수행하는 방식으로 증착하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.The HfO 2 film of claim 1, wherein the HfO 2 film is repeatedly subjected to an O 3 flow process, a first purge process, a source flow process, a second purge process, an NH 3 flow process, and a deposition cycle for sequentially performing a third purge process. A method for forming a capacitor of a semiconductor device, characterized in that the deposition in a manner. 제 1 항에 있어서, 상기 HfO2막은 NH3 플로우 공정, 제1퍼지 공정, 소오스 플로우 공정, 제2퍼지 공정, O3 플로우 공정, 그리고, 제3퍼지 공정을 순차 수행하는 증착 싸이클을 반복 수행하는 방식으로 증착하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.The method of claim 1, wherein the HfO 2 film is repeatedly subjected to a deposition cycle of sequentially performing an NH 3 flow process, a first purge process, a source flow process, a second purge process, an O 3 flow process, and a third purge process. A method for forming a capacitor of a semiconductor device, characterized in that the deposition in a manner. 제 1 항에 있어서, 상기 HfO2막은 NH3 플로우 공정, 제1퍼지 공정, O3 플로우 공정, 제2퍼지 공정, 소오스 플로우 공정, 그리고, 제3퍼지 공정을 순차 수행하는 증착 싸이클을 반복 수행하는 방식으로 증착하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.The method of claim 1, wherein the HfO 2 film is repeatedly subjected to a deposition cycle for sequentially performing an NH 3 flow process, a first purge process, an O 3 flow process, a second purge process, a source flow process, and a third purge process. A method for forming a capacitor of a semiconductor device, characterized in that the deposition in a manner. 제 1 항에 있어서, 상기 HfO2막은 O3 플로우 공정, 제1퍼지 공정, NH3 플로우 공정, 제2퍼지 공정, 소오스 플로우 공정, 그리고, 제3퍼지 공정을 순차 수행하는 증착 싸이클을 반복 수행하는 방식으로 증착하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.The method of claim 1, wherein the HfO 2 film is repeatedly subjected to an O 3 flow process, a first purge process, an NH 3 flow process, a second purge process, a source flow process, and a deposition cycle for sequentially performing a third purge process. A method for forming a capacitor of a semiconductor device, characterized in that the deposition in a manner. 제 1 항에 있어서, 상기 HfO2막은 소오스 플로우 공정, NH3 퍼지 공정, O3 플로우 공정, 그리고, 퍼지 공정을 순차 수행하는 증착 싸이클을 반복 수행하는 방식으로 증착하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.The capacitor of claim 1, wherein the HfO 2 film is deposited by repeatedly performing a source flow process, an NH 3 purge process, an O 3 flow process, and a deposition cycle in which a purge process is sequentially performed. Formation method. 제 1 항에 있어서, 상기 Al2O3막 및 상기 HfO2막은 동일한 장비 내에서 인-시튜(in-situ)로 증착하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.The method of claim 1, wherein the Al 2 O 3 film and the HfO 2 film are deposited in-situ in the same device. 제 1 항에 있어서, 상기 Al2O3막 및 상기 HfO2막은 플라즈마 및 UV 광선 중 어느 하나를 이용하여 증착하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.The method of claim 1, wherein the Al 2 O 3 film and the HfO 2 film are deposited using any one of plasma and UV light. 제 1 항에 있어서, 상기 열처리 공정은 퍼니스, RTP 및 플라즈마 중 어느 하 나의 방식으로 500~900℃의 온도와 0.01~760Torr의 온도 조건하에서 N2 및 NH3 중 어느 하나를 포함하는 가스를 이용하여 10~7200초 동안 실시하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.The method of claim 1, wherein the heat treatment process is performed using any one of N 2 and NH 3 at a temperature of 500 to 900 ° C. and a temperature of 0.01 to 760 Torr in one of furnace, RTP, and plasma modes. Capacitor forming method of a semiconductor device, characterized in that performed for 10 ~ 7200 seconds. 제 1 항에 있어서, 상기 플레이트 노드 전극은 도프트 다결정실리콘, Al, TiN, Ru, RuOX, Pt 및 Cu 중 어느 하나를 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.The method of claim 1, wherein the plate node electrode is formed using any one of doped polycrystalline silicon, Al, TiN, Ru, RuO X , Pt, and Cu. 제 16 항에 있어서, 상기 도프트 다결정실리콘은 P 및 As 중 어느 하나의 도펀트를 도핑시켜 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.17. The method of claim 16, wherein the doped polycrystalline silicon is formed by doping any one of P and As dopants. 제 1 항에 있어서, 상기 플레이트 노드 전극은 CVD, PVD 및 ALD 중 어느 하나의 방법으로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.The method of claim 1, wherein the plate node electrode is formed by any one of CVD, PVD, and ALD.
KR1020040057695A 2004-07-23 2004-07-23 Method for forming capacitor of semiconductor device KR20060008041A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040057695A KR20060008041A (en) 2004-07-23 2004-07-23 Method for forming capacitor of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040057695A KR20060008041A (en) 2004-07-23 2004-07-23 Method for forming capacitor of semiconductor device

Publications (1)

Publication Number Publication Date
KR20060008041A true KR20060008041A (en) 2006-01-26

Family

ID=37119193

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040057695A KR20060008041A (en) 2004-07-23 2004-07-23 Method for forming capacitor of semiconductor device

Country Status (1)

Country Link
KR (1) KR20060008041A (en)

Similar Documents

Publication Publication Date Title
KR100640654B1 (en) Method of forming zro2 thin film using plasma enhanced atomic layer deposition and method of manufacturing capacitor of semiconductor memory device having the thin film
KR20010063450A (en) Method of manufacturing a capacitor in a semiconductor device
KR100811271B1 (en) Method for fabricating capacitor in semiconductor device
US7531422B2 (en) Method for fabricating capacitor in semiconductor device using hafnium terbium oxide dielectric layer
US20040126983A1 (en) Method for forming capacitor in semiconductor device
KR100464649B1 (en) Capacitor of semiconductor device having dual dielectric layer structure and method for fabricating the same
KR20040100766A (en) Method of forming composite dielectric layer by atomic layer deposition and method of manufacturing capacitor using the same
KR100587082B1 (en) Method for forming capacitor of semiconductor device
KR20040000601A (en) Method for fabricating capacitor in semiconductor device
KR20060008041A (en) Method for forming capacitor of semiconductor device
US7608517B2 (en) Method for forming capacitor of semiconductor device
KR20070106286A (en) Method of forming titanium oxide with rutile structure and method of manufacturing capacitor using the same
KR100557961B1 (en) Method for forming capacitor of semiconductor device
KR100513804B1 (en) Method of manufacturing capacitor for semiconductor device
US7045445B2 (en) Method for fabricating semiconductor device by using PECYCLE-CVD process
KR100680952B1 (en) Method for forming capacitor of semiconductor device
KR100798735B1 (en) Capacitor and method of manufacturing the same
KR100744656B1 (en) Method for forming capacitor
KR101026477B1 (en) Method for forming capacitor of semiconductor device
KR100937988B1 (en) Method of manufacturing capacitor for semiconductor device
KR20000027836A (en) Method for forming capacitor of semiconductor devices
KR20020018355A (en) Method of fabricating a capacitor in a semiconductor device
KR100386450B1 (en) Method for forming of capacitor in semiconductor
KR20050067577A (en) Fabrication method of alloyed dielectric layer
KR100744666B1 (en) A capacitor of semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid