KR20060007654A - Voltage sense amplifier and method for generating variable reference level - Google Patents

Voltage sense amplifier and method for generating variable reference level Download PDF

Info

Publication number
KR20060007654A
KR20060007654A KR1020040056509A KR20040056509A KR20060007654A KR 20060007654 A KR20060007654 A KR 20060007654A KR 1020040056509 A KR1020040056509 A KR 1020040056509A KR 20040056509 A KR20040056509 A KR 20040056509A KR 20060007654 A KR20060007654 A KR 20060007654A
Authority
KR
South Korea
Prior art keywords
voltage
cell
operating voltage
comparison
reference level
Prior art date
Application number
KR1020040056509A
Other languages
Korean (ko)
Other versions
KR100697271B1 (en
Inventor
최정운
김홍석
김상원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040056509A priority Critical patent/KR100697271B1/en
Priority to TW094106393A priority patent/TWI258768B/en
Priority to US11/076,788 priority patent/US7283413B2/en
Priority to CN2005100717119A priority patent/CN1700354B/en
Publication of KR20060007654A publication Critical patent/KR20060007654A/en
Application granted granted Critical
Publication of KR100697271B1 publication Critical patent/KR100697271B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 가변형 기준레벨 발생 기능을 가진 전압 센스 앰프 및 그것의 기준레벨 발생 방법에 관한 것으로, 상기 전압 센스 앰프는 반도체 메모리 장치의 동작 전압의 변화에 무관하게 데이터 인식에 필요한 온 셀 마진 및 오프 셀 마진을 충분히 확보할 수 있도록 상기 동작 전압의 변화에 따라 기준 전압을 가변시켜 준다. 그 결과, 전압 마진의 부족으로 인한 독출 오류가 미연에 방지된다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a voltage sense amplifier having a variable reference level generating function and a method for generating the reference level thereof, wherein the voltage sense amplifier has on cell margins and off cells required for data recognition regardless of a change in operating voltage of a semiconductor memory device. The reference voltage is varied according to the change of the operating voltage to ensure a sufficient margin. As a result, read errors due to lack of voltage margin are prevented.

센스앰프, 기준레벨, 기준전압Sense Amplifier, Reference Level, Reference Voltage

Description

가변형 기준레벨 발생 기능을 가진 전압 센스 앰프 및 그 방법{VOLTAGE SENSE AMPLIFIER AND METHOD FOR GENERATING VARIABLE REFERENCE LEVEL}VOLTAGE SENSE AMPLIFIER AND METHOD FOR GENERATING VARIABLE REFERENCE LEVEL}

도 1은 반도체 메모리 장치의 동작 전압에 따른 기준 전압의 변화와, 메모리 셀이 온 또는 오프 되었을 때의 코어 셀 전압의 변화를 보여주는 도면;1 is a diagram illustrating a change in a reference voltage according to an operating voltage of a semiconductor memory device and a change in a core cell voltage when a memory cell is turned on or off;

도 2는 본 발명의 바람직한 실시 예에 따른 전압 센스 앰프의 구성을 간략하게 보여주는 블록도;2 is a block diagram schematically showing a configuration of a voltage sense amplifier according to a preferred embodiment of the present invention;

도 3은 도 2에 도시된 본 발명의 바람직한 실시 예에 따른 코어 셀 레벨 검출부 및 비교부의 회로도;3 is a circuit diagram of a core cell level detector and a comparer according to a preferred embodiment of the present invention shown in FIG.

도 4는 도 2 및 도 3에 도시된 본 발명의 바람직한 실시 예에 따른 기준레벨 제어부의 회로도;4 is a circuit diagram of a reference level controller according to a preferred embodiment of the present invention shown in FIGS. 2 and 3;

도 5는 도 4에 도시된 본 발명의 바람직한 실시 예에 따른 전압 검출기의 상세 회로도;5 is a detailed circuit diagram of a voltage detector according to a preferred embodiment of the present invention shown in FIG.

도 6은 동작 전압에 대한 비교전압, 및 각 저항 사이의 동작 전압 분배 결과를 보여주는 도면;6 shows a comparison voltage with respect to an operating voltage, and an operating voltage distribution result between each resistor;

도 7은 동작 전압에 따른 전압 검출기의 출력을 보여주는 도면;7 shows the output of a voltage detector according to an operating voltage;

도 8은 도 2 및 도 3에 도시된 본 발명의 바람직한 실시 예에 따른 기준레벨 발생부의 회로도;8 is a circuit diagram of a reference level generator according to a preferred embodiment of the present invention shown in FIGS. 2 and 3;

도 9는 플래시 셀 타입의 하나인 스플릿 게이트 타입의 트랜지스터를 이용한 메모리 셀을 위한 전압 센스 앰프의 간략한 구성을 보여주는 도면;9 shows a simplified configuration of a voltage sense amplifier for a memory cell using a split gate type transistor, which is one of flash cell types;

도 10은 도 9에 도시된 전압 센스 앰프를 위한 기준 레벨 발생부의 회로도;FIG. 10 is a circuit diagram of a reference level generator for the voltage sense amplifier shown in FIG. 9; FIG.

도 11은 본 발명에 따른 전압 센스 앰프의 데이터 인식 방법 및 기준레벨 변경 방법을 보여주는 흐름도; 그리고11 is a flowchart showing a data recognition method and a reference level changing method of the voltage sense amplifier according to the present invention; And

도 12는 본 발명에 따른 전압 센스 앰프의 기준 레벨 변환 결과를 보여주는 도면이다.12 is a view showing a result of the reference level conversion of the voltage sense amplifier according to the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

400, 500 : 전압 센스 앰프 410 : 기준 셀 레벨 변환부400, 500: voltage sense amplifier 410: reference cell level converter

420 : 기준 레벨 제어부 421 : 비교전압 발생부 420: reference level control unit 421: comparison voltage generation unit

423 : 제어전압 발생부 427 : 전압 분배부423: control voltage generator 427: voltage divider

440 : 기준 레벨 발생부 470 : 코어 셀 레벨 검출부440: reference level generator 470: core cell level detector

490 : 비교부490: comparison unit

본 발명은 반도체 메모리 소자의 센스 앰프에 관한 것으로, 특히 데이터 인식에 사용될 기준 레벨을 가변할 수 있는 전압 센스 앰프 및 그 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a sense amplifier of a semiconductor memory device, and more particularly, to a voltage sense amplifier capable of varying a reference level used for data recognition and a method thereof.

메모리의 규모가 커짐에 따라 메모리 코어 셀에 저장된 데이터를 읽을 때 데 이터의 신호가 약해지게 되어 잘못된 데이터를 읽을 수 있고, 비트 라인에서의 전압진폭(voltage swing)이 안정화 될 때까지의 지연시간이 길어질 수 있다. 따라서 대부분의 메모리에서는 안정된 읽기 동작과 비트 라인에서의 지연시간을 줄이고, 저전력을 제공하기 위해서 데이터의 신호를 증폭해 주는 센스 앰프를 사용한다. 센스 앰프는 크게 전압 센스 앰프와 전류 센스 앰프로 구분된다. As the size of the memory increases, the data signal weakens when reading data stored in the memory core cell, which can read wrong data and delay time until the voltage swing in the bit line stabilizes. Can be long. Therefore, most memories use sense amplifiers that amplify the data signal to provide stable read operations, reduce bit line latency, and provide low power. Sense amplifiers are largely divided into voltage sense amplifiers and current sense amplifiers.

일반적으로, 전압 센스 앰프는 일반적으로 코어 셀에 대한 읽기 수행시 일정 레벨의 기준 셀 전압(Reference Cell Voltage ; Vr)과 코어 셀로부터 감지된 코어 셀 전압(Core Cell Voltage ; Vc)을 비교하고, 비교 결과에 따라 해당 코어 셀이 온 상태인지 또는 오프 상태인지를 판단한다. 예를 들어, 코어 셀 전압(Vc)이 기준 셀 전압(Vr) 보다 낮으면 오프 셀(D0)로 판단하고, 코어 셀 전압(Vc)이 기준 셀 전압(Vr) 보다 높으면 온 셀(D1)로 판단한다. 이 때, 동작 전압(Vcc)에 따른 코어 셀 전압(Vc) 및 기준 셀 전압(Vr)의 변화는 다음과 같다.In general, a voltage sense amplifier generally compares and compares a certain level of reference cell voltage (Vr) with a sensed core cell voltage (Core cell voltage; Vc) when performing a read on a core cell. According to the result, it is determined whether the corresponding core cell is on or off. For example, when the core cell voltage Vc is lower than the reference cell voltage Vr, the core cell voltage Vc is determined as the off cell D0. When the core cell voltage Vc is higher than the reference cell voltage Vr, the core cell voltage Vc is turned on as the on cell D1. To judge. At this time, changes of the core cell voltage Vc and the reference cell voltage Vr according to the operating voltage Vcc are as follows.

도 1은 반도체 메모리 장치의 동작 전압(Vcc)에 따른 기준 전압(Vr)의 변화와, 메모리 셀이 온 또는 오프 되었을 때의 코어 셀 전압(Von, Voff)의 변화를 보여주는 도면이다. FIG. 1 is a diagram illustrating a change of a reference voltage Vr according to an operating voltage Vcc of a semiconductor memory device and a change of core cell voltages Von and Voff when a memory cell is turned on or off.

도 1를 참조하면, 코어 셀의 상태가 오프 상태(D0)인 경우, 코어 셀의 전압(Voff)은 기준 전압(Vr)보다 낮은 값을 갖게 되나, 코어 셀의 전압 특성상 고전압에서는 기준 전압(Vr)과의 차이가 점차 줄어들게 된다(화살표 1의 빗금 친 부분 참조). 이러한 오프 상태의 코어 셀 전압(Voff)은 고전압(HVcc)에서의 기준 전압(Vr)과 비교해 볼 때, 마진(margin)의 부족으로 인해 센스 앰프에서 제대로 읽기(read) 동작을 수행하지 못하게 된다. 반대로, 코어 셀의 상태가 온 상태(D1)인 경우, 코어 셀의 전압(Von)는 기준 전압(Vr)보다 높은 값을 갖게 되나, 코어 셀의 전압특성상 저전압(LVcc)에서는 기준전압과의 차이가 줄어들게 되어(화살표 2의 빗금 친 부분 참조), 센스 앰프에서 제대로 온 상태(D1)로 판정할 수 없게 되는 문제점이 있다. Referring to FIG. 1, when the state of the core cell is in the off state D0, the voltage Voff of the core cell has a lower value than the reference voltage Vr. However, in the high voltage of the core cell, the reference voltage Vr ) Will gradually decrease (see the hatched section on arrow 1). The off-core core cell voltage Voff may not perform a read operation properly in the sense amplifier due to lack of margin when compared to the reference voltage Vr at the high voltage HVcc. On the contrary, when the state of the core cell is in the on state D1, the voltage Von of the core cell has a higher value than the reference voltage Vr, but at a low voltage LVcc due to the voltage characteristics of the core cell, it is different from the reference voltage. Is reduced (refer to the hatched portion of arrow 2), and there is a problem in that the sense amplifier cannot be properly turned on (D1).

본 발명이 이루고자 하는 기술적 과제는, 동작 전압의 변화에 따라 기준 셀 전압을 가변시켜 올바른 데이터 인식을 수행하기에 충분한 온 셀 마진 및 오프 셀 마진을 확보해 줌으로써, 전압 마진의 부족으로 인한 독출 오류를 미연에 방지할 수 있는 전압 센스 앰프 및 그 방법을 제공하는데 있다.The technical problem to be achieved by the present invention is to ensure the on-cell margin and off-cell margin sufficient to perform the correct data recognition by varying the reference cell voltage in accordance with the change in the operating voltage, thereby reducing the read error due to the lack of voltage margin The present invention provides a voltage sense amplifier and a method of preventing the same.

상술한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명의 특징에 의하면, 전압 센스 앰프는 반도체 메모리 장치의 동작 전압의 변화에 무관하게 데이터 인식에 필요한 온 셀 마진 및 오프 셀 마진을 충분히 확보할 수 있도록 상기 동작 전압의 변화에 따라 기준 셀 전압을 가변시키는 기준 셀 레벨 변환부; 상기 반도체 메모리 장치의 코어 셀로부터 발생된 전압을 감지하는 코어 셀 레벨 검출부; 및 상기 기준 셀 전압 및 상기 코어 셀 전압의 크기를 비교하여 상기 코어 셀에 저장되어 있는 데이터를 인식하는 비교부를 포함하는 것을 특징으로 한다.According to a feature of the present invention for achieving the object of the present invention as described above, the voltage sense amplifier can secure enough on-cell margin and off-cell margin required for data recognition regardless of the change in the operating voltage of the semiconductor memory device. A reference cell level converter configured to vary a reference cell voltage according to the change of the operating voltage; A core cell level detector sensing a voltage generated from a core cell of the semiconductor memory device; And a comparing unit which compares magnitudes of the reference cell voltage and the core cell voltage to recognize data stored in the core cell.

상술한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명의 특징에 의하면, 전압 센스 앰프의 센싱 방법은 (a) 반도체 메모리 장치의 동작 전압의 변화에 무관하게 데이터 인식에 필요한 온 셀 마진 및 오프 셀 마진을 충분히 확보할 수 있도록 상기 동작 전압의 변화에 따라 기준 셀 전압을 가변시켜 주는 단계; (b) 상기 반도체 메모리 장치의 코어 셀로부터 발생된 전압을 감지하는 단계; 및 (c) 상기 기준 셀 전압 및 상기 코어 셀 전압의 크기를 비교하여 상기 코어 셀에 저장되어 있는 데이터를 인식하는 단계를 포함하는 것을 특징으로 한다.According to a feature of the present invention for achieving the object of the present invention as described above, the sensing method of the voltage sense amplifier (a) on-cell margin and off-cell required for data recognition regardless of the change in the operating voltage of the semiconductor memory device Varying a reference cell voltage according to a change in the operating voltage to sufficiently secure a margin; (b) sensing a voltage generated from a core cell of the semiconductor memory device; And (c) recognizing data stored in the core cell by comparing the magnitudes of the reference cell voltage and the core cell voltage.

상술한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명의 특징에 의하면, 반도체 메모리 장치의 기준 셀 전압 및 코어 셀 전압의 크기를 비교하여 상기 반도체 메모리 장치의 코어 셀에 저장되어 있는 데이터를 인식하는 전압 센스 앰프의 기준레벨 발생방법은: (a) 상기 반도체 메모리 장치의 동작 전압으로부터 발생된 소정의 비교전압과, 상기 동작 전압을 소정의 저항비로 분배한 전압 분배 결과에 응답해서 복수 개의 기준 레벨 제어 전압를 발생하는 단계; 및 (b) 상기 복수 개의 기준 레벨 제어 전압에 응답해서 출력 저항의 값을 조절하고, 상기 동작 전압을 상기 출력 저항 값으로 분배하여 상기 기준 셀 전압을 발생하는 단계를 포함하는 것을 특징으로 한다.According to an aspect of the present invention for achieving the object of the present invention as described above, by comparing the magnitude of the reference cell voltage and the core cell voltage of the semiconductor memory device to recognize the data stored in the core cell of the semiconductor memory device The reference level generation method of the voltage sense amplifier includes: (a) controlling a plurality of reference levels in response to a predetermined comparison voltage generated from an operating voltage of the semiconductor memory device and a voltage division result of dividing the operating voltage by a predetermined resistance ratio; Generating a voltage; And (b) adjusting a value of an output resistance in response to the plurality of reference level control voltages, and dividing the operating voltage by the output resistance value to generate the reference cell voltage.

상술한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명의 특징에 의하면, 반도체 메모리 장치의 기준 셀 전압 및 코어 셀 전압의 크기를 비교하여 상기 반도체 메모리 장치의 코어 셀에 저장되어 있는 데이터를 인식하는 전압 센스 앰프의 기준레벨 발생방법은: (a) 상기 반도체 메모리 장치의 동작 전압으로부터 일정한 전압 레벨을 가지는 비교전압을 발생하는 단계; (b) 복수 개의 저항을 통해 상기 동작 전압을 소정의 저항비로 분배하고, 상기 동작 전압 분배 결과 및 상기 비 교전압에 응답해서 복수 개의 기준 레벨 제어 전압를 발생하는 단계; (c) 상기 복수 개의 기준 레벨 제어 전압에 응답해서 복수 개의 출력 저항들을 선택적으로 연결시키는 단계; 및 (d) 상기 동작 전압을 상기 출력 저항들의 전체 저항값으로 나누어 상기 기준 셀 전류를 발생하는 단계를 포함하는 것을 특징으로 한다.According to an aspect of the present invention for achieving the object of the present invention as described above, by comparing the magnitude of the reference cell voltage and the core cell voltage of the semiconductor memory device to recognize the data stored in the core cell of the semiconductor memory device A method of generating a reference level of a voltage sense amplifier includes: (a) generating a comparison voltage having a constant voltage level from an operating voltage of the semiconductor memory device; (b) distributing the operating voltage at a predetermined resistance ratio through a plurality of resistors, and generating a plurality of reference level control voltages in response to the operation voltage distribution result and the comparison voltage; (c) selectively coupling a plurality of output resistors in response to the plurality of reference level control voltages; And (d) generating the reference cell current by dividing the operating voltage by the total resistance of the output resistors.

이하에서, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세히 설명한다. Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

본 발명의 신규한 전압 센스 앰프는 반도체 메모리 장치의 동작 전압을 소정의 비율로 분배한 전압분배 결과와 상기 반도체 메모리 장치 내부에서 발생된 소정의 비교전압을 근거로 하여 기준 셀 전압을 가변시켜 준다. 그 결과, 낮은 동작 전압 구간에서는 기준 셀 전압이 레벨 다운되어 온 셀 마진(On cell margin)이 충분히 확보되고, 높은 동작 전압 구간에서는 기준 셀 전압이 레벨 업 되어 오프 셀 마진(Off cell margin)을 충분히 확보된다. The novel voltage sense amplifier of the present invention varies the reference cell voltage based on a voltage distribution result obtained by dividing the operating voltage of the semiconductor memory device at a predetermined ratio and a predetermined comparison voltage generated inside the semiconductor memory device. As a result, in the low operating voltage section, the on-cell margin is sufficiently secured when the reference cell voltage is down, and in the high operating voltage section, the reference cell voltage is leveled up to sufficiently increase the off cell margin. Secured.

도 2는 본 발명의 바람직한 실시 예에 따른 전압 센스 앰프(400)의 구성을 간략하게 보여주는 블록도이다.2 is a block diagram schematically illustrating a configuration of a voltage sense amplifier 400 according to an exemplary embodiment of the present invention.

도 2를 참조하면, 본 발명에 의한 전압 센스 앰프(400)는 기준 셀 레벨 변환부(reference cell revel variation unit ; 410), 코어 셀 레벨 검출부(core cell revel detecting unit ; 470), 및 비교부(comparison unit ; 490)를 포함한다. 기준 셀 레벨 변환부(410)는 반도체 메모리 장치의 동작 전압(Vcc)을 소정의 비율로 분배한 전압분배 결과(Vr12, Vr23, …)와 반도체 메모리 장치 내부에서 발생된 소정의 비교전압(Vcomp)을 근거로 하여 가변된 기준 셀 전압(Vr)을 비교부(490)로 출 력한다. 코어 셀 레벨 검출부(470)는 반도체 메모리 장치의 코어 셀로부터 코어 셀 전압(Vc)를 감지하여 비교부(490)로 출력한다. 그리고, 비교부(490)는 기준 셀 레벨 변환부(410)로부터 입력된 기준 셀 전압(Vr)과 코어 셀 레벨 검출부(470)로부터 입력된 코어 셀 전압(Vc)의 크기를 비교하여 코어 셀에 저장되어 있는 데이터를 인식한다.Referring to FIG. 2, the voltage sense amplifier 400 according to the present invention includes a reference cell level conversion unit 410, a core cell revel detecting unit 470, and a comparison unit comparison unit; 490). The reference cell level converter 410 divides the voltage distribution result Vr12, Vr23,..., By dividing the operating voltage Vcc of the semiconductor memory device by a predetermined ratio, and the predetermined comparison voltage Vcomp generated inside the semiconductor memory device. Based on this, the variable reference cell voltage Vr is output to the comparator 490. The core cell level detector 470 detects the core cell voltage Vc from the core cell of the semiconductor memory device and outputs the core cell voltage Vc to the comparator 490. The comparator 490 compares the magnitude of the reference cell voltage Vr input from the reference cell level converter 410 with the core cell voltage Vc input from the core cell level detector 470 to the core cell. Recognize the stored data.

이 같은 동작을 수행하기 위해 기준 셀 레벨 변환부(410)는 기준 레벨 제어부(420) 및 기준 레벨 발생부(440)를 포함한다. 기준 레벨 제어부(420)는 동작 전압(Vcc)에 대한 전압분배 결과(Vr12, Vr23, …)와 소정의 비교전압(Vcomp)을 비교하고, 상기 비교 결과에 따라 복수 개의 기준 레벨 제어 전압(Vdo1-VdoN)를 발생한다. 기준 레벨 발생부(440)는 기준 레벨 제어부(420)로부터 발생된 복수 개의 기준 레벨 제어 전압(Vdo1-VdoN)에 응답해서 복수 개의 출력 저항들(R11, R12, …, R14)을 스위칭 한다. 복수 개의 출력 저항들(R11, R12, …, R14)은 서로 병렬로 연결된다. 기준 레벨 제어 전압(Vdo1-VdoN)에 따른 스위칭 동작에 의해서 접속된 출력 저항들의 개수가 증가하게 되면, 전체 출력 저항 값은 감소하게 된다. 그리고, 상기 스위칭 동작에 의해서 접속된 출력 저항들의 개수가 감소하게 되면 전체 출력 저항 값은 증가하게 된다. In order to perform such an operation, the reference cell level converter 410 includes a reference level controller 420 and a reference level generator 440. The reference level controller 420 compares the voltage distribution results Vr12, Vr23,... With the predetermined comparison voltage Vcomp with respect to the operating voltage Vcc, and according to the comparison result, a plurality of reference level control voltages V do1. -V doN ) Reference level generation section 440 in response to the plurality of reference level, the control voltage (V -V do1 doN) generated from the reference level, the control section 420 switches a plurality of the output resistor (R11, R12, ..., R14 ) . The plurality of output resistors R11, R12, ..., R14 are connected in parallel with each other. When increasing the number of the output resistor connected by the switching operation according to the reference level, the control voltage (V do1 -V doN), the total output resistance is reduced. When the number of output resistors connected by the switching operation decreases, the total output resistance value increases.

전체 출력 저항 값이 결정되고 나면, 기준 레벨 발생부(440)는 결정된 전체 출력 저항값으로 동작 전압(Vcc)을 분배하여 기준 셀 전압(Vr)를 발생한다. 예를 들어, 동작 전압(Vcc)이 비교전압(Vcomp) 이하로 감소하는 경우, 전체 출력 저항 값은 증가하게 되고, 기준 셀 전압(Vr)은 낮아지게 된다. 그 결과, 기준 셀 전압(Vr)과 온 셀 전압(Von)과의 격차는 커지게 된다. 그리고, 동작 전압(Vcc)이 비교전압(Vcomp) 이상으로 증가하는 경우, 전체 출력 저항 값은 감소하게 되고, 기준 셀 전압(Vr)은 높아지게 된다. 그 결과, 기준 셀 전압(Vr)과 오프 셀 전압(Voff)과의 격차가 커직게 된다. 따라서, 올바른 데이터 인식을 수행하기에 충분한 온 셀 마진 및 오프 셀 마진이 충분히 확보되어, 전압 마진의 부족으로 인한 독출 오류가 방지 된다.After the total output resistance value is determined, the reference level generator 440 distributes the operating voltage Vcc to the determined total output resistance value to generate the reference cell voltage Vr. For example, when the operating voltage Vcc decreases below the comparison voltage Vcomp, the total output resistance value is increased and the reference cell voltage Vr is lowered. As a result, the gap between the reference cell voltage Vr and the on cell voltage Von becomes large. In addition, when the operating voltage Vcc increases above the comparison voltage Vcomp, the total output resistance value decreases, and the reference cell voltage Vr becomes high. As a result, the gap between the reference cell voltage Vr and the off cell voltage Voff becomes large. Thus, sufficient on-cell margin and off-cell margin are secured enough to perform correct data recognition, thereby preventing read errors due to lack of voltage margin.

도 3은 도 2에 도시된 본 발명의 바람직한 실시 예에 따른 코어 셀 레벨 검출부(470) 및 비교부(490)의 회로도이다. 3 is a circuit diagram of the core cell level detector 470 and the comparator 490 according to an exemplary embodiment of the present invention shown in FIG. 2.

도 3을 참조하면, 비교부(490)는 코어 셀 레벨 검출부(470)로부터 코어 셀 전압(Vc)을 일 입력 단자로 받아들이고, 기준 셀 레벨 변환부(410)로부터 기준 셀 전압(Vr)를 타 입력 단자로 받아들이는 비교기로 구성된다. 비교부(490)는 코어 셀 전압(Vc)와 기준 셀 전압(Vr)의 크기를 비교하고, 코어 셀 전압(Vc)의 크기가 기준 셀 전압(Vr) 보다 크면 "1"의 값의 감지 결과(SAOUT)를 출력하고, 코어 셀 전압(Vc)의 크기가 기준 셀 전압(Vr) 보다 작으면 "0"의 값의 감지 결과(SAOUT)를 출력한다.Referring to FIG. 3, the comparator 490 receives the core cell voltage Vc as one input terminal from the core cell level detector 470, and receives the reference cell voltage Vr from the reference cell level converter 410. It consists of a comparator that accepts as an input terminal. The comparator 490 compares the magnitudes of the core cell voltage Vc and the reference cell voltage Vr, and if the magnitude of the core cell voltage Vc is greater than the reference cell voltage Vr, a result of sensing the value of "1" If the magnitude of the core cell voltage Vc is smaller than the reference cell voltage Vr, the sensing result SAOUT of the value "0" is output.

코어 셀 레벨 검출부(470)는 동작 전압(Vcc)과 접지 사이에 전류 통로가 직렬로 연결된 제 1 PMOS 트랜지스터(MP1)와 제 1 NMOS 트랜지스터(MN1)를 포함한다. The core cell level detector 470 includes a first PMOS transistor MP1 and a first NMOS transistor MN1 having a current path connected in series between the operating voltage Vcc and ground.

제 1 NMOS 트랜지스터(MN1)는 제어 단자를 통해 메모리 장치의 워드라인 전압(Vwl)을 받아들여, 워드 라인 전압(Vwl)에 대응되는 코어 셀 전압(Vc)를 출력한 다. 제 1 PMOS 트랜지스터(MP1)의 전류통로는, 제 1 NMOS 트랜지스터(MN1)의 전류 통로와 동작 전압(Vcc) 사이에 직렬로 연결된다. 그리고, 제 1 PMOS 트랜지스터(MP1)는 제어단자를 통해 상기 코어 셀 전압(Vc)을 받아들인다. The first NMOS transistor MN1 receives a word line voltage Vwl of the memory device through a control terminal and outputs a core cell voltage Vc corresponding to the word line voltage Vwl. The current path of the first PMOS transistor MP1 is connected in series between the current path of the first NMOS transistor MN1 and the operating voltage Vcc. The first PMOS transistor MP1 receives the core cell voltage Vc through a control terminal.

도 4는 도 2 및 도 3에 도시된 본 발명의 바람직한 실시 예에 따른 기준레벨 제어부(420)의 회로도이다. FIG. 4 is a circuit diagram of the reference level controller 420 according to the preferred embodiment of the present invention shown in FIGS. 2 and 3.

도 4를 참조하면, 본 발명에 따른 기준레벨 제어부(420)는 비교전압 발생부(421) 및 제어전압 발생부(423)를 포함한다. 비교전압 발생부(421)는 동작 전압(Vcc)으로부터 일정 레벨을 가지는 비교전압(Vcomp)을 발생하고, 제어전압 발생부(423)는 기준 셀 전압의 레벨을 가변시키는 복수 개의 기준 레벨 제어 전압를 발생한다. Referring to FIG. 4, the reference level controller 420 according to the present invention includes a comparison voltage generator 421 and a control voltage generator 423. The comparison voltage generator 421 generates a comparison voltage Vcomp having a predetermined level from the operating voltage Vcc, and the control voltage generator 423 generates a plurality of reference level control voltages for varying the level of the reference cell voltage. do.

비교전압 발생부(421)는, 동작 전압(Vcc)에 직렬로 연결된 제 1 및 제 2 저항(Rx1, Rx2)과, 전류 통로가 제 2 저항(Rx2)과 접지 사이에 직렬로 연결된 제 1 및 제 2 NMOS 트랜지스터(MN11, MN12), 그리고 전류 통로가 제 1 및 제 2 저항(Rx1, Rx2)의 접점과 접지 사이에 직렬로 연결된 제 1 PMOS 트랜지스터(MP11)를 포함한다. 제 1 PMOS 트랜지스터(MP11)의 제어 단자는 제 2 저항(Rx2)과 제 1 NMOS 트랜지스터(MN11)의 접점에 연결되고, 제 1 NMOS 트랜지스터(MN11)의 제어 단자는 제 1 및 제 2 저항(Rx1, Rx2)의 접점에 각각 연결된다. 그리고, 제 2 NMOS 트랜지스터(MN12)의 제어 단자는 동작 전압(Vcc)에 연결된다.The comparison voltage generator 421 includes first and second resistors Rx1 and Rx2 connected in series to the operating voltage Vcc, and first and second current paths connected in series between the second resistor Rx2 and ground. The second NMOS transistors MN11 and MN12 and the first PMOS transistor MP11 are connected in series between the contacts of the first and second resistors Rx1 and Rx2 and ground. The control terminal of the first PMOS transistor MP11 is connected to the contact point of the second resistor Rx2 and the first NMOS transistor MN11, and the control terminal of the first NMOS transistor MN11 is connected to the first and second resistor Rx1. , Rx2). The control terminal of the second NMOS transistor MN12 is connected to an operating voltage Vcc.

제 1 저항(Rx1)에 의해 동작 전압(Vcc)이 소정의 레벨 만큼 전압이 강하되어 소정의 비교전압(Vcomp)이 발생되면, 제 1 NMOS 트랜지스터(MN11)는 제 1 저항(Rx1)으로부터 발생된 비교전압(Vcomp)에 응답해서 턴 온 되고, 제 2 NMOS 트랜지스터(MN12)는 동작 전압(Vcc)에 응답해서 턴 온 된다. 제 1 NMOS 트랜지스터(MN11)와 제 2 NMOS 트랜지스터(MN12)가 각각 턴 온 됨에 따라 비교전압(Vcomp) 및 제 1 PMOS 트랜지스터(MP11)의 제어 단자에 인가되는 전압 레벨은 제 1 및 제 2 NMOS 트랜지스터(MN11, MN12)의 방전 동작에 의해 점차 낮아지게 되고, 그 전압이 소정 레벨 이하가 되면 초기에 오프 상태였던 제 1 PMOS 트랜지스터(MP11)가 턴 온 되어 비교전압(Vcomp)을 충전하기 시작한다. 그 결과, 비교전압(Vcomp)은 트랜지스터들의 상보적인 충전 및 방전 동작으로 인해 외부의 환경 등에 영향을 받지 않고 항상 일정한 전압을 발생할 수 있게 된다. 이와 같은 과정에 의해 내부적으로 발생된 소정의 비교전압(Vcomp)은 전압 센스 앰프의 동작의 기준이 되는 전압(즉, 기준 셀 전류의 레벨을 조절하기 위한 기준 전압)으로 사용된다. When the operating voltage Vcc drops by a predetermined level by the first resistor Rx1 to generate a predetermined comparison voltage Vcomp, the first NMOS transistor MN11 is generated from the first resistor Rx1. The NMOS transistor MN12 is turned on in response to the comparison voltage Vcomp, and the second NMOS transistor MN12 is turned on in response to the operating voltage Vcc. As the first NMOS transistor MN11 and the second NMOS transistor MN12 are turned on, respectively, voltage levels applied to the control terminal of the comparison voltage Vcomp and the first PMOS transistor MP11 are the first and second NMOS transistors. The voltage is gradually lowered by the discharge operation of the MN11 and MN12, and when the voltage becomes lower than or equal to the predetermined level, the first PMOS transistor MP11, which is initially off, is turned on to start charging the comparison voltage Vcomp. As a result, the comparison voltage Vcomp can always generate a constant voltage without being influenced by an external environment due to the complementary charging and discharging operations of the transistors. The predetermined comparison voltage Vcomp generated internally by this process is used as a voltage (that is, a reference voltage for adjusting the level of the reference cell current) which is a reference of the operation of the voltage sense amplifier.

제어전압 발생부(423)는 복수 개의 전압 검출기들(Voltage Detectors ; 4251-4254)과, 전압 분배부(427)로 구성된다. 전압 분배부(427)는 동작 전압(Vcc)과 접지 사이에 직렬로 연결된 복수 개의 저항들(R1-R5)을 통해 동작 전압(Vcc)을 소정의 비율로 분배하여, 전압 분배 결과들(Vr12-Vr45)을 발생한다. 각각의 전압 검출기들(4251-4254)은, 대응되는 동작 전압 분배 결과(Vr12-Vr45)와 비교전압 발생부(421)로부터 발생된 비교전압(Vcomp)을 비교하여, 기준 레벨 제어 전압(Vdo1-Vdo4)을 각각 발생한다. 복수 개의 전압 검출기들(4251-4254)로부터 발생된 복수 개의 기준 레벨 제어 전압들(Vdo1-Vdo4)은 모두 기준 레벨 발생부(440)로 출력된다. 도 4에서는 전압 검출기가 4개 구비되는 경우를 예를 들어 설명하고 있으나, 이는 일 예에 불과하며 회로의 구성에 따라 전압 검출기의 개수와, 전압 분배부를 구성하는 저항의 개수 및 저항비는 변형이 가능하다. The control voltage generator 423 includes a plurality of voltage detectors 4251-4254 and a voltage divider 427. The voltage divider 427 divides the operating voltage Vcc at a predetermined rate through the plurality of resistors R1-R5 connected in series between the operating voltage Vcc and the ground, thereby providing voltage distribution results Vr12−. Vr45). Each of the voltage detectors 4251-4254 compares the corresponding operating voltage distribution result Vr12-Vr45 with the comparison voltage Vcomp generated from the comparison voltage generator 421, and thus the reference level control voltage V do1. -V do4 ), respectively. The plurality of reference level, the control voltage generated from a plurality of voltage detectors (4251-4254), (V -V do1 do4) are all output to the reference level generator 440. In FIG. 4, the case in which four voltage detectors are provided is described as an example. However, this is merely an example. The number of voltage detectors, the number of resistors constituting the voltage divider, and the resistance ratio of the voltage divider may vary. It is possible.

도 5는 도 4에 도시된 본 발명의 바람직한 실시 예에 따른 전압 검출기(425x)의 상세 회로도이다. 그리고, 도 6은 동작 전압(Vcc)에 대한 비교전압(Vcomp), 및 각 저항 사이의 동작 전압 분배 결과(Vr12-Vr45)를 보여주는 도면이고, 도 7은 동작 전압(Vcc)에 따른 전압 검출기(4251-4254)의 출력(Vdo1-Vdo4)을 보여주는 도면이다.FIG. 5 is a detailed circuit diagram of the voltage detector 425x according to the preferred embodiment of the present invention shown in FIG. 6 illustrates a comparison voltage Vcomp with respect to an operating voltage Vcc, and an operation voltage distribution result Vr12 to Vr45 between the resistors, and FIG. 7 illustrates a voltage detector according to the operating voltage Vcc. illustrates the output (V -V do1 do4) of 4251-4254).

도 5를 참조하면, 본 발명에 따른 전압 검출기(425x)는 전압 분배부(427)로부터 발생된 동작 전압 분배 결과(Vrxy)를 받아들이는 제 1 입력 단자와, 비교전압 발생부(421)로부터 발생된 비교전압(Vcomp)을 받아들이는 제 2 입력단자, 그리고 기준 레벨 제어 전압(Vdox)를 기준 레벨 발생부(440)로 출력하는 출력 단자를 포함한다.Referring to FIG. 5, a voltage detector 425x according to the present invention is generated from a first input terminal that receives an operating voltage distribution result Vrxy generated from a voltage divider 427 and a comparison voltage generator 421. And a second input terminal for receiving the comparison voltage Vcomp, and an output terminal for outputting the reference level control voltage Vdox to the reference level generator 440.

각각의 전압 검출기(425x)는, 전류 통로의 일 단이 상기 동작 전압에 각각 연결되고 제어 단자가 공통으로 연결되어 커런트 미러를 구성하는 제 1 및 제 2 PMOS 트랜지스터(MP21, MP22)와, 전류 통로의 일 단이 제 1 및 제 2 PMOS 트랜지스터(MP21, MP22)의 전류 통로의 타단에 각각 연결된 제 1 및 제 2 NMOS 트랜지스터(MN21, MN22)와, 전류 통로가 제 1 및 제 2 NMOS 트랜지스터(MN21, MN22)의 전류 통로의 타단과 공통으로 연결된 제 3 NMOS 트랜지스터(MN23), 그리고 전류 통로가 제 3 NMOS 트랜지스터(MN23)의 전류 통로의 타단과 접지 사이에 직렬로 연결된 제 4 NMOS 트랜지스터(MN24)를 포함한다. 여기서, 제 2 NMOS 트랜지스터(MN22)의 제어 단자는 동작 전압 분배 결과(Vrxy)를 받아들이는 제 1 입력 단자로 사용되고, 제 1 NMOS 트랜지스터(MN21)의 제어 단자는 비교전압(Vcomp)을 받아들이는 제 2 입력 단자로 사용되며, 제 1 PMOS 트랜지스터(MP21)와 제 1 NMOS 트랜지스터(MN21)의 전류 통로의 접점은 기준 레벨 제어 전압(Vdox)를 출력하는 출력 단자로 사용된다. Each voltage detector 425x includes first and second PMOS transistors MP21 and MP22 having one end of a current path connected to the operating voltage and a control terminal connected in common to form a current mirror, and a current path. The first and second NMOS transistors MN21 and MN22 connected at one end of the first and second PMOS transistors MP21 and MP22 to the other ends of the current paths, respectively, and the first and second NMOS transistors MN21 in the current path. A third NMOS transistor MN23 connected in common with the other end of the current path of MN22, and a fourth NMOS transistor MN24 with a current path connected in series between the other end of the current path of the third NMOS transistor MN23 and ground. It includes. Here, the control terminal of the second NMOS transistor MN22 is used as the first input terminal that receives the operating voltage distribution result Vrxy, and the control terminal of the first NMOS transistor MN21 receives the comparison voltage Vcomp. It is used as a second input terminal, and the contact point of the current path of the first PMOS transistor MP21 and the first NMOS transistor MN21 is used as an output terminal for outputting the reference level control voltage Vdox.

도 5 내지 도 7을 참조하여 각각의 전압 검출기(425x)의 동작을 살펴보면 다음과 같다.The operation of each voltage detector 425x will be described with reference to FIGS. 5 to 7 as follows.

먼저, 각각의 전압 검출기(425x)의 제 2 NMOS 트랜지스터(MN22)는 제어단자(즉, 제 1 입력 단자)를 통해 전압 분배부(427)로부터 인가된 동작 전압 분배 결과(Vrxy)를 받아들인다. 제 2 NMOS 트랜지스터(MN22)는 입력된 동작 전압 분배 결과(Vrxy)가 소정의 전압 이상이면 턴 온 되어, 상기 전압에 대응되는 전류를 발생한다. First, the second NMOS transistor MN22 of each voltage detector 425x receives the operating voltage distribution result Vrxy applied from the voltage divider 427 through the control terminal (ie, the first input terminal). The second NMOS transistor MN22 is turned on when the input operating voltage distribution result Vrxy is greater than or equal to a predetermined voltage to generate a current corresponding to the voltage.

제 2 NMOS 트랜지스터(MN22)에서 발생된 전류는 제 1 및 제 2 PMOS 트랜지스터(MP21, MP22) 간에 구성된 커런트 미러를 통해 제 1 PMOS 트랜지스터(MP21)로 전달되어 출력 단자를 충전시킨다, 제 1 NMOS 트랜지스터(MN21)는 제 2 입력 단자를 통해 입력된 비교전압(Vcomp)에 응답해서 상기 비교전압(Vcomp)에 대응되는 일정 레벨의 전류를 제 3 및 제 4 NMOS 트랜지스터(MN23, MN24)로 흘려주어, 출력 단 자를 방전시킨다. 이 같은 출력 단자의 충전 및 방전 결과에 따라(즉, 동작 전압 분배 결과(Vrxy)와 비교전압(Vcomp)과의 비교 결과에 따라) 기준 레벨 제어 전압(Vdox)의 레벨이 결정된다. The current generated in the second NMOS transistor MN22 is transferred to the first PMOS transistor MP21 through a current mirror configured between the first and second PMOS transistors MP21 and MP22 to charge the output terminal. The MN21 flows a current of a predetermined level corresponding to the comparison voltage Vcomp to the third and fourth NMOS transistors MN23 and MN24 in response to the comparison voltage Vcomp input through the second input terminal. Discharge the output terminal. The level of the reference level control voltage Vdox is determined according to the result of the charging and discharging of the output terminal (that is, the result of comparing the operating voltage distribution result Vrxy with the comparison voltage Vcomp).

도 6에서 화살표로 표시된 부분은 각각의 전압 검출기(425x)가 하이 레벨의 기준 레벨 제어 전압(Vdox)를 발생하기 시작하는 시점을 나타내며, 도 7에서 화살표로 표시된 부분은 도 6에서 화살표로 표시된 시점에서 각각의 전압 검출기(425x)에서 발생되는 기준 레벨 제어 전압(Vdox)를 각각 나타낸다. 도 6 및 도 7에서 알 수 있는 바와 같이 각각의 전압 검출기(4251-4254)로부터 발생되는 기준 레벨 제어 전압(Vdo1-Vdo4)는, 처음에는 로우 레벨을 유지하다가 동작 전압(Vcc)이 화살표로 표시된 부분에 이르게 되면(즉, 동작 전압 분배 결과(Vrxy)가 비교전압(Vcomp) 보다 높게 되면) 기준 레벨 제어 전압(Vdox)의 레벨이 급격하게 증가하게 되어, 하이 레벨의 기준 레벨 제어 전압(Vdo1-Vdo4)가 발생하게 된다.In FIG. 6, a portion indicated by an arrow indicates a point in time at which each voltage detector 425x starts to generate a high level reference level control voltage Vdox, and a portion indicated by an arrow in FIG. 7 is indicated by an arrow in FIG. 6. Denotes the reference level control voltage Vdox generated at each voltage detector 425x, respectively. Reference level the control voltage (V -V do1 do4) generated from each of the voltage detector (4251-4254) As can be seen in Figure 6 and 7, first, while maintaining a low level operating voltage (Vcc), the arrow (I.e., when the operating voltage distribution result Vrxy becomes higher than the comparison voltage Vcomp), the level of the reference level control voltage Vdox increases rapidly, and the high level reference level control voltage ( the V -V do1 do4) is generated.

이 때, 제 3 및 제 4 NMOS 트랜지스터(MN23, MN24)의 제어 단자에는 동작 전압(Vcc)이 인가되어, 턴 온 상태를 유지하게 된다. 따라서, 제 3 및 제 4 NMOS 트랜지스터(MN23, MN24)는 제 3 및 제 4 NMOS 트랜지스터(MN23, MN24)에 인가되는 전류를 접지로 흘려 보내주는 커런트 싱크 동작을 수행하게 된다. At this time, the operating voltage Vcc is applied to the control terminals of the third and fourth NMOS transistors MN23 and MN24 to maintain the turn-on state. Accordingly, the third and fourth NMOS transistors MN23 and MN24 perform a current sink operation for flowing currents applied to the third and fourth NMOS transistors MN23 and MN24 to ground.

앞에서 설명한 바와 같이, 각각의 전압 검출기(4251-2254)에서 발생되는 기준 레벨 제어 전압(Vdox)의 값은 출력 단자에 충전 및 방전되는 전류의 양에 의해 결정되며, 상기 충전 및 방전되는 전류의 양은 동작 전압 분배 결과(Vrxy)와 비교 전압(Vcomp)에 의해 결정된다. 예컨대, 동작 전압(Vcc)에 대한 동작 전압 분배 결과(Vrxy)가 비교전압(Vcomp) 보다 낮을 때에는 출력 단자에 충전되는 전하의 양 보다 방전되는 전하의 양이 더 많으므로, 로우 레벨의 기준 레벨 제어 전압(Vdox)가 발생되고, 동작 전압(Vcc)에 대한 동작 전압 분배 결과(Vrxy)가 비교전압(Vcomp) 보다 높을 때에는 출력 단자에 충전되는 전하의 양이 방전되는 전하의 양보다 더 많으므로, 하이 레벨의 기준 레벨 제어 전압(Vdox)가 발생된다. 그 결과, 동작 전압(Vcc) 레벨이 높아질수록 하이 레벨의 기준 레벨 제어 전압(Vdox)를 발생하는 전압 검출기의 개수가 증가하게 되고, 동작 전압(Vcc) 레벨이 낮아질수록 로우 레벨의 기준 레벨 제어 전압(Vdox)를 발생하는 전압 검출기의 개수가 증가하게 된다. As described above, the value of the reference level control voltage Vdox generated in each voltage detector 4251-2254 is determined by the amount of current charged and discharged at the output terminal, and the amount of current charged and discharged is It is determined by the operating voltage division result Vrxy and the comparison voltage Vcomp. For example, when the operating voltage distribution result Vrxy for the operating voltage Vcc is lower than the comparison voltage Vcomp, the amount of charge discharged is larger than the amount of charge charged to the output terminal, so that the low level reference level control is performed. When the voltage Vdox is generated and the operating voltage distribution result Vrxy for the operating voltage Vcc is higher than the comparison voltage Vcomp, the amount of charge charged in the output terminal is greater than the amount of charge discharged. The high level reference level control voltage Vdox is generated. As a result, as the operating voltage Vcc level increases, the number of voltage detectors generating a high level reference level control voltage Vdox increases, and as the operating voltage Vcc level decreases, a low level reference level control voltage The number of voltage detectors generating (Vdox) increases.

도 8은 도 2 및 도 3에 도시된 본 발명의 바람직한 실시 예에 따른 기준레벨 발생부(440)의 회로도이다. 도 8을 참조하면, 본 발명에 따른 기준레벨 발생부(440)는 스위칭부(445), 기준전압 발생부(446), 및 기준 레벨 출력부(447)를 포함한다. FIG. 8 is a circuit diagram of the reference level generator 440 according to the preferred embodiment of the present invention shown in FIGS. 2 and 3. Referring to FIG. 8, the reference level generator 440 according to the present invention includes a switching unit 445, a reference voltage generator 446, and a reference level output unit 447.

기준전압 발생부(446)는 동작 전압(Vcc)과 접지 사이에 직렬로 연결된 제1 저항(Rx1)과, 제1 NMOS 트랜지스터(MN31), 및 제2 저항(Rx2)을 포함한다. 제1 NMOS 트랜지스터(MN31)는 메모리 장치의 워드라인 전압(Vwl)에 의해 턴 온되어, 제1 저항(Rx1)에 의한 동작 전압(Vcc)의 전압분배 결과를 기준 전압(Vr)으로 출력한다. The reference voltage generator 446 includes a first resistor Rx1, a first NMOS transistor MN31, and a second resistor Rx2 connected in series between the operating voltage Vcc and the ground. The first NMOS transistor MN31 is turned on by the word line voltage Vwl of the memory device, and outputs a voltage distribution result of the operating voltage Vcc by the first resistor Rx1 as the reference voltage Vr.

기준 전압(Vr)의 크기는 기본적으로 제1 저항(Rx1) 값에 의해 결정되지만, 본 발명에 따른 기준레벨 발생부(440)는, 제1 저항(Rx1) 값 외에도 스위칭부(445)에 의해 조절된 저항값(R11, R12, R13, R14)을 반영하여 기준 전압(Vr)의 크기를 조절한다.Although the magnitude of the reference voltage Vr is basically determined by the value of the first resistor Rx1, the reference level generator 440 according to the present invention may be driven by the switching unit 445 in addition to the value of the first resistor Rx1. The magnitude of the reference voltage Vr is adjusted by reflecting the adjusted resistance values R11, R12, R13, and R14.

스위칭부(445)는, 기준전압 발생부(446)의 제1 저항(Rx1)과 제1 NMOS 트랜지스터(MN31)의 종단에 위치한 제 1 및 제 2 노드(N1, N2) 사이에 병렬로 연결된 복수 개의 스위칭 회로들(4451-4454)을 포함한다. 각각의 스위칭 회로(4451-4454)는 직렬로 연결된 하나의 저항(R11-R14)과, 하나의 NMOS 트랜지스터(MN32-MN35)로 구성된다. 스위칭 회로(4451-4454)에 포함된 각각의 NMOS 트랜지스터(MN32-MN35)는 일종의 스위치로서 동작한다. 예를 들어, 기준 레벨 제어부(420)으로부터 대응되는 기준 레벨 제어 전압(Vdo1-Vdo4)이 입력되면, 입력된 기준 레벨 제어 전압(Vdo1 -Vdo4)에 응답해서 온/오프되어 상기 저항(R11-R14)을 기준전압 발생부(446)의 제1 저항(Rx1)과 선택적으로 접속시켜준다. 따라서, 기준전압 발생부(446)로부터 발생되는 기준전압(Vr)은, 기준전압 발생부(446)에 구비된 제1 저항(Rx1)과 선택적으로 연결된 스위칭부(445)의 저항(R11-R14)의 병렬 저항비에 의해 결정될 수 있게 된다. 그 결과, 본 발명에 따른 전압 센스 앰프(400)는 각각의 전압 검출기(4251-4254)로부터 출력되는 기준레벨 제어신호(Vdo1-Vdo4)에 따라 기준 셀 전압(Vr)의 레벨을 달리하여 출력할 수 있게 된다. The switching unit 445 is connected in parallel between the first resistor Rx1 of the reference voltage generator 446 and the first and second nodes N1 and N2 positioned at the end of the first NMOS transistor MN31. Two switching circuits 4451-4454. Each switching circuit 4451-4454 is composed of one resistor (R11-R14) and one NMOS transistor (MN32-MN35) connected in series. Each NMOS transistor MN32-MN35 included in the switching circuits 4451-4454 operates as a kind of switch. For example, if the reference level, the control voltage (V -V do1 do4) corresponding to the reference level from the control unit 420 inputs, the response to the input reference level, the control voltage (V -V do1 do4) on / off the resistance The R11-R14 are selectively connected to the first resistor Rx1 of the reference voltage generator 446. Accordingly, the reference voltage Vr generated from the reference voltage generator 446 may be a resistor R11-R14 of the switching unit 445 selectively connected to the first resistor Rx1 included in the reference voltage generator 446. It can be determined by the parallel resistance ratio of As a result, the voltage sense amplifier 400 in accordance with the invention by varying the level of the reference cell voltage (Vr) in accordance with a reference level control signal (V -V do1 do4) outputted from each of the voltage detector (4251-4254) You can print it out.

이 때, 동작 전압(Vcc)의 레벨이 낮아지게 되면 로우 레벨을 갖는 기준레벨 제어신호(Vdo1-Vdo4)의 개수가 증가하게 되어, 기준전압 발생부(446)에 구비된 제1 저항(Rx1)과 접속되는 저항의 개수가 줄어들게 된다. 그 결과, 동작 전압(Vcc)의 레벨이 낮아질수록 기준 셀 전압(Vr)가 레벨 다운되어 온 셀 마진(On cell margin)을 충분히 확보할 수 있게 된다. 그리고, 동작 전압(Vcc)의 레벨이 높아지게 되면 하이 레벨을 갖는 기준레벨 제어신호(Vdo1-Vdo4)의 개수가 증가하게 되어, 기준전압 발생부(446)에 구비된 제1 저항(Rx1)과 접속되는 저항의 개수가 증가하게 된다. 그 결과, 동작 전압(Vcc)의 레벨이 낮아질수록 기준 셀 전압(Vr)가 레벨 업 되어 오프 셀 마진(Off cell margin)을 충분히 확보할 수 있게 된다. At this time, if the level of the operating voltage (Vcc) is lowered to increase the number of the reference level the control signal (V -V do1 do4) having a low level, the first resistor having the reference voltage generating section 446 ( The number of resistors connected to Rx1) is reduced. As a result, as the level of the operating voltage Vcc is lowered, it is possible to sufficiently secure an on cell margin at which the reference cell voltage Vr is down. Then, when a higher level of operating voltage (Vcc) is that the number of the reference level the control signal has a high level (V -V do1 do4) increases, the first resistor (Rx1) provided in the reference voltage generating section 446 The number of resistors connected with is increased. As a result, as the level of the operating voltage Vcc is lowered, the reference cell voltage Vr is leveled up to sufficiently secure an off cell margin.

도 9는 플래시 셀 타입의 하나인 스플릿 게이트 타입의 트랜지스터를 이용한 메모리 셀을 위한 전압 센스 앰프(500)의 간략한 구성을 보여주는 도면이고, 도 10은 도 9에 도시된 전압 센스 앰프(500)를 위한 기준 레벨 발생부(540)의 회로도이다. FIG. 9 is a schematic diagram illustrating a voltage sense amplifier 500 for a memory cell using a split gate type transistor, which is one of flash cell types, and FIG. 10 is a diagram illustrating a voltage sense amplifier 500 shown in FIG. A circuit diagram of the reference level generator 540 is shown.

도 9 및 도 10을 참조하면, 코어 셀 레벨 검출부(570) 및 기준 레벨 발생부(540)의 스위칭부(545)에 포함된 트랜지스터(ST1, ST31-ST35)의 종류가 플래시 메모리 셀 타입의 트랜지스터인 점을 제외 하고는 도 3 및 도 8에 도시된 회로와 동일한 구성을 가지며, 수행되는 동작 또한 서로 동일하다. 따라서, 설명을 간단히 하기 위해, 회로에 대한 중복된 설명은 이하 생략하고자 한다. 9 and 10, the types of the transistors ST1 and ST31-ST35 included in the switching unit 545 of the core cell level detector 570 and the reference level generator 540 are flash memory cell type transistors. Except that, the same configuration as the circuit shown in Figs. 3 and 8, and the operations performed are also the same. Therefore, in order to simplify the description, the redundant description of the circuit will be omitted below.

반도체 메모리 장치의 코어 셀은 도 3 내지 도 8에 도시된 바와 같이 일반적인 MOS 트랜지스터로 구성될 수도 있고, 도 9 및 도 10에 도시된 바와 같이 플래시 메모리 셀 타입의 트랜지스터로 구성될 수도 있다. 이 경우, 코어 셀 레벨 검출부(470, 470)와, 기준 레벨 발생부(440, 440)에 구비되어 있는 기준레벨 발생부(446, 446) 및 스위칭부(445, 445)를 구성하는 트랜지스터는 코어 셀과 동일 한 종류의 트랜지스터로 구성된다.The core cell of the semiconductor memory device may be configured as a general MOS transistor as shown in FIGS. 3 to 8, or may be configured as a flash memory cell type transistor as shown in FIGS. 9 and 10. In this case, the transistors constituting the core cell level detectors 470 and 470, the reference level generators 446 and 446 and the switching units 445 and 445 included in the reference level generators 440 and 440 are cores. It is composed of the same type of transistor as the cell.

예를 들어, 반도체 메모리 장치의 코어 셀이 플래시 메모리 셀 타입의 트랜지스터로 구성되는 경우, 코어 셀 레벨 검출부(570)에서 코어 셀 전압를 감지하는 트랜지스터(ST1)와, 기준전압 발생부(546) 및 스위칭부(545)를 구성하는 트랜지스터들(ST31-ST35)은 플래시 메모리 셀 타입의 트랜지스터로 각각 구성된다. 이 때, 도면에는 도시되어 있지는 않았지만, 기준레벨 제어부(520)는 도 4에 도시된 기준레벨 제어부(420)와 동일한 회로 구성을 갖는다.For example, when the core cell of the semiconductor memory device includes a flash memory cell type transistor, the transistor ST1, the reference voltage generator 546, and the switching unit detect the core cell voltage in the core cell level detector 570. The transistors ST31-ST35 constituting the unit 545 are each composed of a transistor of a flash memory cell type. At this time, although not shown in the drawing, the reference level control unit 520 has the same circuit configuration as the reference level control unit 420 shown in FIG.

이와 같이, 코어 셀 레벨 검출부(470)와, 기준레벨 발생부(546) 및 스위칭부(545)를 구성하는 트랜지스터를 코어 셀과 동일한 종류의 트랜지스터로 구성하게 되면, 코어 셀의 특성을 그대로 유지하면서도 기준 전류의 레벨을 효과적으로 가변시킬 수 있게 된다.As described above, when the transistors constituting the core cell level detector 470, the reference level generator 546, and the switching unit 545 are composed of the same kind of transistors as the core cell, the characteristics of the core cell are maintained. It is possible to effectively vary the level of the reference current.

도 11은 본 발명에 따른 전압 센스 앰프(400, 500)의 데이터 인식 방법 및 기준레벨 변경 방법을 보여주는 흐름도이고, 도 12는 본 발명에 따른 전압 센스 앰프(400, 500)의 기준 레벨 변환 결과를 보여주는 도면이다. 11 is a flowchart illustrating a data recognition method and a reference level change method of the voltage sense amplifiers 400 and 500 according to the present invention, and FIG. 12 illustrates a result of the reference level conversion of the voltage sense amplifiers 400 and 500 according to the present invention. Figure showing.

도 11을 참조하면, 본 발명에 따른 전압 센스 앰프(400, 500)는 코어 셀에 저장된 데이터를 인식하기 위해, 먼저 기준 셀 레벨 변환부(410, 510)를 이용하여 반도체 메모리 장치의 동작 전압(Vcc)을 소정의 저항비로 분배하고, 상기 전압분배 결과(Vr12-Vr45)와 반도체 메모리 장치 내부에서 발생된 소정의 비교전압(Vcomp)을 근거로 하여 기준 셀 전압(Vr)를 가변시킨다(4100 단계). 그리고 나서, 코어 셀 레벨 검출부(470, 570)를 통해 반도체 메모리 장치의 코어 셀로부터 발생된 전압(Vc) 를 감지하고(4700 단계), 비교부(490, 590)를 통해 코어 셀 전압(Vc) 및 기준 셀 전압(Vr)의 크기를 비교하여 코어 셀에 저장되어 있는 데이터를 인식한다(4900 단계).Referring to FIG. 11, in order to recognize data stored in a core cell, the voltage sense amplifiers 400 and 500 according to an exemplary embodiment of the present invention first use the reference cell level converters 410 and 510 to operate the voltage of the semiconductor memory device. Vcc is distributed at a predetermined resistance ratio and the reference cell voltage Vr is varied based on the voltage distribution result Vr12-Vr45 and a predetermined comparison voltage Vcomp generated in the semiconductor memory device (step 4100). ). Then, the voltage Vc generated from the core cell of the semiconductor memory device is sensed through the core cell level detectors 470 and 570 (step 4700), and the core cell voltage Vc through the comparators 490 and 590. The data stored in the core cell is recognized by comparing the magnitude of the reference cell voltage Vr (step 4900).

구체적으로, 전압 센스 앰프(400, 500)의 기준 셀 레벨 변환부(410, 510)는, 기준 레벨을 가변시키기 위해 일정 레벨의 비교전압(Vcomp)을 발생하고(4200 단계), 복수 개의 저항을 통해 동작 전압(Vcc)을 소정의 저항비로 분배한 전압 분배 결과(Vrxy)와 일정 레벨의 비교전압(Vcomp)을 비교하여 복수 개의 기준 레벨 제어 전압(Vdox)를 발생한다(4250 단계). 그리고 나서, 기준 레벨 제어부(420, 540)로부터 발생된 복수 개의 기준 레벨 제어 전압(Vdox)에 응답해서 복수 개의 저항들(R11-R14)을 스위칭 하고(4400 단계), 스위칭된 복수 개의 복수 개의 저항들(R11-R14)과 기준전압 발생부(446)에 포함된 저항(Rx1)에 대한 병렬 저항비를 구하고, 구해진 저항비를 이용하여 동작 전압(Vcc)을 분배하여 기준 셀 전압(Vr)를 변경시켜 준다(4450 단계).In detail, the reference cell level converters 410 and 510 of the voltage sense amplifiers 400 and 500 generate a comparison voltage Vcomp of a predetermined level in order to vary the reference level (step 4200), and apply a plurality of resistors. In operation 4250, a plurality of reference level control voltages Vdox are generated by comparing the voltage distribution result Vrxy obtained by dividing the operating voltage Vcc with a predetermined resistance ratio and the comparison voltage Vcomp of a predetermined level. Then, in response to the plurality of reference level control voltages Vdox generated from the reference level controllers 420 and 540, the plurality of resistors R11 to R14 are switched (step 4400), and the plurality of switched plurality of resistors is switched. The parallel resistance ratios of the resistors R11-R14 and the resistor Rx1 included in the reference voltage generator 446 are obtained, and the reference cell voltage Vr is obtained by distributing the operating voltage Vcc using the obtained resistance ratio. (4444 steps).

앞에서 설명한 바와 같이, 본 발명에 따른 전압 센스 앰프(400, 500)는 반도체 메모리 장치의 동작 전압(Vcc)을 소정의 비율로 분배한 전압분배 결과(Vr12-Vr45)와 반도체 메모리 장치 내부에서 발생된 소정의 비교전압(Vcomp)을 근거로 하여 전압 검출기(4251-2254)의 출력을 제어하고, 전압 검출기(4251-2254)로부터 발생된 복수 개의 기준레벨 제어신호(Vdo1-Vdo4)에 응답해서 복수 개의 스위칭 트랜지스터들의 온/오프를 제어하여 동작 전압(Vcc)을 분배하는데 사용될 저항 비를 조절함으로써, 기준 셀 전압(Vr)의 레벨을 가변시켜 준다.As described above, the voltage sense amplifiers 400 and 500 according to the present invention generate voltage distribution results Vr12-Vr45 obtained by dividing the operating voltage Vcc of the semiconductor memory device at a predetermined ratio and generated inside the semiconductor memory device. in response to on the basis of a predetermined comparison voltage (Vcomp) controls the output of the voltage detector (4251-2254), and the voltage detector, the plurality of reference level control signal (V -V do1 do4) generated from (4251-2254) The level of the reference cell voltage Vr is varied by controlling the on / off of the plurality of switching transistors to adjust the resistance ratio to be used to distribute the operating voltage Vcc.

그 결과, 도 12에 도시된 바와 같이 기준 셀 전압(Vr)은 동작 전압(Vcc)의 레벨이 낮아질수록 더욱 낮아지게 되어 온 셀 마진이 충분히 확보된다. 그리고, 기준 셀 전압(Vr)은 동작 전압(Vcc)의 레벨이 높아질수록 더욱 높아지게 되어 오프 셀 마진이 충분히 확보된다. As a result, as shown in FIG. 12, the reference cell voltage Vr is sufficiently lowered as the level of the operating voltage Vcc decreases, thereby sufficiently securing the cell margin. In addition, the reference cell voltage Vr becomes higher as the level of the operating voltage Vcc increases, thereby sufficiently securing off-cell margins.

이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다. In the above, the configuration and operation of the circuit according to the present invention are shown in accordance with the above description and drawings, but this is merely described, for example, and various changes and modifications are possible without departing from the spirit of the present invention. .

이상에 설명한 바와 같이, 본 발명에 의한 전압 센스 앰프 및 그 방법에 의하면, 저전압에서는 기준전압 자체가 레벨 다운(level down)되어 온 셀 마진(On cell margin)이 충분히 확보되고, 고전압에서는 기준전압이 레벨 업(level up)되어 오프 셀 마진(Off cell margin)이 충분히 확보 된다. 그 결과, 전압 마진의 부족에 따른 메모리 장치의 독출 오류가 미연에 방지된다.As described above, according to the voltage sense amplifier and the method according to the present invention, at a low voltage, a sufficiently high cell margin on which the reference voltage itself is down is ensured, and at a high voltage, the reference voltage is maintained. It is leveled up to sufficiently secure off cell margin. As a result, a read error of the memory device due to the lack of voltage margin is prevented.

Claims (19)

반도체 메모리 장치의 동작 전압의 변화에 무관하게 데이터 인식에 필요한 온 셀 마진 및 오프 셀 마진을 충분히 확보할 수 있도록 상기 동작 전압의 변화에 따라 기준 셀 전압을 가변시키는 기준 셀 레벨 변환부;A reference cell level converter configured to vary a reference cell voltage according to the change of the operating voltage to sufficiently secure an on cell margin and an off cell margin for data recognition regardless of a change in an operating voltage of a semiconductor memory device; 상기 반도체 메모리 장치의 코어 셀로부터 발생된 전압을 감지하는 코어 셀 레벨 검출부; 및A core cell level detector sensing a voltage generated from a core cell of the semiconductor memory device; And 상기 기준 셀 전압 및 상기 코어 셀 전압의 크기를 비교하여 상기 코어 셀에 저장되어 있는 데이터를 인식하는 비교부를 포함하는 것을 특징으로 하는 전압 센스 앰프.And a comparator for comparing data of the reference cell voltage and the core cell voltage to recognize data stored in the core cell. 제 1 항에 있어서, 상기 기준 셀 레벨 변환부는The method of claim 1, wherein the reference cell level converter 상기 동작 전압을 소정의 비율로 분배한 전압분배 결과와, 상기 반도체 메모리 장치 내부에서 발생된 소정의 비교전압을 근거로 하여 복수 개의 기준 레벨 제어 전압를 발생하는 기준 레벨 제어부; 및A reference level controller configured to generate a plurality of reference level control voltages based on a voltage distribution result of dividing the operating voltage at a predetermined ratio and a predetermined comparison voltage generated inside the semiconductor memory device; And 상기 복수 개의 기준 레벨 제어 전압에 응답해서 복수 개의 저항을 선택적으로 연결시키고, 상기 선택적으로 연결된 저항들의 전체 저항값으로 상기 동작 전압을 분배하여 상기 기준 셀 전압을 발생하는 기준 레벨 발생부를 포함하는 것을 특징으로 하는 전압 센스 앰프.And a reference level generator configured to selectively connect a plurality of resistors in response to the plurality of reference level control voltages, and to distribute the operating voltage to the total resistance values of the selectively connected resistors to generate the reference cell voltage. Voltage sense amplifier. 제 2 항에 있어서, The method of claim 2, 상기 기준 셀 레벨 변환부는 상기 동작 전압이 상기 비교전압 이하로 감소하게 되면 상기 기준 셀 전압의 레벨을 다운시켜 온 셀 전류와의 격차를 크게 하고, The reference cell level converter increases the gap with the cell current by lowering the level of the reference cell voltage when the operating voltage decreases below the comparison voltage. 상기 동작 전압이 상기 비교전압 이상으로 증가하게 되면 상기 기준 셀 전압의 레벨을 상승시켜 오프 셀 전류와의 격차를 크게 하는 것을 특징으로 하는 전압 센스 앰프.And when the operating voltage increases above the comparison voltage, increases the level of the reference cell voltage to widen the gap with the off-cell current. 제 2 항에 있어서, 상기 기준 레벨 제어부는The method of claim 2, wherein the reference level control unit 상기 동작 전압으로부터 일정한 레벨을 가지는 상기 비교전압을 발생하는 비교전압 발생부; A comparison voltage generator for generating the comparison voltage having a predetermined level from the operating voltage; 상기 동작 전압과 접지 사이에 직렬로 연결된 복수 개의 저항을 통해 상기 동작 전압을 소정의 비율로 분배하는 전압 분배부; 및A voltage divider configured to distribute the operating voltage at a predetermined rate through a plurality of resistors connected in series between the operating voltage and ground; And 상기 각 저항으로부터 발생된 동작 전압 분배 결과가 상기 비교전압보다 높아질 때를 검출하여, 복수 개의 기준 레벨 제어 전압을 발생하는 전압 검출부를 포함하는 것을 특징으로 하는 전압 센스 앰프.And a voltage detector configured to detect when an operation voltage distribution result generated from each of the resistors is higher than the comparison voltage and generate a plurality of reference level control voltages. 제 4 항에 있어서, 상기 전압 검출부는The method of claim 4, wherein the voltage detector 상기 동작 전압 분배 결과와 상기 비교전압을 비교하는 복수 개의 비교 회로를 포함하는 것을 특징으로 하는 전압 센스 앰프.And a plurality of comparison circuits for comparing the operation voltage distribution result with the comparison voltage. 제 4 항에 있어서, The method of claim 4, wherein 상기 전압 검출부는, 상기 검출 결과 상기 동작 전압 분배 결과가 상기 비교전압보다 높은 경우, 활성화된 상기 기준 레벨 제어 전압의 개수를 증가시키고, The voltage detector may increase the number of activated reference level control voltages when the detection result of the operation voltage distribution is higher than the comparison voltage. 상기 검출 결과 상기 동작 전압 분배 결과가 상기 비교전압보다 낮은 경우, 활성화된 상기 기준 레벨 제어 전압의 개수를 감소시키는 것을 특징으로 하는 센스앰프.And when the operation voltage division result is lower than the comparison voltage, the number of activated reference level control voltages is reduced. 제 2 항에 있어서, 상기 기준 레벨 발생부는The method of claim 2, wherein the reference level generating unit 제1 출력 저항을 포함하는 기준전압 발생부; 및A reference voltage generator including a first output resistor; And 상기 기준 레벨 제어부로부터 발생된 상기 복수 개의 기준 레벨 제어 전압에 응답해서 복수 개의 제2 출력 저항을 상기 제1 출력 저항과 선택적으로 연결시키는 스위칭부를 포함하며,A switching unit selectively connecting a plurality of second output resistors to the first output resistors in response to the plurality of reference level control voltages generated from the reference level controllers; 상기 기준전압 발생부는 상기 제1 및 상기 제2 출력 저항의 전체 저항값으로 상기 동작 전압을 분배하여 상기 기준 셀 전압을 발생하는 것을 특징으로 하는 전압 센스 앰프.And the reference voltage generator generates the reference cell voltage by dividing the operating voltage by the total resistance values of the first and second output resistors. 제 7 항에 있어서, The method of claim 7, wherein 상기 스위칭부는 상기 복수 개의 기준 레벨 제어 전압에 따라 스위칭 되어 상기 복수 개의 제 2 출력 저항들을 상기 제 1 출력 저항에 선택적으로 연결시키는 복수 개의 스위칭 트랜지스터들을 포함하는 것을 특징으로 하는 전압 센스 앰프.And the switching unit includes a plurality of switching transistors which are switched according to the plurality of reference level control voltages to selectively connect the plurality of second output resistors to the first output resistor. 제 8 항에 있어서, The method of claim 8, 상기 각각의 스위칭 트랜지스터는 상기 메모리 장치의 상기 코어 셀과 동일한 동작 특성을 가지는 동종의 트랜지스터인 것을 특징으로 하는 전압 센스 앰프.Wherein each switching transistor is a transistor of the same kind having the same operating characteristics as the core cell of the memory device. 제 9 항에 있어서, The method of claim 9, 상기 스위칭 트랜지스터들은 N 타입 MOS 트랜지스터 및 P 타입 MOS 트랜지스터 중 어느 하나인 것을 특징으로 하는 전압 센스 앰프.And the switching transistors are any one of an N-type MOS transistor and a P-type MOS transistor. 제 9 항에 있어서, The method of claim 9, 상기 스위칭 트랜지스터들은 플래시 메모리 셀 타입의 트랜지스터인 것을 특징으로 하는 전압 센스 앰프.And said switching transistors are flash memory cell type transistors. (a) 반도체 메모리 장치의 동작 전압의 변화에 무관하게 데이터 인식에 필요한 온 셀 마진 및 오프 셀 마진을 충분히 확보할 수 있도록 상기 동작 전압의 변화에 따라 기준 셀 전압을 가변시켜 주는 단계;(a) varying a reference cell voltage according to the change of the operating voltage to sufficiently secure an on cell margin and an off cell margin for data recognition regardless of a change in an operating voltage of a semiconductor memory device; (b) 상기 반도체 메모리 장치의 코어 셀로부터 발생된 전압을 감지하는 단계; 및(b) sensing a voltage generated from a core cell of the semiconductor memory device; And (c) 상기 기준 셀 전압 및 상기 코어 셀 전압의 크기를 비교하여 상기 코어 셀에 저장되어 있는 데이터를 인식하는 단계를 포함하는 것을 특징으로 하는 전압 센스 앰프의 센싱 방법.and (c) comparing the magnitudes of the reference cell voltage and the core cell voltage to recognize data stored in the core cell. 제 12 항에 있어서, 상기 (a) 단계는The method of claim 12, wherein step (a) (a-1) 상기 동작 전압으로부터 일정한 전압 레벨을 가지는 비교전압을 발생하는 단계;(a-1) generating a comparison voltage having a constant voltage level from the operating voltage; (a-2) 복수 개의 저항을 통해 상기 동작 전압을 소정의 저항비로 분배하는 단계;(a-2) dividing the operating voltage into a predetermined resistance ratio through a plurality of resistors; (a-3) 상기 동작 전압 분배 결과와 상기 비교전압을 비교하고, 상기 비교 결과에 따라 복수 개의 기준 레벨 제어 전압를 발생하는 단계;(a-3) comparing the operation voltage distribution result with the comparison voltage and generating a plurality of reference level control voltages according to the comparison result; (a-4) 상기 복수 개의 기준 레벨 제어 전압에 응답해서 복수 개의 출력 저항들을 선택적으로 연결시키는 단계; 및(a-4) selectively coupling a plurality of output resistors in response to the plurality of reference level control voltages; And (a-5) 상기 동작 전압을 상기 출력 저항들의 전체 저항비로 분배하여 상기 기준 셀 전류를 발생하는 단계를 포함하는 것을 특징으로 하는 전압 센스 앰프의 센싱 방법.(a-5) dividing the operating voltage by the total resistance ratio of the output resistors to generate the reference cell current. 제 13 항에 있어서, The method of claim 13, 상기 (a-4) 단계는 상기 동작 전압이 상기 비교전압 이하로 감소하게 되면 상기 출력 저항의 전체 저항값을 증가시키고, In the step (a-4), when the operating voltage decreases below the comparison voltage, the total resistance value of the output resistance is increased. 상기 동작 전압이 상기 비교전압 이상으로 증가하게 되면 상기 출력 저항의 전체 저항값을 감소시키는 것을 특징으로 하는 전압 센스 앰프의 센싱 방법.And when the operating voltage increases above the comparison voltage, decreases the total resistance value of the output resistor. 제 12 항에 있어서, The method of claim 12, 상기 (a) 단계는 상기 동작 전압이 상기 비교전압 이하로 감소하게 되면 상기 기준 셀 전압의 레벨을 다운시켜 온 셀 전압과의 격차를 크게 하고, In step (a), when the operating voltage decreases below the comparison voltage, the level of the reference cell voltage is lowered to increase the gap with the cell voltage. 상기 동작 전압이 상기 비교전압 이상으로 증가하게 되면 상기 기준 셀 전압의 레벨을 상승시켜 오프 셀 전압과의 격차를 크게 하는 것을 특징으로 하는 전압 센스 앰프의 센싱 방법.And increasing the level of the reference cell voltage to increase the gap with the off-cell voltage when the operating voltage increases above the comparison voltage. 반도체 메모리 장치의 기준 셀 전압 및 코어 셀 전압의 크기를 비교하여 상기 반도체 메모리 장치의 코어 셀에 저장되어 있는 데이터를 인식하는 전압 센스 앰프의 기준레벨 발생방법에 있어서:In the method of generating a reference level of a voltage sense amplifier for comparing the magnitude of the reference cell voltage and the core cell voltage of the semiconductor memory device to recognize the data stored in the core cell of the semiconductor memory device: (a) 상기 반도체 메모리 장치의 동작 전압으로부터 발생된 소정의 비교전압과, 상기 동작 전압을 소정의 저항비로 분배한 전압 분배 결과에 응답해서 복수 개의 기준 레벨 제어 전압를 발생하는 단계; 및 (a) generating a plurality of reference level control voltages in response to a predetermined comparison voltage generated from an operating voltage of the semiconductor memory device and a voltage division result of dividing the operating voltage by a predetermined resistance ratio; And (b) 상기 복수 개의 기준 레벨 제어 전압에 응답해서 출력 저항의 값을 조절하고, 상기 동작 전압을 상기 출력 저항 값으로 분배하여 상기 기준 셀 전압을 발생하는 단계를 포함하는 것을 특징으로 하는 센스앰프의 가변형 기준레벨 발생방법.(b) adjusting a value of an output resistance in response to the plurality of reference level control voltages, and dividing the operating voltage by the output resistance value to generate the reference cell voltage. Variable reference level generation method. 반도체 메모리 장치의 기준 셀 전압 및 코어 셀 전압의 크기를 비교하여 상 기 반도체 메모리 장치의 코어 셀에 저장되어 있는 데이터를 인식하는 전압 센스 앰프의 기준레벨 발생방법에 있어서:In a method of generating a reference level of a voltage sense amplifier that compares magnitudes of a reference cell voltage and a core cell voltage of a semiconductor memory device to recognize data stored in a core cell of the semiconductor memory device: (a) 상기 반도체 메모리 장치의 동작 전압으로부터 일정한 전압 레벨을 가지는 비교전압을 발생하는 단계; (a) generating a comparison voltage having a constant voltage level from an operating voltage of the semiconductor memory device; (b) 복수 개의 저항을 통해 상기 동작 전압을 소정의 저항비로 분배하고, 상기 동작 전압 분배 결과 및 상기 비교전압에 응답해서 복수 개의 기준 레벨 제어 전압를 발생하는 단계;(b) distributing the operating voltage at a predetermined resistance ratio through a plurality of resistors, and generating a plurality of reference level control voltages in response to the operating voltage distribution result and the comparison voltage; (c) 상기 복수 개의 기준 레벨 제어 전압에 응답해서 복수 개의 출력 저항들을 선택적으로 연결시키는 단계; 및(c) selectively coupling a plurality of output resistors in response to the plurality of reference level control voltages; And (d) 상기 동작 전압을 상기 출력 저항들의 전체 저항값으로 나누어 상기 기준 셀 전류를 발생하는 단계를 포함하는 것을 특징으로 하는 전압 센스 앰프의 가변형 기준레벨 발생 방법.(d) generating the reference cell current by dividing the operating voltage by the total resistance of the output resistors. 제 16 항 또는 제 17 항에 있어서, The method according to claim 16 or 17, 상기 동작 전압이 상기 비교전압 이하로 감소하게 되면 상기 출력 저항들의 전체 저항값은 증가하고, When the operating voltage decreases below the comparison voltage, the total resistance of the output resistors increases, 상기 동작 전압이 상기 비교전압 이상으로 증가하게 되면 상기 출력 저항의 전체 저항값은 감소되는 것을 특징으로 하는 전압 센스 앰프의 가변형 기준레벨 발생 방법.And when the operating voltage increases above the comparison voltage, the total resistance value of the output resistor decreases. 제 18 항에 있어서, The method of claim 18, 상기 동작 전압이 상기 비교전압 이하로 감소하게 되면 상기 기준 셀 전압의 레벨은 다운되어 온 셀 전류와의 격차를 크게 하고, When the operating voltage decreases below the comparison voltage, the level of the reference cell voltage increases the gap with the down-cell current. 상기 동작 전압이 상기 비교전압 이상으로 증가하게 되면 상기 기준 셀 전압의 레벨은 상승되어 오프 셀 전류와의 격차를 크게 하는 것을 특징으로 하는 전압 센스 앰프의 가변형 기준레벨 발생 방법.And when the operating voltage increases above the comparison voltage, the level of the reference cell voltage is increased to widen the gap with the off-cell current.
KR1020040056509A 2004-03-10 2004-07-20 Voltage sense amplifier for generating variable reference level KR100697271B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040056509A KR100697271B1 (en) 2004-07-20 2004-07-20 Voltage sense amplifier for generating variable reference level
TW094106393A TWI258768B (en) 2004-03-10 2005-03-03 Sense amplifier and method for generating variable reference level
US11/076,788 US7283413B2 (en) 2004-03-10 2005-03-09 Sense amplifier and method for generating variable reference level
CN2005100717119A CN1700354B (en) 2004-03-10 2005-03-10 Sense amplifier and method for generating variable reference level

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040056509A KR100697271B1 (en) 2004-07-20 2004-07-20 Voltage sense amplifier for generating variable reference level

Publications (2)

Publication Number Publication Date
KR20060007654A true KR20060007654A (en) 2006-01-26
KR100697271B1 KR100697271B1 (en) 2007-03-21

Family

ID=37118864

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040056509A KR100697271B1 (en) 2004-03-10 2004-07-20 Voltage sense amplifier for generating variable reference level

Country Status (1)

Country Link
KR (1) KR100697271B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102416586B1 (en) 2020-12-15 2022-07-05 현대모비스 주식회사 Reference monitoring circuit for vehicle and operating method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000004724A (en) * 1998-06-30 2000-01-25 김영환 Data sensing apparatus of flash memory
KR100313499B1 (en) * 1998-12-29 2002-02-19 김영환 Sense amplifier reference voltage variableness circuit
KR100294974B1 (en) * 1999-02-23 2001-07-12 김영환 Flash memory of multilevel senser
KR100335767B1 (en) * 1999-12-29 2002-05-09 박종섭 Flash memory device
KR100634169B1 (en) * 2004-03-10 2006-10-16 삼성전자주식회사 Sense amplifier and method for generating variable reference level

Also Published As

Publication number Publication date
KR100697271B1 (en) 2007-03-21

Similar Documents

Publication Publication Date Title
CN1700354B (en) Sense amplifier and method for generating variable reference level
US7283413B2 (en) Sense amplifier and method for generating variable reference level
KR100397906B1 (en) Signal amplification circuit for amplifying and sensing current difference and semiconductor memory device including same
US9754640B1 (en) Sensing circuit and method utilizing voltage replication for non-volatile memory device
WO2017172346A1 (en) Apparatuses and methods for a load current control circuit for a source follower voltage regulator
JP2012133887A (en) Column selection signal control device and method for semiconductor memory
US8553487B2 (en) Internal power supply circuit, semiconductor device, and manufacturing method of semiconductor device
US7499333B2 (en) Boost voltage generating circuit and method thereof
KR100909636B1 (en) Dual power up signal gernerator
KR100817080B1 (en) Semiconductor memory device for controlling internal power supply voltage independently and method using the device
KR100697271B1 (en) Voltage sense amplifier for generating variable reference level
US7881129B2 (en) High voltage regulator for non-volatile memory device
US9620177B2 (en) Internal power supply circuit, semiconductor device, and semiconductor device manufacturing method
JP2014147044A (en) Semiconductor integrated circuit
US6480053B1 (en) Semiconductor device having an internal power supply circuit
KR20100089508A (en) Circuit of testing for fail bit and semiconductor memory device with the same
EP2013882B1 (en) Memory circuit and method for sensing a memory element
JP2001028194A (en) Internal power circuit and non-volatile semiconductor memory device
JP2001036008A (en) Semiconductor integrated circuit
US7538584B2 (en) Sense amplifier
JP2009534782A5 (en)
US7548482B2 (en) Memory device for early stabilizing power level after deep power down mode exit
KR100675886B1 (en) Voltage Level Detecting Circuit
JP2003317492A (en) Memory for two-stage sensing amplifier with additional load element
KR100689804B1 (en) high voltage generating circuit of a semiconductor memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100216

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee