KR20060007526A - Method for forming capacitor of semiconductor device - Google Patents

Method for forming capacitor of semiconductor device Download PDF

Info

Publication number
KR20060007526A
KR20060007526A KR1020040056344A KR20040056344A KR20060007526A KR 20060007526 A KR20060007526 A KR 20060007526A KR 1020040056344 A KR1020040056344 A KR 1020040056344A KR 20040056344 A KR20040056344 A KR 20040056344A KR 20060007526 A KR20060007526 A KR 20060007526A
Authority
KR
South Korea
Prior art keywords
forming
dielectric film
capacitor
semiconductor device
lower electrode
Prior art date
Application number
KR1020040056344A
Other languages
Korean (ko)
Other versions
KR101061169B1 (en
Inventor
강혁수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040056344A priority Critical patent/KR101061169B1/en
Publication of KR20060007526A publication Critical patent/KR20060007526A/en
Application granted granted Critical
Publication of KR101061169B1 publication Critical patent/KR101061169B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 금속 전극 및 복층의 고유전 유전체막을 적용한 반도체 소자의 캐패시터 형성방법을 개시한다. 개시된 본 발명은 본 발명은 스토리지 노드 콘택이 형성된 반도체 기판을 제공하는 단계; 상기 스토리지 노드 콘택과 연결되게 Ir으로 이루어진 금속 하부전극을 형성하는 단계; 상기 Ir의 금속 하부전극 상에 La2O3/BaSrTiO3/La2O3의 삼중 유전체막을 형성하는 단계; 및 상기 La2O3/BaSrTiO3/La2O3의 삼중 유전체막 상에 Ir으로 이루어진 금속 상부전극을 형성하는 단계를 포함하는 것을 특징으로 한다.The present invention discloses a method for forming a capacitor of a semiconductor device to which a metal electrode and a multilayer high-k dielectric film are applied. The present invention discloses a method of providing a semiconductor substrate including a storage node contact; Forming a metal lower electrode formed of Ir to be connected to the storage node contact; Forming a triple dielectric film of La 2 O 3 / BaSrTiO 3 / La 2 O 3 on the Ir metal lower electrode; And forming a metal upper electrode made of Ir on the triple dielectric film of La 2 O 3 / BaSrTiO 3 / La 2 O 3.

Description

반도체 소자의 캐패시터 형성방법{Method for forming capacitor of semiconductor device}Method for forming capacitor of semiconductor device

도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위한 공정별 단면도.1A to 1D are cross-sectional views illustrating processes of forming a capacitor of a semiconductor device in accordance with an embodiment of the present invention.

도 2는 본 발명의 실시예에 따라 리프레쉬 시간에 따른 비트 페일을 나타낸 도면.2 is a diagram illustrating bit failing according to a refresh time according to an embodiment of the present invention.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

11 : 실리콘 기판 12 : 제1층간절연막11 silicon substrate 12 first interlayer insulating film

13 : 콘택홀 14 : 랜딩플러그 폴리13 contact hole 14 landing plug pulley

15 : 산화막 16 : 비트라인15: oxide film 16: bit line

17 : 제2층간절연막 18 : 트렌치17: second interlayer insulating film 18: trench

19 : 콘택 플러그 20 : 하부전극19 contact plug 20 lower electrode

21 : 제1유전체막 22 : 제2유전체막21: first dielectric film 22: second dielectric film

23 : 제3유전체막 24 : 상부전극23: third dielectric film 24: upper electrode

25 : 캐패시터25 capacitor

본 발명은 반도체 소자의 캐패시터 형성방법에 관한 것으로, 보다 상세하게는, 금속 전극 및 복층의 고유전 유전체막을 적용한 반도체 소자의 캐패시터 형성방법에 관한 것이다.The present invention relates to a method of forming a capacitor of a semiconductor device, and more particularly, to a method of forming a capacitor of a semiconductor device to which a metal electrode and a multilayer high-k dielectric film is applied.

반도체 메모리 소자의 수요가 급증함에 따라 고용량의 캐패시터를 얻기 위한 다양한 기술들이 제안되고 있다. 여기서, 캐패시터는 스토리지 노드(Storage Node)와 플레이트 노드(Plate Node) 사이에 유전체막(Dielectric)이 개재된 구조로서, 그 용량은 전극 표면적과 유전체막의 유전율에 비례하며, 전극들간의 간격, 즉, 유전체막의 두께에 반비례한다. As the demand for semiconductor memory devices has soared, various techniques for obtaining high capacity capacitors have been proposed. Here, the capacitor has a structure in which a dielectric film is interposed between the storage node and the plate node, and the capacitance thereof is proportional to the electrode surface area and the dielectric constant of the dielectric film, and the distance between the electrodes, that is, It is inversely proportional to the thickness of the dielectric film.

따라서, 고용량의 캐패시터를 얻기 위해서는 유전율이 큰 유전체막을 사용하거나, 전극 표면적을 확대시키거나, 또는, 전극들간의 거리를 줄이는 것이 요구된다. 그런데, 전극들간의 거리, 즉, 유전체막의 두께를 줄이는 것은 그 한계가 있는 바, 고용량의 캐패시터를 형성하기 위한 연구는 유전율이 큰 유전체막을 사용하거나, 또는, 전극 표면적을 넓히는 방식으로 진행되고 있다.Therefore, in order to obtain a high capacity capacitor, it is required to use a dielectric film having a large dielectric constant, to enlarge the electrode surface area, or to reduce the distance between the electrodes. However, reducing the distance between the electrodes, that is, the thickness of the dielectric film has its limitation, and researches for forming a capacitor having a high capacity have been conducted by using a dielectric film having a high dielectric constant or increasing the electrode surface area.

한편, 소자의 크기가 감소함에 따라 정전용량의 감소와 더불어 하부전극(storage node)와 상부전극(plate node)으로 사용하는 폴리실리콘막은 전자의 공핍에 의한 캐패시터의 정전용량이 감소되어 비트 페일(bit fail)이 발생하게 된다. 이에 따라 전압의 변화에 따른 전자 공핍현상을 방지하기 위해 하부전극과 상부전극에 인(P)을 1E20 atom/㎤ 이상으로 도핑하여 문제점을 해결하였다. On the other hand, as the size of the device decreases, the polysilicon film used as the lower electrode (storage node) and the upper electrode (plate node) decreases the capacitance of the capacitor due to the depletion of electrons. fail). Accordingly, in order to prevent electron depletion due to the voltage change, the lower electrode and the upper electrode were doped with phosphorus (P) of 1E20 atom / cm 3 or more to solve the problem.

그러나, 나노급 이하의 소자의 경우에는 기존에 사용되던 폴리실리콘막/ONO 막/폴리실리콘막의 구조로 정전용량 확보 및 전자 공핍현상을 해결하기 위해 유전상수가 높은 질화막의 두께 감소도 한계에 이르게 되었다. 또한, 전자 공핍현상을 해결하기 위해 기존의 폴리실리콘막에 인(P)의 도핑 농도를 높이는 것도 한계에 도달하게 되었다.However, in the case of sub-nano class devices, the thickness of the nitride film having a high dielectric constant has also reached its limit in order to secure capacitance and solve electron depletion due to the structure of the polysilicon film / ONO film / polysilicon film. . In addition, in order to solve the electron depletion phenomenon, increasing the doping concentration of phosphorus (P) in the existing polysilicon film has reached a limit.

상기와 같은 문제점을 해결하기 위해 최근에 Ru/HfO2/Ru 구조를 갖는 캐패시터에 대해 많은 연구가 진행되고 있다. In order to solve the above problems, a lot of research has recently been conducted on capacitors having a Ru / HfO 2 / Ru structure.

그러나, 상기 Ru/HfO2/Ru 구조의 캐패시터에 있어서, 전극 물질인 Ru막은 일반적으로 MOCVD(Metal Organic Chemical Vapor Deposition) 방식으로 증착하게 되는데, 이렇게 MOCVD 방식에 따라 Ru막을 증착하는 경우에는 내부의 카본(C) 불순물로 인해 유전체막과의 접착 불량이 발생하게 되며, 또한, Ru막 자체의 높은 거칠기(roughness)로 인해 캐패시터 특성 저하를 유발하게 된다. However, in the Ru / HfO2 / Ru structure capacitor, the Ru film, which is an electrode material, is generally deposited by MOCVD (Metal Organic Chemical Vapor Deposition) method. When the Ru film is deposited according to the MOCVD method, the internal carbon ( C) Impurities cause adhesion failure with the dielectric film due to impurities, and also cause deterioration of capacitor characteristics due to the high roughness of the Ru film itself.

결국, 상기 Ru/HfO2/Ru 구조의 캐패시터는 정전용량의 증가는 얻을 수 있으나, 소자의 신뢰성 및 수율 측면에서 불리하므로, 반도체 메모리 소자에의 적용은 실질적으로 곤란하다.As a result, the Ru / HfO 2 / Ru capacitor has an increase in capacitance, but is disadvantageous in terms of reliability and yield of the device, and therefore, application to a semiconductor memory device is substantially difficult.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 고용량을 가지면서 신뢰성을 향상시킬 수 있는 반도체 소자의 캐패시터 형성방법을 제공하는 데 그 목적이 있다.Accordingly, an object of the present invention is to provide a method for forming a capacitor of a semiconductor device capable of improving reliability while having high capacity.

상기와 같은 목적을 달성하기 위해, 본 발명은 스토리지 노드 콘택이 형성된 반도체 기판을 제공하는 단계; 상기 스토리지 노드 콘택과 연결되게 Ir으로 이루어진 금속 하부전극을 형성하는 단계; 상기 Ir의 금속 하부전극 상에 La2O3/BaSrTiO3/La2O3의 삼중 유전체막을 형성하는 단계; 및 상기 La2O3/BaSrTiO3/La2O3의 삼중 유전체막 상에 Ir으로 이루어진 금속 상부전극을 형성하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object, the present invention provides a semiconductor substrate with a storage node contact formed; Forming a metal lower electrode formed of Ir to be connected to the storage node contact; Forming a triple dielectric film of La 2 O 3 / BaSrTiO 3 / La 2 O 3 on the Ir metal lower electrode; And forming a metal upper electrode made of Ir on the triple dielectric film of La 2 O 3 / BaSrTiO 3 / La 2 O 3.

여기에서, 상기 Ir으로 이루어진 금속 하부전극 및 상부전극을 형성하는 단계는 MOCVD 방식에 따라 200∼250℃의 온도 및 0.8∼1.2Torr의 압력으로 수행하는 것을 특징으로 한다.Here, the forming of the metal lower electrode and the upper electrode made of Ir is characterized in that it is carried out at a temperature of 200 ~ 250 ℃ and a pressure of 0.8 ~ 1.2 Torr according to the MOCVD method.

상기 Ir으로 이루어진 금속 하부전극 및 상부전극은 350∼450Å의 두께로 형성하는 것을 특징으로 한다.The metal lower electrode and the upper electrode made of Ir are formed to have a thickness of 350 to 450 Å.

상기 La2O3으로 이루어지는 유전체막을 형성하는 단계는 원자층증착 방식에 따라 La(thd)3와 O3를 소스 가스로 300∼400℃의 온도 및 0.8∼1.2Torr의 압력으로 3분 동안 수행하는 것을 특징으로 한다.Forming the dielectric film made of La 2 O 3 is characterized in that La (thd) 3 and O 3 is performed for 3 minutes at a temperature of 300 ~ 400 ℃ and 0.8 ~ 1.2 Torr as a source gas according to the atomic layer deposition method .

상기 La2O3으로 이루어지는 유전체막은 13∼17Å의 두께로 형성하는 것을 특징으로 한다.The dielectric film made of La 2 O 3 is formed to have a thickness of 13 to 17 GPa.

상기 La2O3으로 이루어지는 유전체막은 주기당 0.35Å의 두께로 형성하는 것을 특징으로 한다.The dielectric film made of La 2 O 3 is formed to a thickness of 0.35 0.3 per cycle.

상기 BaSrTiO3으로 이루어지는 유전체막은 MOCVD 방식에 따라 유전상수가 높은 Ba(THMD)2-pmdt, Sr(THMD)2-pmdt, 및 Ti(THMD)2-(O-i-Pr)2를 소스 가스로 300∼400℃의 온도에서 수행하는 것을 특징으로 한다. The dielectric film made of BaSrTiO3 has a high dielectric constant of Ba (THMD) 2-pmdt, Sr (THMD) 2-pmdt, and Ti (THMD) 2- (Oi-Pr) 2 as a source gas according to a MOCVD method. It is characterized by performing at a temperature of ℃.                     

상기 BaSrTiO3으로 이루어지는 유전체막은 38∼42Å의 두께로 형성하는 것을 특징으로 한다.The dielectric film made of BaSrTiO3 is formed to have a thickness of 38 to 42 Å.

상기 Ir으로 이루어진 상부전극을 형성하는 단계 후, Ir으로 이루어진 금속 하부전극과 La2O3으로 이루어지는 유전체막, 그리고 La2O3으로 이루어지는 유전체막과 Ir으로 이루어진 금속 상부전극의 계면 특성이 강화되도록 기판 결과물을 열처리하는 단계를 더 포함하는 것을 특징으로 한다.After forming the upper electrode made of Ir, heat treating the substrate resultant to enhance the interfacial properties of the metal lower electrode made of Ir, the dielectric film made of La2O3, and the dielectric film made of La2O3 and the metal upper electrode made of Ir. It characterized in that it further comprises.

상기 열처리는 전금속화열처리(Post-Metallization Annealing : PMA) 방식에 따라 N2 가스를 사용하여 400∼500℃의 온도에서 30분 동안 수행하는 것을 특징으로 한다.The heat treatment is carried out for 30 minutes at a temperature of 400 ~ 500 ℃ using N2 gas according to the Post-Metallization Annealing (PMA) method.

(실시예)(Example)

이하, 첨부된 도면에 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

먼저, 본 발명의 기술적 원리를 살펴보면, 본 발명은 캐패시터 형성시 종래 폴리실리콘막/ONO막/폴리실리콘막의 구조를 사용함으로 인해 정전용량 감소 및 전자 공핍현상이 발생하는 종래 공정과 달리, 유전상수가 높은 물질과의 계면 특성이 우수하며 거칠기가 적은 Ir 물질을 사용하여 Ir-La2O3/BaSrTiO3/La2O3-Ir 구조의 캐패시터를 형성함으로써 정전용량을 증가시킬 수 있다. 이로 인해, 누설전류를 감소시키고, 리프레쉬 시간을 증가시켜 소자의 신뢰성을 향상시킬 수 있다.First, referring to the technical principle of the present invention, the present invention, unlike the conventional process in which the capacitance reduction and electron depletion phenomenon due to the use of the structure of the conventional polysilicon film / ONO film / polysilicon film when forming the capacitor, Capacitance can be increased by forming a capacitor of Ir-La 2 O 3 / BaSrTiO 3 / La 2 O 3 -Ir structure using Ir material having excellent interfacial properties with a high material and having a low roughness. As a result, it is possible to reduce the leakage current and increase the refresh time to improve the reliability of the device.

도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위한 공정별 단면도이다. 1A through 1D are cross-sectional views illustrating processes of forming a capacitor of a semiconductor device in accordance with an embodiment of the present invention.                     

도 1a에 도시된 바와 같이, 하부패턴(미도시)을 구비한 반도체 기판을 제공한다. 그 다음, 상기 하부패턴을 덮도록 기판 결과물 상에 제1층간절연막(12)을 형성한 후에 상기 제1층간절연막(12)을 식각하여 콘택홀(13)을 형성한다. 이어서, 상기 콘택홀(13)이 매립되도록 도전막을 증착하여 랜딩플러그 폴리(14)를 형성한다. 그 다음, 상기 랜딩 플러그 폴리(14)가 형성된 기판 상에 산화막(15)을 형성한 후에 텅스텐/질화막의 적층 구조로 이루어지는 비트라인(16)을 형성한다.As shown in FIG. 1A, a semiconductor substrate having a lower pattern (not shown) is provided. Next, after forming the first interlayer insulating layer 12 on the substrate product to cover the lower pattern, the first interlayer insulating layer 12 is etched to form the contact hole 13. Subsequently, a conductive film is deposited to fill the contact hole 13 to form a landing plug poly 14. Next, after the oxide film 15 is formed on the substrate on which the landing plug poly 14 is formed, the bit line 16 having a tungsten / nitride stacked structure is formed.

도 1b에 도시된 바와 같이, 상기 비트라인(16)을 포함한 기판 결과물 상에 제2층간절연막(17)을 형성한 후에 상기 랜딩 플러그 폴리(14)가 노출되도록 제1층간절연막(12) 및 산화막(15)을 식각하여 트렌치(18)를 형성한다. 이어서, 상기 트렌치(18)를 매립하도록 금속막을 증착하여 콘택 플러그(19)를 형성한다. As shown in FIG. 1B, after the second interlayer dielectric layer 17 is formed on the substrate including the bit line 16, the first interlayer dielectric layer 12 and the oxide layer are exposed to expose the landing plug poly 14. Etch 15 to form trench 18. Subsequently, a metal film is deposited to fill the trench 18 to form a contact plug 19.

그 다음, 상기 콘택 플러그(19)를 포함한 기판 결과물 상에 하부전극(20)을 형성한다. 이때, 상기 하부전극(20)은 MOCVD(metal organic Chemical vapor deposition) 방식에 따라 200∼250℃의 온도에서 0.8∼1.2Torr의 압력으로 형성한다. 여기에서, 상기 하부전극(20)은 이리듐(Ir)으로 형성하며, 350∼450Å의 두께로 형성한다. 이때에 하부전극(20)을 MOCVD 방식을 사용하여 형성하는 이유는 낮은 증착율로 인해 밀도가 높은 금속막을 형성할 수 있으며, 저온으로 증착할 수 있는 장점을 갖고 있기 때문이다.Next, the lower electrode 20 is formed on the substrate product including the contact plug 19. At this time, the lower electrode 20 is formed at a pressure of 0.8 to 1.2 Torr at a temperature of 200 to 250 ℃ according to the metal organic chemical vapor deposition (MOCVD) method. Here, the lower electrode 20 is formed of iridium (Ir) and formed to a thickness of 350 ~ 450∼. At this time, the reason for forming the lower electrode 20 using the MOCVD method is that the metal film having a high density can be formed due to the low deposition rate, and it has the advantage of being deposited at low temperature.

도 1c에 도시된 바와 같이, 상기 하부전극(20) 상에 제1유전체막(21)을 형성한다. 이때, 상기 제1유전체막(21)은 원자층증착(atomic layer deposition) 방식에 따라 La(thd)3와 O3를 소스 가스로 300∼400℃의 온도에서 0.8∼1.2Torr의 압력으 로 3분 동안 13∼17Å의 두께로 형성한다. 여기에서, 상기 제1유전체막(21)은 La2O3으로 형성하며, 주기당 0.35Å의 두께로 형성한다. As shown in FIG. 1C, a first dielectric layer 21 is formed on the lower electrode 20. In this case, the first dielectric film 21 is La (thd) 3 and O 3 as a source gas by the atomic gas deposition method at a temperature of 300 ~ 400 ℃ 3 minutes at a pressure of 0.8 ~ 1.2 Torr While forming a thickness of 13 ~ 17Å. In this case, the first dielectric layer 21 is formed of La 2 O 3, and has a thickness of 0.35 GPa per cycle.

이때에 제1유전체막(21)을 원자층증착 방식으로 형성하는 이유는 대부분의 금속 산화막은 500℃ 이상의 고온에서 증착시 다결정질 상태로 형성되기 때문에 누설전류가 증가되는 문제점이 있으나, 원자층증착 방식은 저온으로 증착하기 때문에 누설전류를 감소시킬 수 있는 장점을 가지고 있다.The reason why the first dielectric layer 21 is formed by atomic layer deposition is that most metal oxide films are formed in a polycrystalline state when deposited at a high temperature of 500 ° C. or higher. The method has a merit of reducing leakage current because it is deposited at a low temperature.

이어서, 상기 제1유전체막(21) 상에 제2유전체막(22)을 형성한다. 이때, 상기 제2유전체막(22)은 MOCVD 방식에 따라 유전상수가 높은 Ba(THMD)2-pmdt, Sr(THMD)2-pmdt, 및 Ti(THMD)2-(O-i-Pr)2를 소스 가스로 300∼400℃의 온도에서 38∼42Å의 두께로 형성한다. 여기에서, 상기 제2유전체막(22)은 BaSrTiO3으로 형성한다. 또한, 제2유전체막(22)을 BST막으로 형성하는 이유는 300이상의 높은 유전상수를 가지기 때문에 소자의 리프레쉬 시간이 길어져 전력 소모가 적기 때문이다. Next, a second dielectric film 22 is formed on the first dielectric film 21. In this case, the second dielectric layer 22 may be a source of Ba (THMD) 2-pmdt, Sr (THMD) 2-pmdt, and Ti (THMD) 2- (Oi-Pr) 2 having a high dielectric constant according to a MOCVD method. It forms in a thickness of 38-42 kPa with the gas at the temperature of 300-400 degreeC. Here, the second dielectric film 22 is formed of BaSrTiO 3. The reason why the second dielectric film 22 is formed of a BST film is because the dielectric constant of 300 or more has a high refresh time and the power consumption is low.

그 다음, 상기 제2유전체막(22) 상에 제3유전체막(23)을 형성한다. 이때, 상기 제3유전체막(23)은 원자층증착(atomic layer deposition) 방식에 따라 La(thd)3와 O3를 소스 가스로 300∼400℃의 온도에서 0.8∼1.2Torr의 압력으로 3분 동안 13∼17Å의 두께로 형성한다. 여기에서, 상기 제1유전체막(21)은 La2O3으로 형성하며, 주기당 0.35Å의 두께로 형성한다. Next, a third dielectric film 23 is formed on the second dielectric film 22. In this case, the third dielectric layer 23 is La (thd) 3 and O 3 as a source gas for 3 minutes at a temperature of 300 ~ 400 ℃ at a temperature of 300 ~ 400 ℃ according to the atomic layer deposition method It is formed in the thickness of 13-17 micrometers. In this case, the first dielectric layer 21 is formed of La 2 O 3, and has a thickness of 0.35 GPa per cycle.

도 1d에 도시된 바와 같이, 상기 제3유전체막(23) 상에 상부전극(24)을 형성함으로써 본 발명에 따른 캐패시터(25)를 형성한다. 이때, 상기 상부전극(24)은 MOCVD 방식에 따라 200∼250℃의 온도에서 0.8∼1.2Torr의 압력으로 형성한다. 여 기에서, 상기 상부전극(24)은 Ir으로 형성하며, 350∼450Å의 두께로 형성한다.As shown in FIG. 1D, the capacitor 25 according to the present invention is formed by forming the upper electrode 24 on the third dielectric layer 23. At this time, the upper electrode 24 is formed at a pressure of 0.8 to 1.2 Torr at a temperature of 200 to 250 ℃ according to the MOCVD method. Here, the upper electrode 24 is formed of Ir, and formed to a thickness of 350 ~ 450 350.

이어서, 상기 기판 결과물에 대해 열처리를 실시한다. 이때, 상기 열처리는 전금속화열처리(Post-Metallization Annealing : PMA)로 진행하며, N2 가스를 사용하여 400∼500℃의 온도에서 30분 동안 수행한다. 여기에서, 상기 열처리를 실시하는 이유는 하부전극과 제1유전체막, 상부전극과 제3유전체막의 계면 특성을 강화시키기 위해 실시한다.Subsequently, heat treatment is performed on the substrate resultant. In this case, the heat treatment is carried out by post-metallization annealing (PMA), it is carried out for 30 minutes at a temperature of 400 ~ 500 ℃ using N2 gas. Here, the reason for performing the heat treatment is performed to enhance the interfacial properties of the lower electrode, the first dielectric film, and the upper electrode and the third dielectric film.

도 2는 본 발명의 실시예에 따라 리프레쉬 시간에 따른 비트 페일을 나타낸 도면이다.2 is a diagram illustrating bit failing according to a refresh time according to an embodiment of the present invention.

도 2에 도시된 바와 같이, 캐패시터 형성시 하부전극과 상부전극을 유전상수가 높은 물질과의 계면 특성이 우수하고, 거칠기가 적은 Ir으로 형성하고, La2O3으로 제1유전체막과 제3유전체막으로 형성하고, 제2유전체막을 BaSrTiO3으로 형성함으로써 리프레쉬 시간이 증가하여도 비트 페일 수가 증가하지 않음을 볼 수 있다. 이것은 캐패시터의 정전용량이 충분히 확보되어 리프레쉬 시간이 증가하여도 비트 페일 수가 증가하지 않기 때문이다. 따라서, 소자의 누설전류를 감소시킬 수 있으며, 높은 유전상수 물질을 사용함으로 인해 캐패시터의 정전용량을 증가시킬 수 있다. As shown in FIG. 2, when the capacitor is formed, the lower electrode and the upper electrode are formed of Ir having excellent interfacial properties with a material having a high dielectric constant and low roughness, and La 2 O 3 is used as the first dielectric film and the third dielectric film. And the second dielectric film is formed of BaSrTiO 3, it can be seen that the bit fail number does not increase even if the refresh time is increased. This is because the capacitance of the capacitor is sufficiently secured so that the bit fail count does not increase even if the refresh time is increased. Therefore, the leakage current of the device can be reduced, and the capacitance of the capacitor can be increased by using a high dielectric constant material.

또한, 캐패시터의 정전용량을 충분히 확보할 수 있기 때문에 저장전극의 높이 및 MPS 구조의 캐패시터를 형성하기 위한 공정상의 구조적인 변경이 필요치 않아 공정 단순화를 얻을 수 있다.In addition, since the capacitance of the capacitor can be sufficiently secured, a structural change in the process for forming the capacitor of the storage electrode height and the MPS structure is not necessary, so that the process can be simplified.

이상, 본 발명을 몇 가지 예를 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 사상에서 벗어나지 않으면서 많은 수정과 변형을 가할 수 있음을 이해할 것이다.In the above, the present invention has been described with reference to some examples, but the present invention is not limited thereto, and a person of ordinary skill in the art may make many modifications and variations without departing from the spirit of the present invention. I will understand.

이상에서와 같이, 본 발명은 유전상수가 높은 물질과의 계면 특성이 우수하며 거칠기가 적은 Ir과 유전상수가 높은 BST를 사용하여 Ir-La2O3/BaSrTiO3/La2O3-Ir 구조의 캐패시터를 형성함으로써 소자의 누설전류 감소 및 정전용량을 증가시킬 수 있다. 이로 인해, 리프레쉬 시간을 증가시켜 소자의 신뢰성을 향상시킬 수 있다.As described above, the present invention provides a device having an Ir-La 2 O 3 / BaSrTiO 3 / La 2 O 3 -Ir structure capacitor using Ir having a high interfacial property with a material having a high dielectric constant and a low roughness and BST having a high dielectric constant. It can reduce leakage current and increase capacitance. Thus, the refresh time can be increased to improve the reliability of the device.

또한, 본 발명은 캐패시터의 정전용량을 충분히 확보할 수 있기 때문에 저장전극의 높이 및 MPS 구조의 캐패시터를 형성하기 위한 공정상의 구조적인 변경이 필요치 않아 공정 단순화를 얻을 수 있다.In addition, since the capacitance of the capacitor can be secured sufficiently, the present invention does not require a structural change in the process for forming the capacitor of the storage electrode height and the MPS structure, thereby obtaining a process simplification.

Claims (10)

스토리지 노드 콘택이 형성된 반도체 기판을 제공하는 단계;Providing a semiconductor substrate on which storage node contacts are formed; 상기 스토리지 노드 콘택과 연결되게 Ir으로 이루어진 금속 하부전극을 형성하는 단계; Forming a metal lower electrode formed of Ir to be connected to the storage node contact; 상기 Ir의 금속 하부전극 상에 La2O3/BaSrTiO3/La2O3의 삼중 유전체막을 형성하는 단계; 및 Forming a triple dielectric film of La 2 O 3 / BaSrTiO 3 / La 2 O 3 on the Ir metal lower electrode; And 상기 La2O3/BaSrTiO3/La2O3의 삼중 유전체막 상에 Ir으로 이루어진 금속 상부전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.And forming a metal upper electrode formed of Ir on the triple dielectric film of La2O3 / BaSrTiO3 / La2O3. 제 1 항에 있어서, 상기 Ir으로 이루어진 금속 하부전극 및 상부전극을 형성하는 단계는 MOCVD 방식에 따라 200∼250℃의 온도 및 0.8∼1.2Torr의 압력으로 수행하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법. The method of claim 1, wherein the forming of the metal lower electrode and the upper electrode formed of Ir is performed at a temperature of 200 to 250 ° C. and a pressure of 0.8 to 1.2 Torr according to a MOCVD method. Way. 제 1 항에 있어서, 상기 Ir으로 이루어진 금속 하부전극 및 상부전극은 350∼450Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.2. The method of claim 1, wherein the metal lower electrode and the upper electrode made of Ir are formed to a thickness of 350 to 450 kHz. 제 1 항에 있어서, 상기 La2O3으로 이루어지는 유전체막을 형성하는 단계는 원자층증착 방식에 따라 La(thd)3와 O3를 소스 가스로 300∼400℃의 온도 및 0.8∼ 1.2Torr의 압력으로 3분 동안 수행하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.The method of claim 1, wherein the forming of the dielectric film made of La 2 O 3 is performed for 3 minutes at a temperature of 300 to 400 ° C. and a pressure of 0.8 to 1.2 Torr using La (thd) 3 and O 3 as a source gas according to an atomic layer deposition method. A method for forming a capacitor of a semiconductor device, characterized in that performed. 제 1 항에 있어서, 상기 La2O3으로 이루어지는 유전체막은 13∼17Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.The method of forming a capacitor of a semiconductor device according to claim 1, wherein the dielectric film made of La2O3 is formed to have a thickness of 13 to 17 GPa. 제 1 항에 있어서, 상기 La2O3으로 이루어지는 유전체막은 주기당 0.35Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법. The method of forming a capacitor of a semiconductor device according to claim 1, wherein the dielectric film made of La2O3 is formed to a thickness of 0.35 kPa per cycle. 제 1 항에 있어서, 상기 BaSrTiO3으로 이루어지는 유전체막은 MOCVD 방식에 따라 유전상수가 높은 Ba(THMD)2-pmdt, Sr(THMD)2-pmdt, 및 Ti(THMD)2-(O-i-Pr)2를 소스 가스로 300∼400℃의 온도에서 수행하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.2. The dielectric film of claim 1, wherein the dielectric film made of BaSrTiO3 is formed of Ba (THMD) 2-pmdt, Sr (THMD) 2-pmdt, and Ti (THMD) 2- (Oi-Pr) 2 having a high dielectric constant according to a MOCVD method. A method for forming a capacitor of a semiconductor device, characterized in that performed as a source gas at a temperature of 300 to 400 ℃. 제 1 항에 있어서, 상기 BaSrTiO3으로 이루어지는 유전체막은 38∼42Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.The method of forming a capacitor of a semiconductor device according to claim 1, wherein the dielectric film made of BaSrTiO3 is formed to a thickness of 38 to 42 Å. 제 1 항에 있어서, 상기 Ir으로 이루어진 상부전극을 형성하는 단계 후, Ir으로 이루어진 금속 하부전극과 La2O3으로 이루어지는 유전체막, 그리고 La2O3으로 이루어지는 유전체막과 Ir으로 이루어진 금속 상부전극의 계면 특성이 강화되도록 기판 결과물을 열처리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.The method of claim 1, wherein after forming the upper electrode made of Ir, the interfacial characteristics of the metal lower electrode made of Ir, the dielectric film made of La2O3, and the dielectric film made of La2O3 and the metal upper electrode made of Ir are enhanced. Capacitor forming method of a semiconductor device further comprising the step of heat-treating the substrate product. 제 9 항에 있어서, 상기 열처리는 전금속화열처리(post-metallization annealing : PMA) 방식에 따라 N2 가스를 사용하여 400∼500℃의 온도에서 30분 동안 수행하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.The capacitor of claim 9, wherein the heat treatment is performed for 30 minutes at a temperature of 400 ° C. to 500 ° C. using N 2 gas according to a post-metallization annealing (PMA) method. Way.
KR1020040056344A 2004-07-20 2004-07-20 Capacitor Formation Method of Semiconductor Device KR101061169B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040056344A KR101061169B1 (en) 2004-07-20 2004-07-20 Capacitor Formation Method of Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040056344A KR101061169B1 (en) 2004-07-20 2004-07-20 Capacitor Formation Method of Semiconductor Device

Publications (2)

Publication Number Publication Date
KR20060007526A true KR20060007526A (en) 2006-01-26
KR101061169B1 KR101061169B1 (en) 2011-09-01

Family

ID=37118763

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040056344A KR101061169B1 (en) 2004-07-20 2004-07-20 Capacitor Formation Method of Semiconductor Device

Country Status (1)

Country Link
KR (1) KR101061169B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809879B1 (en) * 2005-12-28 2008-03-06 난야 테크놀러지 코포레이션 A semiconductor device and method for making the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020036313A1 (en) 2000-06-06 2002-03-28 Sam Yang Memory cell capacitor structure and method of formation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809879B1 (en) * 2005-12-28 2008-03-06 난야 테크놀러지 코포레이션 A semiconductor device and method for making the same

Also Published As

Publication number Publication date
KR101061169B1 (en) 2011-09-01

Similar Documents

Publication Publication Date Title
KR100587686B1 (en) Method for forming TiN and method for manufacturing capacitor used the same
KR100811271B1 (en) Method for fabricating capacitor in semiconductor device
JP2006060230A (en) Three-dimensional semiconductor capacitor and its manufacturing method
JP2004214655A (en) Capacitor having oxygen diffusion prevention film and its manufacturing method
KR100417855B1 (en) capacitor of semiconductor device and method for fabricating the same
CN1722384A (en) Method of forming capacitor of semiconductor device
KR100504435B1 (en) Method of forming capacitor in semiconducotr device
KR100672935B1 (en) Metal-Insulator-Metal capacitor and a method there of
US6635524B2 (en) Method for fabricating capacitor of semiconductor memory device
KR101061169B1 (en) Capacitor Formation Method of Semiconductor Device
KR100826978B1 (en) Method for forming capacitor of semiconductor device
KR100614576B1 (en) Method for forming capacitor
KR100507865B1 (en) Method for manufacturing capacitor in semiconductor device
KR20010008586A (en) Method of forming capacitor provied with TaON dielectric layer
KR100414868B1 (en) Method for fabricating capacitor
KR100395903B1 (en) Method for forming the capacitor line bottom plug of semiconductor device
KR100504434B1 (en) Method of forming capacitor
KR100265345B1 (en) Method for fabricating high dielectric capacitor of semiconductor device
KR100574473B1 (en) Capacitor Manufacturing Method of Semiconductor Device_
KR20020018355A (en) Method of fabricating a capacitor in a semiconductor device
KR100636661B1 (en) Method for forming high reliability capacitor
KR20040060416A (en) Method for fabricating capacitor of semiconductor device
KR100380269B1 (en) Method for manufacturing capacitor in semiconductor device
KR100865545B1 (en) Method for forming capacitor of semiconductor device
KR100384868B1 (en) Method for fabricating capacitor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee