KR20060006394A - Method for forming capacitor of semiconductor device - Google Patents

Method for forming capacitor of semiconductor device Download PDF

Info

Publication number
KR20060006394A
KR20060006394A KR1020040055387A KR20040055387A KR20060006394A KR 20060006394 A KR20060006394 A KR 20060006394A KR 1020040055387 A KR1020040055387 A KR 1020040055387A KR 20040055387 A KR20040055387 A KR 20040055387A KR 20060006394 A KR20060006394 A KR 20060006394A
Authority
KR
South Korea
Prior art keywords
film
layer
storage node
forming
node electrode
Prior art date
Application number
KR1020040055387A
Other languages
Korean (ko)
Inventor
김정수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040055387A priority Critical patent/KR20060006394A/en
Publication of KR20060006394A publication Critical patent/KR20060006394A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 캐패시터의 용량이 감소되는 것을 방지하여, 소자의 수율 및 신뢰성을 향상시킬 수 있는 반도체 소자의 캐패시터 형성방법을 개시한다. 개시된 본 발명의 방법은, 도전플러그가 구비된 반도체 기판을 제공하는 단계; 상기 기판 상에 희생산화막, 식각베리어막 및 하드마스크막을 차례로 형성하는 단계; 상기 하드마스크막, 식각베리어막 및 희생산화막을 선택적으로 식각하여 상기 도전플러그를 노출시키는 콘택홀을 형성하는 단계; 상기 식각베리어막 상부의 상기 하드마스크막을 제거하는 단계; 상기 결과물 표면에 스토리지 노드 전극용 다결정실리콘막을 형성하는 단계; 상기 다결정실리콘막 상에 감광막을 도포하여 상기 콘택홀 구조를 매립시키는 단계; 상기 식각베리어막이 노출될 때까지 상기 다결정실리콘막을 에치백하여 실린더 형상의 스토리지 노드 전극을 형성하는 단계; 상기 잔류된 감광막을 제거하는 단계; 상기 스토리지 노드 전극의 표면에 HSG를 형성하는 단계; 및 상기 결과물 상에 유전체막 및 플레이트 노드 전극용 도전막을 차례로 형성하는 단계를 포함한다. The present invention discloses a method for forming a capacitor of a semiconductor device which can prevent the capacitance of the capacitor from being reduced, thereby improving the yield and reliability of the device. The disclosed method includes providing a semiconductor substrate having a conductive plug; Sequentially forming a sacrificial oxide film, an etching barrier film, and a hard mask film on the substrate; Selectively etching the hard mask layer, the etching barrier layer and the sacrificial oxide layer to form a contact hole exposing the conductive plug; Removing the hard mask layer on the etch barrier layer; Forming a polysilicon film for a storage node electrode on the resultant surface; Filling the contact hole structure by applying a photoresist film on the polysilicon film; Etching back the polysilicon layer until the etch barrier layer is exposed to form a cylindrical storage node electrode; Removing the remaining photoresist film; Forming an HSG on a surface of the storage node electrode; And sequentially forming a dielectric film and a conductive film for plate node electrodes on the resultant product.

Description

반도체 소자의 캐패시터 형성방법{METHOD FOR FORMING CAPACITOR OF SEMICONDUCTOR DEVICE}METHODS FOR FORMING CAPACITOR OF SEMICONDUCTOR DEVICE

도 1a 내지 도 1d는 종래의 기술에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위한 각 공정별 단면도.1A to 1D are cross-sectional views of respective processes for explaining a method of forming a capacitor of a semiconductor device according to the related art.

도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위한 각 공정별 단면도.2A to 2D are cross-sectional views of respective processes for explaining a method of forming a capacitor of a semiconductor device according to an embodiment of the present invention.

-도면의 주요 부분에 대한 부호의 설명-Explanation of symbols on main parts of drawing

30 : 반도체 기판 31 : 층간절연막30 semiconductor substrate 31 interlayer insulating film

32 : 제1콘택홀 33 : 도전플러그32: first contact hole 33: conductive plug

34 : 희생산화막 35 : 식각베리어막34: sacrificial oxide film 35: etching barrier film

36 : 하드마스크막 37 : 제2콘택홀36: hard mask film 37: the second contact hole

38 : 스토리지 노드 전극용 다결정실리콘막38 polysilicon film for storage node electrode

39 : 감광막 38a : 스토리지 노드 전극 39: photosensitive film 38a: storage node electrode

38b : HSG 40 : 유전체막38b: HSG 40: dielectric film

41 : 플레이트 노드 전극용 도전막41: conductive film for plate node electrode

본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, 캐패시터의 용량이 감소되는 것을 방지하여, 소자의 수율 및 신뢰성을 향상시키기 위한 반도체 소자의 캐패시터 형성방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming a capacitor of a semiconductor device for preventing the capacitance of the capacitor from being reduced and improving the yield and reliability of the device.

반도체 메모리 소자의 수요가 급증함에 따라, 고용량의 캐패시터를 얻기 위한 다양한 기술들이 제안되고 있다. 상기 캐패시터는 각각 스토리지 노드(storage node)와 플레이트 노드(plate node)라 불리우는 하부 전극과 상부 전극 사이에 유전체막이 개재된 구조로서, 그 용량은 전극의 표면적, 특히, 하부 전극의 표면적과 유전체막의 유전율에 비례하며, 전극들간의 거리에 반비례한다. As the demand for semiconductor memory devices has soared, various techniques for obtaining high capacity capacitors have been proposed. The capacitor has a structure in which a dielectric film is interposed between a lower electrode and an upper electrode, called a storage node and a plate node, respectively, and the capacitance thereof is the surface area of the electrode, in particular, the surface area of the lower electrode and the dielectric constant of the dielectric film. Proportional to and inversely proportional to the distance between the electrodes.

따라서, 고용량의 캐패시터를 얻기 위해서는 유전율이 큰 유전체막을 사용하거나, 하부 전극의 표면적을 확대시키거나, 또는, 전극들간의 거리를 감소시켜야만 한다. Therefore, in order to obtain a high capacity capacitor, it is necessary to use a dielectric film having a high dielectric constant, enlarge the surface area of the lower electrode, or reduce the distance between the electrodes.

그런데, 상기 전극들간의 거리, 즉, 유전체막의 두께를 감소시키는 것은 그 한계가 있는 바, 캐패시터의 용량 증대 방법으로서는 유전율이 큰 유전체막을 사용하거나, 또는, 전극의 표면적을 넓히는 방법의 이용이 바람직하다.However, there is a limitation in reducing the distance between the electrodes, that is, the thickness of the dielectric film. As a method of increasing the capacity of the capacitor, a dielectric film having a high dielectric constant or a method of increasing the surface area of the electrode is preferable. .

현재의 기술 동향에서, 유전체막의 재질로서는 기존의 ONO막에서 NO막이 적용되고 있고, 더 나아가, 고유전율막을 이용하려는 노력이 진행되고 있다. 또한, 캐패시터 하부 전극의 구조로서는 비교적 간단한 공정으로 넓은 전극 면적으로 확보할 수 있는 실린더 구조가 주로 이용되고 있고, 더 나아가, 하부 전극의 표면에 HSG(hemi-spherical silicon grain)를 형성하여 전극 표면적을 극대화시키는 기술 이 보편화되고 있다.In the current technology trend, as the material of the dielectric film, an NO film is applied to an existing ONO film, and further, efforts are being made to use a high dielectric constant film. As the structure of the capacitor lower electrode, a cylinder structure which can secure a large electrode area in a relatively simple process is mainly used. Furthermore, HSG (hemi-spherical silicon grain) is formed on the surface of the lower electrode to improve the electrode surface area. Maximizing techniques are becoming commonplace.

도 1a 내지 도 1d는 종래의 기술에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위한 각 공정별 단면도로서, 이를 참조하여 종래의 반도체 소자의 캐패시터 형성방법에 대하여 간략하게 설명하면 다음과 같다.1A to 1D are cross-sectional views illustrating processes of forming a capacitor of a semiconductor device according to the related art, and a brief description of the method of forming a capacitor of a semiconductor device according to the related art will be described below.

종래의 반도체 소자의 캐패시터 형성방법은, 도 1a에 도시된 바와 같이, 소정의 하부구조(미도시)가 구비된 반도체 기판(10) 상에 층간절연막(11)을 형성한 다음, 상기 층간절연막(11)을 선택적으로 식각하여 상기 기판(10)의 소정 부분을 노출시키는 제1콘택홀(12)을 형성한다. 이어서, 상기 제1콘택홀(12)을 도전막으로 매립시켜 도전플러그(13)를 형성한다.In a conventional method of forming a capacitor of a semiconductor device, as shown in FIG. 1A, an interlayer insulating film 11 is formed on a semiconductor substrate 10 having a predetermined substructure (not shown), and then the interlayer insulating film ( 11) is selectively etched to form a first contact hole 12 exposing a predetermined portion of the substrate 10. Subsequently, the first contact hole 12 is filled with a conductive film to form a conductive plug 13.

다음으로, 상기 도전플러그(13)를 포함한 층간절연막(11) 상에 희생산화막(14) 및 하드마스크(hard mask)막(15)을 차례로 형성한다. 여기서, 상기 희생산화막(14)으로는 TEOS(tetra ethyl ortho silicate)막을 이용하고, 상기 하드마스크막(15)으로는 다결정실리콘막을 이용한다. Next, a sacrificial oxide film 14 and a hard mask film 15 are sequentially formed on the interlayer insulating film 11 including the conductive plug 13. Herein, a tetraethyl ortho silicate (TEOS) film is used as the sacrificial oxide film 14, and a polysilicon film is used as the hard mask film 15.

그런다음, 도 1b에 도시된 바와 같이, 상기 하드마스크막(15) 및 희생산화막(14)을 선택적으로 식각하여 상기 도전플러그(13)를 노출시키는 제2콘택홀(16)을 형성한다. Next, as shown in FIG. 1B, the hard mask layer 15 and the sacrificial oxide layer 14 are selectively etched to form a second contact hole 16 exposing the conductive plug 13.

이어서, 도 1c에 도시된 바와 같이, 상기 희생산화막(14) 상부의 상기 하드마스크막을 에치백하여 제거한 후, 상기 결과물 표면에 스토리지 노드 전극용 다결정실리콘막(17)을 형성한다. Subsequently, as shown in FIG. 1C, after the hard mask layer on the sacrificial oxide layer 14 is etched away and removed, a polysilicon layer 17 for a storage node electrode is formed on the resultant surface.

그리고나서, 상기 다결정실리콘막(17) 상에 감광막(18)을 도포하여 상기 제2 콘택홀(16) 구조를 매립시킨다. 이때, 상기 감광막(18)은 이후에 실시될 스토리지 노드 전극용 다결정실리콘막의 에치백 공정 시에 상기 제2콘택홀(16) 바텀(bottom)부의 다결정실리콘막(17)을 보호해주는 역할을 한다. Then, the photoresist film 18 is coated on the polysilicon film 17 to fill the structure of the second contact hole 16. In this case, the photoresist layer 18 serves to protect the polysilicon layer 17 of the bottom portion of the second contact hole 16 during the etch back process of the polysilicon layer for the storage node electrode to be performed later.

이후, 도 1d에 도시된 바와 같이, 상기 희생산화막(14)이 노출될때까지 상기 다결정실리콘막을 에치백하여 실린더 형상의 스토리지 노드 전극(17a)을 형성한다. 이어서, 상기 잔류된 감광막을 제거한 다음, 상기 스토리지 노드 전극(17a)의 표면에 HSG(17b)를 형성하여 상기 스토리지 노드 전극(17a)의 표면적을 증가시킨다. Thereafter, as illustrated in FIG. 1D, the polysilicon layer is etched back until the sacrificial oxide layer 14 is exposed to form a cylindrical storage node electrode 17a. Subsequently, after the remaining photoresist film is removed, the HSG 17b is formed on the surface of the storage node electrode 17a to increase the surface area of the storage node electrode 17a.

그리고나서, 상기 결과물 상에 유전체막(19)으로서 NO막을 형성한 후, 상기 NO막 상에 플레이트 노드 전극용 도전막(20)을 형성한다. 여기서, 상기 NO막은 질화막 증착공정 및 산화공정을 차례로 실시하여 형성한다. Then, after forming the NO film as the dielectric film 19 on the resultant, the conductive film 20 for plate node electrodes is formed on the NO film. Here, the NO film is formed by sequentially performing a nitride film deposition process and an oxidation process.

그러나, 종래의 기술에서는 희생산화막 상부의 하드마스크막을 에치백할 때에, 상기 희생산화막의 상부가 일부 유실되어, 이후에 형성되는 스토리지 노드 전극의 높이가 낮아져서, 캐패시터의 용량이 감소되는 문제점이 있다. However, in the related art, when the hard mask layer on the sacrificial oxide layer is etched back, a portion of the upper portion of the sacrificial oxide layer is lost, and the height of the storage node electrode formed thereafter is lowered, thereby reducing the capacity of the capacitor.

그리고, 현재의 기술 동향에 의하면, 유전체막인 NO막을 이루고 있는 질화막의 증착 두께가 얇아지고 있기 때문에, 상기 NO막 형성을 위한 질화막 증착공정 시에 희생산화막의 상부 표면에 일부 질화막이 취약하게 증착되어, 상기 질화막 증착공정 후에 실시되는 산화공정에서의 O2가 상기 질화막 취약 증착지역을 통과하여 스토리지 노드 전극의 상부를 일부 산화시키게 된다. 이와 같이, 스토리지 노드 전극 의 상부가 일부 산화되면, 스토리지 노드 전극의 높이가 낮아져서, 캐패시터의 용량이 감소될 뿐만 아니라, 소자의 수율 및 신뢰성이 저하되는 문제점이 발생된다. In addition, according to the current technology trend, since the deposition thickness of the nitride film constituting the NO film as the dielectric film becomes thin, some nitride films are weakly deposited on the upper surface of the sacrificial oxide film during the nitride film deposition process for forming the NO film. In the oxidation process performed after the nitride film deposition process, O 2 passes through the nitride film weak deposition region to partially oxidize the upper portion of the storage node electrode. As such, when the upper portion of the storage node electrode is partially oxidized, the height of the storage node electrode is lowered, thereby reducing the capacity of the capacitor and causing a problem that the yield and reliability of the device are lowered.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 희생산화막 상부의 하드마스크막 에치백 공정시에, 상기 희생산화막이 일부 유실되는 것을 막을 수 있음은 물론, NO막 형성을 위한 산화공정에서의 O2에 의해 스토리지 노드 전극의 상부가 산화되는 것을 방지함으로써, 스토리지 노드 전극의 높이가 낮아지는 것을 방지할 수 있으며, 나아가, 소자의 수율 및 신뢰성을 향상시킬 수 있는 반도체 소자의 캐패시터 형성방법을 제공함에 그 목적이 있다. Accordingly, the present invention has been made to solve the above problems, and during the hard mask film etch back process on the sacrificial oxide film, the sacrificial oxide film can be prevented from being partially lost, and the oxidation for forming the NO film is performed. By preventing the upper portion of the storage node electrode from being oxidized by O 2 in the process, it is possible to prevent the height of the storage node electrode from being lowered, and further, to form a capacitor of the semiconductor device, which can improve the yield and reliability of the device. The purpose is to provide a method.

상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 캐패시터 형성방법은, 도전플러그가 구비된 반도체 기판을 제공하는 단계; 상기 기판 상에 희생산화막, 식각베리어막 및 하드마스크막을 차례로 형성하는 단계; 상기 하드마스크막, 식각베리어막 및 희생산화막을 선택적으로 식각하여 상기 도전플러그를 노출시키는 콘택홀을 형성하는 단계; 상기 식각베리어막 상부의 상기 하드마스크막을 제거하는 단계; 상기 결과물 표면에 스토리지 노드 전극용 다결정실리콘막을 형성하는 단계; 상기 다결정실리콘막 상에 감광막을 도포하여 상기 콘택홀 구조를 매립시키는 단계; 상기 식각베리어막이 노출될 때까지 상기 다결정실리콘막을 에치백하여 실린더 형상의 스토리지 노드 전극을 형성하는 단계; 상기 잔류된 감광막을 제거하는 단계; 상기 스토리지 노드 전극의 표면에 HSG를 형성하는 단계; 및 상기 결과물 상에 유전체막 및 플레이트 노드 전극용 도전막을 차례로 형성하는 단계를 포함한다. Capacitor forming method of a semiconductor device of the present invention for achieving the above object comprises the steps of providing a semiconductor substrate provided with a conductive plug; Sequentially forming a sacrificial oxide film, an etching barrier film, and a hard mask film on the substrate; Selectively etching the hard mask layer, the etching barrier layer and the sacrificial oxide layer to form a contact hole exposing the conductive plug; Removing the hard mask layer on the etch barrier layer; Forming a polysilicon film for a storage node electrode on the resultant surface; Filling the contact hole structure by applying a photoresist film on the polysilicon film; Etching back the polysilicon layer until the etch barrier layer is exposed to form a cylindrical storage node electrode; Removing the remaining photoresist film; Forming an HSG on a surface of the storage node electrode; And sequentially forming a dielectric film and a conductive film for plate node electrodes on the resultant product.

여기서, 상기 식각베리어막은 질화막을 이용하여 100~150Å의 두께로 형성한다.Here, the etching barrier film is formed to a thickness of 100 ~ 150Å by using a nitride film.

(실시예)(Example)

이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위한 각 공정별 단면도이다. 2A to 2D are cross-sectional views of respective processes for explaining a method of forming a capacitor of a semiconductor device according to an embodiment of the present invention.

본 발명의 실시예에 따른 반도체 소자의 캐패시터 형성방법은, 도 2a에 도시된 바와 같이, 소정의 하부구조(미도시)가 구비된 반도체 기판(30) 상에 층간절연막(31)을 형성한 다음, 상기 층간절연막(31)을 선택적으로 식각하여 상기 기판(30)의 소정 부분을 노출시키는 제1콘택홀(32)을 형성한다. 이어서, 상기 제1콘택홀(32)을 도전막으로 매립시켜 도전플러그(33)를 형성한다.In the method of forming a capacitor of a semiconductor device according to an embodiment of the present invention, as shown in FIG. 2A, an interlayer insulating film 31 is formed on a semiconductor substrate 30 having a predetermined substructure (not shown). The first interlayer insulating layer 31 is selectively etched to form a first contact hole 32 exposing a predetermined portion of the substrate 30. Subsequently, the first contact hole 32 is filled with a conductive film to form a conductive plug 33.

다음으로, 상기 도전플러그(33)를 포함한 층간절연막(31) 상에 희생산화막(34), 식각베리어막(35) 및 하드마스크막(36)을 차례로 형성한다. 여기서, 상기 희생산화막(34)으로는 TEOS막을 이용하고, 상기 하드마스크막(36)으로는 다결정실리콘막을 이용한다. 또한, 상기 식각베리어막(35)은 질화막을 이용하여 형성하되, 이후의 하드마스크막 에치백 공정시 유실되는 두께를 고려하여 100~150Å의 두께로 형성한다. Next, a sacrificial oxide film 34, an etch barrier film 35, and a hard mask film 36 are sequentially formed on the interlayer insulating film 31 including the conductive plug 33. Here, a TEOS film is used as the sacrificial oxide film 34 and a polysilicon film is used as the hard mask film 36. In addition, the etch barrier film 35 is formed using a nitride film, but is formed to a thickness of 100 ~ 150 백 considering the thickness lost during the subsequent hard mask film etch back process.                     

그런다음, 도 2b에 도시된 바와 같이, 상기 하드마스크막(36), 식각베리어막(35) 및 희생산화막(34)을 선택적으로 식각하여 상기 도전플러그(33)를 노출시키는 제2콘택홀(37)을 형성한다. Next, as shown in FIG. 2B, the hard contact layer 36, the etching barrier layer 35, and the sacrificial oxide layer 34 are selectively etched to expose the conductive plug 33. 37).

이어서, 도 2c에 도시된 바와 같이, 상기 식각베리어막(35) 상부의 상기 하드마스크막을 에치백하여 제거한 후, 상기 결과물 표면에 스토리지 노드 전극용 다결정실리콘막(38)을 형성한다. 이때, 상기 식각베리어막(35)은 상기 하드마스크막의 에치백 공정시에, 상기 식각베리어막(35) 하부의 희생산화막(34)이 유실되는 것을 방지해 주는 역할을 한다. 이에, 후속으로 형성될 스토리지 노드 전극의 높이 감소를 방지할 수 있다. Subsequently, as shown in FIG. 2C, the hard mask layer on the etch barrier layer 35 is etched back and removed, and then a polysilicon layer 38 for a storage node electrode is formed on the resultant surface. In this case, the etching barrier layer 35 serves to prevent the sacrificial oxide layer 34 under the etching barrier layer 35 from being lost during the etch back process of the hard mask layer. Accordingly, it is possible to prevent the height of the storage node electrode to be subsequently formed.

그리고나서, 상기 다결정실리콘막(38) 상에 감광막(39)을 도포하여 상기 제2콘택홀(37) 구조를 매립시킨다. 이때, 상기 감광막(39)은 이후에 실시될 스토리지 노드 전극용 다결정실리콘막의 에치백 공정 시에 상기 제2콘택홀(37) 바텀(bottom)부의 다결정실리콘막(38)을 보호해주는 역할을 한다. Then, the photosensitive film 39 is coated on the polysilicon film 38 to fill the structure of the second contact hole 37. In this case, the photoresist layer 39 serves to protect the polysilicon layer 38 of the bottom portion of the second contact hole 37 during the etch back process of the polysilicon layer for the storage node electrode to be performed later.

이후, 도 2d에 도시된 바와 같이, 상기 식각베리어막(35)이 노출될 때까지 상기 다결정실리콘막을 에치백하여 실린더 형상의 스토리지 노드 전극(38a)을 형성한다. 이어서, 상기 잔류된 감광막을 제거한 다음, 상기 스토리지 노드 전극(38a)의 표면에 HSG(38b)를 형성하여 상기 스토리지 노드 전극(38a)의 표면적을 증가시킨다. Thereafter, as illustrated in FIG. 2D, the polysilicon layer is etched back until the etch barrier layer 35 is exposed to form a cylindrical storage node electrode 38a. Subsequently, after the remaining photoresist film is removed, an HSG 38b is formed on the surface of the storage node electrode 38a to increase the surface area of the storage node electrode 38a.

그런후에, 상기 결과물 상에 유전체막(40)으로서 NO막을 형성한 후, 상기 NO막 상에 플레이트 노드 전극용 도전막(41)을 형성한다. 여기서, 상기 NO막은 질화 막 증착공정 및 산화공정을 차례로 실시하여 형성한다. Thereafter, an NO film is formed as the dielectric film 40 on the resultant, and then a conductive film 41 for plate node electrodes is formed on the NO film. Here, the NO film is formed by sequentially performing a nitride film deposition process and an oxidation process.

한편, 상기 식각베리어막(35)은, 상기 NO막 형성을 위한 질화막 증착공정 후에 실시되는 산화공정에서의 O2가 상기 스토리지 노드 전극(38a)의 상부를 산화시키는 것을 방지해 주는 역할을 한다. 이로써, 상기 식각베리어막(35)의 적용으로 인해 스토리지 노드 전극(38a)의 높이가 낮아지는 것을 방지할 수 있다. On the other hand, the etching barrier film 35 serves to prevent the O 2 in the oxidation process performed after the nitride film deposition process for forming the NO film to oxidize the upper portion of the storage node electrode 38a. As a result, the height of the storage node electrode 38a may be prevented from being lowered due to the application of the etching barrier layer 35.

이상에서와 같이, 본 발명은 희생산화막과 하드마스크막 사이에 식각베리어막을 추가적으로 형성함으로써, 하드마스크막의 에치백 공정시에, 상기 식각베리어막에 의해 희생산화막이 유실되는 것을 막아, 이후에 형성될 스토리지 노드 전극의 높이가 낮아지는 것을 방지할 수 있다. 뿐만 아니라, NO막 형성을 위한 산화공정에서의 O2가 질화막 취약 증착지역을 통과하더라도, 상기 식각베리어막에 의해 더 이상 하부로 침투하지 못하게 되므로, 상기 O2에 의한 스토리지 노드 전극의 산화를 방지할 수 있다. 이로써, 본 발명은 스토리지 노드 전극의 높이를 일정하게 유지시켜 캐패시터의 용량 감소를 방지할 수 있음은 물론, 소자의 수율 및 신뢰성을 향상시킬 수 있다. As described above, the present invention further forms an etch barrier film between the sacrificial oxide film and the hard mask film, thereby preventing the sacrificial oxide film from being lost by the etch barrier film during the etchback process of the hard mask film, thereby to be formed later. The height of the storage node electrode can be prevented from being lowered. In addition, even when O 2 in the oxidation process for forming an NO film passes through the nitride film vulnerable deposition area, the etch barrier film no longer penetrates to the lower portion, thereby preventing oxidation of the storage node electrode by the O 2 . can do. As a result, the present invention can maintain the height of the storage node electrode to prevent the reduction of the capacitor capacity, and can improve the yield and reliability of the device.

Claims (2)

도전플러그가 구비된 반도체 기판을 제공하는 단계;Providing a semiconductor substrate provided with a conductive plug; 상기 기판 상에 희생산화막, 식각베리어막 및 하드마스크막을 차례로 형성하는 단계;Sequentially forming a sacrificial oxide film, an etching barrier film, and a hard mask film on the substrate; 상기 하드마스크막, 식각베리어막 및 희생산화막을 선택적으로 식각하여 상기 도전플러그를 노출시키는 콘택홀을 형성하는 단계;Selectively etching the hard mask layer, the etching barrier layer and the sacrificial oxide layer to form a contact hole exposing the conductive plug; 상기 식각베리어막 상부의 상기 하드마스크막을 제거하는 단계;Removing the hard mask layer on the etch barrier layer; 상기 결과물 표면에 스토리지 노드 전극용 다결정실리콘막을 형성하는 단계;Forming a polysilicon film for a storage node electrode on the resultant surface; 상기 다결정실리콘막 상에 감광막을 도포하여 상기 콘택홀 구조를 매립시키는 단계;Filling the contact hole structure by applying a photoresist film on the polysilicon film; 상기 식각베리어막이 노출될 때까지 상기 다결정실리콘막을 에치백하여 실린더 형상의 스토리지 노드 전극을 형성하는 단계;Etching back the polysilicon layer until the etch barrier layer is exposed to form a cylindrical storage node electrode; 상기 잔류된 감광막을 제거하는 단계;Removing the remaining photoresist film; 상기 스토리지 노드 전극의 표면에 HSG를 형성하는 단계; 및Forming an HSG on a surface of the storage node electrode; And 상기 결과물 상에 유전체막 및 플레이트 노드 전극용 도전막을 차례로 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.And sequentially forming a dielectric film and a conductive film for a plate node electrode on the resultant. 제 1 항에 있어서, 상기 식각베리어막은 질화막을 이용하여 100~150Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.The method of claim 1, wherein the etching barrier layer is formed to a thickness of about 100 to about 150 microns by using a nitride layer.
KR1020040055387A 2004-07-16 2004-07-16 Method for forming capacitor of semiconductor device KR20060006394A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040055387A KR20060006394A (en) 2004-07-16 2004-07-16 Method for forming capacitor of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040055387A KR20060006394A (en) 2004-07-16 2004-07-16 Method for forming capacitor of semiconductor device

Publications (1)

Publication Number Publication Date
KR20060006394A true KR20060006394A (en) 2006-01-19

Family

ID=37118094

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040055387A KR20060006394A (en) 2004-07-16 2004-07-16 Method for forming capacitor of semiconductor device

Country Status (1)

Country Link
KR (1) KR20060006394A (en)

Similar Documents

Publication Publication Date Title
US20030001268A1 (en) Semiconductor device including cylinder-type capacitor and a manufacturing method thereof
KR100438782B1 (en) Fabrication method of cylinder type capacitor in semiconductor device
US6709915B2 (en) Methods of fabricating integrated circuit memory devices
JPH09237879A (en) Manufacture of capacitor of semiconductor device
KR100457161B1 (en) A method for forming a storage node of a semiconductor device
KR20060006394A (en) Method for forming capacitor of semiconductor device
KR100557921B1 (en) method of forming capacitor of semiconductor device
KR100557956B1 (en) Method for forming capacitor of semiconductor device
KR100400327B1 (en) Forming method for capacitor of semiconductor device
KR100680964B1 (en) Method for forming capacitor of semiconductor device
KR100688491B1 (en) Semiconductor memory device and method for manufacturing the same
KR20060000485A (en) Method for forming storage node electrode of semiconductor capacitor
KR100587043B1 (en) Method for forming capacitor of semiconductor device
KR100235960B1 (en) Method of forming conducting line in semiconductor device
KR100390846B1 (en) Method for fabricating semiconductor device
KR100390733B1 (en) Method for fabricating 1 semiconductor device having a plate fuse
KR100359165B1 (en) Method for forming capacitor of semiconductor device
KR100876879B1 (en) How to Form a Storage Node for Capacitors
KR0159020B1 (en) Forming method for storage electrode of semiconductor device
KR100866127B1 (en) Method for forming capacitor of semiconductor device
US20040108534A1 (en) Semiconductor device and manufacturing method for the same
KR100881738B1 (en) Method for fabrication of semiconductor device
KR100388472B1 (en) Method for fabricating semiconductor device
KR20010061085A (en) A method for forming a capacitor of semiconductor device
KR20050059796A (en) Method for forming capacitor of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application