KR20060005161A

KR20060005161A - Liquid crystal display device and driving method for the same

Info

Publication number: KR20060005161A
Application number: KR1020040054041A
Authority: KR
Inventors: 손선규; 이준표
Original assignee: 삼성전자주식회사
Priority date: 2004-07-12
Filing date: 2004-07-12
Publication date: 2006-01-17

Abstract

액정 표시 장치 및 그의 구동 방법이 제공된다. 액저 표시 장치는, 게이트 온 신호가 인가되는 다수의 게이트 라인과, 다수의 게이트 라인에 직교하며, 게이트 온 신호에 따라 데이터 신호를 출력하는 다수의 데이터 라인과, 한 프레임 시간 동안 다수의 게이트 라인에 순차적으로 제1 펄스의 게이트 온 신호를 공급하고, 한 프레임 시간 중에 STV 신호가 두 클럭 시간동안 하이 레벨을 유지하면, 이에 맞추어 순차적으로 제2 펄스의 게이트 온 신호를 공급하는 게이트 구동부와, 제1 펄스의 게이트 온 신호가 순차적으로 출력됨에 따라 다수의 데이터 라인에 정상 데이터 신호를 인가하여 화상 신호를 출력하고, 제2 펄스의 게이트 온 신호가 공급되는 동안 블랙 데이터 신호를 인가하여 블랙 데이터 삽입이 이루어지도록 하는 데이터 구동부를 포함한다. A liquid crystal display device and a driving method thereof are provided. The liquid crystal display device includes a plurality of gate lines to which a gate on signal is applied, a plurality of data lines that are orthogonal to the plurality of gate lines, and output a data signal according to the gate on signal, and a plurality of gate lines for one frame time. A gate driver for sequentially supplying a gate-on signal of the first pulse and sequentially supplying a gate-on signal of the second pulse accordingly when the STV signal maintains a high level for two clock hours during one frame time; As the gate-on signal of the pulse is sequentially output, the normal data signal is applied to the plurality of data lines to output the image signal, and the black data is inserted by applying the black data signal while the gate-on signal of the second pulse is supplied. It includes a data driver to lose.

액정 표시 장치, 블랙 데이터, 게이트 온 인에이블Liquid Crystal Display, Black Data, Gate-On Enable

Description

Liquid crystal display device and driving method for the same

도 1은 종래 기술에 따른 액정 표시 장치의 임펄시브 구동 방식을 설명하기 위한 각종 신호의 타이밍도이다.1 is a timing diagram of various signals for explaining an impulsive driving method of a liquid crystal display according to the related art.

도 2는 종래 기술에 따른 액정 표시 장치를 개략적으로 도시한 구조도이다.2 is a schematic structural diagram of a liquid crystal display according to the related art.

도 3은 본 발명의 일실시예에 따른 액정 표시 장치를 나타내는 블록도이다. 3 is a block diagram illustrating a liquid crystal display according to an exemplary embodiment of the present invention.

도 4는 상기 게이트 집적 회로에 인가되는 OE 신호 및 STV 신호 배선을 나타낸 몽블랑 구조의 액정 표시 장치를 개략적으로 도시한 구조도이다. 4 is a schematic structural diagram of a liquid crystal display of a Mont Blanc structure showing an OE signal and an STV signal wiring applied to the gate integrated circuit.

도 5는 STV, CPV, OE신호, 내부 OE 신호 및 이들 신호에 따라 인가되는 게이트 온 신호를 함께 나타낸 파형도이다. 5 is a waveform diagram showing an STV, CPV, OE signal, an internal OE signal, and a gate-on signal applied according to these signals.

본 발명은 액정 표시 장치 및 그의 구동 방법에 관한 것이다. The present invention relates to a liquid crystal display device and a driving method thereof.

액정 표시 장치는 일반적으로 공통 전극과 컬러 필터(Color filter) 등이 형성되어 있는 컬러 필터 기판과 박막 트랜지스터와 화소 전극 등이 형성되어 있는 박막 트랜지스터 기판 사이에 액정 물질을 주입해 놓고 화소 전극과 공통 전극에 서로 다른 전위를 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 장치이다.In general, liquid crystal displays inject a liquid crystal material between a color filter substrate on which a common electrode and a color filter are formed, and a thin film transistor substrate on which a thin film transistor and a pixel electrode are formed. By applying different potentials to the electric field to form an electric field to change the arrangement of the liquid crystal molecules, and through this to control the light transmittance is an apparatus that represents the image.

이러한 액정 표시 장치는 액정 분자 자체의 응답 속도가 느리기 때문에 화면이 선명하지 못하고 흐릿해지는(bluring) 현상이 발생하므로, 문제를 해결하기 위하여 짧은 시간 동안 블랙 데이터를 삽입하는 임펄시브 구동 방식이 개발되었다. Since the liquid crystal display itself has a slow response speed, the screen is not clear and blurring occurs. Therefore, an impulsive driving method for inserting black data for a short time has been developed to solve the problem.

도 1은 종래 기술에 따른 액정 표시 장치의 임펄시브 구동 방식을 설명하기 위한 각종 신호의 타이밍도이고, 도 2는 종래 기술에 따른 액정 표시 장치를 개략적으로 도시한 구조도이다.FIG. 1 is a timing diagram of various signals for explaining an impulsive driving method of a liquid crystal display according to the prior art, and FIG. 2 is a structural diagram schematically showing a liquid crystal display according to the prior art.

일반적으로, 블렉 데이터 삽입은, 정상 데이터 출력에 방해되지 않도록 설계되어야 한다. In general, black data insertion should be designed so as not to interfere with normal data output.

도 1 및 도 2를 참조하여, 한 프레임 시간 중 1/2 프레임 시간에, 블랙 데이터를 삽입하는 경우를 예로 들어 설명한다. 1 and 2, a case where black data is inserted at 1/2 frame time of one frame time will be described as an example.

도 1에 도시된 바와 같이, 종래의 임펄시브 구동 방식에 따르면, 먼저, 수직 동기 시작 신호(STV)는 프레임 시작을 알리는 펄스로, 상기 한 프레임 시간 중에, 정확히 1/2 프레임 시간에 또 한번의 펄스가 발생된다. As shown in FIG. 1, according to the conventional impulsive driving method, first, the vertical synchronization start signal STV is a pulse indicating a start of a frame. A pulse is generated.

도 2에 도시된 바와 같이, 게이트 구동 집적 회로가 6개라고 가정하면, 제1 게이트 온 인에이블 신호(OE1)는 제1 내지 제3 게이트 구동 집적 회로(1, 2, 3)에 인가되고, 제2 게이트 온 인에이블 신호(OE2)는 제4 내지 제6 게이트 구동 집적 회로(4, 5, 6)에 인가된다. As shown in FIG. 2, assuming that there are six gate driving integrated circuits, the first gate on enable signal OE1 is applied to the first to third gate driving integrated circuits 1, 2, and 3. The second gate on enable signal OE2 is applied to the fourth to sixth gate driving integrated circuits 4, 5, and 6.

즉, 제1 내지 제3 게이트 구동 집적 회로(1, 2, 3)가 화상 데이터를 충전하 기 위한 게이트 온 신호(Von1)를 출력할 시점에, 상기 제4 내지 제6 게이트 구동 집적 회로(4, 5, 6)는 블랙 데이터를 충전하기 위한 게이트 온 펄스(Von2)를 인가한다. That is, when the first to third gate driving integrated circuits 1, 2, and 3 output the gate on signal Von1 for charging image data, the fourth to sixth gate driving integrated circuits 4 may be used. , 5 and 6 apply a gate-on pulse Von2 for charging black data.

또한, 제4 내지 제6 게이트 구동 집적 회로(4, 5, 6)가 화상 데이터를 충전하기 위한 게이트 온 신호(Von1)를 출력할 시점에, 상기 제1 내지 제3 게이트 구동 집적 회로(1, 2, 3)는 블랙 데이터를 충전하기 위한 게이트 온 펄스(Von2)를 인가한다. Further, when the fourth to sixth gate driving integrated circuits 4, 5, and 6 output the gate on signal Von1 for charging image data, the first to third gate driving integrated circuits 1, 2 and 3 apply a gate-on pulse Von2 for charging black data.

이와 같은 방식으로, 두 펄스가 시간적으로 겹치지 않게 하기 위하여, 서로 다른 두개의 게이트 온 인에이블 신호(OE1, OE2)를 게이트 구동 집적 회로(1~6)들에 나누어 인가하여 주는 방식을 채택하고 있다. 상술한 바와 같이, 1/2 프레임 시간에 블랙 데이터를 삽입할 경우, OE 신호용 배선이 두개 필요하게 된다.In this manner, in order to prevent the two pulses from overlapping in time, a method of dividing and applying two different gate on enable signals OE1 and OE2 to the gate driving integrated circuits 1 to 6 is adopted. . As described above, when black data is inserted in 1/2 frame time, two OE signal wirings are required.

이와 같이 구동 방식으로, 1/6 또는 5/6 프레임 시간에 블랙 데이터를 삽입할 경우, 총 6개의 OE 신호용 배선이 필요하게 된다. In this way, when black data is inserted in a 1/6 or 5/6 frame time, a total of six OE signal wirings are required.

특히, 몽블랑 구조를 갖는 액정 표시 장치의 경우에서, 이와 같은 임펄시브 구동 방식을 채택할 경우, 패널 내에 패터닝되는 배선수가 증가하여 배선폭 감소에 따른 배선 저항이 증가하는 문제점이 있었다.In particular, in the case of the liquid crystal display having a Mont Blanc structure, when the impulsive driving method is adopted, the number of wirings patterned in the panel increases, thereby increasing the wiring resistance due to the reduction in wiring width.

한편, 상기 몽블랑 구조를 갖는 액정 표시 장치는, 게이트 집적 회로가 액정 패널에 직접 실장되어 있으며 이들 집적 회로에 인가되는 배선도 액정 패널에 함께 패터닝된 구조를 갖는 액정 표시 장치를 말한다.On the other hand, the liquid crystal display device having the Montblanc structure refers to a liquid crystal display device in which a gate integrated circuit is directly mounted on the liquid crystal panel and wirings applied to these integrated circuits are also patterned together in the liquid crystal panel.

본 발명이 이루고자 하는 기술적 과제는, 게이트 구동부에 인가되는 신호선의 개수를 최소화하여, 배선폭이 컴팩트하게 설계되지 않아 배선 저항을 최소화하는 액정 표시 장치를 제공하는데 있다. SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a liquid crystal display device which minimizes wiring resistance by minimizing the number of signal lines applied to a gate driver and thus not having a compact wiring width.

본 발명이 이루고자 하는 다른 기술적 과제는, 별도의 OE 신호선을 추가하지 않고도 블랙 데이터 삽입 방식으로 액정 패널을 구동시킬 수 있는 액정 표시 장치의 구동 방법을 제공하는데 있다. Another object of the present invention is to provide a method of driving a liquid crystal display device capable of driving a liquid crystal panel using a black data insertion method without adding a separate OE signal line.

상기한 기술적 과제를 달성하기 위한 본 발명에 따른 액정 표시 장치는, 게이트 온 신호가 인가되는 다수의 게이트 라인과, 상기 다수의 게이트 라인에 직교하며, 상기 게이트 온 신호에 따라 데이터 신호를 출력하는 다수의 데이터 라인과, 한 프레임 시간 동안 다수의 게이트 라인에 순차적으로 제1 펄스의 게이트 온 신호를 공급하고, 상기 한 프레임 시간 중에 STV 신호가 두 클럭 시간동안 하이 레벨을 유지하면, 이에 맞추어 순차적으로 제2 펄스의 게이트 온 신호를 공급하는 게이트 구동부와, 상기 제1 펄스의 게이트 온 신호가 순차적으로 출력됨에 따라 상기 다수의 데이터 라인에 정상 데이터 신호를 인가하여 화상 신호를 출력하고, 상기 제2 펄스의 게이트 온 신호가 공급되는 동안 블랙 데이터 신호를 인가하여 블랙 데이터 삽입이 이루어지도록 하는 데이터 구동부를 포함한다. According to an aspect of the present invention, a liquid crystal display device includes a plurality of gate lines to which a gate on signal is applied, a plurality of gate lines orthogonal to the plurality of gate lines, and outputting a data signal according to the gate on signal. When the gate-on signal of the first pulse is sequentially supplied to the data lines and the gate lines for one frame time, and the STV signal maintains the high level for two clock times during the one frame time, A gate driver for supplying a gate-on signal of two pulses and a gate-on signal of the first pulse are sequentially output to apply a normal data signal to the plurality of data lines to output an image signal, and to output the image signal. While the gate-on signal is supplied, the black data signal is applied to perform black data insertion. It includes a data driver.

이때, 상기 STV 신호가 한 클럭 시간동안 하이 레벨을 유지하면, 이에 맞추어 상기 제1 펄스의 게이트 전압을 공급하는 것이 바람직하다. At this time, if the STV signal maintains a high level for one clock time, it is preferable to supply the gate voltage of the first pulse accordingly.

또한, 상기 제1 및 제2 펄스의 게이트 온 신호는 상기 OE 신호가 로우 레벨 일 때 인가되며, 상기 OE 신호는 한 프레임 시간 동안 제1 구간과 상기 제1 구간에서의 상기 OE 신호가 반전되어 인가되는 제2 구간을 포함하고, 상기 제1 펄스의 게이트 온 신호는 상기 제1 구간에서 발생되고, 상기 제2 펄스의 게이트 온 신호는 상기 제2 구간에서 발생될 수 있다.In addition, the gate-on signal of the first and second pulses is applied when the OE signal is at a low level, and the OE signal is applied by inverting the OE signal in the first section and the first section for one frame time. And a second period, wherein the gate on signal of the first pulse is generated in the first period, and the gate on signal of the second pulse is generated in the second period.

상기한 기술적 과제를 달성하기 위한 본 발명에 따른 액정 표시 장치의 구동 방법은, 먼저, 한 프레임 시간 동안 다수의 게이트 라인에 순차적으로 제1 펄스의 게이트 온 신호를 공급하고, 상기 한 프레임 시간 중에 수직 동기 시작 신호가 두 클럭 시간동안 하이 레벨을 유지하면, 이에 맞추어 제2 펄스의 게이트 온 신호를 공급한다. 다음, 상기 제1 펄스의 게이트 온 신호가 순차적으로 출력됨에 따라 상기 다수의 데이터 라인에 정상 데이터 신호를 인가하여 화상 데이터를 출력하고, 상기 제2 펄스의 게이트 온 신호가 공급되는 동안 블랙 데이터 신호를 인가하여 블랙 데이터 삽입이 이루어지도록 한다. According to an aspect of the present invention, there is provided a method of driving a liquid crystal display according to an embodiment of the present invention. First, a gate-on signal of a first pulse is sequentially supplied to a plurality of gate lines during one frame time, and vertically during the one frame time. If the sync start signal remains at a high level for two clock times, the gate-on signal of the second pulse is supplied accordingly. Next, as the gate-on signal of the first pulse is sequentially output, image data is output by applying a normal data signal to the plurality of data lines, and the black data signal is supplied while the gate-on signal of the second pulse is supplied. To allow black data insertion.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.Specific details of other embodiments are included in the detailed description and the drawings.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명 세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Advantages and features of the present invention and methods for achieving them will be apparent with reference to the embodiments described below in detail with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various forms. It is provided to fully convey the scope of the invention to those skilled in the art, and the present invention is defined only by the scope of the claims. Like reference numerals refer to like elements throughout the specification.

먼저, 본 발명의 일실시예에 따른 액정 표시 장치에 대하여 설명한다.First, a liquid crystal display according to an exemplary embodiment of the present invention will be described.

도 3에 도시한 바와 같이, 본 발명의 일실시예에 따른 액정 표시 장치는 게이트 구동부(110)와 데이터 구동부(120)가 형성된 액정 패널(100), 외부로부터의 신호에 응답하여 액정 패널(100)을 제어하는 타이밍 제어부(200) 를 포함한다.As shown in FIG. 3, the liquid crystal display according to the exemplary embodiment of the present invention includes a liquid crystal panel 100 having a gate driver 110 and a data driver 120 formed therein, and a liquid crystal panel 100 in response to a signal from the outside. It includes a timing controller 200 for controlling).

타이밍 제어부(200)는 각종 타이밍 신호를 생성하여 게이트 구동부(110)와 데이터 구동부(120)를 제어한다. 즉, 외부로부터 제공되는 수평 동기 신호인 Hsync(Horizontal synchronizer) 신호에 동기되어 데이터 구동부에서 영상 데이터 신호(DATA)를 아날로그 값으로 변환하여 그 데이터 신호를 데이터 라인에 인가하도록 제어하는 수평 동기 시작 신호인 STH(Start Horizontal) 신호를 데이터 구동부(120)로 출력한다. 또한, 수직 동기 신호인 Vsync(Vertical synchronizer) 신호에 동기되어 수직 동기 시작 신호인 STV(Start vertical) 신호를 게이트 구동부(110)로 출력한다. The timing controller 200 generates various timing signals to control the gate driver 110 and the data driver 120. That is, the horizontal synchronization start signal is a horizontal synchronization start signal for controlling the data driver to convert the image data signal DATA into an analog value and apply the data signal to the data line in synchronization with a horizontal sync signal Hsync (Horizontal synchronizer) signal. The STH (Start Horizontal) signal is output to the data driver 120. In addition, in synchronization with the Vsync (Vertical synchronizer) signal, which is a vertical synchronization signal, an STV (Start vertical) signal, which is a vertical synchronization start signal, is output to the gate driver 110.

또한, 게이트 구동신호의 주기를 결정하는 게이트 클럭신호인 CPV(Clock Pulse Vertical) 신호, 게이트 구동신호를 인에이블시키는 게이트 온 인에이블 신호인 OE(Output Enable) 신호를 게이트 구동부(110)로 출력한다.Also, the CPV (Clock Pulse Vertical) signal, which is a gate clock signal for determining the period of the gate driving signal, and an OE (Output Enable) signal, which is a gate on enable signal for enabling the gate driving signal, are output to the gate driver 110. .

한편, 액정 패널(100)은 제1 방향으로 연장된 다수의 게이트 라인(G1~Gn), 제1 방향과 직교하는 제2 방향으로 연장된 다수의 데이터 라인(D1~Dm), 게이트 라인들과 데이터 라인들(D1~Dm)에 연결된 박막 트랜지스터(130) 및 박막 트랜지스터 (130)에 연결된 화소전극(140)으로 이루어진다. The liquid crystal panel 100 may include a plurality of gate lines G1 to Gn extending in a first direction, a plurality of data lines D1 to Dm extending in a second direction perpendicular to the first direction, and gate lines. The thin film transistor 130 is connected to the data lines D1 to Dm and the pixel electrode 140 is connected to the thin film transistor 130.

또한, 액정 패널(100)에는 게이트 라인들(G1~Gn)에 순차적으로 구동신호를 인가하기 위한 게이트 구동부(110)와 데이터 라인들(D1~Dm)에 데이터 신호를 인가하기 위한 데이터 구동부(120)가 구비된다. 구체적으로, 액정 패널은 박막 트랜지스터 기판, 컬러필터기판(미도시), 박막 트랜지스터 기판 및 컬러필터기판 사이에 형성된 액정층(미도시)으로 이루어지고, 게이트 라인들(G1~Gn), 데이터 라인들(D1~Dm), 박막 트랜지스터(130) 및 화소전극(140)은 박막 트랜지스터 기판 상에 형성된다.In addition, the liquid crystal panel 100 includes a gate driver 110 for sequentially applying a driving signal to the gate lines G1 to Gn, and a data driver 120 for applying a data signal to the data lines D1 to Dm. ) Is provided. Specifically, the liquid crystal panel includes a liquid crystal layer (not shown) formed between the thin film transistor substrate, the color filter substrate (not shown), the thin film transistor substrate, and the color filter substrate, and includes gate lines G1 to Gn and data lines. D1 to Dm, the thin film transistor 130 and the pixel electrode 140 are formed on the thin film transistor substrate.

데이터 구동부(120)는 수평 동기 시작 신호(STH)에 응답하여 액정 패널(100)의 각 화소에 인가되는 데이터 신호를 생성한다. 여기서, 데이터 신호는 각 화소를 충전시키기 위한 충전 전압이다.The data driver 120 generates a data signal applied to each pixel of the liquid crystal panel 100 in response to the horizontal synchronization start signal STH. Here, the data signal is a charging voltage for charging each pixel.

게이트 구동부(110)는 타이밍 제어부(10)에서 출력하는 게이트 클럭(CPV)와 게이트 온 인에이블 신호(0E)를 입력받아 두 신호(CPV, OE)에 동기하는 게이트 온 신호(Von)를 게이트 선에 순차적으로 인가한다.The gate driver 110 receives a gate clock CPV and a gate-on enable signal 0E output from the timing controller 10 and outputs a gate-on signal Von synchronized with the two signals CPV and OE. Apply sequentially to.

다음은, 도 4를 참조하여, 본 발명의 일실시예에 따른 액정 표시 장치의 패널 구조 및 게이트 구동부에 OE 및 STV 신호를 인가하기 위한 배선 구조를 설명한다.Next, referring to FIG. 4, a panel structure of a liquid crystal display according to an exemplary embodiment and a wiring structure for applying OE and STV signals to a gate driver will be described.

도 4에 도시된 바와 같이, 예를 들어, 게이트 집적 회로의 개수가 6개라고 가정하면, 상기 6개의 게이트 집적 회로(111~116) 각각에 상기 OE 신호용 배선(10)이 연결되어 있다. As shown in FIG. 4, for example, assuming that the number of gate integrated circuits is six, the OE signal wiring line 10 is connected to each of the six gate integrated circuits 111 to 116.

또한, STV 신호는 제1 게이트 집적 회로(111)에만 인가되고, 다음의 게이트 집적 회로(112~116)에는 케리 신호(Carry)로서 전달된다. In addition, the STV signal is applied only to the first gate integrated circuit 111 and transferred to the next gate integrated circuits 112 to 116 as a carry signal Carry.

그러므로, 상기 STV 신호용 배선(20)이 상기 제1 게이트 집적 회로(111)에 연결되고, 각각의 게이트 집적 회로 사이에 케리 신호용 배선(30)이 연결되어 있다. Therefore, the STV signal wire 20 is connected to the first gate integrated circuit 111, and the Kerry signal wire 30 is connected between each gate integrated circuit.

한편, 몽블랑 구조의 액정 표시 장치에서 상기 패널 상에 패터닝되는 배선수는 배선 저항을 고려하여, 최소의 개수로 설계되는 것이 바람직하다. On the other hand, in the Mont Blanc structured liquid crystal display device, the number of wirings patterned on the panel is preferably designed to the minimum number in consideration of wiring resistance.

본 발명의 일실시예에 따른 액정 표시 장치는, STV 신호 및 OE 신호용 배선이 각각 하나씩 형성되어 있으며, 블랙 데이터 삽입에 따른 임펄시브 구동 방식을 채택하는 경우에도, 이러한 배선 구조가 적용될 수 있도록 한다. In the liquid crystal display according to the exemplary embodiment of the present invention, the STV signal and the OE signal wiring are formed one by one, and the wiring structure may be applied even when the impulsive driving method according to the black data insertion is adopted.

그러면, 본 발명의 일실시예에 따른 액정 표시 장치의 구동 방법을 설명한다. Next, a driving method of the liquid crystal display according to the exemplary embodiment of the present invention will be described.

도 5에 도시된 바와 같이, 본 발명의 일실시예에 따르면, 먼저, 타이밍 제어부(200)는 외부로부터 제공되는 수직 동기 신호(Vsync), 수평 동기 신호(Hsync) 및 메인 클록 신호(Mclk)에 따라 게이트 구동부(110) 및 데이터 구동부(120)를 구동하기 위한 디지털 신호를 생성한다. 특히 게이트 온 신호(Von)의 인가 시작을 명령하 는 수직 동기 시작 신호(STV)와 게이트 클록 신호(CPV)에 동기하여 게이트 온 인에이블 신호(OE)를 출력한다. 이때, 상기 게이트 온 인에이블 신호(OE)는 게이트 집적 회로 내부에서 가공되어져 반전되는 구간을 갖는데, 반전되지 않는 구간을 제1 구간(a)이라 하고, 상기 반전되는 구간을 제2 구간(b)으로 명명하여 설명한다. As shown in FIG. 5, according to an embodiment of the present invention, first, the timing controller 200 may be configured to the vertical synchronization signal Vsync, the horizontal synchronization signal Hsync, and the main clock signal Mclk provided from the outside. Accordingly, a digital signal for driving the gate driver 110 and the data driver 120 is generated. In particular, the gate-on enable signal OE is output in synchronization with the vertical synchronization start signal STV and the gate clock signal CPV which command the start of the application of the gate-on signal Von. In this case, the gate on enable signal OE is processed in the gate integrated circuit and has an inverted section. The inverted section is called the first section a, and the inverted section is the second section b. Explain by naming.

상기 게이트 온 인에이블 신호(OE)는 게이트 집적 회로 내부로 인가되면서, 상기 블랙 데이터 삽입을 위한 게이트 온 인에이블(OE) 신호가 반전되어 나타나는 제2 구간(b)을 갖는다. The gate on enable signal OE is applied into the gate integrated circuit and has a second section b in which the gate on enable OE signal for black data insertion is inverted.

한편, 게이트 집적 회로의 출력 전압인 상기 게이트 온 신호(Von)는 상기 게이트 온 인에이블 신호(OE)가 로우 레벨일 때 인가된다. The gate on signal Von, which is an output voltage of the gate integrated circuit, is applied when the gate on enable signal OE is at a low level.

즉, 상기 제1 구간(a)에서, 제1 펄스의 게이트 온 신호(Von1)가 인가될 수 있으며, 상기 제2 구간(b)에서, 제2 펄스의 게이트 온 신호(Von2)가 인가될 수 있다. That is, the gate-on signal Von1 of the first pulse may be applied in the first period a, and the gate-on signal Von2 of the second pulse may be applied in the second period b. have.

이때, 상기 수직 동기 시작 신호(STV)가 게이트 클럭 신호(CPV)의 한 클럭 시간 동안 하이 레벨이 유지되는 시점에 맞추어, 상기 제1 펄스의 게이트 온 신호(Von1)가 인가된다. 구체적으로, 상기 수직 동기 시작 신호(STV)가 이전 클럭 펄스의 상승 에지에서 로우 레벨을 나타내고, 다음 클럭 펄스의 상승 에지에서 하이 레벨을 나타내면, 제1 펄스의 게이트 온 신호(Von1)가 인가된다. In this case, the gate-on signal Von1 of the first pulse is applied when the vertical synchronization start signal STV is maintained at a high level for one clock time of the gate clock signal CPV. Specifically, when the vertical synchronization start signal STV indicates a low level at the rising edge of the previous clock pulse and a high level at the rising edge of the next clock pulse, the gate-on signal Von1 of the first pulse is applied.

또한, 상기 수직 동기 시작 신호(STV)가 게이트 클럭 신호(CPV)의 두 클럭 시간 동안 하이 레벨이 유지되는 시점에 맞추어, 상기 제2 펄스의 게이트 온 신호(Von2)가 인가된다. 구체적으로, 상기 수직 동기 시작 신호(STV)가 연속 두 클럭 펄스의 상승 에지에서 하이 레벨을 나타내면, 제2 펄스의 게이트 온 신호(Von2)가 인가된다. In addition, the gate-on signal Von2 of the second pulse is applied when the vertical synchronization start signal STV is maintained at a high level for two clock times of the gate clock signal CPV. Specifically, when the vertical synchronization start signal STV indicates a high level at the rising edges of two consecutive clock pulses, the gate-on signal Von2 of the second pulse is applied.

즉, 상기 수직 동기 시작 신호(STV)는 하이 레벨이 한 클럭 시간동안 유지되는 제1 펄스의 수직 동기 시작 신호(STV1)와, 하이 레벨이 두 클럭 시간 동안 유지되는 제2 펄스의 수직 동기 시작 신호(STV2)를 포함한다.That is, the vertical synchronization start signal STV is a vertical synchronization start signal STV1 of a first pulse whose high level is maintained for one clock time and a vertical synchronization start signal of a second pulse whose high level is maintained for two clock hours. (STV2).

여기서, 상기 제1 펄스의 수직 동기 시작 신호(STV1)와 다음에 인가되는 상기 제1 펄스의 수직 동기 시작 신호(STV2) 사이를 한 프레임 시간으로 정의할 수 있으며, 상기 제2 펄스의 수직 동기 시작 신호(STV2)는 상기 제1 펄스의 수직 동기 시작 신호(STV1)들 사이의 어느 구간에든 인가될 수 있다. Here, the vertical synchronization start signal STV1 of the first pulse and the vertical synchronization start signal STV2 of the first pulse applied next may be defined as one frame time, and the vertical synchronization start of the second pulse may be defined. The signal STV2 may be applied at any interval between the vertical synchronization start signals STV1 of the first pulse.

데이터 구동부(120)는 상기 제1 펄스의 게이트 온 신호(Von1)가 순차적으로 출력됨에 따라 상기 다수의 데이터 라인(D1~Dm)에 정상 데이터 신호를 인가하여 화상 데이터를 출력한다. The data driver 120 outputs image data by applying a normal data signal to the plurality of data lines D1 to Dm as the gate-on signal Von1 of the first pulse is sequentially output.

또한, 상기 데이터 구동부(120)는 상기 제2 펄스의 게이트 온 신호(Von2)가 공급되는 동안 블랙 데이터 신호를 인가하여 블랙 데이터 삽입이 이루어지도록 하여, 본 발명의 일실시예에 따른 임펄시브 구동 방식을 구현한다. In addition, the data driver 120 applies a black data signal while the black data signal is inserted while the gate-on signal Von2 of the second pulse is supplied, thereby performing an impulsive driving method according to an embodiment of the present invention. Implement

본 발명에 따르면, 별도의 OE 신호의 추가 없이 블랙 데이터 삽입 방식을 채용하여 액정 표시 장치를 구동시킬 수 있다. According to the present invention, the liquid crystal display may be driven by using a black data insertion method without adding an additional OE signal.

그러므로, 몽블랑 구조의 액정 표시 장치에서, 게이트 구동 집적 회로로 인가되는 신호선의 개수를 최소화하여, 배선폭이 컴팩트하게 설계되지 않도록 할 수 있다. Therefore, in the Montblanc structured liquid crystal display device, the number of signal lines applied to the gate driving integrated circuit can be minimized so that the wiring width is not designed compactly.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명은 상기 실시예에 한정되지 않고 본 발명의 기술적 요지를 벗어나지 않는 범위 내에서 당업자에 의해 다양하게 변형 실시될 수 있다.Although the embodiments of the present invention have been described above with reference to the accompanying drawings, the present invention is not limited to the above embodiments and can be variously modified and implemented by those skilled in the art without departing from the technical scope of the present invention.

상술한 바와 같이 본 발명에 따르면, 게이트 구동부에 인가되는 신호선의 개수를 최소화하여, 배선폭이 컴팩트하게 설계되지 않아 배선 저항을 최소화할 수 있다. As described above, according to the present invention, since the number of signal lines applied to the gate driver is minimized, the wiring width is not compactly designed, thereby minimizing the wiring resistance.

또한, 별도의 OE 신호선을 추가하지 않고도 블랙 데이터 삽입 방식으로 액정 패널을 구동시킬 수 있다.In addition, the liquid crystal panel may be driven by a black data insertion method without adding a separate OE signal line.

Claims

A plurality of gate lines to which a gate on signal is applied;

A plurality of data lines orthogonal to the plurality of gate lines and outputting data signals according to the gate on signals;

When the gate-on signal of the first pulse is sequentially supplied to the plurality of gate lines during one frame time, and during the one frame time, the vertical synchronization start (STV) signal maintains a high level for two clock times, and accordingly, A gate driver supplying a gate-on signal of two pulses; And

As the gate-on signal of the first pulse is sequentially output, a normal data signal is applied to the plurality of data lines to output an image signal, and a black data signal is applied while the gate-on signal of the second pulse is supplied. A liquid crystal display comprising a data driver for inserting black data.

In claim 1,

And when the STV signal maintains a high level for one clock time, supplying the gate voltage of the first pulse accordingly.

In claim 2,

The gate-on signal of the first and second pulses is applied when a gate-on enable (OE) signal is at a low level, and the OE signal is applied to the first section and the OE signal in the first section for one frame time. Including a second section inverted and applied;

And the gate on signal of the first pulse is generated in the first period, and the gate on signal of the second pulse is generated in the second period.

When the gate-on signal of the first pulse is sequentially supplied to the plurality of gate lines during one frame time, and the vertical synchronization start signal maintains the high level for two clock times during the one frame time, the second pulse is sequentially Supplying a gate on signal; And

As the gate-on signal of the first pulse is sequentially output, the normal data signal is applied to the plurality of data lines to output image data, and the black data signal is applied while the gate-on signal of the second pulse is supplied. And inserting black data into the liquid crystal display.

In claim 4,

And when the vertical synchronization start (STV) signal maintains a high level for one clock time, supplying the gate voltage of the first pulse accordingly.

In claim 5,

And the gate on signal of the first pulse is generated in the first section, and the gate on signal of the second pulse is generated in the second section.