KR20050118902A - 웨이퍼 스테이지 - Google Patents

웨이퍼 스테이지 Download PDF

Info

Publication number
KR20050118902A
KR20050118902A KR1020040044048A KR20040044048A KR20050118902A KR 20050118902 A KR20050118902 A KR 20050118902A KR 1020040044048 A KR1020040044048 A KR 1020040044048A KR 20040044048 A KR20040044048 A KR 20040044048A KR 20050118902 A KR20050118902 A KR 20050118902A
Authority
KR
South Korea
Prior art keywords
plate
semiconductor wafer
guide
guide pins
wafer stage
Prior art date
Application number
KR1020040044048A
Other languages
English (en)
Inventor
이형구
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040044048A priority Critical patent/KR20050118902A/ko
Publication of KR20050118902A publication Critical patent/KR20050118902A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions

Abstract

반도체 웨이퍼를 효과적으로 정렬시키기 위한 웨이퍼 스테이지가 개시된다. 플레이트는 상면에 반도체 웨이퍼를 안착시키고, 다수의 가이드 핀은 다수의 가이드 핀은 플레이트의 상면에 배치되어, 반도체 웨이퍼를 밑에서 받쳐서 반도체 웨이퍼를 플레이트의 상면 중앙에 안착되도록 안내하며, 연결부재는 다수의 가이드 핀을 서로 연결한다. 따라서, 가이드 핀이 연결부재에 의해 서로 연결됨에 따라 플레이트와의 고정력이 증가하므로, 반도체 웨이퍼를 플레이트의 상면 중앙에 정확히 안착시킬 수 있어, 이후의 반도체 장치 제조 공정에서 발생하는 불량을 방지할 수 있다.

Description

웨이퍼 스테이지{WAFER STAGE}
본 발명은 웨이퍼 스테이지에 관한 것으로서, 보다 상세하게는 반도체 웨이퍼를 효과적으로 정렬시키기 위한 웨이퍼 스테이지에 관한 것이다.
최근, 반도체 장치의 제조 기술은 소비자의 다양한 욕구를 충족시키기 위해 집적도, 신뢰도, 응답속도 등을 향상시키는 방향으로 발전하고 있다. 일반적으로, 반도체 장치는 반도체 기판으로 사용되는 반도체 웨이퍼 상에 소정의 막을 형성하고, 상기 막을 전기적 특성을 갖는 패턴으로 형성함으로서 제조된다.
상기 패턴은 화학 기상 증착, 스퍼터링, 포토리소그래피, 식각, 이온주입, 화학적 기계적 연마(CMP) 등과 같은 단위 공정들의 순차적 또는 반복적인 수행에 의해 형성된다. 이때, 상기와 같은 단위 공정들에서는 반도체 웨이퍼를 지지하고, 고정시키는 웨이퍼 스테이지가 사용된다.
도 1은 일반적인 웨이퍼 스테이지를 나타낸 평면도이고, 도 2는 도 1의 A-A'선에 따른 단면도이다.
도 1 및 도 2를 참조하면, 반도체 제조 공정이 수행되는 챔버(도시되지 않음) 내에는 반도체 웨이퍼가 안착되어 소정의 제조 공정이 수행되기 위한 웨이퍼 스테이지(100)가 구비되어 있다.
상기 웨이퍼 스테이지(100)는 반도체 웨이퍼(200)를 안착하는 플레이트(110) 및 상기 플레이트(110) 상에 안착된 반도체 웨이퍼(200)를 플레이트(110)의 중앙에 위치하도록 기준점을 제공하는 가이드 핀(120)을 포함한다.
이때, 가이드 핀(120)은 플레이트(110)의 상부 외주면에 위치하고, 원형의 좌표 형상을 형성할 수 있도록 8개가 형성된다. 즉, 가이드 핀(120)은 플레이트(110)의 상부 외주면에 형성된 홈에 끼워져, 플레이트(110)의 상부면에서 돌출된 형상을 갖는다.
따라서, 반도체 웨이퍼(200)가 적재된 로봇 암(robot arm)이 웨이퍼 스테이지(100)의 반도체 웨이퍼(200)가 놓이는 위치로 이동시키고, 웨이퍼 스테이지(100)의 플레이트(110)의 중앙에 반도체 웨이퍼(200)를 위치시킨다.
이때, 반도체 웨이퍼(200)가 가이드 핀(120)에 부딪힐 때, 상기 가이드 핀(120)이 플레이트(110)의 홈에서 빠져서 이탈하는 경우가 발생한다.
따라서, 반도체 웨이퍼(200)가 플레이트(110)의 중앙에 위치하지 않고, 그로 인해 이후에 이루어지는 증착 공정에서 반도체 웨이퍼(200) 상에 화학물질이 균일하게 증착되지 못하거나 또는 플레이트(110) 상에 상기 화학물질이 증착되는 문제점이 발생한다.
본 발명은 상기한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 반도체 웨이퍼를 플레이트 중앙에 정확히 안착시키기 위한 웨이퍼 스테이지를 제공함에 있다.
상기한 목적을 달성하기 위한 본 발명의 플레이트는 상면에 반도체 웨이퍼가 안착되고, 다수의 가이드 핀은 플레이트의 상면에 배치되어, 반도체 웨이퍼를 밑에서 받쳐서 반도체 웨이퍼를 플레이트의 상면 중앙에 안착되도록 안내하며, 연결부재는 다수의 가이드 핀을 서로 연결한다.
상기한 웨이퍼 스테이지에 의하면, 가이드 핀이 연결부재에 의해 서로 연결됨에 따라 플레이트와의 고정력이 증가하므로, 반도체 웨이퍼를 플레이트의 상면 중앙에 정확히 안착시킬 수 있어, 이후의 반도체 장치 제조 공정에서 발생하는 불량을 방지할 수 있다.
이하, 본 발명에 바람직한 실시예에 따른 웨이퍼 스테이지를 첨부도면을 참조하여 상세히 설명한다.
도 3은 본 발명의 일 실시예에 따른 웨이퍼 스테이지를 나타낸 평면도이고, 도 4는 도 3에 도시된 가이드 핀과 연결 부재를 나타낸 사시도이며, 도 5는 도 3의 B-B'선에 따른 단면도이다.
도 3 내지 도 5에 도시된 바와 같이, 본 발명의 일 실시예에 따른 웨이퍼 스테이지(300)는 플레이트(310), 가이드 부재, 연결부재(330) 및 리프트 핀(340)을 포함한다.
상기 플레이트(310)는 반도체 장치의 제조 공정에서 반도체 웨이퍼(400)를 가공처리를 할 수 있도록 반도체 웨이퍼(400)를 상면에 안착시키고, 반도체 웨이퍼(400)를 파지(把持)하는 역할을 한다.
또한, 플레이트(310)의 하부에는 상기 플레이트(310)를 지지하는 플레이트 지지부(도시되지 않음)가 형성된다.
상기 가이드 부재는 플레이트(310) 상면 외주에 위치하고, 원형의 좌표 형상을 갖는 기준선을 제공하여 플레이트(310)의 상면 중앙에 반도체 웨이퍼(400)가 안착되도록 가이드한다.
이때, 상기 가이드 부재는 제1 가이드 핀(320a), 제2 가이드 핀(320b), 제3 가이드 핀(320c), 제4 가이드 핀(320d), 제5 가이드 핀(320e), 제6 가이드 핀(320f), 제7 가이드 핀(320g) 및 제8 가이드 핀(320h)을 포함한다. 여기서는 가이드 부재가 8개의 가이드 핀을 포함하는 경우를 예로 들었으나, 8개 보다 작거나 또는 많은 수의 가이드 핀을 포함할 수 있다.
상기 제1 내지 제8 가이드 핀(320a,320b,...,320h)은 반도체 웨이퍼(400)가 플레이트(310)의 상면 중앙에 안착되도록 하기 위한 기준선을 제공한다. 이때, 제1 내지 제8 가이드 핀(320a,320b,...,320h)은 상기 기준선을 형성하기 위하여 상기 기준선에 대응하도록 플레이트(310) 상면에 형성된 소정의 홈에 삽입된다. 이때, 상기 기준선은 반도체 웨이퍼(400)보다 큰 지름을 갖는다.
상기 연결부재(330)는 링 형상을 가지고, 제1 내지 제8 가이드 핀(320a,320b,...,320h)이 각각 끼워지는 제1 삽입홈(330a), 제2 삽입홈(330b), 제3 삽입홈(330c), 제4 삽입홈(330d), 제5 삽입홈(330e), 제6 삽입홈(330f), 제7 삽입홈(330g) 및 제8 삽입홈(330h)을 갖는다. 이때, 제1 내지 제8 삽입홈(330a,330b,...,330h)은 연결부재(330)의 내측면에 형성된다.
여기서, 제1 삽입홈(330a)에 제1 가이드 핀(320a)이 끼워지고, 제2 삽입홈(330b)에 제2 가이드 핀(320b)이 끼워지며, 제3 삽입홈(330c)에 제3 가이드 핀(320c)이 끼워진다. 제4 삽입홈(330d)에 제4 가이드 핀(320d)이 끼워지고, 제5 삽입홈(330e)에 제5 가이드 핀(320e)이 끼워지며, 제6 삽입홈(330f)에 제6 가이드 핀(320f)이 끼워진다.
또한, 제7 삽입홈(330g)에 제7 가이드 핀(320g)이 끼워지고, 제8 삽입홈(330h)에 제8 가이드 핀(320h)이 끼워진다.
이처럼, 제1 내지 제8 삽입홈(330a,330b,...,330h)에 제1 내지 제8 가이드 핀(320a,320b,...,320h)이 각각 끼워짐에 따라 제1 내지 제8 가이드 핀(320a,320b,...,320h)을 서로 연결된다. 따라서, 제1 내지 제8 가이드 핀(320a,320b,...,320h)은 연결부재(330)에 의해 서로 연결됨에 따라 유니트화된다.
상기 연결부재(330)는 제1 내지 제8 가이드 핀(320a,320b,...,320h)과 동일한 재질로 형성된다. 여기서, 제1 내지 제8 가이드 핀(320a,320b,...,320h)은 일반적으로 세라믹 재질로 형성되므로, 연결부재(330)도 세라믹 재질로 형성된다.
또한, 연결부재(330)는 제1 내지 제8 가이드 핀(320a,320b,...,320h)보다 낮은 형성높이를 가지거나 또는 동일한 형성높이를 가질 수 있다.
상기한 바와 같이, 제1 내지 제8 가이드 핀(320a,320b,...,320h)이 연결부재(330)에 의해 서로 연결되어 유니트화됨에 따라 반도체 웨이퍼(400)가 플레이트(310)에 안착될 때, 제1 내지 제8 가이드 핀(320a,320b,...,320h) 중 반도체 웨이퍼(400)와 충돌한 가이드 핀이 제플레이트(310)에서 분리되지 않는다.
즉, 반도체 웨이퍼(400)와 제1 가이드 핀(320a)과의 충돌이 발생되면, 연결부재(330)에 의해 연결된 다른 가이드 핀(320b,320c,...320h)에 의해 제1 가이드 핀(320a)의 고정력이 향상되어 플레이트(310)의 홈으로부터 제1 가이드 핀(320a)이 빠지지 않는다.
따라서, 제1 내지 제8 가이드 핀(320a,320b,...,320h)은 반도체 웨이퍼(400)가 플레이트(310)의 중앙에 안착되기 위한 기준선을 정확히 제공한다.
여기서, 제1 내지 제8 가이드 핀(320a,320b,...,320h)이 상기 기준선을 정확히 제공함에 따라 반도체 웨이퍼(400)가 플레이트(310) 상면의 중앙에 정확히 안착되고, 이후의 공정에서 소정의 패턴을 형성하기 위한 화학 물질이 반도체 웨이퍼(400) 상에 정확히 증착된다.
상기 리프트 핀(340)은 플레이트(310)의 중심영역에 형성된다. 여기서, 리프트 핀(340)은 3개가 형성되고, 상기 리프트 핀(340)은 반도체 웨이퍼(400)를 가공 공정한 후 플레이트(310) 상에 안착된 반도체 웨이퍼(W)를 지지하면서 들어올려 웨이퍼 스테이지(300)로부터 반도체 웨이퍼(400)의 이송을 용이하게 한다.
상기에서는 제1 내지 제8 가이드 핀(320a,320b,...,320h)이 끼워지는 제1 내지 제8 삽입홈(330a,330b,...,330h)이 연결부재(330)의 내측면에 형성되는 경우를 예로 설명하였으나, 제1 내지 제8 삽입홈(330a,330b,...,330h)이 연결부재(330)의 외측면에 형성될 수 있다.
도 6은 도 3에 도시된 연결부재의 다른 구성 예를 나타낸 사시도이다.
도 6에 도시된 바와 같이, 연결부재(350)는 도 3의 제1 내지 제8 가이드 핀(320a,320b,...,320h)이 각각 끼워지는 제1 내지 제8 삽입홈(350a,350b,...,350h)을 포함한다. 이때, 제1 내지 제8 삽입홈(350a,350b,...,350h)은 연결부재(350)의 외측면에 형성된다.
상기 제1 내지 제8 삽입홈(350a,350b,...,350h)에 제1 내지 제8 가이드 핀(320a,320b,...,320h)이 각각 끼워짐에 따라 제1 내지 제8 가이드 핀(320a,320b,...,320h)이 서로 연결되어 유니트화된다.
도 7은 본 발명의 다른 실시예에 따른 웨이퍼 스테이지를 나타낸 평면도이고, 도 8은 도 7에 도시된 가이드 링을 나타낸 사시도이다.
도 7에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 웨이퍼 스테이지(600)는 플레이트(310), 가이드 부재, 연결 링(610) 및 리프트 핀(340)을 포함한다. 이때, 플레이트(310), 상기 가이드 부재 및 리프트 핀(340)은 본 발명의 제1 실시예와 동일하므로, 동일번호를 부여하여 설명한다.
또한, 상기 가이드 부재는 본 발명의 제1 실시예와 동일하게 제1 내지 제8 가이드 핀(320a,320b,...,320h)을 포함하고, 반도체 웨이퍼(400)를 플레이트(310) 상의 중앙에 위치하도록 가이드 하는 기준선을 제공한다.
상기 연결 링(610)은 제1 내지 제8 가이드 핀(320a,320b,...,320h)을 서로 연결하여 유니트화 시킨다.
즉, 도 8에 도시된 바와 같이, 연결 링(610)은 제1 내지 제8 가이드 핀(320a,320b,...,320h)에 각각 대응하는 영역에 형성된 제1 삽입홀(615a), 제2 삽입홀(615b), 제3 삽입홀(615c), 제4 삽입홀(615d), 제5 삽입홀(615e), 제6 삽입홀(615f), 제7 삽입홀(615g) 및 제8 삽입홀(615h)을 포함한다.
여기서, 제1 삽입홀(615a)에는 제1 가이드 핀(320a)이 삽입되고, 제2 삽입홀(615b)에는 제2 가이드 핀(320b)이 삽입되며, 제3 삽입홀(615c)에는 제3 가이드 핀(320c)이 삽입된다. 또한, 제4 삽입홀(615d)에는 제4 가이드 핀(320d)이 삽입되고, 제5 삽입홀(615e)에는 제5 가이드 핀(320e)이 삽입되며, 제6 삽입홀(615f)에는 제6 가이드 핀(320f)이 삽입된다. 제7 삽입홀(615g)에는 제7 가이드 핀(320g)이 삽입되고, 제8 삽입홀(615h)에는 제8 가이드 핀(320h)이 삽입된다.
이때, 제1 내지 제8 가이드 핀(320a,320b,...,320h)은 제1 내지 제8 삽입홀(615a,615b,...,615h)에 억지 끼움 방식에 의해 삽입된다. 따라서, 제1 내지 제8 가이드 핀(320a,320b,...,320h)은 연결 링(610)에 의해 서로 연결되어 유니트화된다.
상기 연결 링(610)은 제1 내지 제8 가이드 핀(320a,320b,...,320h)과 동일한 재질로 형성된다. 여기서, 제1 내지 제8 가이드 핀(320a,320b,...,320h)은 일반적으로 세라믹 재질로 형성되므로, 연결 링(610)도 세라믹 재질로 형성된다.
또한, 연결 링(610)은 제1 내지 제8 가이드 핀(320a,320b,...,320h)보다 낮은 형성높이를 가지거나 또는 동일한 형성높이를 가질 수 있다.
상기한 바와 같이, 제1 내지 제8 가이드 핀(320a,320b,...,320h)이 유니트화됨에 따라 반도체 웨이퍼(400)가 플레이트(310)에 안착될 때, 반도체 웨이퍼(400)와 제1 내지 제8 가이드 핀(320a,320b,...,320h)의 충돌이 발생하더라도 플레이트(310)로부터 분리되지 않는다.
즉, 반도체 웨이퍼(400)와 제1 내지 제8 가이드 핀(320a,320b,...,320h) 중 제2 가이드 핀(320b)이 충돌하는 경우, 제2 가이드 핀(320b)은 연결 링(610)에 의해 다른 가이드 핀과 유니트화되어 고정력이 향상되므로, 플레이트(310)의 삽입홈으로부터 빠지지 않는다.
따라서, 제1 내지 제8 가이드 핀(320a,320,...,320h)은 반도체 웨이퍼(400)가 플레이트(310)의 중앙에 안착되기 위한 기준선을 정확히 제공한다.
여기서, 제1 내지 제8 가이드 핀(320a,320b,...,320h)이 상기 기준선을 정확히 제공함에 따라 반도체 웨이퍼(400)가 플레이트(310) 상의 중앙에 정확히 안착됨에 따라 이후의 증착 공정에서 소정의 패턴을 형성하기 위한 화학 물질이 반도체 웨이퍼(400) 상에 정확히 증착된다.
상기 리프트 핀(340)은 반도체 웨이퍼(600)를 가공 공정한 후 플레이트(310) 상에 안착된 반도체 웨이퍼(W)를 지지하면서 들어올려 웨이퍼 스테이지(300)로부터 반도체 웨이퍼(400)의 이송을 용이하게 한다.
상술한 바와 같이 본 발명에 따른 웨이퍼 스테이지는 플레이트 상면 중앙에 반도체 웨이퍼를 안착시키기 위한 다수의 가이드 핀을 유니트화시키는 연결부재를 포함한다.
그러므로, 다수의 가이드 핀이 반도체 웨이퍼와의 충돌에 의해 플레이트로부터 분리되는 것을 방지할 수 있어, 반도체 웨이퍼를 플레이트 상면 의 중앙에 정확히 안착시킬 수 있다.
따라서, 본 발명은 반도체 웨이퍼를 플레이트 상면 중앙에 정확히 위치시킬 수 있어, 이후의 공정시 발생하는 반도체 웨이퍼의 증착 불량 및 플레이트의 오염 등을 방지할 수 있는 효과가 있다.
상기에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 일반적인 웨이퍼 스테이지를 나타낸 평면도이다.
도 2는 도 1의 A-A'선에 따른 단면도이다.
도 3은 본 발명의 일 실시예에 따른 웨이퍼 스테이지를 나타낸 평면도이다.
도 4는 도 3에 도시된 연결 부재를 나타낸 사시도이다.
도 5는 도 3의 B-B'선에 따른 단면도이다.
도 6은 도 3에 도시된 연결 부재의 다른 예를 나타낸 사시도이다.
도 7은 본 발명의 다른 실시예에 따른 웨이퍼 스테이지를 나타낸 평면도이다.
도 8은 도 7에 도시된 가이드 링을 나타낸 사시도이다.
< 도면의 주요부분에 대한 부호의 설명 >
300 : 웨이퍼 스테이지 310 : 플레이트
330 : 연결부재 340 : 리프트 핀
400 : 반도체 웨이퍼

Claims (5)

  1. 반도체 웨이퍼가 상면에 안착되는 플레이트;
    상기 플레이트의 상면에 배치되어, 상기 반도체 웨이퍼를 밑에서 받쳐서 상기 반도체 웨이퍼를 상기 플레이트의 상면 중앙에 안착되도록 안내하는 다수의 가이드 핀; 및
    상기 다수의 가이드 핀을 서로 연결하는 연결부재를 포함하는 것을 특징으로 하는 웨이퍼 스테이지.
  2. 제1항에 있어서, 상기 연결부재는 상기 가이드 핀들이 끼워지는 다수의 삽입홈들을 갖는 것을 특징으로 하는 웨이퍼 스테이지.
  3. 제2항에 있어서, 상기 삽입홈들은 상기 연결부재의 내측면 또는 외측면에 형성된 것을 특징으로 하는 웨이퍼 스테이지.
  4. 제1항에 있어서, 상기 연결부재는 상기 가이드 핀들이 끼워지는 다수의 삽입홀을 가지는 것을 특징으로 하는 웨이퍼 스테이지.
  5. 제1항에 있어서, 상기 연결부재는 링 형상인 것을 특징으로 하는 웨이퍼 스테이지.
KR1020040044048A 2004-06-15 2004-06-15 웨이퍼 스테이지 KR20050118902A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040044048A KR20050118902A (ko) 2004-06-15 2004-06-15 웨이퍼 스테이지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040044048A KR20050118902A (ko) 2004-06-15 2004-06-15 웨이퍼 스테이지

Publications (1)

Publication Number Publication Date
KR20050118902A true KR20050118902A (ko) 2005-12-20

Family

ID=37291798

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040044048A KR20050118902A (ko) 2004-06-15 2004-06-15 웨이퍼 스테이지

Country Status (1)

Country Link
KR (1) KR20050118902A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100748731B1 (ko) * 2005-12-29 2007-08-13 동부일렉트로닉스 주식회사 반도체 제조용 웨이퍼 인스펙션 장치 및 인터락 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100748731B1 (ko) * 2005-12-29 2007-08-13 동부일렉트로닉스 주식회사 반도체 제조용 웨이퍼 인스펙션 장치 및 인터락 방법

Similar Documents

Publication Publication Date Title
JP7166858B2 (ja) 半導体プロセスモジュールのためのインサイチュ装置
CN102077339B (zh) 大脚举升销
JP7110195B2 (ja) 半導体デバイスを製造するためのウェハエッジ・リフトピンの設計
US20210183667A1 (en) Substrate chuck and substrate bonding system including the same
KR102010720B1 (ko) 기판 처리 장치 및 기판 처리 방법
US20070090520A1 (en) Cooling plate, bake unit, and substrate treating apparatus
US10847407B2 (en) Substrate holding apparatus
US11027394B2 (en) Load cup and chemical mechanical polishing apparatus and method of manufacturing including the same
KR20110109850A (ko) 기판처리장치 및 기판처리방법
KR100862912B1 (ko) 기판 처리 장치
JP2018163913A (ja) 基板処理装置
KR20070048649A (ko) 높이가 감소된 기판 캐리어
US7276118B2 (en) Spin-coating apparatus for use in manufacturing semiconductor devices
KR20050118902A (ko) 웨이퍼 스테이지
KR20170036165A (ko) 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
KR100578133B1 (ko) 화학적 기계적 연마 장치 및 이에 사용되는 연마 패드
KR20050109099A (ko) 반도체용 스핀 코터의 보울
KR20060081004A (ko) 화학적 기계적 연마 장치 및 이에 사용되는 플레이튼
KR102308346B1 (ko) 웨이퍼의 센터링 장치
KR20190112369A (ko) 기판 처리 장치
KR100238202B1 (ko) 서셉터를 구비한 반도체소자 제조장치 및 서셉터 제조방법
US20220084812A1 (en) Wafer cleaning apparatus and wafer cleaning method using the same
KR20050023843A (ko) 웨이퍼 이송 장치
KR0121221Y1 (ko) 반도체 제조용 증착장치
KR101909191B1 (ko) 기판 지지 유닛 및 이를 가지는 기판 처리 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination