KR20050118153A - Fabricating method for interconnection line of semiconductor device - Google Patents

Fabricating method for interconnection line of semiconductor device Download PDF

Info

Publication number
KR20050118153A
KR20050118153A KR1020050116282A KR20050116282A KR20050118153A KR 20050118153 A KR20050118153 A KR 20050118153A KR 1020050116282 A KR1020050116282 A KR 1020050116282A KR 20050116282 A KR20050116282 A KR 20050116282A KR 20050118153 A KR20050118153 A KR 20050118153A
Authority
KR
South Korea
Prior art keywords
film
contact hole
aluminum
interlayer insulating
forming
Prior art date
Application number
KR1020050116282A
Other languages
Korean (ko)
Inventor
최경인
한성호
이상우
김병희
이현배
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20050118153A publication Critical patent/KR20050118153A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner

Abstract

반도체 소자의 금속 배선 형성 방법을 제공한다. 반도체 소자의 금속 배선 형성 방법은 반도체 기판의 금속막 상에 도전성 캡핑막을 증착하여 패터닝하여 하부 배선을 형성하고, 도전성 캡핑막을 노출시키는 콘택홀을 구비하는 층간 절연막을 형성하고, 층간 절연막의 상면 및 콘택홀 내부에 도전성 확산 방지 및 알루미늄 증착 유도막을 형성하고, H2 플라즈마를 처리하여 층간 절연막 상면을 H2 패시베이션하고 콘택홀 저면의 도전성 확산 방지막 및/또는 도전성 캡핑막의 계면을 환원시켜주고, 화학기상증착으로 알루미늄막을 증착하되, 상기 H2 플라즈마 처리에 의해 형성된 H2 패시베이션된 층간 절연막 상부에는 알루미늄막의 형성을 억제하고, 콘택홀 내부에만 형성되도록하고, 증착된 알루미늄막과 H2 패시베이션된 층간 절연막 상부에 알루미늄막을 형성하여 콘택홀을 매립하는 것을 포함한다.Provided is a method for forming metal wirings in a semiconductor device. In the method of forming a metal wiring of a semiconductor device, a conductive capping film is deposited and patterned on a metal film of a semiconductor substrate to form a lower wiring, an interlayer insulating film having a contact hole exposing the conductive capping film, and an upper surface and a contact of the interlayer insulating film. A conductive diffusion prevention and aluminum deposition induction film is formed in the hole, and H2 plasma is treated to H2 passivate the upper surface of the interlayer insulating film, and the interface between the conductive diffusion prevention film and / or the conductive capping film on the bottom of the contact hole is reduced. While depositing a film, the formation of an aluminum film on the H2 passivated interlayer insulating film formed by the H2 plasma treatment is suppressed, and is formed only in the contact hole, and the aluminum film is formed on the deposited aluminum film and the H2 passivated interlayer insulating film. Embedding the hole.

Description

반도체 소자의 금속 배선 형성 방법{Fabricating method for interconnection line of semiconductor device}Fabrication method for interconnection line of semiconductor device

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 더욱 상세하게는 반도체 소자의 금속 배선을 형성하는 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming metal wiring of a semiconductor device.

반도체 소자를 반도체 기판 상에 구현하는 데 있어서 금속 배선은 필수적으로 요구된다. 금속 배선은 전기적인 신호를 전송시키는 역할을 하므로, 전기적인 저항이 낮아야함은 물론 경제적이고 신뢰성이 높아야한다. 이러한 금속 배선에 적합한 물질로서 알루미늄막을 들 수 있다. Metal wiring is indispensable for implementing a semiconductor device on a semiconductor substrate. Since metal wiring serves to transmit electrical signals, the electrical resistance must be low, as well as economical and reliable. An aluminum film is mentioned as a material suitable for such metal wiring.

한편, 반도체 소자의 집적도가 증가함에 따라 알루미늄 금속 배선의 폭 및 두께는 점점 감소하고, 콘택홀의 크기 또한 점점 감소하고 있다. 따라서, 콘택홀의 종횡비(aspect ratio)가 증가하여 콘택홀 내에 알루미늄막을 완전히 매립하는 기술이 매우 중요해지고 있다. 큰 종횡비를 갖는 콘택홀 내에 알루미늄막을 완전히 채우기 위한 기술로서 콘택홀 전면(blanket)에 증착하는 전면 증착 방법이 있다. 하지만, 콘택홀의 사이즈가 작아짐에 따라 콘택홀 입구에 걸리는 오버행(overhang)에 의해 콘택홀 내부에 공동(void)이 생길 수 있다. 다른 방법으로 금속 하지막의 선택비를 개선하여 콘택 내부의 매립을 진행하는 PMD(Preferential Metal Deposition) 공정이 있다. 콘택홀의 확산 방지막 증착 후에 절연성의 산화막이나 질화막의 금속 증착 방지막(Anti-Nucleation Layer; ANL)을 콘택 패턴의 상부에만 증착하여 상부의 금속 증착을 억제하고, 콘택홀 내부에만 선택적인 금속 증착을 한다. 그러나, 이러한 공정은 금속 증착 방지막을 형성하는 공정과 금속 배선을 매립하는 공정이 분리되어 각각 다른 시스템에 의해 진행되므로 공정 수율이 저하될 수 있다. 그리하여, N2 플라즈마를 처리하여 층간 절연막 상의 확산 방지막 상에는 금속 증착을 억제하고, 콘택홀 내부에만 금속막을 매립하는 공정이 있다. 하지만, 이 경우에는 콘택 저면의 자연 산화막에 의한 계면 저항이 개선되지 않아 신뢰성이 저하될 수 있다. 또한, N2 플라즈마 처리하여 질화된 콘택의 저면은 저항이 증가할 수 있다.On the other hand, as the degree of integration of semiconductor devices increases, the width and thickness of aluminum metal wirings gradually decrease, and the size of contact holes also decreases. Therefore, the aspect ratio of the contact hole increases, and the technology of completely embedding the aluminum film in the contact hole has become very important. As a technique for completely filling an aluminum film in a contact hole having a large aspect ratio, there is a front surface deposition method in which a contact hole is deposited on a blanket. However, as the size of the contact hole decreases, a void may occur inside the contact hole due to an overhang applied to the contact hole entrance. Another method is the PMD (Preferential Metal Deposition) process to improve the selectivity of the underlying metal film to fill the interior of the contact. After deposition of the contact blocking diffusion film, an insulating oxide film or an Anti-Nucleation Layer (ANL) film of a nitride film is deposited only on the contact pattern to suppress metal deposition on the upper part, and selective metal deposition is performed only on the inside of the contact hole. However, since the process of forming the metal deposition preventing film and the process of embedding the metal wiring are separated by the respective systems, the process yield may be reduced. Thus, there is a process of treating N2 plasma to suppress metal deposition on the diffusion barrier film on the interlayer insulating film, and to embed the metal film only inside the contact hole. However, in this case, the interface resistance due to the natural oxide film on the bottom of the contact is not improved, and reliability may be lowered. In addition, the bottom surface of the nitrided contact by N2 plasma treatment may increase the resistance.

본 발명이 이루고자 하는 기술적 과제는, 콘택의 계면 저항을 낮추고 콘택홀을 완벽하게 매립할 수 있는 반도체 소자의 금속 배선 형성 방법을 제공하는 것이다. SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a method for forming a metal wiring of a semiconductor device capable of lowering interface resistance of a contact and completely filling a contact hole.

본 발명의 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다. The technical problem of the present invention is not limited to the technical problem mentioned above, and other technical problems not mentioned will be clearly understood by those skilled in the art from the following description.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체 금속 배선 형성 방법은, 반도체 소자의 금속 배선 형성 방법을 제공한다. 반도체 소자의 금속 배선 형성 방법은 반도체 기판의 금속막 상에 도전성 캡핑막을 증착하여 패터닝하여 하부 배선을 형성하고, 도전성 캡핑막을 노출시키는 콘택홀을 구비하는 층간 절연막을 형성하고, 층간 절연막의 상면 및 콘택홀 내부에 도전성 확산 방지막 및 알루미늄 증착 유도막을 형성하고, H2 플라즈마를 처리하여 층간 절연막 상면을 H2 패시베이션하고 콘택홀 저면의 도전성 확산 방지막 및/또는 도전성 캡핑막의 계면을 환원시켜주고, 화학기상증착으로 알루미늄막을 증착하되, 상기 H2 플라즈마 처리에 의해 형성된 H2 패시베이션된 층간 절연막 상부에는 알루미늄막의 형성을 억제하고, 콘택홀 내부에만 형성되도록하고, 증착된 알루미늄막과 H2 패시베이션된 층간 절연막 상부에 알루미늄막을 형성하여 콘택홀을 매립하는 것을 포함한다.The semiconductor metal wiring forming method according to an embodiment of the present invention for achieving the above technical problem provides a metal wiring forming method of a semiconductor device. In the method of forming a metal wiring of a semiconductor device, a conductive capping film is deposited and patterned on a metal film of a semiconductor substrate to form a lower wiring, an interlayer insulating film having a contact hole exposing the conductive capping film, and an upper surface and a contact of the interlayer insulating film. A conductive diffusion barrier film and an aluminum deposition induction film are formed in the hole, and H2 plasma is treated to H2 passivate the upper surface of the interlayer insulating film, and the interface between the conductive diffusion barrier film and / or the conductive capping film on the bottom of the contact hole is reduced, and the chemical vapor deposition is performed on aluminum. While depositing a film, the formation of an aluminum film on the H2 passivated interlayer insulating film formed by the H2 plasma treatment is suppressed, and is formed only in the contact hole, and the aluminum film is formed on the deposited aluminum film and the H2 passivated interlayer insulating film. Embedding the hole.

상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 반도체 소자의 금속 배선 형성 방법은, 반도체 기판의 금속막 상에 도전성 캡핑막을 증착하여 패터닝하여 하부 배선을 형성하고, 도전성 캡핑막을 노출시키는 콘택홀을 구비하는 층간 절연막을 형성하고, 층간 절연막의 상면 및 콘택홀 내부에 확산 방지 및 알루미늄 증착 유도막인 TiN막을 형성하고, 인시츄로 H2 플라즈마를 처리하여 층간 절연막 상면의 TiN막을 H2 패시베이션하고 콘택홀 저면의 TiN막 및/또는 도전성 캡핑막의 계면을 환원시켜주고, 화학기상증착으로 알루미늄막을 증착하되, H2 플라즈마 처리에 의해 형성된 H2 패시베이션된 TiN막 상부에는 알루미늄막의 형성을 억제하고, 콘택홀 내부에만 형성되도록 하고, 증착된 알루미늄막과 H2 패시베이션된 TiN막 상부에 알루미늄막을 형성하여 콘택홀을 매립하는 것을 포함한다.According to another aspect of the present invention, there is provided a method for forming a metal wiring of a semiconductor device, by depositing and patterning a conductive capping film on a metal film of a semiconductor substrate to form a lower wiring, and a contact for exposing the conductive capping film. An interlayer insulating film having holes is formed, and a TiN film, which is a diffusion prevention and aluminum deposition induction film, is formed on the upper surface of the interlayer insulating film and inside the contact hole, and H2 plasma is treated in situ to passivate the TiN film on the upper surface of the interlayer insulating film. Reduces the interface between the TiN film and / or the conductive capping film at the bottom of the hole, and deposits an aluminum film by chemical vapor deposition, but suppresses the formation of an aluminum film on the H2 passivated TiN film formed by H2 plasma treatment, and only inside the contact hole. Aluminum film on top of the deposited aluminum film and the H2 passivated TiN film. Formed by it involves filling the contact hole.

상기 기술적 과제를 달성하기 위한 본 발명의 또 다른 실시예에 따른 반도체 소자의 금속 배선 형성 방법은, 반도체 기판의 금속막 상에 도전성 캡핑막을 증착하여 패터닝하여 하부 배선을 형성하고, 도전성 캡핑막을 노출시키는 콘택홀을 구비하는 층간 절연막을 형성하고, 층간 절연막의 상면 및 콘택홀 내부에 확산 방지 및 알루미늄 증착 유도막인 Ti막을 형성하고, 층간 절연막 상의 Ti막의 상부면에만 TiN막을 형성하고, 인시츄로 H2 플라즈마를 처리하여 상기 층간 절연막 상의 Ti막의 상부면에만 형성된 TiN막을 H2 패시베이션하고 상기 콘택홀 저면의 Ti막 및/또는 도전성 캡핑막의 계면을 환원시켜주고, 화학기상증착으로 알루미늄막을 증착하되, H2 플라즈마 처리에 의해 형성된 H2 패시베이션된 TiN막 상부에는 알루미늄막의 형성을 억제하고, 콘택홀 내부에만 형성되도록 하고, 증착된 알루미늄막과 H2 패시베이션된 TiN막 상부에 알루미늄막을 형성하여 상기 콘택홀을 매립하는 것을 포함한다.According to another aspect of the present invention, there is provided a method for forming a metal wiring of a semiconductor device, by depositing and patterning a conductive capping film on a metal film of a semiconductor substrate to form a lower wiring, and exposing the conductive capping film. An interlayer insulating film having a contact hole is formed, a Ti film, which is an anti-diffusion and aluminum deposition induction film, is formed on the upper surface of the interlayer insulating film and inside the contact hole, and a TiN film is formed only on the upper surface of the Ti film on the interlayer insulating film. H2 passivation of the TiN film formed only on the upper surface of the Ti film on the interlayer insulating film by plasma treatment reduces the interface between the Ti film and / or the conductive capping film on the bottom surface of the contact hole, and deposits an aluminum film by chemical vapor deposition. The formation of an aluminum film is suppressed on the H2 passivated TiN film formed by the contact hole And forming an aluminum film on the deposited aluminum film and the H2 passivated TiN film to fill the contact hole.

본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.Other specific details of the invention are included in the detailed description and drawings.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Advantages and features of the present invention and methods for achieving them will be apparent with reference to the embodiments described below in detail with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various forms. It is provided to fully convey the scope of the invention to those skilled in the art, and the present invention is defined only by the scope of the claims. Like reference numerals refer to like elements throughout.

이하, 도 1a 내지 도 1c 를 참조하여 본 발명의 일 실시예에 따른 반도체 소자의 금속 배선 형성 방법에 대하여 설명한다. Hereinafter, a method of forming metal wirings of a semiconductor device according to an exemplary embodiment of the present invention will be described with reference to FIGS. 1A to 1C.

도 1a을 참조하면, 소정의 회로 패턴(미도시)들이 형성된 반도체 기판(10) 상에 절연막(12)을 형성한다. Referring to FIG. 1A, an insulating layer 12 is formed on a semiconductor substrate 10 on which predetermined circuit patterns (not shown) are formed.

절연막(12)에 하부 금속막(14)을 형성한다. 여기서, 하부 금속막(14)은 알루미늄, 구리, 텅스텐등 일 수 있다. 도 1a에서는 하부 금속막(14)으로 반응 이온 식각(RIE) 공정으로 형성된 배선이 예시되어 있으나, 이에 제한되는 것은 아니다.The lower metal film 14 is formed on the insulating film 12. The lower metal layer 14 may be aluminum, copper, tungsten, or the like. In FIG. 1A, a wiring formed by a reactive ion etching (RIE) process is illustrated as the lower metal layer 14, but is not limited thereto.

도전성 캡핑막(15)이 하부 금속막(14) 상부에 형성된다. 도전성 캡핑막(15)은 Ti막과 TiN막이 순차적으로 적층된 막일 수 있다. 도전성 캡핑막(15)은 물리기상증착(PVD) 공정으로 형성될 수 있다. 하부 금속막(14)과 도전성 캡핑막(15)은 패터닝되어 금속 배선 패턴을 형성한다.The conductive capping film 15 is formed on the lower metal film 14. The conductive capping film 15 may be a film in which a Ti film and a TiN film are sequentially stacked. The conductive capping layer 15 may be formed by a physical vapor deposition (PVD) process. The lower metal layer 14 and the conductive capping layer 15 are patterned to form a metal wiring pattern.

층간 절연막(18)이 절연막(12) 및 도전성 캡핑막(15) 상부에 형성된다. 층간 절연막(18)의 물질은 산화막등의 절연 재질일 수 있다. An interlayer insulating film 18 is formed over the insulating film 12 and the conductive capping film 15. The material of the interlayer insulating film 18 may be an insulating material such as an oxide film.

콘택홀(20)은 층간 절연막(18)을 소정 깊이로 식각하여 형성한다. 이때, 도전성 캡핑막(15)도 소정 깊이로 리세스(recess)된다. 식각 과정에서 도전성 캡핑막(15)의 저면은 공기중에 노출되어 자연산화막이 형성될 수 있다. 이러한 자연산화막은 콘택의 계면 특성을 저하시키고, 콘택의 저항을 증가시킬 수 있다.The contact hole 20 is formed by etching the interlayer insulating layer 18 to a predetermined depth. At this time, the conductive capping film 15 is also recessed to a predetermined depth. In the etching process, the bottom surface of the conductive capping layer 15 may be exposed to air to form a natural oxide layer. Such a natural oxide film may lower the interface characteristics of the contact and increase the resistance of the contact.

이어서, 확산 방지 및 알루미늄 화학기상증착 유도막인 TiN막(22)을 형성한다. 구체적으로, TiN막(22)은 콘택홀(20) 내부에 증착될 금속막(예컨대 알루미늄(Al)막)의 확산을 방지하거나 알루미늄 화학기상증착을 유도한다. 확산 방지 및 알루미늄 화학기상증착 유도막으로 TiN막(22)을 예시하였으나, TaN막, WN막 등이 확산 방지 및 알루미늄 화학기상증착 유도막으로 적용될 수 있음은 물론이다. TiN막(22)은 층간 절연막(18)의 상면 및 콘택홀(20) 내부에 형성한다. Subsequently, a TiN film 22, which is a diffusion preventing and aluminum chemical vapor deposition induction film, is formed. Specifically, the TiN film 22 prevents diffusion of a metal film (for example, an aluminum (Al) film) to be deposited inside the contact hole 20 or induces aluminum chemical vapor deposition. Although the TiN film 22 is illustrated as the diffusion preventing and aluminum chemical vapor deposition inducing film, the TaN film, the WN film, etc. may be applied as the diffusion preventing and aluminum chemical vapor deposition inducing film. The TiN film 22 is formed on the upper surface of the interlayer insulating film 18 and inside the contact hole 20.

여기서, TiN막(22) 형성 방법은 ALD, 물리기상증착, 화학기상증착 공정일 수 있다. 특히, 물리기상증착 공정으로 진행되는 TiN막(22)은 단차피복성(step coverage)이 좋지 않아, 콘택홀(20)의 저면은 TiN막(22)에 의해 완전히 덮이지 않고 노출될 수 있다.  The TiN film 22 may be formed by ALD, physical vapor deposition, or chemical vapor deposition. In particular, the TiN film 22 which is subjected to the physical vapor deposition process has poor step coverage, and the bottom surface of the contact hole 20 may be exposed without being completely covered by the TiN film 22.

계속해서, 인시츄(In-situ)로 H2 플라즈마 처리를 한다. 이때, H2 플라즈마 처리시 상기 반도체 기판(10)에는 고주파 바이어스를 인가하지 않는다. 여기서 H2 플라즈마 처리는 층간 절연막 상면의 TiN막(22) 상면을 H2 패시베이션(passivation)하고, 콘택홀(20)의 저면에 노출된 도전성 캡핑막(15)의 계면을 환원시킨다. Subsequently, H2 plasma treatment is performed in-situ. At this time, a high frequency bias is not applied to the semiconductor substrate 10 during H2 plasma treatment. In the H2 plasma process, H2 passivation is performed on the upper surface of the TiN film 22 on the upper surface of the interlayer insulating film, and the interface of the conductive capping film 15 exposed on the bottom surface of the contact hole 20 is reduced.

자세히 설명하면, 인시츄로 TiN막(22) 형성과 H2 플라즈마 처리를 수행하면, H2 플라즈마가 층간 절연막(18) 상면의 TiN막(22) 상면과 반응하여 상면을 H2 패시베이션한다.In detail, when the TiN film 22 is formed and H 2 plasma treatment is performed in-situ, H 2 plasma reacts with the top surface of the TiN film 22 on the top surface of the interlayer insulating film 18 to passivate the top surface.

한편, 반도체 기판(10)에 고주파 바이어스를 인가하지 않음으로써, 콘택홀(20) 내부로 주입되는 H2 플라즈마의 양은 미미할 수 있다. 하지만, 그 소량의 H2 플라즈마의 양으로도 콘택홀(20) 저면에 노출되어 있는 도전성 캡핑막(15)의 자연산화막을 환원시킬 수 있다. 그리하여, 콘택홀(20)의 계면 특성을 향상시키고, 콘택 저항을 낮춰 신뢰성을 높일 수 있다.On the other hand, by not applying a high frequency bias to the semiconductor substrate 10, the amount of H2 plasma injected into the contact hole 20 may be insignificant. However, even a small amount of H2 plasma can reduce the natural oxide film of the conductive capping film 15 exposed on the bottom surface of the contact hole 20. Thus, the interface characteristics of the contact hole 20 can be improved, and the contact resistance can be lowered to increase the reliability.

여기서, H2 플라즈마의 처리 조건은 플라즈마 전력(power)은 5 내지 500 KW, 처리 온도는 20 내지 500? 일 수 있다. Ar 및 H2 유량은 1 내지 10000sccm 일 수 있다. 처리 시간은 1 내지 60초 정도의 짧은 시간일 수 있다. 처리 압력은 0.1m torr~100 torr일 수 있다. 플라즈마 방식은 DC 전원을 이용한 직접 플라즈마 또는 원격 플라즈마를 이용할 수 있다.Here, the processing conditions of the plasma H2 plasma is 5 to 500 KW, the treatment temperature is 20 to 500? Can be. Ar and H2 flow rates may be 1 to 10000 sccm. The treatment time may be as short as 1 to 60 seconds. The treatment pressure may be 0.1 m torr to 100 torr. The plasma method may use a direct plasma or a remote plasma using a DC power supply.

도 1b를 참조하면, 상부 배선막, 화학기상증착 알루미늄막(이하 CVD-알루미늄막, 24)일 수 있다.Referring to FIG. 1B, an upper wiring film and a chemical vapor deposition aluminum film (hereinafter, CVD-aluminum film) 24 may be used.

자세히 설명하면, 인시츄로 H2 플라즈마 처리되어 패시베이션된 층간 절연막(18) 상면의 TiN막(22)상에는 별도의 금속 증착 방지 공정을 진행하지 않고도 금속 증착을 억제할 수 있다. 즉, H2 패시베이션된 TiN막(22)은 알루미늄막(24) 증착을 억제하여, 콘택홀(20) 내부에만 선택적으로 알루미늄막(24)을 증착시킬 수 있다. 화학기상증착 공정은 단차피복성이 좋아서 콘택홀(20) 내부를 따라 컨포말하게 형성되어 오버행등이 발생하지 않는다.In detail, metal deposition may be suppressed on the TiN layer 22 on the upper surface of the interlayer insulating layer 18 that is passivated by H 2 plasma treatment in situ without performing a separate metal deposition prevention process. That is, the H2 passivated TiN film 22 may suppress deposition of the aluminum film 24, and selectively deposit the aluminum film 24 only inside the contact hole 20. The chemical vapor deposition process has a high step coverage and is conformally formed along the inside of the contact hole 20 so that no overhang occurs.

CVD-알루미늄막(24)은 DEMMA(dimethyl ethyl amine alane), MPA(methyl pyrroridine alane), DMAH(demethyl aluminum hydride), 알루미늄 보론 하이드라이드 트리메틸 아마이드 등의 소오스 가스를 사용하여 형성할 수 있다. The CVD-aluminum film 24 may be formed using a source gas such as dimethyl ethyl amine alane (DEMMA), methyl pyrroridine alane (MPA), demethyl aluminum hydride (DMAH), or aluminum boron hydride trimethyl amide.

도 1c를 참조하면, CVD-알루미늄막(24)과 H2 패시베이션된 TiN막(22) 상부에 추가의 알루미늄막(26)을 형성하여 콘택홀(20)을 매립한다.Referring to FIG. 1C, an additional aluminum film 26 is formed on the CVD-aluminum film 24 and the H2 passivated TiN film 22 to fill the contact hole 20.

여기서, 알루미늄막(26)은 물리기상증착 알루미늄막(이하, PVD-알루미늄막)일 수 있다. 그리고, 리플로우 공정에 의해 콘택홀(20) 내부를 완전히 매립할 수 있다. 또는 리플로우 공정없는 고온 PVD-알루미늄막일 수 있다. 여기서, H2 플라즈마 처리 및 CVD-알루미늄막 공정은 동일 화학기상증착 챔버에서 진행할 수 있다.Here, the aluminum film 26 may be a physical vapor deposition aluminum film (hereinafter referred to as PVD-aluminum film). Then, the inside of the contact hole 20 can be completely filled by the reflow process. Or a high temperature PVD-aluminum film without reflow process. Here, the H2 plasma treatment and the CVD-aluminum film process may proceed in the same chemical vapor deposition chamber.

이로써, 콘택홀(20) 내부를 PVD-알루미늄막(26)으로 완전히 매립할 수 있을뿐 아니라 콘택홀(20) 저면에 노출된 도전성 캡핑막(15)의 자연산화막을 환원시켜 콘택 저항을 낮출 수 있어 신뢰성을 높일 수 있다. 또한, 상술한 TiN막(22) 형성부터 전 공정이 모두 진공 브레이크(vacumm break)없이 진행됨으로써 시스템의 효율을 높임은 물론, 공정 수율을 높일 수 있다.As a result, not only the inside of the contact hole 20 may be completely filled with the PVD-aluminum film 26, but also the contact oxide 20 may reduce the natural oxide film of the conductive capping film 15 exposed on the bottom of the contact hole 20, thereby reducing the contact resistance. Can increase the reliability. In addition, all the processes from the above-described formation of the TiN film 22 proceed without a vacuum break, thereby increasing the efficiency of the system and increasing the process yield.

도 2a 내지 도 2c는 본 발명의 다른 실시예에 따른 반도체 소자의 금속 배선 형성 방법을 순차적으로 나타낸 공정에 따른 단면도들이다. 2A through 2C are cross-sectional views illustrating a method of sequentially forming a metal wiring in a semiconductor device according to another exemplary embodiment of the present invention.

먼저, 도 2a를 참조하면, 소정의 회로 패턴(미도시)들이 형성된 반도체 기판(30) 상에 절연막(32)을 형성한다. First, referring to FIG. 2A, an insulating film 32 is formed on a semiconductor substrate 30 on which predetermined circuit patterns (not shown) are formed.

콘택홀(40) 형성까지의 공정은 도 1a를 참조하여 설명한 공정과 실질적으로 동일하게 수행할 수 있으므로 이에 대한 설명은 생략한다. 본 실시예에서는 도 1a에서 설명한 실시예와 달리 확산 방지막(42)을 이중으로 형성한다.Since the process up to the formation of the contact hole 40 can be performed substantially the same as the process described with reference to FIG. 1A, a description thereof will be omitted. In the present embodiment, unlike the embodiment described with reference to FIG. 1A, the diffusion barrier 42 is formed twice.

확산 방지 및 CVD-알루미늄 유도막인 Ti막(41a)을 형성한다. 구체적으로, Ti막(41a)은 콘택홀(40) 내부에 증착될 금속막(예컨대, 알루미늄막)의 확산을 방지하거나 알루미늄 화학기상증착을 유도한다. 확산 방지 및 알루미늄 화학기상증착 유도막으로 Ti막(41a)을 예시하였으나, Ta막, W막, Ru막 등이 확산 방지 및 알루미늄 화학기상증착 유도막으로 적용될 수 있음은 물론이다. Ti막(41a)은 층간 절연막(38)의 상면 및 콘택홀(40) 내부에 형성한다. A Ti film 41a, which is a diffusion prevention and CVD-aluminum induction film, is formed. Specifically, the Ti film 41a prevents diffusion of a metal film (eg, an aluminum film) to be deposited in the contact hole 40 or induces aluminum chemical vapor deposition. Although the Ti film 41a is exemplified as the diffusion preventing and aluminum chemical vapor deposition inducing film, the Ta film, the W film and the Ru film may be applied as the diffusion preventing and aluminum chemical vapor deposition inducing film. The Ti film 41a is formed on the upper surface of the interlayer insulating film 38 and inside the contact hole 40.

여기서, Ti막(41a) 형성 방법은 ALD, 물리기상증착, 화학기상증착 공정일 수 있다. 특히, 물리기상증착 공정으로 진행되는 Ti막(41a)은 단차피복성이 좋지 않아, 콘택홀(40)의 저면은 Ti막(41a)에 의해 완전히 덮이지 않고 노출될 수 있다.The Ti film 41a may be formed by ALD, physical vapor deposition, or chemical vapor deposition. In particular, the Ti film 41a which is subjected to the physical vapor deposition process has poor step coverage, and the bottom surface of the contact hole 40 may be exposed without being completely covered by the Ti film 41a.

Ti막(41a)의 특징은 이후 공정에서의 알루미늄막과 유착성(adhesion)이 우수하여, 그 위에 형성되는 알루미늄막의 마이그레이션(migration)을 효과적으로 억제할 수 있다. The feature of the Ti film 41a is excellent in adhesion to the aluminum film in a later step, and can effectively suppress the migration of the aluminum film formed thereon.

계속해서, 층간 절연막(38) 상의 Ti막(41a)의 상부면에만 TiN막(41b)을 형성한다. 여기서, TiN막(41b)을 예시하였으나, TaN막, WN막 등이 적용될 수 있음은 물론이다. TiN막(41b)을 형성하는 방법은 단차 피복성이 좋지 않은 조건으로, 즉 콘택홀(40) 내부에는 형성되지 않고, 층간 절연막(38) 상의 Ti막(41a)의 상부면에만 형성될 수 있는 조건의 공정으로 진행한다. 예를 들어, 물리기상증착 공정일 수 있으며, 이때의 조건은 압력은 높고, 전력은 낮은 조건일 수 있다. 최대한 단차피복성이 좋지 않은 조건이면 가능하다.Subsequently, the TiN film 41b is formed only on the upper surface of the Ti film 41a on the interlayer insulating film 38. Here, although the TiN film 41b is illustrated, of course, a TaN film, a WN film, or the like may be applied. The method of forming the TiN film 41b may be formed only on the upper surface of the Ti film 41a on the interlayer insulating film 38 under conditions in which the step coverage is poor, that is, not formed inside the contact hole 40. Proceed to the process of conditions. For example, it may be a physical vapor deposition process, in which the conditions may be high pressure and low power conditions. If possible, it is possible if the condition of step coverage is not good.

이어서, 인시츄(In-situ)로 H2 플라즈마 처리를 한다. 이때, H2 플라즈마 처리시 상기 반도체 기판(10)에는 고주파 바이어스를 인가하지 않는다. 여기서 H2 플라즈마 처리는 층간 절연막 상의 Ti막(41a)의 상부면에만 형성된 TiN막(41b) 상면을 H2 패시베이션하고, 콘택홀(40)의 저면에 노출된 도전성 캡핑막(35)의 계면을 환원시킨다. Subsequently, H2 plasma treatment is performed in-situ. At this time, a high frequency bias is not applied to the semiconductor substrate 10 during H2 plasma treatment. Here, the H2 plasma treatment passes the H2 passivation on the upper surface of the TiN film 41b formed only on the upper surface of the Ti film 41a on the interlayer insulating film, and reduces the interface of the conductive capping film 35 exposed on the bottom surface of the contact hole 40. .

즉, 인시츄로 Ti막(41a), TiN막(41b) 형성 및 H2 플라즈마 처리를 수행하면, H2 플라즈마가 층간 절연막(38) 상 Ti막(41a)의 상부면에만 형성된 TiN막(41b) 상면과 반응하여 상면을 H2 패시베이션한다. That is, when the Ti film 41a, the TiN film 41b is formed and H2 plasma treatment is performed in situ, the top surface of the TiN film 41b formed only on the top surface of the Ti film 41a on the interlayer insulating film 38 is formed. React with H2 to passivate the top surface.

한편, 반도체 기판(10)에 고주파 바이어스를 인가하지 않음으로써, 콘택홀(40) 내부로 주입되는 H2 플라즈마의 양은 미미할 수 있다. 하지만, 그 소량의 H2 플라즈마의 양으로도 콘택홀(40) 저면의 도전성 캡핑막(35)의 자연산화막을 환원시킬 수 있다. 그리하여, 콘택홀(40)의 계면 특성을 향상시키고, 콘택 저항을 낮춰 신뢰성을 높일 수 있다.On the other hand, by not applying a high frequency bias to the semiconductor substrate 10, the amount of H2 plasma injected into the contact hole 40 may be insignificant. However, even a small amount of the H 2 plasma can reduce the natural oxide film of the conductive capping film 35 on the bottom of the contact hole 40. Thus, the interface characteristics of the contact hole 40 can be improved, and the contact resistance can be lowered to increase the reliability.

도 2b를 참조하면, 상부 배선막은 CVD-알루미늄막일 수 있다.Referring to FIG. 2B, the upper interconnection film may be a CVD-aluminum film.

자세히 설명하면, 인시츄로 H2 플라즈마 처리되어 층간 절연막(38) 상 Ti막(41a)의 상부면에만 형성된 패시베이션된 TiN막(41b) 상에는 추가의 금속 증착 방지 공정을 진행하지 않고도 금속 증착을 억제할 수 있다. 즉, H2 패시베이션된 TiN막(41b) 상에는 CVD-알루미늄막(44) 증착을 억제하여, 콘택홀(40) 내부에만 선택적으로 CVD-알루미늄막(44)을 증착시킬 수 있다. 화학기상증착 공정은 단차피복성이 좋아서 콘택홀(40) 내부를 따라 컨포말하게 형성되어 오버행등이 발생하지 않는다.In detail, on the passivated TiN film 41b formed only on the upper surface of the Ti film 41a on the interlayer insulating film 38 by in-situ H2 plasma treatment, metal deposition can be suppressed without further metal deposition prevention process. Can be. That is, the deposition of the CVD-aluminum film 44 on the H2 passivated TiN film 41b can be suppressed, so that the CVD-aluminum film 44 can be selectively deposited only inside the contact hole 40. The chemical vapor deposition process has a high step coverage and is conformally formed along the inside of the contact hole 40 so that no overhang occurs.

다음은 도 2c를 참조하면, CVD-알루미늄막(44)과 층간 절연막(38) 상 Ti막(41a)의 상부면에만 형성된 패시베이션된 TiN막(41b) 상부에 추가의 알루미늄막(46)을 형성하여 콘택홀(40)을 매립한다.  Next, referring to FIG. 2C, an additional aluminum film 46 is formed over the passivated TiN film 41b formed only on the top surface of the Ti film 41a on the CVD-aluminum film 44 and the interlayer insulating film 38. The contact hole 40 is filled.

여기서, 알루미늄막(46)은 PVD-알루미늄막일 수 있다. 그리고, 리플로우 공정에 의해 콘택홀(20) 내부를 완전히 매립할 수 있다. 또는 리플로우 공정없는 고온 PVD-알루미늄막일 수 있다. 여기서, H2 플라즈마 처리 및 CVD-알루미늄막 공정은 동일 화학기상증착 챔버에서 진행할 수 있다.Here, the aluminum film 46 may be a PVD-aluminum film. Then, the inside of the contact hole 20 can be completely filled by the reflow process. Or a high temperature PVD-aluminum film without reflow process. Here, the H2 plasma treatment and the CVD-aluminum film process may proceed in the same chemical vapor deposition chamber.

이로써, 콘택홀(40) 내부를 PVD-알루미늄막(46)으로 완전히 매립할 수 있을뿐 아니라 콘택홀(40) 저면에 노출된 도전성 캡핑막(35)의 자연산화막을 환원시켜 콘택 저항을 낮출 수 있어 신뢰성을 높일 수 있다. 또한, 상술한 Ti막(41a) 형성부터 전 공정이 모두 진공 브레이크없이 진행됨으로써 시스템의 효율을 높임은 물론, 공정 수율을 높일 수 있다.As a result, not only the inside of the contact hole 40 may be completely filled with the PVD-aluminum film 46, but the natural oxide film of the conductive capping film 35 exposed on the bottom surface of the contact hole 40 may be reduced to reduce the contact resistance. Can increase the reliability. In addition, all the processes from the above-described formation of the Ti film 41a are performed without a vacuum brake, thereby increasing the efficiency of the system and increasing the process yield.

도 3a 내지 도 3c는 본 발명의 또 다른 실시예에 따른 반도체 소자의 금속 배선 형성 방법을 순차적으로 나타낸 공정에 따른 단면도들이다.3A to 3C are cross-sectional views illustrating a method of sequentially forming a metal wiring of a semiconductor device according to another exemplary embodiment of the present invention.

먼저, 도 3a를 참조하면, 소정의 회로 패턴(미도시)들이 형성된 반도체 기판(50) 상에 절연막(52)을 형성한다. First, referring to FIG. 3A, an insulating film 52 is formed on a semiconductor substrate 50 on which predetermined circuit patterns (not shown) are formed.

콘택홀(60) 형성까지의 공정은 도 1a를 참조하여 설명한 공정과 실질적으로 동일하게 수행할 수 있으므로 이에 대한 설명은 생략한다. 본 실시예에서는 도 1a에서 설명한 실시예와 달리 인시츄 공정외의 공정으로 확산 방지막(62)을 형성한다.Since the process up to the formation of the contact hole 60 can be performed substantially the same as the process described with reference to FIG. 1A, a description thereof will be omitted. In the present embodiment, unlike the embodiment described with reference to FIG. 1A, the diffusion barrier layer 62 is formed by a process other than the in situ process.

확산 방지 및 CVD-알루미늄 유도막인 제 1 TiN막(61a)을 익스시추(ex-situ)로 콘택홀(60) 내부 및 층간 절연막(58)상에 형성한다. 제 1 TiN막(61a)은 화학기상증착 공정 또는 ALD로 형성한다. 구체적으로, 제 1 TiN막(61a)은 콘택홀(60) 내부에 증착될 금속막의 확산을 방지하거나 CVD-알루미늄 증착을 유도한다. 확산 방지 및 CVD-알루미늄 유도막으로 TiN막(61a)을 예시하였으나, TaN막, WN막 등이 확산 방지 및 CVD-알루미늄 유도막으로 적용될 수 있음은 물론이다. 제 1 TiN막(61a)은 단차 피복성이 우수하여 콘택홀(60) 내부를 따라 컨포말하게 형성되어, 도전성 캡핑막(55)을 완전히 덮는다. 하지만, 익스시추로 진행되어 공기중에 노출된 제 1 TiN막(61a)은 자연산화막이 형성될 수 있으므로, 콘택홀(60)의 저면에 자연산화막이 형성될 수 있다.A first TiN film 61a, which is a diffusion preventing and CVD-aluminum inducing film, is formed by ex-situ on the inside of the contact hole 60 and on the interlayer insulating film 58. The first TiN film 61a is formed by chemical vapor deposition or ALD. Specifically, the first TiN film 61a prevents diffusion of the metal film to be deposited inside the contact hole 60 or induces CVD-aluminum deposition. Although the TiN film 61a is exemplified as the diffusion preventing and CVD-aluminum inducing film, the TaN film, the WN film and the like can be applied as the diffusion preventing and CVD-aluminum inducing film. The first TiN film 61a has excellent step coverage and is conformally formed along the inside of the contact hole 60 to completely cover the conductive capping film 55. However, since the natural oxide film may be formed in the first TiN layer 61a exposed to the air by being exposed to the air, the natural oxide film may be formed on the bottom surface of the contact hole 60.

이어서, 진공 브레이크 후, 층간 절연막(58) 상의 제 1 TiN막(61a) 상부면에만 제 2 TiN막(61b)을 형성한다. 여기서는 TiN막(61b)을 예시하였으나, TaN막, WN막 등이 적용될 수 있음은 물론이다. 제 2 TiN막(61b)을 형성하는 방법은 단차 피복성이 좋지 않은 조건으로, 즉 콘택홀(60) 내부에는 형성되지 않고, 층간 절연막(58) 상의 Ti막(61a)의 상부면에만 형성될 수 있는 조건의 공정으로 진행한다. 예를 들어, 물리기상증착 공정일 수 있으며, 이때의 조건은 압력은 높고, 전력은 낮은 조건일 수 있다. 최대한 단차피복성이 좋지 않은 조건이면 가능하다.Subsequently, after the vacuum break, the second TiN film 61b is formed only on the upper surface of the first TiN film 61a on the interlayer insulating film 58. Although the TiN film 61b is illustrated here, of course, a TaN film, a WN film, or the like may be applied. The method of forming the second TiN film 61b is not formed in the contact hole 60 under the condition that the step coverage is poor, and is formed only on the upper surface of the Ti film 61a on the interlayer insulating film 58. Proceed to the process of possible conditions. For example, it may be a physical vapor deposition process, in which the conditions may be high pressure and low power conditions. If possible, it is possible if the condition of step coverage is not good.

계속해서, 인시츄(In-situ)로 H2 플라즈마 처리를 한다. 이때, H2 플라즈마 처리시 상기 반도체 기판(10)에는 고주파 바이어스를 인가하지 않는다. 여기서 H2 플라즈마 처리는 층간 절연막 상의 제 1 TiN막(61a)의 상부면에만 형성된 제 2 TiN막(61b) 상면을 H2 패시베이션하고, 콘택홀(60)의 저면이 되는 제 1 TiN막(61a)의 계면을 환원시킨다. Subsequently, H2 plasma treatment is performed in-situ. At this time, a high frequency bias is not applied to the semiconductor substrate 10 during H2 plasma treatment. In the H2 plasma process, the H2 passivation is performed on the upper surface of the second TiN film 61b formed only on the upper surface of the first TiN film 61a on the interlayer insulating film, and the lower surface of the first TiN film 61a becomes the bottom surface of the contact hole 60. Reduce the interface.

즉, 인시츄로 제 2 TiN막(61b) 형성 및 H2 플라즈마 처리를 수행하면, H2 플라즈마가 층간 절연막(58) 상 제 1 TiN막(61a)의 상부면에만 형성된 제 2 TiN막(61b) 상면과 반응하여 상면을 H2 패시베이션한다.That is, when the second TiN film 61b is formed and H2 plasma treatment is performed in situ, the upper surface of the second TiN film 61b formed only on the upper surface of the first TiN film 61a on the interlayer insulating film 58 is formed. React with H2 to passivate the top surface.

한편, 반도체 기판(10)에 고주파 바이어스를 인가하지 않음으로써, 콘택홀(60) 내부로 주입되는 H2 플라즈마의 양은 미미할 수 있다. 하지만, 그 소량의 H2 플라즈마의 양으로도 콘택홀(60) 저면의 제 1 TiN막(61a)의 자연산화막을 환원시킬 수 있다. 그리하여, 콘택홀(60)의 계면 특성을 향상시키고, 콘택 저항을 낮춰 신뢰성을 높일 수 있다.On the other hand, by not applying a high frequency bias to the semiconductor substrate 10, the amount of H2 plasma injected into the contact hole 60 may be insignificant. However, even with a small amount of H2 plasma, the natural oxide film of the first TiN film 61a at the bottom of the contact hole 60 can be reduced. Thus, the interface characteristics of the contact hole 60 can be improved, and the contact resistance can be lowered to increase the reliability.

도 3b를 참조하면, 상부 배선막은 CVD-알루미늄막일 수 있다.Referring to FIG. 3B, the upper interconnection film may be a CVD-aluminum film.

자세히 설명하면, 층간 절연막(58) 상 제 1 TiN막(61a)의 상부면에만 패시베이션된 제 2 TiN막(61b) 상에는 추가의 금속 증착 방지 공정을 진행하지 않고도 금속 증착을 억제할 수 있다. 즉, H2 패시베이션된 제 2 TiN막(61b) 상에는 CVD-알루미늄막(64) 증착을 억제하여, 콘택홀(60) 내부에만 선택적으로 CVD-알루미늄막(64)을 증착시킬 수 있다. 화학기상증착 공정은 단차 피복성이 좋아서 콘택홀(60) 내부를 따라 컨포말하게 형성되어 오버행등이 발생하지 않는다.In detail, metal deposition can be suppressed on the interlayer insulating film 58 on the second TiN film 61b passivated only on the upper surface of the first TiN film 61a without performing an additional metal deposition prevention process. That is, the deposition of the CVD-aluminum film 64 on the H2 passivated second TiN film 61b can be suppressed, so that the CVD-aluminum film 64 can be selectively deposited only inside the contact hole 60. The chemical vapor deposition process has a high step coverage and is conformally formed along the inside of the contact hole 60 so that no overhang occurs.

다음은 도 3c를 참조하면, CVD-알루미늄막(64)과 층간 절연막(58)상 제 1 TiN막(61a) 상부면에만 형성된 패시베이션된 제 2 TiN막(61b) 상부에 추가의 알루미늄막(66)을 형성하여 콘택홀(60)을 매립한다. Next, referring to FIG. 3C, an additional aluminum film 66 is formed on top of the passivated second TiN film 61b formed only on the top surface of the first TiN film 61a on the CVD-aluminum film 64 and the interlayer insulating film 58. ) To bury the contact hole 60.

여기서, 알루미늄막(66)은 PVD-알루미늄막일 수 있다. 그리고, 리플로우 공정에 의해 콘택홀(60) 내부를 완전히 매립할 수 있다. 또는 리플로우 공정없는 고온 PVD-알루미늄막일 수 있다. 여기서, H2 플라즈마 처리 및 CVD-알루미늄막 공정은 동일 화학기상증착 챔버에서 진행할 수 있다.Here, the aluminum film 66 may be a PVD-aluminum film. Then, the inside of the contact hole 60 can be completely filled by the reflow process. Or a high temperature PVD-aluminum film without reflow process. Here, the H2 plasma treatment and the CVD-aluminum film process may proceed in the same chemical vapor deposition chamber.

이로써, 콘택홀(60) 내부를 PVD-알루미늄막(66)으로 완전히 매립할 수 있을뿐 아니라 콘택홀(60) 저면에 노출된 익스시츄의 제 1 TiN막(61a)의 자연산화막을 환원시켜 콘택 저항을 낮출 수 있어 신뢰성을 높일 수 있다. 또한, 제 2 TiN막(61b) 이후의 공정이 모두 진공 브레이크없이 진행됨으로써 시스템의 효율을 높임은 물론, 생산성의 효율을 가져올 수 있다.As a result, not only the inside of the contact hole 60 can be completely filled with the PVD-aluminum film 66, but the natural oxide film of the first TiN film 61a of the exciter exposed on the bottom surface of the contact hole 60 is reduced to make the contact. The resistance can be lowered to increase the reliability. In addition, since the processes after the second TiN film 61b are all performed without the vacuum brake, the efficiency of the system can be increased and the productivity can be brought about.

다음의 도 4는 H2 플라즈마와 N2 플라즈마의 콘택 저항의 관계를 나타낸 그래프이다.4 is a graph showing the relationship between the contact resistance of the H2 plasma and the N2 plasma.

X 축은 콘택 저항(Ω/cnt)을 나타내고, Y 축은 플라즈마 저항 분포(%)를 나타낸것이다. The X axis represents contact resistance (Ω / cnt) and the Y axis represents plasma resistance distribution (%).

도 4에 도시된 바와 같이, TiN막 상에 H2 플라즈마 처리를 이용한 공정(p1) 적용시 N2 플라즈마 처리 공정(p2) 대비 콘택 저항이 개선됨을 알 수 있다. 따라서, H2 플라즈마 처리를 하면 콘택의 저항이 낮아져 신뢰성을 높일 수 있다.As shown in FIG. 4, it can be seen that the contact resistance is improved compared to the N2 plasma treatment process (p2) when the process (p1) using the H2 plasma treatment is applied to the TiN film. Therefore, when the H2 plasma treatment is performed, the resistance of the contact is lowered, thereby increasing the reliability.

도 5는 CD 별 H2 플라즈마와 N2 플라즈마의 콘택 저항의 관계를 나타낸 그래프이다.5 is a graph showing the relationship between the contact resistance of H2 plasma and N2 plasma for each CD.

X 축은 콘택의 CD(critical dimension: um)이고, Y 축은 콘택 저항(Ω/cnt)을 나타낸다.The X axis is the critical dimension (um) of the contact, and the Y axis is the contact resistance (Ω / cnt).

H2 플라즈마 처리 공정(p3) 대비 N2 플라즈마 처리 공정(p4)을 비교해보면, CD가 작아질수록 H2 플라즈마 처리 공정(p3)의 콘택 저항이 우수함을 알 수 있다. 이는, 집적도가 높은 디바이스에서 콘택홀의 종횡비가 커질수록 H2 플라즈마 처리 공정(p3)이 보다 효과적임을 나타낸다.Comparing the N2 plasma treatment process p4 to the H2 plasma treatment process p3, it can be seen that the smaller the CD, the better the contact resistance of the H2 plasma treatment process p3. This indicates that the H2 plasma treatment process p3 is more effective as the aspect ratio of the contact hole becomes larger in a high integration device.

이상과 같이, 인시츄로 진행된 TiN막 상에 H2 플라즈마 처리를 하고, 콘택홀에 알루미늄 증착을 하면 선택적으로 콘택홀 내부에만 알루미늄을 증착할 수 있어 콘택홀을 매립하는데 효과가 있음을 알 수 있다. 그리고, H2 플라즈마 처리된 TiN막 상부는 별도의 금속 증착 방지 공정을 하지 않고서도 충분히 알루미늄이 증착하는 것을 억제함으로써 공정의 효율을 가져올 수 있다. 또한 일부의 H2 플라즈마 양으로 콘택홀 계면의 자연산화막도 환원시켜 콘택 저항을 낮춰 신뢰성을 높일 수 있다.As described above, when H2 plasma treatment is performed on the in-situ TiN film and aluminum is deposited in the contact hole, aluminum can be selectively deposited only inside the contact hole, and thus, it is understood that the contact hole is effective. The H2 plasma-treated TiN film is prevented from sufficiently depositing aluminum without a separate metal deposition prevention process, thereby bringing about efficiency of the process. In addition, the amount of H2 plasma reduces the natural oxide film at the contact hole interface, thereby lowering the contact resistance, thereby improving reliability.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.Although embodiments of the present invention have been described above with reference to the accompanying drawings, those skilled in the art to which the present invention pertains may implement the present invention in other specific forms without changing the technical spirit or essential features thereof. I can understand that. Therefore, it should be understood that the embodiments described above are exemplary in all respects and not restrictive.

상기한 바와 같은 반도체 금속 배선 형성 방법에 따르면 다음과 같은 효과가 있다. According to the semiconductor metal wiring formation method as described above has the following effects.

첫째, H2 플라즈마 처리를 하여 선택적으로 콘택홀 내부에만 알루미늄막을 증착할 수 있다. First, an aluminum film may be deposited only inside the contact hole by H2 plasma treatment.

둘째, H2 플라즈마 처리로 콘택홀 내부 저면의 계면을 환원함으로써 콘택홀 저항이 개선될 수 있다.Second, the contact hole resistance can be improved by reducing the interface of the inner bottom surface of the contact hole by H2 plasma treatment.

셋째, 콘택홀 저항이 개선됨으로써 신뢰성이 향상된다.Third, reliability is improved by improving the contact hole resistance.

넷째, 인시츄로 진행함으로써 공정 효율을 증대시킬 수 있다.Fourth, the process efficiency can be increased by going in situ.

도 1a 내지 1c은 본 발명의 일 실시예에 따른 반도체 소자의 금속 배선 형성 방법을 순차적으로 나타낸 단면도들이다.1A through 1C are cross-sectional views sequentially illustrating a method of forming metal wires in a semiconductor device according to an embodiment of the present invention.

도 2a 내지 2c는 본 발명의 다른 실시예에 따른 반도체 소자의 금속 배선 형성 방법을 순차적으로 나타낸 단면도들이다.2A through 2C are cross-sectional views sequentially illustrating a method of forming metal wires in a semiconductor device according to another embodiment of the present invention.

도 3a 내지 3c는 본 발명의 또 다른 실시예에 따른 반도체 소자의 금속 배선 형성 방법을 순차적으로 나타낸 단면도들이다.3A to 3C are cross-sectional views sequentially illustrating a method of forming metal wirings of a semiconductor device according to another exemplary embodiment of the present invention.

도 4는 H2 플라즈마와 N2 플라즈마의 콘택 저항의 관계를 나타낸 그래프이다.4 is a graph showing the relationship between the contact resistance of the H2 plasma and the N2 plasma.

도 5는 CD 별 H2 플라즈마와 N2 플라즈마의 콘택 저항의 관계를 나타낸 그래프이다.5 is a graph showing the relationship between the contact resistance of H2 plasma and N2 plasma for each CD.

(도면의 주요부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)

10, 30, 50 : 기판 12, 32, 52 : 절연막10, 30, 50: substrate 12, 32, 52: insulating film

14, 34, 54 : 금속층 15, 35, 55 : 도전성 캡핑막 14, 34, 54: metal layer 15, 35, 55: conductive capping film

18, 38, 58 : 층간 절연막 20, 40, 60 : 콘택홀18, 38, 58: interlayer insulating film 20, 40, 60: contact hole

22, 42, 62 : 확산 방지 및 알루미늄 증착 유도막22, 42, 62: diffusion prevention and aluminum deposition induction film

24, 44, 64 : 알루미늄막 24, 44, 64: aluminum film

Claims (22)

반도체 기판의 금속막 상에 도전성 캡핑막을 증착하여 패터닝하여 하부 배선을 형성하고, Forming a lower wiring by depositing and patterning a conductive capping film on the metal film of the semiconductor substrate, 상기 도전성 캡핑막을 노출시키는 콘택홀을 구비하는 층간 절연막을 형성하고, Forming an interlayer insulating film having a contact hole exposing the conductive capping film, 상기 층간 절연막의 상면 및 상기 콘택홀 내부에 도전성 확산 방지 및 알루미늄 증착 유도막을 형성하고,Forming a conductive diffusion barrier and an aluminum deposition induction film on an upper surface of the interlayer insulating film and inside the contact hole; H2 플라즈마를 처리하여 상기 층간 절연막 상면을 H2 패시베이션하고 상기 콘택홀 저면의 상기 도전성 확산 방지막 및/또는 상기 도전성 캡핑막의 계면을 환원시켜주고, H2 plasma is treated to passivate the upper surface of the interlayer insulating film to reduce the interface between the conductive diffusion barrier and / or the conductive capping film on the bottom of the contact hole, 화학기상증착으로 알루미늄막을 증착하되, 상기 H2 플라즈마 처리에 의해 형성된 상기 H2 패시베이션된 층간 절연막 상부에는 알루미늄막의 형성을 억제하고, 상기 콘택홀 내부에만 형성되도록 하고, Depositing an aluminum film by chemical vapor deposition, and suppressing the formation of an aluminum film on the H2 passivated interlayer insulating film formed by the H2 plasma treatment, and forming only the inside of the contact hole; 상기 증착된 알루미늄막과 상기 H2 패시베이션된 층간 절연막 상부에 알루미늄막을 형성하여 상기 콘택홀을 매립하는 것을 포함하는 반도체 소자의 금속 배선 형성 방법.Forming an aluminum film on the deposited aluminum film and the H2 passivated interlayer insulating film to fill the contact hole. 제 1항에 있어서, The method of claim 1, 상기 H2 플라즈마 처리시 상기 반도체 기판에는 고주파 바이어스를 인가하지 않는 반도체 소자의 금속 배선 형성 방법.The method for forming metal wirings of a semiconductor device in which the high-frequency bias is not applied to the semiconductor substrate during the H2 plasma treatment. 제 1항에 있어서, The method of claim 1, 상기 확산 방지 및 알루미늄 증착 유도막은 상기 콘택홀 내부 및 상기 층간 절연막 상에 형성되는 TiN막인 반도체 소자의 금속 배선 형성 방법.The diffusion preventing and aluminum deposition inducing film is a TiN film formed in the contact hole and on the interlayer insulating film. 제 1항 및 3항에 있어서, The method of claim 1 and 3, 상기 TiN막 형성과 상기 H2 플라즈마 처리는 인시츄로 수행되는 반도체 소자의 금속 배선 형성 방법.Wherein the TiN film formation and the H2 plasma treatment are performed in situ. 제 4항에 있어서,The method of claim 4, wherein 상기 콘택홀의 저면에서 상기 도전성 캡핑막이 상기 TiN막에 의해 완전히 덮이지 않고 노출되는 반도체 소자의 금속 배선 형성 방법.And the conductive capping film is exposed on the bottom surface of the contact hole without being completely covered by the TiN film. 제 1항에 있어서, The method of claim 1, 상기 확산 방지 및 알루미늄 증착 유도막은 상기 콘택홀 내부 및 상기 층간 절연막 상에 형성되는 Ti막과 상기 층간 절연막 상의 상기 Ti막 상부에 형성된 TiN막을 포함하는 반도체 소자의 금속 배선 형성 방법.The diffusion preventing and aluminum deposition inducing film includes a Ti film formed in the contact hole and on the interlayer insulating film and a TiN film formed on the Ti film on the interlayer insulating film. 제 1항 및 6항에 있어서, The method according to claim 1 and 6, 상기 Ti 및 TiN막 형성과 상기 H2 플라즈마 처리는 인시츄로 수행되는 반도체 소자의 금속 배선 형성 방법.And forming the Ti and TiN films and performing the H2 plasma treatment in-situ. 제 7항에 있어서,The method of claim 7, wherein 상기 콘택홀의 저면에서 상기 도전성 캡핑막이 상기 Ti막에 의해 완전히 덮이지 않고 노출되는 반도체 소자의 금속 배선 형성 방법.And the conductive capping film is exposed on the bottom surface of the contact hole without being completely covered by the Ti film. 제 1항에 있어서, The method of claim 1, 상기 확산 방지 및 알루미늄 증착 유도막은 콘택홀 내부 및 상기 층간 절연막 상에 익스시추로 형성된 제 1 TiN막과 상기 층간 절연막 상의 상기 제 1 TiN막 상부의 제 2 TiN막을 포함하는 반도체 소자의 금속 배선 형성 방법.The diffusion preventing and aluminum deposition inducing film may include a first TiN film formed by excitation in a contact hole and on the interlayer insulating film, and a second TiN film on the first TiN film on the interlayer insulating film. . 제 1항 및 9항에 있어서, The method according to claim 1 and 9, 상기 상부면의 제 2 TiN막 형성과 상기 H2 플라즈마 처리는 인시츄로 수행되는 반도체 소자의 금속 배선 형성 방법.And forming the second TiN film on the upper surface and the H2 plasma treatment are performed in situ. 제 1항에 있어서, The method of claim 1, 상기 증착된 알루미늄막과 상기 H2 패시베이션된 층간 절연막 상부에 형성하는 알루미늄막은, 물리기상증착과 리플로우 공정 또는 고온물리기상증착법에 의해 증착되는 반도체 소자의 금속 배선 형성 방법.And the aluminum film formed on the deposited aluminum film and the H2 passivated interlayer insulating film is deposited by physical vapor deposition, a reflow process, or a high temperature physical vapor deposition method. 제 1항에서,In claim 1, 상기 H2 플라즈마 처리와 화학기상증착 알루미늄막 형성 공정은 동일 화학기상증착 챔버에서 수행되는 반도체 소자의 금속 배선 형성 방법.And the H2 plasma treatment and the chemical vapor deposition aluminum film forming process are performed in the same chemical vapor deposition chamber. 반도체 기판의 금속막 상에 도전성 캡핑막을 증착하여 패터닝하여 하부 배선을 형성하고, Forming a lower wiring by depositing and patterning a conductive capping film on the metal film of the semiconductor substrate, 상기 도전성 캡핑막을 노출시키는 콘택홀을 구비하는 층간 절연막을 형성하고, Forming an interlayer insulating film having a contact hole exposing the conductive capping film, 상기 층간 절연막의 상면 및 상기 콘택홀 내부에 확산 방지 및 알루미늄 증착 유도막인 TiN막을 형성하고,Forming a TiN film on the upper surface of the interlayer insulating film and inside the contact hole to prevent diffusion and to deposit aluminum; 인시츄로 H2 플라즈마를 처리하여 상기 층간 절연막 상면의 상기 TiN막을 패시베이션하고 상기 콘택홀 저면의 상기 TiN막 및/또는 상기 도전성 캡핑막의 계면을 환원시켜주고, H2 plasma is treated in-situ to passivate the TiN film on the upper surface of the interlayer insulating film, thereby reducing the interface between the TiN film and / or the conductive capping film on the bottom of the contact hole, 화학기상증착으로 알루미늄막을 증착하되, 상기 H2 플라즈마 처리에 의해 형성된 상기 H2 패시베이션된 TiN막 상부에는 알루미늄막의 형성을 억제하고, 상기 콘택홀 내부에만 형성되도록 하고, Deposition of an aluminum film by chemical vapor deposition, but suppressing the formation of an aluminum film on the H2 passivated TiN film formed by the H2 plasma treatment, to be formed only inside the contact hole, 상기 증착된 알루미늄막과 상기 H2 패시베이션된 TiN막 상부에 알루미늄막을 형성하여 상기 콘택홀을 매립하는 것을 포함하는 반도체 소자의 금속 배선 형성 방법.And forming an aluminum film over the deposited aluminum film and the H2 passivated TiN film to fill the contact hole. 제 13항에 있어서, The method of claim 13, 상기 H2 플라즈마 처리시 상기 반도체 기판에는 고주파 바이어스를 인가하지 않는 반도체 소자의 금속 배선 형성 방법.The method for forming metal wirings of a semiconductor device in which the high-frequency bias is not applied to the semiconductor substrate during the H2 plasma treatment. 제 13항에 있어서, The method of claim 13, 상기 콘택홀의 저면에서 상기 도전성 캡핑막이 상기 TiN막에 의해 완전히 덮이지 않고 노출되는 반도체 소자의 금속 배선 형성 방법.And the conductive capping film is exposed on the bottom surface of the contact hole without being completely covered by the TiN film. 제 13항에 있어서, The method of claim 13, 상기 증착된 알루미늄막과 상기 H2 패시베이션된 TiN막 상부에 형성하는 알루미늄막은, 물리기상증착과 리플로우 공정 또는 고온물리기상증착법에 의해 증착되는 반도체 소자의 금속 배선 형성 방법.And the aluminum film formed on the deposited aluminum film and the H2 passivated TiN film is deposited by physical vapor deposition, a reflow process, or a high temperature physical vapor deposition method. 제 13항에 있어서,The method of claim 13, 상기 H2 플라즈마 처리와 화학기상증착 알루미늄막 형성 공정은 동일 화학기상증착 챔버에서 수행되는 반도체 소자의 금속 배선 형성 방법.And the H2 plasma treatment and the chemical vapor deposition aluminum film forming process are performed in the same chemical vapor deposition chamber. 반도체 기판의 금속막 상에 도전성 캡핑막을 증착하여 패터닝하여 하부 배선을 형성하고, Forming a lower wiring by depositing and patterning a conductive capping film on the metal film of the semiconductor substrate, 상기 도전성 캡핑막을 노출시키는 콘택홀을 구비하는 층간 절연막을 형성하고, Forming an interlayer insulating film having a contact hole exposing the conductive capping film, 상기 층간 절연막의 상면 및 상기 콘택홀 내부에 확산 방지 및 알루미늄 증착 유도막인 Ti막을 형성하고,Forming a Ti film on the upper surface of the interlayer insulating film and the inside of the contact hole to prevent diffusion and to deposit aluminum 상기 층간 절연막 상의 Ti막의 상부면에만 TiN막을 형성하고,A TiN film is formed only on an upper surface of the Ti film on the interlayer insulating film, 인시츄로 H2 플라즈마를 처리하여 상기 층간 절연막 상의 Ti막의 상부면에만 형성된 상기 TiN막에 H2 패시베이션을 하고 상기 콘택홀 저면의 상기 Ti막 및/또는 상기 도전성 캡핑막의 계면을 환원시켜주고, Treating the H2 plasma in situ to H2 passivation on the TiN film formed only on the upper surface of the Ti film on the interlayer insulating film and reducing the interface between the Ti film and / or the conductive capping film on the bottom of the contact hole; 화학기상증착으로 알루미늄막을 증착하되, 상기 H2 플라즈마 처리에 의해 형성된 상기 H2 패시베이션된 TiN막 상부에는 알루미늄막의 형성을 억제하고, 상기 콘택홀 내부에만 형성되도록 하고, Deposition of an aluminum film by chemical vapor deposition, but suppressing the formation of an aluminum film on the H2 passivated TiN film formed by the H2 plasma treatment, to be formed only inside the contact hole, 상기 증착된 알루미늄막과 상기 H2 패시베이션된 TiN막 상부에 알루미늄막을 형성하여 상기 콘택홀을 매립하는 것을 포함하는 반도체 소자의 금속 배선 형성 방법.And forming an aluminum film over the deposited aluminum film and the H2 passivated TiN film to fill the contact hole. 제 18항에 있어서, The method of claim 18, 상기 H2 플라즈마 처리시 상기 반도체 기판에는 고주파 바이어스를 인가하지 않는 반도체 소자의 금속 배선 형성 방법.The method for forming metal wirings of a semiconductor device in which the high-frequency bias is not applied to the semiconductor substrate during the H2 plasma treatment. 제 18항에 있어서, The method of claim 18, 상기 콘택홀의 저면에서 상기 도전성 캡핑막이 상기 Ti막에 의해 완전히 덮이지 않고 노출되는 반도체 소자의 금속 배선 형성 방법.And the conductive capping film is exposed on the bottom surface of the contact hole without being completely covered by the Ti film. 제 18항에 있어서, The method of claim 18, 상기 증착된 알루미늄막과 상기 H2 패시베이션된 TiN막 상부에 형성하는 알루미늄막은, 물리기상증착과 리플로우 공정 또는 고온물리기상증착법의해 증착되는 반도체 소자의 금속 배선 형성 방법.And the aluminum film formed on the deposited aluminum film and the H2 passivated TiN film is deposited by a physical vapor deposition and a reflow process or a high temperature physical vapor deposition method. 제 18항에 있어서,The method of claim 18, 상기 H2 플라즈마 처리와 화학기상증착 알루미늄막 형성 공정은 동일 화학기상증착 챔버에서 수행되는 반도체 소자의 금속 배선 형성 방법.And the H2 plasma treatment and the chemical vapor deposition aluminum film forming process are performed in the same chemical vapor deposition chamber.
KR1020050116282A 2005-11-25 2005-12-01 Fabricating method for interconnection line of semiconductor device KR20050118153A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20050113816 2005-11-25
KR1020050113816 2005-11-25

Publications (1)

Publication Number Publication Date
KR20050118153A true KR20050118153A (en) 2005-12-15

Family

ID=37291341

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050116282A KR20050118153A (en) 2005-11-25 2005-12-01 Fabricating method for interconnection line of semiconductor device

Country Status (1)

Country Link
KR (1) KR20050118153A (en)

Similar Documents

Publication Publication Date Title
KR100599434B1 (en) Method of forming metal interconnection line for semiconductor device
US6686278B2 (en) Method for forming a plug metal layer
TWI694501B (en) Dielectric/metal barrier integration to prevent copper diffusion
US20070077755A1 (en) Method of forming metal wiring in a semiconductor device
US7732304B2 (en) Method of manufacturing semiconductor device
JP3027946B2 (en) Semiconductor device and manufacturing method thereof
JP4084201B2 (en) Aluminum metal wiring formation method
KR20040053460A (en) Method For Manufacturing Semiconductor Devices
KR100652317B1 (en) Method for manufacturing metal pad of the semiconductor device
KR100753416B1 (en) Method of manufacturing semiconductor device
KR20050118153A (en) Fabricating method for interconnection line of semiconductor device
KR101158059B1 (en) Method for forming metal line of semiconductor device
KR100307827B1 (en) Metal wiring contact formation method of semiconductor device
KR100875073B1 (en) Metal wiring formation method of semiconductor device
KR101185853B1 (en) Method for forming metal line of semiconductor device
KR100587594B1 (en) Method for forming metal wiring semiconductor device
KR100406562B1 (en) Method for forming metal line
KR100735524B1 (en) Method for forming metal wiring layer of semiconductor device
JPH11186390A (en) Manufacture of semiconductor device
KR20050106916A (en) Method for manufacturing semiconductor device with diffusion barrier
KR100895811B1 (en) Method for forming metal interconnection layer of semiconductor device
KR20020048720A (en) A method for forming damascene metal wire using copper
KR20090001198A (en) Metal layer of semiconductor device and method for manufacturing the same
KR20010108839A (en) Method for forming plug in semiconductor device
KR19990059072A (en) Method of forming barrier metal layer of semiconductor device

Legal Events

Date Code Title Description
G15R Request for early opening
WITN Withdrawal due to no request for examination