KR20050113822A

KR20050113822A - 오버레이 마크

Info

Publication number: KR20050113822A
Application number: KR1020040038939A
Authority: KR
Inventors: 김대중; 김은성
Original assignee: 삼성전자주식회사
Priority date: 2004-05-31
Filing date: 2004-05-31
Publication date: 2005-12-05

Abstract

반도체 기판 상에 형성된 복수의 층들 상호간의 미스얼라인을 측정하고 보정할 수 있는 오버레이 마크에 있어서, 반도체 기판 상에 제1층 오버레이 마크 어미자가 형성되어 있다. 그리고, 상기 제1층 오버레이 마크 어미자 내부에 제2층 오버레이 마크 어미자가 형성되어 있다. 이로써, 미스얼라인 데이터의 신뢰성을 높이고 미스얼라인 측정 시간을 줄인다.

Description

오버레이 마크{OVERLAY MARK}

본 발명은 오버레이 마크에 관한 것으로, 보다 상세하게는 복수의 층이 차례로 형성되어 있는 기판 상에서 상기 각 층 사이의 미스얼라인(misalign)을 측정하고 보정할 수 있는 오버레이 마크에 관한 것이다.

일반적으로, 반도체 소자는 복수의 층으로 이루어지는 다층 구조를 갖는다. 이러한 다층 구조를 갖는 반도체 소자는 그 집적도가 높아질수록 제조 공정 상 요구되는 미세 패턴의 최소 선폭이 점점 작아진다. 그 결과, 이러한 미세 패턴들을 서로 연결시킬 때, 특정 층과 그 하부에 형성되어 있거나 또는 상부에 형성될 다른 층과의 오버레이의 정확성, 즉 얼라인먼트의 정확성이 크게 요구된다.

다층 구조의 박막 및 다양한 패턴으로 이루어지는 반도체 소자의 제조 공정에 있어서, 후속 공정에서 상부 층을 형성하기 위한 사진 공정은 선행하여 형성된 하부 층과의 오버레이 사양을 만족시켜야 한다. 특히, 후속 공정에서 어떤 층을 형성할 때 선행하여 형성된 2개 이상의 하부 층들에 대하여 동시에 정렬시켜야 하는 경우가 있다. 이와 같은 경우에는 다중 층 보정이 필요하다.

종래에는, 다중 층 보정을 행하기 위하여, 정렬이 필요한 하부의 각 층들에 독립적으로 형성된 각 오버레이 마크를 이용하여 각각의 층과의 오버레이 값을 구하고 이들의 평균치를 구하여 보정치를 산출하거나, 각 층 또는 어느 한 축방향에 가중치를 두어 보정값을 산출하는 방법을 이용하였다. 그러나, 서로 다른 복수의 하부층들에서는 각 층들의 오버레이 마크가 서로 다른 위치에 존재하고, 그 때문에, 미스얼라인에 대한 동일한 보정값을 산출한다고 보기 어렵다. 또한, 복수의 층들 사이의 미스얼라인을 각각 따로 측정하여야 하므로 많은 시간이 소요되는 문제가 있었다.

즉, 종래 기술에 따른 오버레이 마크를 갖춘 반도체 소자에서는 다층 구조의 박막들간의 미스얼라인을 측정할 때 측정 포인트가 변화됨으로써 그 측정의 정확도가 떨어지는 단점이 있으며, 여러 회수에 걸친 반복적 측정으로 인하여 미스얼라인을 측정하는 시간이 길어져서 생산성이 떨어지는 단점이 있다.

본 발명의 목적은 상기의 종래 기술이 가지는 문제점을 해결하고자 하는 것으로, 다층 구조의 박막들간의 미스얼라인을 정확하게 측정할 수 있고 이들 박막들간의 미스얼라인 측정 시간을 단축시킬 수 있는 오버레이 마크를 제공하는 것이다.

상기 목적을 달성하기 위하여, 본 발명에 따른 오버레이 마크는 반도체 기판 상에 제1층 오버레이 마크 어미자가 형성되어 있다. 그리고, 상기 제1층 오버레이 마크 어미자 내부에 제2층 오버레이 마크 어미자가 형성되어 있다.

그리고, 상기 제1층 오버레이 마크 어미자 및 제2층 오버레이 마크 상에 오버레이 아들자가 더 형성될 수 있다.

본 발명에 의하면, 다층 구조의 박막들간의 미스얼라인(misalign)을 동시에 측정할 수 있는 오버레이 마크을 형성함으로, 미스얼라인 데이터의 신뢰성을 높이고 미스얼라인 측정 시간을 줄인다.

다음에, 본 발명의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.

도 1은 본 발명의 일 실시예에 따른 반도체 소자에 구비된 오버레이 마크(10)를 설명하기 위한 평면도이다.

도 1를 참조하면, 상기 오버레이 마크(10)는 제1층 오버레이 마크(12) 어미자, 제2층 오버레이 마크 어미자(14)를 구비하고, 오버레이 마크 아들자(16)을 더 구비한다.

구체적으로, 제1층 오버레이 마크 어미자(12)는 반도체 기판(5) 상의 스크라이브 레인 영역에 형성되어 있다. 그리고, 제1층 오버레이 마크 어미자(12)는 바람직하게 메사(mesa)형 인 사각 프레임 패턴이다.

제2층 오버레이 마크 어미자(14)는 제1층 오버레이 마크 어미자(12) 내부의 반도체 기판(5) 상에 형성되어 있다. 그리고, 제2층 오버레이 마크 어미자(14)는 바람직하게 메사(mesa)형 인 사각 프레임 패턴이다. 그리고, 바람직하게는 제1층 오버레이 마크 어미자(12)와 제2층 오버레이 마크 어미자(14) 사이에 가능한 한 작은 단차를 가지도록 형성된다.

그리고, 반도체 소자의 제조 공정시 미스얼라인를 측정하는데 사용하기 위하여, 오버레이 마크 아들자(16)가 제1층 오버레이 마크 어미자(12) 및 제2층 오버레이 마크 어미자(14) 상에 제2층 오버레이 마크 어미자(14) 보다 더 작은 크기로 형성된다. 그리고, 오버레이 마크 아들자(16)는 메사(mesa)형 인 사각 프레임 패턴으로 되어 있다. 그리고, 오버레이 마크 아들자(16)는 포토레지스트 패턴이다.

도 2 내지 도 4는 도 1에 도시한 오버레이 마크(10)를 제조하는 방법을 설명하기 위하여 도 1의 X-X' 방향으로 절단한 단면도들이다.

도 2를 참조하면, 반도체 기판(5) 상에 소자 형성에 필요한 단층 또는 다층의 박막으로 이루어지는 1층(도시하지 않음)을 형성한 후, 사진 식각 공정에 의하여 패터닝하여 반도체 기판(50)의 스크라이브 레인영역에 제1층 오버레이 마크 어미자(12)를 형성한다. 그리고, 도 2에 도시한 바와 같이, 제1층 오버레이 마크 어미자(12)는 단면이 메사(mesa)형 인 사각 프레임 패턴으로 되어 있다.

도 3를 참조하면, 상기 제1층 오버레이 마크 어미자(12)가 형성된 반도체 기판 상에 소자 형성에 필요한 단층 또는 다층의 박막으로 이루어지는 제2층(도시하지 않음)을 형성한 후, 이를 사진 식각 공정에 의하여 패터닝하여, 제1 오버레이 마크 어미자(12)의 내부에 제2층 오버레이 마크 어미자(14)를 형성한다. 그리고, 도 3에 도시한 바와 같이, 제2층 오버레이 마크 어미자(14)는 단면이 메사(mesa)형 인 사각 프레임 패턴으로 되어 있다.

그리고, 제2층 오버레이 마크 어미자(14)는 바람직하게 제1층 오버레이 마크 어미자(12)와의 사이에 가능한 한 작은 단차를 가지도록 형성된다. 즉, 상기 단차는 반도체 기판(5)의 표면과 각 오버레이 마크 어미자의 높이(A, B)사이의 차이다.

상기 제1층과 제2층 사이에 다른 막이 개재되어 있는 경우에는, 상기 제2층 오버레이 마크 어미자(14)와 상기 제1층 오버레이 마크 어미자(12)와의 단차를 최소화하기 위하여, 상기 제2층을 형성하기 전에, 제1층 오버레이 마크 어미자(12)에 의하여 포위된 반도체 기판 상에 덮고 있는 막들(도시 생략)을 사진 식각 공정에 의하여 패터닝하여 제1층 오버레이 마크 어미자(12)를 완전히 노출시키는 단계를 삽입할 수 있다.

상기 설명한 바와 같이, 제2층 오버레이 마크 어미자(14)는 제1층 오버레이 마크 어미자(12)에 의하여 한정되는 영역 내에서 제1층 오버레이 마크 어미자(42)와 동일한 높이를 가지도록 하여, 이들 사이에 단차가 없도록 하는 것이 바람직하다.

도 4를 참조하면, 제1층 오버레이 마크 어미자(12) 및 제2층 오버레이 마크 어미자(14)가 형성된 반도체 기판 상에 소자 형성에 필요한 단층 또는 다층의 박막으로 이루어지는 제3층(15)을 형성한다. 그리고, 상기 제3층 상에 포토레지스트를 도포한 후, 이를 사진 공정에 의하여 패터닝하여, 제2 오버레이 마크 어미자(14)의 내부에 포위되도록 포토레지스트 패턴, 즉 오버레이 마크 아들자(16)를 형성한다. 그리고, 도 4에 도시한 바와 같이, 오버레이 마크 아들자(16)는 단면이 메사(mesa)형 인 사각 프레임 패턴이다.

이로써, 다층 구조의 박막들간의 미스얼라인(misalign)을 측정하고 보정할 수 있도록, 동일한 위치에 복수의 오버레이 마크(10)을 형성한다.

이어서, 도 1에 도시한 오버레이 마크(10)를 갖춘 반도체 소자에서, 오버레이 마크(10)를 사용하여 반도체 기판(5) 상에 형성된 다층 구조의 박막들간의 미스얼라인을 측정하는 방법을 설명하면 다음과 같다.

도 5는 도 1에 도시한 오버레이 마크(10)를 측정하는 방법을 설명하기 위한 평면도이다.

도 5를 참조하면, 제1 내지 제3 시그날(18, 20, 22)은 오버레이 측정장비에 서 제1층 오버레이 마크 어미자(12), 제2층 오버레이 마크 어미자(24) 및 오버레이 마크의 아들자에서 발생하는 광의 프로파일이다. 그리고, 제1 시그날(18)은 제1층 오버레이 마크 어미자(12)에 의하여 발생된다. 그리고, 제2 시그날(20)은 제2층 오버레이 마크 어미자(14)에 의하여 발생된다. 그리고, 제2 시그날(22)은 오버레이 마크의 아들자(16)에 의하여 발생된다.

오버레이 마크 아들자(16)에서 발생되는 제3 시그날(22)의 중심점(F)을 기준으로 제1 오버레이 마크 어미자(12)에서 발생되는 제1 시그날(18)의 중심점(D)과 제2 오버레이 마크 어미자(14)에서 발생되는 제2 시그날(20)의 중심점(E)에 대하여 선택적으로 각 층의 미스얼라인를 1:1로 측정한다. 그리고, 각각의 미스얼라인 정도를 평균한다.

그리고, 제1 오버레이 마크 어미자(12)에서 발생되는 제1 시그날과 제2 오버레이 마크 어미자(14)에서 발생되는 제2 시그날을 이용하여 상호간에 아들자/어미자 역할을 정하여 미스얼라인을 측정한다.

본 발명에 따르면, 동일한 위치에 복수의 오버레이 마크를 형성함으로, 동일한 위치에서 다층 구조의 박막들간의 미스얼라인을 측정하는 것이 가능하므로 미스얼라인 데이타를 신뢰성 있게 얻을 수 있다.

또한, 한번의 측정으로 다층 구조의 박막들간의 미스얼라인을 측정하는 것이 가능하므로 측정 포인트가 변경되는 것을 방지할 수 있고, 따라서 미스얼라인 측정 시간을 현저히 줄일 수 있다.

상기에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

도 5은 도 1에 도시한 오버레이 마크(10)를 측정하는 방법을 설명하기 위한 평면도이다.

<도면의 주요 부분에 대한 부호의 설명>

5 : 반도체 기판 10: 오버레이 마크

12 : 제1층 오버레이 마크 어미자

14 : 제2층 오버레이 마크 어미자

15 : 제3층 16: 오버레이 마크 아들자

18 : 제1 시그날 20 : 제2 시그날

22 : 제3 시그날

Claims

반도체 기판 상에 형성된 제1층 오버레이 마크 어미자; 및

제1층 오버레이 마크 어미자 내부에 형성된 제2층 오버레이 마크 어미자를 구비하는 것을 특징으로 하는 오버레이 마크.
제1항에 있어서, 상기 제1층 오버레이 마크 어미자는 메사형인 사각 프레임 패턴 인 것을 특징으로 하는 오버레이 마크.
제1항에 있어서, 상기 제2층 오버레이 마크 어미자는 메사형인 사각 프레임 패턴 인 것을 특징으로 하는 오버레이 마크.
제1항에 있어서, 상기 제1층 오버레이 마크 어미자 및 제2층 오버레이 마크 상에 형성된 오버레이 마크 아들자를 더 구비하는 것을 특징으로 하는 오버레이 마크.
제4항에 있어서, 오버레이 마크 아들자는 포토레지스트 패턴인 것을 특징으로 하는 오버레이 마크.