KR20050113696A - Organic electro luminescent display panel - Google Patents

Organic electro luminescent display panel Download PDF

Info

Publication number
KR20050113696A
KR20050113696A KR1020040037280A KR20040037280A KR20050113696A KR 20050113696 A KR20050113696 A KR 20050113696A KR 1020040037280 A KR1020040037280 A KR 1020040037280A KR 20040037280 A KR20040037280 A KR 20040037280A KR 20050113696 A KR20050113696 A KR 20050113696A
Authority
KR
South Korea
Prior art keywords
line
thin film
data
transistor
capacitor
Prior art date
Application number
KR1020040037280A
Other languages
Korean (ko)
Other versions
KR100599772B1 (en
Inventor
김금남
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040037280A priority Critical patent/KR100599772B1/en
Publication of KR20050113696A publication Critical patent/KR20050113696A/en
Application granted granted Critical
Publication of KR100599772B1 publication Critical patent/KR100599772B1/en

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/28Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including components using organic materials as the active part, or using a combination of organic materials with other materials as the active part
    • H01L27/32Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including components using organic materials as the active part, or using a combination of organic materials with other materials as the active part with components specially adapted for light emission, e.g. flat-panel displays using organic light-emitting diodes [OLED]
    • H01L27/3241Matrix-type displays
    • H01L27/3244Active matrix displays
    • H01L27/326Active matrix displays special geometry or disposition of pixel-elements
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/28Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including components using organic materials as the active part, or using a combination of organic materials with other materials as the active part
    • H01L27/32Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including components using organic materials as the active part, or using a combination of organic materials with other materials as the active part with components specially adapted for light emission, e.g. flat-panel displays using organic light-emitting diodes [OLED]
    • H01L27/3241Matrix-type displays
    • H01L27/3244Active matrix displays
    • H01L27/3248Connection of the pixel electrode to the TFT
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/28Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including components using organic materials as the active part, or using a combination of organic materials with other materials as the active part
    • H01L27/32Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including components using organic materials as the active part, or using a combination of organic materials with other materials as the active part with components specially adapted for light emission, e.g. flat-panel displays using organic light-emitting diodes [OLED]
    • H01L27/3241Matrix-type displays
    • H01L27/3244Active matrix displays
    • H01L27/326Active matrix displays special geometry or disposition of pixel-elements
    • H01L27/3262Active matrix displays special geometry or disposition of pixel-elements of TFT
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/28Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including components using organic materials as the active part, or using a combination of organic materials with other materials as the active part
    • H01L27/32Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including components using organic materials as the active part, or using a combination of organic materials with other materials as the active part with components specially adapted for light emission, e.g. flat-panel displays using organic light-emitting diodes [OLED]
    • H01L27/3241Matrix-type displays
    • H01L27/3244Active matrix displays
    • H01L27/326Active matrix displays special geometry or disposition of pixel-elements
    • H01L27/3265Active matrix displays special geometry or disposition of pixel-elements of capacitor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/28Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including components using organic materials as the active part, or using a combination of organic materials with other materials as the active part
    • H01L27/32Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including components using organic materials as the active part, or using a combination of organic materials with other materials as the active part with components specially adapted for light emission, e.g. flat-panel displays using organic light-emitting diodes [OLED]
    • H01L27/3241Matrix-type displays
    • H01L27/3244Active matrix displays
    • H01L27/3276Wiring lines
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L51/00Solid state devices using organic materials as the active part, or using a combination of organic materials with other materials as the active part; Processes or apparatus specially adapted for the manufacture or treatment of such devices, or of parts thereof
    • H01L51/50Solid state devices using organic materials as the active part, or using a combination of organic materials with other materials as the active part; Processes or apparatus specially adapted for the manufacture or treatment of such devices, or of parts thereof specially adapted for light emission, e.g. organic light emitting diodes [OLED] or polymer light emitting devices [PLED]
    • H01L51/52Details of devices
    • H01L51/5296Light emitting organic transistors

Abstract

본 발명은 유기전계 발광 표시 패널에 관한 것으로, 부스트 제어선과 커패시터가, 상기 커패시터의 일 전극을 이루는 반도체층; 상기 반도체층 위로 형성되며, 상기 부스트 제어선에 분기되어서 이루어진 게이트 전극층; 상기 게이트 전극층 위로 형성되는 제1 접촉홀과, 상기 반도체층에 접촉하는 제2 접촉홀; 및, 상기 제1 접촉홀 및 제2 접촉홀을 통해서 상기 반도체층과 게이트 전극층에 각각 접촉되는 금속층;을 통해서 서로 연결되는 구조로 이루어진다. The present invention relates to an organic light emitting display panel, wherein a boost control line and a capacitor comprise a semiconductor layer forming one electrode of the capacitor; A gate electrode layer formed on the semiconductor layer and branched from the boost control line; A first contact hole formed over the gate electrode layer and a second contact hole contacting the semiconductor layer; And a metal layer in contact with the semiconductor layer and the gate electrode layer through the first contact hole and the second contact hole, respectively.

Description

유기전계 발광 표시 패널{ORGANIC ELECTRO LUMINESCENT DISPLAY PANEL}Organic electroluminescent display panel {ORGANIC ELECTRO LUMINESCENT DISPLAY PANEL}
본 발명은 유기전계 발광 표시 패널에 관한 것으로서, 더욱 상세하게는 단위 화소의 배치구조를 개선해서 개구율을 증대한 유기전계 발광 표시 패널에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an organic light emitting display panel, and more particularly, to an organic light emitting display panel having an improved aperture ratio by improving an arrangement structure of unit pixels.
유기전계 발광장치는 캐소드(cathode)에서 공급된 전자와, 애노드(anode)에서 공급된 정공의 결합에 의해 형광성 유기 물질을 전기적으로 여기시켜 발광한다. 이때, 유기 물질은 전자와 정공의 공급을 좋게 하기 위해서 발광층(emitting layer, EML), 전자 수송층(electron transport layer, ETL) 및 정공 수송층(hole transport layer, HTL)을 포함한 다층 구조로 이루어짐이 일반적이다.The organic light emitting device electrically emits and emits a fluorescent organic material by a combination of electrons supplied from a cathode and holes supplied from an anode. In this case, in order to improve the supply of electrons and holes, the organic material is generally formed of a multilayer structure including an emitting layer (EML), an electron transport layer (ETL), and a hole transport layer (HTL). .
그리고, 유기전계 발광장치를 구동하는 방식으로는 크게 수동 매트릭스형(passive matrix)과 능동 매트릭스형(active matrix)으로 구분할 수 있으며, 능동 매트릭스형은 다시 커패시터에 전압을 기입해서 유지시키는 신호의 형태에 따라 전압 기입(voltage programming) 방식과 전류 기입(current programming) 방식으로 나누어진다.In addition, the organic EL device can be classified into a passive matrix type and an active matrix type. The active matrix type is a signal type that maintains a voltage by writing a voltage to a capacitor. Therefore, it is divided into a voltage programming method and a current programming method.
도 1은 능동 매트릭스형 유기전계 발광장치의 등가 회로도로, 종래의 유기전계 발광장치의 화소 회로는 스위칭용 박막 트랜지스터(ST)와 구동용 박막 트랜지스터(DT) 그리고, 스토리지 커패시터(CST)를 포함한다. 이때, 단위 화소들은 주사선(S1∼Sn)과 데이터선(D1∼Dn) 그리고 전원선(V1∼Vn)의 교차 배열에 의해 정의된 매트릭스 배열 구조를 가진다.1 is an equivalent circuit diagram of an active matrix type organic light emitting device, and a pixel circuit of a conventional organic light emitting device includes a switching thin film transistor ST, a driving thin film transistor DT, and a storage capacitor C ST . do. In this case, the unit pixels have a matrix array structure defined by the intersecting arrangement of the scan lines S1 to Sn, the data lines D1 to Dn, and the power lines V1 to Vn.
각각의 단위 화소에서, 스위칭 박막 트랜지스터(ST)는 주사선(S1∼Sn)과 데이터선(D1∼Dn)에 각각 소스 전극 및 게이트 전극이 연결되고, 드레인 전극에는 구동 박막 트랜지스터(DT)의 게이트 전극이 연결된다. 그리고, 스위칭 박막 트랜지스터(ST)의 드레인 전극과 전원선(V1∼Vn) 사이에는 스토리지 커패시터(CST)가 병렬 연결된다. 구동 박막 트랜지스터(DT)의 소스 전극은 전원선(V1∼Vn)과 연결되고, 드레인 전극은 유기 물질(EL)에 연결되어 상기 유기 물질(EL)의 양극을 형성한다. 그리고, 유기 물질(EL)의 음극은 공통 전압이 각 화소마다 동일하게 공급된다.In each unit pixel, the switching thin film transistor ST has a source electrode and a gate electrode connected to the scan lines S1 to Sn and the data lines D1 to Dn, respectively, and the drain electrode has a gate electrode of the driving thin film transistor DT. Is connected. The storage capacitor C ST is connected in parallel between the drain electrode of the switching thin film transistor ST and the power lines V1 to Vn. The source electrode of the driving thin film transistor DT is connected to the power lines V1 to Vn, and the drain electrode is connected to the organic material EL to form an anode of the organic material EL. The cathode of the organic material EL is supplied with the same common voltage for each pixel.
스위칭 박막 트랜지스터(ST)의 게이트에 인가되는 선택 신호에 의해 이 박막 트랜지스터(ST)가 턴-온(turn-on)되면, 데이터선(D1∼Dn)으로부터 데이터 전압이 스위칭 박막 트랜지스터(ST)의 게이트에 인가된다. 그러면, 스토리지 커패시터(CST)에 의해 게이트와 소스 사이에 충전된 전압(VGS)에 대응하여 박막 트랜지스터(DT)에 전류(IOLED)가 흐르고, 이 전류(IOLED)에 따라 유기 물질(EL)이 발광한다.When the thin film transistor ST is turned on by a selection signal applied to the gate of the switching thin film transistor ST, the data voltage from the data lines D1 to Dn is applied to the switching thin film transistor ST. Is applied to the gate. Then, a current I OLED flows in the thin film transistor DT in response to the voltage V GS charged between the gate and the source by the storage capacitor C ST , and according to the current I OLED , an organic material ( EL) emits light.
그러나, 이처럼 구동하는 전압 기입 방식에서, 구동 박막 트랜지스터의 각 화소별 특성 편차, 예를 들어 문턱 전압(threshold voltage)의 편차, 채널의 이동도 등에 의해 패널의 휘도가 균일하지 못한 문제가 발생한다.However, in such a driving voltage writing method, there is a problem in that the luminance of the panel is not uniform due to the characteristic variation of each pixel of the driving thin film transistor, for example, the variation of the threshold voltage, the mobility of the channel, and the like.
이에 따라, 구동용 박막 트랜지스터의 특성 편차를 보정하는 다수의 보상 회로들이 제안되었으나, 박막 트랜지스터의 개수를 증가시켜 단위 화소의 개구율을 떨어뜨리는 문제를 수반하게 되었다.Accordingly, a number of compensation circuits have been proposed for correcting the characteristic variation of the driving thin film transistor. However, the number of the thin film transistors has been increased, resulting in a problem of lowering the aperture ratio of the unit pixel.
이에 반해, 전류 기입 방식의 유기전계 발광장치는 화소 회로에 전류를 공급하는 전류원이 패널 전체, 즉 모든 데이터 배선에 대해 균일하다고 하면 각 화소내의 구동 박막 트랜지스터가 불균일한 전압-전류 특성을 갖는다 하더라도 균일한 디스플레이 특성을 얻을 수 있다.On the other hand, in the organic light emitting device of the current writing method, even if the current source for supplying the current to the pixel circuit is uniform for the entire panel, that is, all the data lines, even if the driving thin film transistors in each pixel have uneven voltage-current characteristics One display characteristic can be obtained.
도 2는 유기전계 발광장치를 구동하기 위한 종래의 전류 기입 방식의 화소 회로로서, N×M개의 화소 중 하나를 대표적으로 도시한 것이다. 유기 물질(EL)에 구동 박막 트랜지스터(DT)가 연결되어 발광을 위한 전류를 공급하고, 이 박막 트랜지스터(DT)의 전류량은 스위칭 박막 트랜지스터(ST1)를 통해 인가되는 데이터 전류(IDATA)에 의해 제어되도록 구성되어 있다.FIG. 2 is a pixel circuit of a conventional current write method for driving an organic light emitting device, and typically shows one of N × M pixels. The driving thin film transistor DT is connected to the organic material EL to supply current for emitting light, and the amount of current of the thin film transistor DT is controlled by the data current I DATA applied through the switching thin film transistor ST1. It is configured to be controlled.
주사선(Sn)으로부터 선택 신호에 의해 스위칭 박막 트랜지스터(ST1, ST2)가 턴온되면, 박막 트랜지스터(DT)가 다이오드 연결 상태로 되어 스토리지 커패시터(CST)에 전류가 흘러서 전압이 충전된다. 또한, 박막 트랜지스터(DT)의 게이트 전위가 떨어져 소스에서 드레인으로 전류가 흘러 휘도 설정용 데이터 전류(IDATA)에 대응하는 전압이 스토리지 커패시터(CST)에 저장된다. 다음으로, 스위칭 박막 트랜지스터(ST1, ST2)를 턴-오프(turn-off)하고, 발광 제어선(En))에 연결된 박막 트랜지스터(ET)를 턴온한다. 그러면, 전원 공급선(Vm)으로부터 전원이 공급되고, 스토리지 커패시터(CST)에 저장된 전압에 대응하는 전류가 유기 물질(EL)로 흘러 설정된 휘도로 발광이 이루어진다.When the switching thin film transistors ST1 and ST2 are turned on by the selection signal from the scan line Sn, the thin film transistor DT is in a diode-connected state, and current flows in the storage capacitor C ST to charge the voltage. In addition, the gate potential of the thin film transistor DT is dropped so that a current flows from the source to the drain, and a voltage corresponding to the luminance setting data current I DATA is stored in the storage capacitor C ST . Next, the switching thin film transistors ST1 and ST2 are turned off and the thin film transistor ET connected to the emission control line En is turned on. Then, power is supplied from the power supply line Vm, and a current corresponding to the voltage stored in the storage capacitor C ST flows into the organic material EL to emit light at the set luminance.
그런데, 유기 물질에 흐르는 전류(IOLED)는 미세 전류이면서 데이터선(Dm)의 전압 범위는 넓기 때문에, 미세 전류(IDATA)로 화소 회로를 구동하는 경우에는 데이터 배선의 기생 용량 등을 충전하는데 시간이 많이 걸린다는 문제점이 있다.However, since the current I OLED flowing through the organic material is a microcurrent and the voltage range of the data line Dm is wide, the parasitic capacitance of the data line is charged when driving the pixel circuit with the microcurrent I DATA . There is a problem that takes a lot of time.
또한, 단위 화소에 배치되는 박막 트랜지스터의 개수가 증가하여 개구율이 상당히 감소하는 문제점이 발생한다. 이러한 개구율의 감소는 휘도를 떨어뜨리고, 고전류 구동을 요구하므로 수명이 감소되는 문제를 발생시킨다.In addition, the number of thin film transistors disposed in a unit pixel increases, causing a problem that the aperture ratio is considerably reduced. This reduction in aperture ratio causes a problem of lowering luminance and requiring high current driving and thus reducing lifetime.
이에, 본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로서, 단위 화소의 배치 구조를 개선해서 개구율을 증대한 본 발명의 유기전계 발광 표시 패널을 제공하는데 있다.Accordingly, the present invention has been made to solve the above problems, and an object of the present invention is to provide an organic light emitting display panel of the present invention, in which an aperture ratio is increased by improving an arrangement structure of unit pixels.
상기와 같은 목적을 달성하기 위해서 본 발명의 유기전계 발광 표시 패널은,In order to achieve the above object, the organic light emitting display panel of the present invention,
일 방향의 데이터선 및 전원선; 상기 전원선 및 데이터선과 선택적으로 교차하는 주사선: 상기 주사선과 평행한 방출 제어선; 및, 상기 방출 제어선에 평행하는 부스트 제어선;에 의해서 단위 화소가 정의되고,Data lines and power lines in one direction; A scan line selectively intersecting the power line and the data line: an emission control line parallel to the scan line; And a boost control line parallel to the emission control line, wherein the unit pixel is defined.
상기 단위 화소를 구동하는 화소 회로가,The pixel circuit for driving the unit pixel,
상기 주사선으로부터의 선택 신호에 응답하여 상기 데이터선으로부터의 데이터 전류를 전달하는 제1 및 제2 박막 트랜지스터;First and second thin film transistors configured to transfer data current from the data line in response to a selection signal from the scan line;
유기 물질을 발광시키기 위한 구동 전류를 공급하며, 상기 제1 및 제2 박막 트랜지스터로부터 상기 데이터 전류가 전달되는 동안 다이오드 연결되는 제3 박막 트랜지스터;A third thin film transistor supplying a driving current for emitting an organic material and diode-connected while the data current is transmitted from the first and second thin film transistors;
상기 구동 전류를 상기 제3 박막 트랜지스터로부터 상기 유기 물질로 전달하는 제4 박막 트랜지스터;A fourth thin film transistor configured to transfer the driving current from the third thin film transistor to the organic material;
상기 제1 박막 트랜지스터로부터의 데이터 전류에 대응하는 제1 전압을 저장하는 제1 커패시터; 및,A first capacitor storing a first voltage corresponding to a data current from the first thin film transistor; And,
상기 제1 커패시터와 상기 부스트 제어선 사이에 전기적으로 연결되며, 상기 제1 커패시터와의 커플링을 통해 상기 제1 커패시터의 제1 전압을 제2 전압으로 변경하는 제2 커패시터;를 포함해서 이루어지고,And a second capacitor electrically connected between the first capacitor and the boost control line and configured to change the first voltage of the first capacitor to a second voltage through coupling with the first capacitor. ,
상기 부스트 제어선 및 상기 제2 커패시터가,The boost control line and the second capacitor,
상기 제2 커패시터의 일 전극을 이루는 반도체층;A semiconductor layer forming one electrode of the second capacitor;
상기 반도체층 위로 형성되며, 상기 부스트 제어선에 분기되어 이루어진 게이트 전극층;A gate electrode layer formed on the semiconductor layer and branched to the boost control line;
상기 게이트 전극층 위로 형성되는 제1 접촉홀과, 상기 반도체층에 접촉하는 제2 접촉홀; 및,A first contact hole formed over the gate electrode layer and a second contact hole contacting the semiconductor layer; And,
상기 제1 접촉홀 및 제2 접촉홀을 통해서 상기 반도체층과 게이트 전극층에 각각 접촉되는 금속층;을 통해서 서로 연결되는 구조로 이루어진다.And a metal layer contacting the semiconductor layer and the gate electrode layer through the first contact hole and the second contact hole, respectively.
이때, 상기 제1 내지 제4 박막 트랜지스터가 상기 데이터선, 주사선, 전원선 및 발광 제어선에 의해서 정의되는 영역 내에 형성되고,In this case, the first to fourth thin film transistors are formed in an area defined by the data line, the scan line, the power line, and the emission control line.
보다 바람직하게는, 상기 제1 박막 트랜지스터가 상기 데이터선과 주사선이 교차하는 영역에 형성되고, 상기 제2 박막 트랜지스터가 상기 데이터선과 방출 제어선이 교차하는 영역에 형성되고, 상기 제3 박막 트랜지스터가 상기 주사선과 전원선이 교차하는 영역에 형성되고, 상기 제4 박막 트랜지스터가 상기 발광 제어선을 가로질러 형성된다.More preferably, the first thin film transistor is formed in an area where the data line and the scan line intersect, the second thin film transistor is formed in an area where the data line and the emission control line intersect, and the third thin film transistor is The fourth thin film transistor is formed across the light emission control line.
이하, 첨부한 도면을 참조로 본 발명의 바람직한 실시예에 대해 당업자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되는 것은 아니다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.
또한, 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 연결되어 있는 경우도 포함한다. 또한 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention. Like parts are designated by like reference numerals throughout the specification. When a part is connected to another part, this includes not only a directly connected part but also a case where another part is connected in between. In addition, when a part of a layer, a film, an area, a plate, or the like is on another part, this includes not only the part directly above the other part but also another part in the middle.
도 3은 본 발명이 적용되는 유기전계 발광장치의 구성을 개략적으로 보여주는 도면이다.3 is a view schematically showing a configuration of an organic light emitting device to which the present invention is applied.
이를 참조하면, 유기전계 표시 장치는 표시 패널(100), 주사 구동부(200) 및 데이터 구동부(400)를 포함해서 이루어진다. 표시 패널(100)은 도면을 기준으로 해서 행 방향으로 길게 연장된 복수의 주사선(S1∼Sn), 발광 제어선(E1∼En) 및 부스트 제어선(B1∼Bn)과, 열 방향으로 길게 연장된 복수의 데이터선(D1∼Dm), 복수의 전원선(VDD) 및 복수의 화소(110)들을 포함한다.Referring to this, the organic field display device includes a display panel 100, a scan driver 200, and a data driver 400. The display panel 100 extends in the column direction with a plurality of scan lines S1 to Sn, light emission control lines E1 to En, and boost control lines B1 to Bn extending in the row direction with reference to the drawings. A plurality of data lines D1 to Dm, a plurality of power lines VDD, and a plurality of pixels 110.
여기서, 화소(110)는 이웃하는 임의의 두 주사선(Sk-1, Sk)과 이웃하는 임의의 두 데이터선(Dk-1, Dk)에 의해 형성되는 화소 영역에 형성되고, 각 화소(110)는 주사선(S1∼Sn), 발광제어선(E1∼En), 부스트 제어선(B1∼Bn) 및 데이터선(D1∼Dm)으로부터 전달되는 신호에 의해 구동된다.Herein, the pixel 110 is formed in a pixel area formed by two arbitrary adjacent scan lines Sk-1 and Sk and two adjacent data lines Dk-1 and Dk, and each pixel 110 is formed. Is driven by signals transmitted from the scan lines S1 to Sn, the light emission control lines E1 to En, the boost control lines B1 to Bn, and the data lines D1 to Dm.
그리고, 주사 구동부(200)는 해당 라인의 화소에 데이터 신호가 인가될 수 있도록 해당 라인을 선택하기 위한 선택 신호를 순차적으로 주사선(S1∼Sn)으로 전달하고, 유기 물질(EL)의 발광을 제어하기 위한 발광제어 신호를 순차적으로 발광제어선(E1∼En)으로 전달한다.In addition, the scan driver 200 sequentially transmits a selection signal for selecting a corresponding line to the scan lines S1 to Sn so that a data signal can be applied to the pixels of the corresponding line, and controls emission of the organic material EL. The light emission control signals are sequentially transmitted to the light emission control lines E1 to En.
또한, 주사 구동부(200)는 부스트 제어선을 통해서 해당 라인의 화소에 부스트 신호를 인가해서 상기 부스트 제어선에 연결된 두 커패시터(C1, C2)의 커플링에 의해서 구동 트랜지스터의 게이트 전압 상승폭을 결정한다. 이에 따라서, 유기 물질(EL)에 공급되는 전류를 원하는 값으로 설정할 수 있다.In addition, the scan driver 200 applies a boost signal to the pixels of the line through the boost control line to determine the gate voltage rising width of the driving transistor by coupling the two capacitors C1 and C2 connected to the boost control line. . Accordingly, the current supplied to the organic material EL can be set to a desired value.
그리고, 데이터 구동부(400)는 상기 주사선(S1∼Sn)을 통해서 전달되는 선택 신호가 순차적으로 인가될 때마다, 상기 선택 신호가 인가된 라인의 화소에 대응하는 데이터 신호를 데이터선(D1∼Dm)에 인가한다. In addition, whenever the selection signals transmitted through the scan lines S1 to Sn are sequentially applied, the data driver 400 outputs data signals corresponding to the pixels of the line to which the selection signals are applied to the data lines D1 to Dm. ) Is applied.
이처럼 구성되는, 주사 구동부(200)와 데이터 구동부(400)는 각각 표시 패널(100)이 형성된 기판에 전기적으로 연결된다. 이와는 달리, 주사 구동부(200) 및/또는 데이터 구동부(400)를 표시 패널(100)의 유리 기판 위에 직접 장착할 수도 있으며, 표시 패널(100)의 기판에 주사선, 데이터선 및 트랜지스터와 동일한 층들로 형성되어 있는 구동 회로로 대체될 수도 있다. 또는, 주사 구동부(200) 및/또는 데이터 구동부(400)를 표시 패널(100)의 기판에 접착되어 전기적으로 연결된 TCP(tape carrier package), FPC(flexible printed circuit) 또는 TAB(tape automatic bonding)에 칩 등의 형태로 장착할 수도 있다.The scan driver 200 and the data driver 400 configured as described above are electrically connected to the substrate on which the display panel 100 is formed. Alternatively, the scan driver 200 and / or the data driver 400 may be directly mounted on the glass substrate of the display panel 100, and the substrates of the display panel 100 may have the same layers as the scan lines, the data lines, and the transistors. It may be replaced by a driving circuit formed. Alternatively, the scan driver 200 and / or the data driver 400 may be bonded to a substrate of the display panel 100 and electrically connected to a tape carrier package (TCP), a flexible printed circuit (FPC), or a tape automatic bonding (TAB). It can also be mounted in the form of a chip or the like.
다음으로, 도 4 및 도 5를 참조하여 유기전계 발광장치의 구체적인 동작에 대해서 살펴본다.Next, a detailed operation of the organic light emitting device will be described with reference to FIGS. 4 and 5.
도 4는 도 3에 도시된 유기전계 발광장치에 적용되는 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 보여주는 도면이고, 도 5는 도 4의 n번째 화소에 대응하는 등가 회로도이다.4 is a diagram schematically illustrating a display panel according to an exemplary embodiment of the present invention applied to the organic light emitting device illustrated in FIG. 3, and FIG. 5 is an equivalent circuit diagram corresponding to an nth pixel of FIG. 4.
이를 참조하면, 본 실시예의 표시 패널(100)을 이루는 화소 회로는 구동 트랜지스터(M3), 발광 트랜지스터(M4), 스위칭 트랜지스터(M1) 및 다이오드 트랜지스터(M2)와, 유기 물질(EL), 그리고, 2개의 커패시터(C1, C2)를 포함해서 이루어진다.Referring to this, the pixel circuit of the display panel 100 of the present exemplary embodiment includes the driving transistor M3, the light emitting transistor M4, the switching transistor M1, the diode transistor M2, the organic material EL, and It consists of two capacitors C1 and C2.
보다 구체적으로, 스위칭 트랜지스터(M1)는 데이터선(Dm)과 구동 트랜지스터(M3)의 게이트 사이에 연결되며, 주사선(Sn)으로부터의 선택 신호에 응답하여 데이터선(Dm)으로부터 입력된 데이터 전류(IDATA)를 트랜지스터(M1)로 전달한다. 다이오드 트랜지스터(M2)는 트랜지스터(M1)의 드레인과 데이터선(Dm) 사이에 연결되며, 주사선(Sn)으로부터의 선택 신호에 응답하여 구동 트랜지스터(M3)를 다이오드 연결시킨다.More specifically, the switching transistor M1 is connected between the data line D m and the gate of the driving transistor M3, and is input from the data line D m in response to a selection signal from the scanning line S n . The data current I DATA is transferred to the transistor M1. Diode transistor (M2) is connected between the drain of the transistor (M1) and the data line (D m), in response to a select signal from the scan line (S n) then diode connecting the driving transistor (M3).
그리고, 구동 트랜지스터(M3)는 전원 전압(Vm)에 소스가 연결되고, 다이오드 트랜지스터(M2)에 드레인이 연결되어 있다. 이 구동 트랜지스터(M3)의 게이트-소스 전압은 데이터 전류(IDATA)에 대응하여 결정된다.The driving transistor M3 has a source connected to the power supply voltage Vm and a drain connected to the diode transistor M2. The gate-source voltage of this driving transistor M3 is determined corresponding to the data current I DATA .
커패시터(C2)는 구동 트랜지스터(M1)의 게이트와 소스 사이에 연결되어, 이 구동 트랜지스터(M3)의 게이트-소스 전압을 일정기간 유지하고, 커패시터(C1)는 부스트 제어선(Bn)과 구동 트랜지스터(M3)의 게이트 사이에 연결되어 트랜지스터(M1)의 게이트 전압을 조절한다.The capacitor C2 is connected between the gate and the source of the driving transistor M1 to maintain the gate-source voltage of the driving transistor M3 for a predetermined time, and the capacitor C1 drives the boost control line B n . It is connected between the gates of the transistor M3 to regulate the gate voltage of the transistor M1.
이렇게 커패시터를 연결함으로써, 커패시터(C2) 노드의 전압은 부스트 제어선(Bn)으로부터 입력된 부스트 신호의 전압 상승폭(ΔVB)만큼 상승하게 되어, 구동 트랜지스터(M3)의 게이트 전압(VG)의 증가량(ΔVG)은 수학식 1과 같이 된다. 따라서 트랜지스터(M1, M2, M3)의 기생 커패시턴스 성분에 대응하여 부스트 신호의 전압 상승폭(ΔVB)을 조절하는 것으로, 구동 트랜지스터(M3)의 게이트 전압(VG)의 상승폭(ΔVG)을 원하는 값으로 설정할 수 있다. 즉, 유기 EL 소자(OLED)에 공급되는 전류(IOLED)를 원하는 값으로 설정할 수 있게 된다.By connecting the capacitors in this way, the voltage at the node of the capacitor C2 is increased by the voltage rising width ΔV B of the boost signal input from the boost control line B n , so that the gate voltage V G of the driving transistor M3 is increased. The increase amount ΔV G is given by Equation 1. Therefore, the transistor (M1, M2, M3) corresponding to a parasitic capacitance component desired to rise (ΔV G) of the gate voltage (V G) for directing an voltage rise (ΔV B) of the boost signal, the driving transistor (M3) of Can be set to a value. That is, the current I OLED supplied to the organic EL element OLED can be set to a desired value.
다음으로, 발광 트랜지스터(M4)는 발광 제어선(En)으로부터의 발광 신호에 응답하여 구동 트랜지스터(M3)에 흐르는 전류를 유기물질(EL)에 공급한다. 유기 물질(EL)은 발광 트랜지스터(M4)와 기준 전압 사이에 연결되며 구동 트랜지스터(M3)에 흐르는 전류의 양에 대응하는 빛을 발광한다.Next, the light emitting transistor M4 supplies a current flowing through the driving transistor M3 to the organic material EL in response to a light emission signal from the light emission control line E n . The organic material EL is connected between the light emitting transistor M4 and the reference voltage and emits light corresponding to the amount of current flowing through the driving transistor M3.
이처럼 이루어진 화소 회로의 동작에 대해서 이하에서 자세히 설명하면 다음과 같다.The operation of the pixel circuit thus constructed will be described in detail below.
먼저, 주사선(Sn)을 통해서 인가되는 선택 신호에 의해 스위칭 트랜지스터(M2)와 다이오드 트랜지스터(M3)가 턴온된다. 이에 따라, 구동 트랜지스터(M3)가 다이오드 연결되고, 데이터선(Dm)으로부터의 데이터 전류(IDATA)가 구동 트랜지스터(M3)에 흐르게 된다. 이와 동시에, 발광 주사선(En)을 통해서 인가되는 발광 신호에 의해 발광 트랜지스터(M4)는 턴오프되기 때문에, 구동 트랜지스터(M3)와 유기 물질(EL)은 전기적으로 차단되어 있다.First, the switching transistor (M2) and a diode transistor (M3) by a selection signal applied through the scan line (S n) is turned on. As a result, the driving transistor M3 is diode-connected, and the data current I DATA from the data line D m flows to the driving transistor M3. At the same time, since the light emitting transistor M4 is turned off by the light emission signal applied through the light emission scan line E n , the driving transistor M3 and the organic material EL are electrically blocked.
이때, 구동 트랜지스터(M3)의 게이트와 소스 사이 전압의 절대값(이하, "게이트-소스 전압"이라 함)(VGS)과 이 트랜지스터(M3)에 흐르는 전류(IDATA) 사이에는 수학식 2의 관계가 성립하므로, 구동 트랜지스터(M3)의 게이트-소스 전압(VGS)은 수학식 3과 같이 주어진다.At this time, between the absolute value of the voltage between the gate and the source of the driving transistor M3 (hereinafter referred to as "gate-source voltage") (V GS ) and the current (I DATA ) flowing through the transistor (M3) Since the relationship between is established, the gate-source voltage V GS of the driving transistor M3 is given by Equation 3 below.
여기서, β는 상수 값이며 VTH은 구동 트랜지스터(M3)의 문턱 전압의 절대값이다.Here, β is a constant value and V TH is an absolute value of the threshold voltage of the driving transistor M3.
여기서, VG는 구동 트랜지스터(M3)의 게이트 전압이며, VDD은 전원 전압(VDD)에 의해 구동 트랜지스터(M3)에 공급되는 전압이다.Here, V G is a gate voltage of the driving transistor M3, and V DD is a voltage supplied to the driving transistor M3 by the power supply voltage VDD.
다음으로, 주사선(Sn)의 선택 신호와 발광 제어선(En)의 발광 신호에 따라 스위칭 트랜지스터(M1) 및 다이오드 트랜지스터(M3)가 턴오프되고, 발광 트랜지스터(M4)가 턴온된다.Next, the scanning line is turned, the switching transistor (M1) and a diode transistor (M3) off in accordance with the flash signal of the selection signal and the emission control line (E n) of the (S n), the light-emitting transistor (M4) is turned on.
이때, 커패시터(C2)와 주사선(Sn) 접점의 전압이 선택 신호에 의해 'ΔVS'만큼 상승한다. 따라서, 커패시터(C1, C2)의 커플링에 의해 구동 트랜지스터(M3)의 게이트 전압(VG)은 상승하게 되고, 그 상승폭(ΔVG)은 수학식 4와 같다.In this case, it is elevated by 'ΔV S' by the voltage at the junction capacitor (C2) and a scan line (S n) to the selection signal. Therefore, the gate voltage V G of the driving transistor M3 is increased by the coupling of the capacitors C1 and C2, and the rising width ΔV G is expressed by Equation 4 below.
여기서, C1 및 C2는 각각 커패시터(C1, C2)의 커패시턴스이다.Here, C 1 and C 2 are the capacitances of the capacitors C1 and C2, respectively.
구동 트랜지스터(M3)의 게이트 전압(VG)이 ΔVG만큼 증가하였으므로 이 트랜지스터(M3)에 흐르는 전류(IOLED)는 아래의 수학식 5와 같이 결정된다. 즉, 구동 트랜지스터(M3)의 게이트 전압(VG)이 증가한 만큼 트랜지스터(M3)의 게이트-소스 전압(VGS)의 크기가 작아지므로, 트랜지스터(M3)의 드레인 전류(IOLED)의 크기를 데이터 전류(IDATA)에 비해 작게 할 수 있다. 그리고, 발광 제어선(En)의 발광 신호에 의해 발광 트랜지스터(M4)가 턴온되어 있으므로, 구동 트랜지스터(M3)의 전류(IOLED)가 유기 물질에 공급되어 발광이 이루어진다.Since the gate voltage V G of the driving transistor M3 has increased by ΔV G , the current I OLED flowing through the transistor M3 is determined as shown in Equation 5 below. That is, since the gate-source voltage V GS of the transistor M3 decreases as the gate voltage V G of the driving transistor M3 increases, the size of the drain current I OLED of the transistor M3 is increased. It can be made smaller than the data current I DATA . Since the light emitting transistor M4 is turned on by the light emission signal of the light emission control line E n , the current I OLED of the driving transistor M3 is supplied to the organic material to emit light.
또한, 수학식 5로부터 데이터 전류(IDATA)는 수학식 6과 같이 유도되어지므로, 데이터 전류(IDATA)를 유기 물질(EL)에 흐르는 전류(IOLED)보다 큰 값으로 설정할 수 있다.Further, from equation (5) the data current (I DATA) may be set to a value greater than the current (I OLED) flowing so is derived as equation (6), the data current (I DATA) in the organic material (EL).
이하, 도 6 내지 도 8을 참조해서 본 발명의 일 실시예에 따른 표시 패널의 레이아웃을 설명한다. 도 6은 본 실시예에 따른 표시 패널의 배치 구조를 보여주는 도면이고, 도 7 및 도 8은 층간 구조를 설명하는 단면도이다.Hereinafter, a layout of a display panel according to an exemplary embodiment of the present invention will be described with reference to FIGS. 6 to 8. 6 illustrates a layout structure of a display panel according to an exemplary embodiment, and FIGS. 7 and 8 are cross-sectional views illustrating an interlayer structure.
이를 참조하면, 본 실시예에서 표시 패널(100)의 단위 화소들(110)은 제1 방향(도면에서는 Y축 방향)으로 연장되는 데이터선(110)과, 상기 데이터선(110)과 교차하는 방향(도면에서는 X축 방향)으로 배열된 주사선(120)과, 상기 주사선(120)과 일정한 간격으로 이격된 상태에서 상기 데이터선(110)에 직교하는 방향(도면의 Y축 방향)으로 연장되는 전원선(130)과, 상기 주사선(120)에 평행하게 배치된 발광 제어선(140) 및 상기 발광 제어선(140)과 일정 간격을 유지하면서 평행하게 배치된 부스트 제어선(150)에 의해 한정된다.Referring to this, in the present exemplary embodiment, the unit pixels 110 of the display panel 100 intersect the data line 110 extending in the first direction (the Y-axis direction in the drawing) and the data line 110. Scan lines 120 arranged in a direction (X-axis direction in the drawing) and extending in a direction orthogonal to the data line 110 (Y-axis direction in the drawing) in a state spaced apart from the scan line 120 at regular intervals. Limited by the power supply line 130, the light emission control line 140 arranged in parallel with the scan line 120, and the boost control line 150 arranged in parallel with a constant distance from the light emission control line 140. do.
이때, 화소 회로를 구성하는 스위칭 트랜지스터(M1), 구동 트랜지스터(M3), 다이오드 트랜지스터(M2) 및 발광 트랜지스터(M4)는 상기 주사선(120)과 발광 제어선(140) 사이에 마련된 공간에 배치된다. 이에 따라, 부스트 제어선(150)이 상술한 화소 회로를 구성하는 소자들과 중첩되지 않기 때문에, 이 화소 회로 소자의 간섭에 의한 부스트 신호의 신호 왜곡을 방지할 수 있다. 따라서, 안정적으로 부스트 신호를 커패시터에 입력할 수 있으므로, 이전보다 정확하게 데이터 전류(IDATA)를 유기 물질(EL)에 전달할 수가 있다.In this case, the switching transistor M1, the driving transistor M3, the diode transistor M2, and the light emitting transistor M4 constituting the pixel circuit are disposed in a space provided between the scan line 120 and the light emission control line 140. . Accordingly, since the boost control line 150 does not overlap with the elements constituting the pixel circuit described above, signal distortion of the boost signal due to interference of the pixel circuit elements can be prevented. Therefore, since the boost signal can be stably input to the capacitor, the data current I DATA can be transmitted to the organic material EL more accurately than before.
상술한 화소 회로의 배치 구조에 대해서 상술하면, 상기 스위칭 트랜지스터(M1)는 주사선(120)과 데이터선(110)의 교차점 부근에 형성된 채널 위로 게이트 전극이 형성되고, 소스 전극이 접촉홀(h1)을 통해서 데이터선(110)과 연결되어 있다. 드레인 전극은 접촉홀(h2, h3)을 통해서 구동 트랜지스터(M3)의 게이트 전극과 연결되어 있다.The arrangement structure of the pixel circuit described above will be described in detail. In the switching transistor M1, a gate electrode is formed on a channel formed near the intersection of the scan line 120 and the data line 110, and the source electrode is formed in the contact hole h1. It is connected to the data line 110 through. The drain electrode is connected to the gate electrode of the driving transistor M3 through the contact holes h2 and h3.
그리고, 다이오드 트랜지스터(M2)는 상기 데이터선(110)과 발광 제어선(140)이 교차하는 지점에 형성되어 있으며, 소스 전극이 접촉홀(h1)을 통해서 데이터선(110)에 연결되어 있다. 게이트 전극은 상기 스위칭 트랜지스터(M1)의 게이트 전극과 공통으로 형성된다. 또한, 드레인 전극은 반도체층을 통해서 구동 트랜지스터(M3)의 드레인 전극과 연결된다.The diode transistor M2 is formed at a point where the data line 110 and the emission control line 140 cross each other, and a source electrode is connected to the data line 110 through a contact hole h1. The gate electrode is formed in common with the gate electrode of the switching transistor M1. In addition, the drain electrode is connected to the drain electrode of the driving transistor M3 through the semiconductor layer.
한편, 상기 구동 트랜지스터(M3)는 주사선(120)과 전원선(130)이 교차하는 지점에 형성되어 있으며, 게이트 전극이 접촉홀(h3)을 통해서 스위칭 트랜지스터(M1)의 드레인 전극과 연결되어 있다. 그리고, 소스 전극이 접촉홀(h4)을 통해서 전원선(130)과 연결되어 있으며, 드레인 전극이 반도체층을 통해서 발광 트랜지스터(M4)의 소스 전극과 연결되어 있다.The driving transistor M3 is formed at the intersection of the scan line 120 and the power line 130, and the gate electrode is connected to the drain electrode of the switching transistor M1 through the contact hole h3. . The source electrode is connected to the power supply line 130 through the contact hole h4, and the drain electrode is connected to the source electrode of the light emitting transistor M4 through the semiconductor layer.
다음으로, 발광 트랜지스터(M4)는 발광 제어선(140)의 일부로 게이트 전극이 형성되고, 드레인 전극이 화소 전극에 접촉홀(h5)을 통해서 연결되고, 다시 화소 전극이 접촉홀(h6)을 통해서 유기 물질(EL)과 연결된다.Next, in the light emitting transistor M4, a gate electrode is formed as part of the light emission control line 140, a drain electrode is connected to the pixel electrode through the contact hole h5, and the pixel electrode is connected through the contact hole h6. It is connected with the organic material (EL).
한편, 커패시터(C1, C2)는 상기 유기 물질(EL)의 장변(201)에 인접해서 상기 전원선(130)과 중첩되게 형성되어 있으며, 커패시터의 제1 전극을 이루는 게이트 전극층(50)이 접촉홀(h9)을 통해서 구동 트랜지스터(M3)의 게이트 전극과 연결되어 있다. 그리고, 상기 게이트 전극층과 중첩되게 다결정 규소층인 반도체층(35)이 형성되어서 커패시터의 제2 전극을 형성하고 있다. 이때, 상기 반도체(35)층은 접촉홀(h7, h8)을 통해서 부스트 제어선(150)과 연결되어 있다.Meanwhile, the capacitors C1 and C2 are formed to overlap the power line 130 adjacent to the long side 201 of the organic material EL, and the gate electrode layer 50 forming the first electrode of the capacitor contacts. It is connected to the gate electrode of the driving transistor M3 through the hole h9. The semiconductor layer 35, which is a polycrystalline silicon layer, is formed to overlap the gate electrode layer to form a second electrode of the capacitor. In this case, the semiconductor 35 layer is connected to the boost control line 150 through the contact holes h7 and h8.
그럼, 이하에서는 이처럼 배치된 단위 화소를 갖는 표시 패널의 층간 구조에 대해서 설명한다.Next, the interlayer structure of the display panel having the unit pixels arranged as described above will be described.
본 실시예의 표시 패널(100)은 절연 기판(10) 위에 산화 규소 또는 질화 규소 등으로 이루어진 차단층(20)이 형성되어 있고, 이 차단층 위에 반도체층인 다결정 규소층(30)이 형성되어 있다.In the display panel 100 of the present exemplary embodiment, a blocking layer 20 made of silicon oxide, silicon nitride, or the like is formed on an insulating substrate 10, and a polycrystalline silicon layer 30, which is a semiconductor layer, is formed on the blocking layer. .
이 반도체층(30)은 각각의 트랜지스터에 대해서 소스 영역(31b, 32b, 33b), 드레인 영역(31c, 32c, 33c) 및 채널 영역(31a, 32a, 33a)을 포함해서 이루어지는데, 소스 영역(31b, 32b, 33b), 드레인 영역(31c, 32c, 33c) 각각은 구동 조건에 따라 n형 불순물 또는 p형 불순물로 도핑(doping)된다.The semiconductor layer 30 includes source regions 31b, 32b, and 33b, drain regions 31c, 32c, and 33c, and channel regions 31a, 32a, and 33a for each transistor. 31b, 32b, 33b) and drain regions 31c, 32c, 33c are each doped with n-type impurities or p-type impurities depending on the driving conditions.
또한, 커패시터를 형성하는 반도체층(35)이 유기 물질(EL)의 장변(201)을 따라 나란하게 형성되어 있다. 이때, 상기 반도체층(35)은 대략 '┛' 자 모양으로 형성되어 있다. In addition, the semiconductor layers 35 forming the capacitor are formed side by side along the long side 201 of the organic material EL. At this time, the semiconductor layer 35 is formed in a substantially '┛' shape.
그리고, 이 반도체층(30, 35) 위에는 산화 규소 또는 질화 규소로 이루어진 게이트 절연막(40)이 형성되어 있다.On the semiconductor layers 30 and 35, a gate insulating film 40 made of silicon oxide or silicon nitride is formed.
그리고, 게이트 절연막(40) 위로는 알루미늄 또는 알루미늄 합금 등과 같이 저저항의 도전 물질로 이루어진 도전막을 포함하는 주사선(120)과 트랜지스터들의 게이트 전극들(51, 52, 53, 54)이 형성되는 게이트 전극층(50)이 형성되어 있다. 상술한 발광 제어선(140) 및 부스트 제어선(150)은 이 게이트 전극층(50) 상에 상기 주사선(120) 또는 게이트 전극들과 동일 물질로 형성되어 있다.In addition, the gate electrode layer on which the gate lines 51, 52, 53, and 54 of the transistors and the scan line 120 including a conductive film made of a low resistance conductive material, such as aluminum or an aluminum alloy, are formed on the gate insulating film 40. 50 is formed. The emission control line 140 and the boost control line 150 described above are formed on the gate electrode layer 50 with the same material as the scan line 120 or the gate electrodes.
또한, 커패시터(C1, C2)의 일 전극도 게이트 전극층(50)으로 형성된다.In addition, one electrode of the capacitors C1 and C2 is also formed as the gate electrode layer 50.
보다 구체적으로, 스위칭 트랜지스터(M1) 및 다이오드 트랜지스터(M2)의 게이트 전극(51, 52)은 주사선(120)에 연결되어 가지 모양으로 형성되어서 각각 트랜지스터(M1, M2)의 채널 영역(31a, 32a)과 중첩되어 있다. 그리고, 발광 트랜지스터(M4)의 게이트 전극(53)은 상기 주사선(120)과는 분리되어 있고, 반도체층(30)으로 형성된 채널 영역(33a)과 중첩하고 있다. 이때, 상기 발광 트랜지스터(M4)의 게이트 전극(53)은 동일층으로 형성되는 발광 제어선(140)의 일부로 이루어지며, 발광 제어선(140)이 행방향으로 연장되면서 발광 트랜지스터(M4)의 채널 영역(33a)과 중접해 상기 발광 트랜지스터(M4)의 게이트 전극을 형성하고 있다.More specifically, the gate electrodes 51 and 52 of the switching transistor M1 and the diode transistor M2 are connected to the scan line 120 to form a branch so that the channel regions 31a and 32a of the transistors M1 and M2 are respectively formed. Nested). The gate electrode 53 of the light emitting transistor M4 is separated from the scan line 120 and overlaps the channel region 33a formed of the semiconductor layer 30. In this case, the gate electrode 53 of the light emitting transistor M4 is formed of a part of the light emitting control line 140 formed of the same layer, and the light emitting control line 140 extends in the row direction, thereby channeling the light emitting transistor M4. The gate electrode of the light emitting transistor M4 is formed in contact with the region 33a.
또한, 구동 트랜지스터(M3)의 게이트 전극은 상기 주사선(120)과는 분리되어 있고, 반도체층(30)으로 형성된 채널 영역(34a)과 중첩하고 있다.The gate electrode of the driving transistor M3 is separated from the scan line 120 and overlaps the channel region 34a formed of the semiconductor layer 30.
한편, 캐퍼시터의 일 전극을 이루고 있는 반도체층(35)과 중첩되고, 그 사이에 게이트 절연막이 개재된 상태로 게이트 전극층(50)이 형성되어 있다. 이에 따라, 게이트 전극층(50)이 커패시터의 다른 전극을 형성하게 된다. 이 상태에서, 게이트 전극층(50)은 접촉홀(h9)을 통해서 구동 트랜지스터(M3)의 게이트 전극과 연결되어 있다.On the other hand, the gate electrode layer 50 is formed in the state overlapping with the semiconductor layer 35 which forms one electrode of a capacitor, and the gate insulating film interposed therebetween. Accordingly, the gate electrode layer 50 forms another electrode of the capacitor. In this state, the gate electrode layer 50 is connected to the gate electrode of the driving transistor M3 through the contact hole h9.
또한, 게이트 전극층으로 형성되는 부스트 제어선(150)은, 상기 부스트 제어선(150)과 전원선(130)이 교차하는 지점에서 커패시터를 이루는 반도체층(35)과 연결되는 게이트 전극층(50)이 형성되어 있다. 이에 따라, 이 곳에서는 반도체층이 유리기판(10)에 형성되어 있고, 그 상부로 게이트 전극층(50)이 쌓여진 적층 구조를 갖게 된다.In addition, the boost control line 150 formed of the gate electrode layer may include a gate electrode layer 50 connected to the semiconductor layer 35 constituting a capacitor at a point where the boost control line 150 and the power supply line 130 cross each other. Formed. As a result, the semiconductor layer is formed on the glass substrate 10 and has a laminated structure in which the gate electrode layer 50 is stacked thereon.
그리고, 게이트 전극층(50) 위로는 제1 층간 절연막(60)이 형성되어 있다.The first interlayer insulating layer 60 is formed on the gate electrode layer 50.
상기 제1 층간 절연막(60)에는 부스트 제어선의 일부인 게이트 전극층(50)과 반도체층을 연결하기 위한 각각의 접촉홀(h7, h8)이 형성되어 있다. 보다 구체적으로, 접촉홀(h7)은 부스트 제어선(150)을 형성하는 게이트 전극층(50) 위에 형성되어서 제1 층간 절연막(60)을 관통하고 있다. 그리고, 접촉홀(h8)은 접촉홀(h7)과 인접해서 형성되어 있으며, 제1 층간 절연막(60) 및 게이트 절연막(40)을 관통해서 커패시터의 반도체층(35)이 들어나게 형성되어 있다(도 8참조).Each of the contact holes h7 and h8 for connecting the gate electrode layer 50, which is part of the boost control line, and the semiconductor layer, is formed in the first interlayer insulating layer 60. More specifically, the contact hole h7 is formed on the gate electrode layer 50 forming the boost control line 150 to penetrate the first interlayer insulating layer 60. The contact hole h8 is formed adjacent to the contact hole h7, and the semiconductor layer 35 of the capacitor is formed to penetrate through the first interlayer insulating film 60 and the gate insulating film 40 ( See FIG. 8).
그리고, 상기 제1 층간 절연막(60) 위로는 금속층(135)이 형성되어 있다. 이에 따라, 상기 금속층(135)과 접촉홀(h7, h8)을 통해서 커패시터의 반도체층(35)과 부스트 제어선(150)을 이루는 게이트층(50)이 전기적으로 상호 연결된다.The metal layer 135 is formed on the first interlayer insulating layer 60. Accordingly, the semiconductor layer 35 of the capacitor and the gate layer 50 forming the boost control line 150 are electrically connected to each other through the metal layer 135 and the contact holes h7 and h8.
또한, 제1 층간 절연막(60) 위로는 접촉홀(h1∼h6)들을 통해서 해당 트랜지스터의 전극들에 접촉되도록 데이터선(110)과 전원 전압을 공급하는 전원 전압용 전원선(130)이 형성되어 있다.In addition, a power supply voltage line 130 for supplying a data line 110 and a power supply voltage is formed on the first interlayer insulating layer 60 to contact the electrodes of the transistor through contact holes h1 to h6. have.
데이터선(110)은 제1 층간 절연막(60)과 게이트 절연막(40)을 관통하고 있는 접촉홀(h2)를 통해서 스위칭 트랜지스터(M1)의 소스 영역(31b)과, 다이오드 트랜지스터(M2)의 소스 영역(32b)에 각각 연결된 상태로, 열 방향으로 길게 연장 형성되어 있다.The data line 110 has a source region 31b of the switching transistor M1 and a source of the diode transistor M2 through the contact hole h2 penetrating through the first interlayer insulating layer 60 and the gate insulating layer 40. In the state connected to the area | region 32b, respectively, it extends in the column direction.
그리고, 전원선(130)은 상기 데이터선(110)과 유사하게 제1 층간 절연막(60)과 게이트 절연막(40)을 관통하고 있는 접촉홀(h4)을 통해서 구동 트랜지스터(M3)의 소스 영역에 연결된 상태로, 열 방향으로 길게 연장 형성되어 있다.The power supply line 130 is connected to the source region of the driving transistor M3 through the contact hole h4 penetrating through the first interlayer insulating film 60 and the gate insulating film 40 similarly to the data line 110. In the connected state, it extends in the column direction.
그리고, 상기 데이터선(110) 및 전원선(130)과 동일한 금속층으로 발광 트랜지스터(M4)의 드레인 전극(71)이 형성되어 있다. 즉, 제1 층간 절연막(60)과 게이트 절연막(40)을 관통하고 있는 접촉홀(h5)을 통해서 발광 트랜지스터(M4)의 드레인 영역에 접촉되어 있다.The drain electrode 71 of the light emitting transistor M4 is formed of the same metal layer as the data line 110 and the power line 130. That is, it contacts the drain region of the light emitting transistor M4 through the contact hole h5 penetrating the first interlayer insulating film 60 and the gate insulating film 40.
데이터선(110), 전원선(130) 및 발광 트랜지스터(M4)의 드레인 전극 위에는 질화 규소 또는 산화 규소 또는 유기 절연 물질 등으로 이루어진 제2 층간 절연막(80)이 형성되어 있으며, 이 제2 층간 절연막(80)은 유기 물질(EL)을 발광 트랜지스터(M4)의 드레인 전극(71)과 전기적으로 연결시키는 접촉홀(h6)을 가진다.A second interlayer insulating film 80 made of silicon nitride, silicon oxide, an organic insulating material, or the like is formed on the data line 110, the power supply line 130, and the drain electrode of the light emitting transistor M4. 80 has a contact hole h6 for electrically connecting the organic material EL to the drain electrode 71 of the light emitting transistor M4.
제2 층간 절연막(80) 상부의 유기 물질(EL)에는 접촉홀(h6)을 통해서 발광 트랜지스터(M4)의 드레인 전극(71)과 연결되어 있는 화소 전극(81)이 형성되어 있다. 이 화소 전극(81)은 알루미늄 또는 은 합금 등의 반사성이 우수한 물질로 형성하는 것이 바람직하다. 그러나, 선택적으로는 이 화소 전극(81)을 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명한 물질로 형성할 수도 있다. 투명한 도전성 물질로 이루어진 화소 전극(81)은 표시 패널(100)의 아래 방향으로 화상을 표시하는 배면 발광 방식의 유기전계 발광 장치에 적용할 수 있다. 불투명한 도전 물질로 이루어진 화소 전극(81)은 표시 패널(100)의 상부 방향으로 화상을 표시하는 전면 발광 방식의 유기전계 발광 장치에 적용할 수 있다.In the organic material EL on the second interlayer insulating layer 80, a pixel electrode 81 connected to the drain electrode 71 of the light emitting transistor M4 is formed through the contact hole h6. The pixel electrode 81 is preferably formed of a material having excellent reflectivity such as aluminum or silver alloy. However, optionally, the pixel electrode 81 may be formed of a transparent material such as indium tin oxide (ITO) or indium zinc oxide (IZO). The pixel electrode 81 made of a transparent conductive material may be applied to an organic light emitting device of a bottom emission type that displays an image in a downward direction of the display panel 100. The pixel electrode 81 made of an opaque conductive material may be applied to an organic light emitting device of a top emission type that displays an image in an upper direction of the display panel 100.
제2 층간 절연막(80) 상부는 유기 절연 물질로 이루어져 있으며, 유기 발광 셀을 분리시키기 위한 격벽(83)이 형성되어 있다. 이 격벽(83)은 화소 전극(81) 주변을 둘러싸서 유기 물질(EL)이 채워질 영역을 한정하고 있다. 격벽(83)은 검정색 안료를 포함하는 감광제를 노광, 현상하여 형성함으로써 차광막의 역할을 하도록 하고, 동시에 형성 공정도 단순화할 수 있다. 이 격벽(83)에 둘러싸인 화소 전극(81) 위의 영역에는 유기 발광층(85)이 형성되어 있다. 유기 발광층(85)은 적색, 녹색, 청색 중 어느 하나의 빛을 내는 유기 물질(EL)로 이루어진다. An upper portion of the second interlayer insulating layer 80 is formed of an organic insulating material, and partition walls 83 for separating the organic light emitting cells are formed. The partition 83 surrounds the pixel electrode 81 to define a region in which the organic material EL is to be filled. The partition 83 serves as a light shielding film by exposing and developing a photosensitive agent including a black pigment, and at the same time, the forming process can be simplified. The organic light emitting layer 85 is formed in the region on the pixel electrode 81 surrounded by the partition 83. The organic emission layer 85 is made of an organic material EL that emits light of any one of red, green, and blue.
그리고, 유기 발광층(85)과 격벽(83) 위에는 버퍼층(90)이 형성되어 있다. 버퍼층(90)은 필요에 따라서는 생략될 수 있다.The buffer layer 90 is formed on the organic light emitting layer 85 and the partition 83. The buffer layer 90 may be omitted as necessary.
버퍼층(90) 위에는 공통 전극(95)이 형성되어 있다. 공통 전극(95)은 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있다. 만약 화소 전극(81)이 ITO 또는 IZO 등의 투명한 도전 물질로 이루어지는 경우에는 공통 전극(95)은 알루미늄 등의 반사성이 좋은 금속으로 이루어질 수 있다.The common electrode 95 is formed on the buffer layer 90. The common electrode 95 is made of a transparent conductive material such as ITO or IZO. If the pixel electrode 81 is made of a transparent conductive material such as ITO or IZO, the common electrode 95 may be made of a metal having good reflectivity such as aluminum.
한편, 도시하지는 않았으나 공통 전극(95)의 전도성을 보완하기 위하여 저항이 낮은 금속으로 보조 전극을 형성할 수도 있다. 보조 전극은 공통 전극(95)과 버퍼층(90) 사이 또는 공통 전극(95) 위에 형성할 수 있으며, 유기 발광층(85)과는 중첩하지 않도록 격벽(83)을 따라 매트릭스 모양으로 형성하는 것이 바람직하다.Although not shown, an auxiliary electrode may be formed of a metal having low resistance to compensate for the conductivity of the common electrode 95. The auxiliary electrode may be formed between the common electrode 95 and the buffer layer 90 or on the common electrode 95. The auxiliary electrode may be formed in a matrix shape along the partition 83 so as not to overlap the organic light emitting layer 85. .
이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.As described above, although the present invention has been described by way of limited embodiments and drawings, the present invention is not limited thereto and is intended by those skilled in the art to which the present invention pertains. Of course, various modifications and variations are possible within the scope of equivalents of the claims to be described.
본 발명에 따르면, 큰 전류값을 가지고 유기 물질에 흐르는 전류를 제어할 수 있으므로, 정확한 전류 기입에 의한 구동이 가능하도록 한다. 또한, 트랜지스터의 공정상 발생하는 화소간 문턱 전압 편차나 이동도의 편차를 보상해서 셀간 휘도 단차를 해소할 수 있다.According to the present invention, it is possible to control the current flowing through the organic material with a large current value, thereby enabling driving by accurate current writing. In addition, it is possible to solve the difference in luminance between cells by compensating for variation in threshold voltage or mobility between pixels generated in the process of the transistor.
도 1은 종래 기술에 따른 능동 매트릭스형 유기전계 발광장치의 등가 회로도이다.1 is an equivalent circuit diagram of an active matrix type organic light emitting device according to the prior art.
도 2는 종래 기술에 따른 유기전계 발광장치를 구동하기 위한 종래의 전류 기입 방식의 화소 회로도이다.2 is a pixel circuit diagram of a conventional current write method for driving an organic light emitting device according to the related art.
도 3은 본 발명이 적용되는 유기전계 발광장치의 구성을 개략적으로 보여주는 도면이다.3 is a view schematically showing a configuration of an organic light emitting device to which the present invention is applied.
도 4는 본 발명의 일 실시예에 따른 유기전계 발광 표시 패널에 대해서 개략적으로 도시한 도면이다.4 is a diagram schematically illustrating an organic light emitting display panel according to an exemplary embodiment of the present invention.
도 5는 도 4 중 하나의 화소에 대응하는 등가 회로도이다.FIG. 5 is an equivalent circuit diagram corresponding to one pixel of FIG. 4.
도 6은 본 발명의 일 실시예에 따른 유기전계 발광 표시 패널의 배치 구조를 설명하는 도면이다. 6 is a diagram illustrating an arrangement structure of an organic light emitting display panel according to an exemplary embodiment of the present invention.
도 7은 도 6의 I-I′선을 따라 절개한 단면도이다.FIG. 7 is a cross-sectional view taken along the line II ′ of FIG. 6.
도 8은 도 6의 II-II′선을 따라 절개한 단면도이다.FIG. 8 is a cross-sectional view taken along the line II-II 'of FIG. 6.

Claims (4)

  1. 일 방향의 데이터선 및 전원선; 상기 전원선 및 데이터선과 선택적으로 교차하는 주사선: 상기 주사선과 평행한 방출 제어선; 및, 상기 방출 제어선에 평행하는 부스트 제어선;에 의해서 단위 화소가 정의되고,Data lines and power lines in one direction; A scan line selectively intersecting the power line and the data line: an emission control line parallel to the scan line; And a boost control line parallel to the emission control line, wherein the unit pixel is defined.
    상기 단위 화소를 구동하는 화소 회로가,The pixel circuit for driving the unit pixel,
    상기 주사선으로부터의 선택 신호에 응답하여 상기 데이터선으로부터의 데이터 전류를 전달하는 제1 및 제2 박막 트랜지스터;First and second thin film transistors configured to transfer data current from the data line in response to a selection signal from the scan line;
    유기 물질을 발광시키기 위한 구동 전류를 공급하며, 상기 제1 및 제2 박막 트랜지스터로부터 상기 데이터 전류가 전달되는 동안 다이오드 연결되는 제3 박막 트랜지스터;A third thin film transistor supplying a driving current for emitting an organic material and diode-connected while the data current is transmitted from the first and second thin film transistors;
    상기 구동 전류를 상기 제3 박막 트랜지스터로부터 상기 유기 물질로 전달하는 제4 박막 트랜지스터;A fourth thin film transistor configured to transfer the driving current from the third thin film transistor to the organic material;
    상기 제1 박막 트랜지스터로부터의 데이터 전류에 대응하는 제1 전압을 저장하는 제1 커패시터; 및,A first capacitor storing a first voltage corresponding to a data current from the first thin film transistor; And,
    상기 제1 커패시터와 상기 부스트 제어선 사이에 전기적으로 연결되며, 상기 제1 커패시터와의 커플링을 통해 상기 제1 커패시터의 제1 전압을 제2 전압으로 변경하는 제2 커패시터;를 포함해서 이루어지고,And a second capacitor electrically connected between the first capacitor and the boost control line and configured to change the first voltage of the first capacitor to a second voltage through coupling with the first capacitor. ,
    상기 부스트 제어선 및 상기 제2 커패시터가,The boost control line and the second capacitor,
    상기 제2 커패시터의 일 전극을 이루는 반도체층;A semiconductor layer forming one electrode of the second capacitor;
    상기 반도체층 위로 형성되며, 상기 부스트 제어선에 분기되어 이루어진 게이트 전극층;A gate electrode layer formed on the semiconductor layer and branched to the boost control line;
    상기 게이트 전극층 위로 형성되는 제1 접촉홀과, 상기 반도체층에 접촉하는 제2 접촉홀; 및,A first contact hole formed over the gate electrode layer and a second contact hole contacting the semiconductor layer; And,
    상기 제1 접촉홀 및 제2 접촉홀을 통해서 상기 반도체층과 게이트 전극층에 각각 접촉되는 금속층;을 통해서 서로 연결되는 유기전계 발광 표시 패널.And a metal layer in contact with the semiconductor layer and the gate electrode layer through the first and second contact holes, respectively.
  2. 제1항에 있어서,The method of claim 1,
    상기 제1 내지 제4 박막 트랜지스터가 상기 데이터선, 주사선, 전원선 및 발광 제어선에 의해서 정의되는 영역 내에 형성되는 유기전계 발광 표시 패널.And the first to fourth thin film transistors are formed in an area defined by the data line, the scan line, the power line, and the light emission control line.
  3. 제2항에 있어서,The method of claim 2,
    상기 제1 박막 트랜지스터가 상기 데이터선과 주사선이 교차하는 영역에 형성되고, 상기 제2 박막 트랜지스터가 상기 데이터선과 방출 제어선이 교차하는 영역에 형성되고, 상기 제3 박막 트랜지스터가 상기 주사선과 전원선이 교차하는 영역에 형성되고, 상기 제4 박막 트랜지스터가 상기 발광 제어선을 가로질러 형성되는 유기전계 발광 표시 패널.The first thin film transistor is formed in an area where the data line and the scan line intersect, the second thin film transistor is formed in an area where the data line and the emission control line intersect, and the third thin film transistor is formed in the scan line and the power line. The organic light emitting display panel is formed in the region crossing, the fourth thin film transistor is formed across the emission control line.
  4. 제1항에 있어서,The method of claim 1,
    상기 금속층이 상기 데이터선 및 전원선과 동일층(layer)의 동일물질로 이루어지는 유기전계 발광 표시 패널.The organic light emitting display panel of which the metal layer is formed of the same material as the data line and the power line.
KR1020040037280A 2004-05-25 2004-05-25 Organic electro luminescent display panel KR100599772B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040037280A KR100599772B1 (en) 2004-05-25 2004-05-25 Organic electro luminescent display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040037280A KR100599772B1 (en) 2004-05-25 2004-05-25 Organic electro luminescent display panel

Publications (2)

Publication Number Publication Date
KR20050113696A true KR20050113696A (en) 2005-12-05
KR100599772B1 KR100599772B1 (en) 2006-07-13

Family

ID=37288179

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040037280A KR100599772B1 (en) 2004-05-25 2004-05-25 Organic electro luminescent display panel

Country Status (1)

Country Link
KR (1) KR100599772B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140042553A (en) * 2012-09-28 2014-04-07 삼성디스플레이 주식회사 Organic light emitting diode display
CN110728954A (en) * 2018-07-17 2020-01-24 上海和辉光电有限公司 AMOLED (active matrix/organic light emitting diode) time sequence control circuit and time sequence control method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100452114B1 (en) * 2002-04-15 2004-10-12 한국과학기술원 Pixel circuit and Organic Light Eitting Dode display using the same
KR100489272B1 (en) * 2002-07-08 2005-05-17 엘지.필립스 엘시디 주식회사 Organic electroluminescence device and method for driving the same
KR100868642B1 (en) * 2002-07-19 2008-11-12 매그나칩 반도체 유한회사 Active organic electro luminescence display device
KR100906964B1 (en) * 2002-09-25 2009-07-08 삼성전자주식회사 Element for driving organic light emitting device and display panel for organic light emitting device with the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140042553A (en) * 2012-09-28 2014-04-07 삼성디스플레이 주식회사 Organic light emitting diode display
CN110728954A (en) * 2018-07-17 2020-01-24 上海和辉光电有限公司 AMOLED (active matrix/organic light emitting diode) time sequence control circuit and time sequence control method

Also Published As

Publication number Publication date
KR100599772B1 (en) 2006-07-13

Similar Documents

Publication Publication Date Title
KR100637458B1 (en) Organic electro luminescent display panel
KR101980757B1 (en) Organic light-emitting diode display device
KR101947163B1 (en) Organic light emitting diode display
KR101152120B1 (en) Display device and driving method thereof
KR100670140B1 (en) Capacitor
KR20050090666A (en) Light emitting display
US10658448B2 (en) Display device having an emission layer
KR101368006B1 (en) Organic Light Emitting Display and Method of Driving the same
KR100589375B1 (en) Capacitor and light emitting display using the same
KR20050104587A (en) Light emitting panel and light emitting display
KR102047513B1 (en) Display device
CN110992880B (en) Display panel and display device
US10692956B2 (en) Display device including a control line with a detour part
CN108091672B (en) Large area ultra-high density flat panel display with high aperture ratio
KR100822205B1 (en) Pixel circuit and organic light emitting display device comprising the same
US9929225B2 (en) Display device and a manufacturing method thereof
KR100627284B1 (en) Organic electro luminescent display panel
KR100599772B1 (en) Organic electro luminescent display panel
KR100637432B1 (en) Light emitting display
KR100627358B1 (en) Organic electro luminescent display panel
JP4379285B2 (en) Display panel
KR100637457B1 (en) Organic electro luminescent display panel
KR20200064230A (en) Organic light emitting diode display device
KR20200047834A (en) Organic light emitting diode display device
KR20200078778A (en) Light emitting diode display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee