KR100822205B1 - Pixel circuit and organic light emitting display device comprising the same - Google Patents

Pixel circuit and organic light emitting display device comprising the same Download PDF

Info

Publication number
KR100822205B1
KR100822205B1 KR1020060100380A KR20060100380A KR100822205B1 KR 100822205 B1 KR100822205 B1 KR 100822205B1 KR 1020060100380 A KR1020060100380 A KR 1020060100380A KR 20060100380 A KR20060100380 A KR 20060100380A KR 100822205 B1 KR100822205 B1 KR 100822205B1
Authority
KR
South Korea
Prior art keywords
electrode
gate
transistor
light emitting
organic light
Prior art date
Application number
KR1020060100380A
Other languages
Korean (ko)
Inventor
김양완
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060100380A priority Critical patent/KR100822205B1/en
Application granted granted Critical
Publication of KR100822205B1 publication Critical patent/KR100822205B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/043Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0209Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0233Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

A pixel circuit and an organic light emitting display device having the same are provided to increase image resolution by minimizing a variation in a driving voltage due to a kick-back phenomenon. A first PMOS(Positive Metal Oxide Semiconductor) transistor(PM1) includes a first electrode to which a source voltage is applied, a second electrode connected to an OLED(Organic Light Emitting Diode), and a gate. A first NMOS(Negative Metal Oxide Semiconductor) transistor(NM1) includes a gate, which is connected between the second electrode and the gate of the first PMOS transistor, such that the first PMOS transistor is connected in a diode shape. A second NMOS transistor(NM2) includes a first electrode to which a data signal is applied, a second electrode connected to the gate electrode of the first PMOS transistor, and a gate to which a scan signal is applied. A capacitor(Cst) includes a first terminal connected to the gate of the first PMOS transistor, and a second terminal connected to the second electrode of the second NMOS transistor. A second PMOS transistor(PM2) includes a first electrode connected to the second electrode of the first PMOS transistor, a second electrode connected to an anode of the OLED, and a gate to which a first light emitting control signal is applied.

Description

화소 회로 및 그를 포함하는 유기 발광 표시 장치{Pixel circuit and organic light emitting display device comprising the same}Pixel circuit and organic light emitting display device comprising the same

도 1은 유기 전계 발광 소자의 개념도이다. 1 is a conceptual diagram of an organic EL device.

도 2는 종래의 유기 발광 표시 장치에 채용된 화소 회로의 회로도이다. 2 is a circuit diagram of a pixel circuit employed in a conventional organic light emitting display device.

도 3은 본 발명의 일 실시예에 따른 문턱 전압 보상을 위한 화소 회로의 회로도이다.3 is a circuit diagram of a pixel circuit for threshold voltage compensation according to an embodiment of the present invention.

도 4는 도 3에 도시된 화소 회로를 구동하기 위한 구동 파형도이다.FIG. 4 is a driving waveform diagram for driving the pixel circuit shown in FIG. 3.

도 5는 본 발명의 다른 실시예에 따른 킥백 현상을 보상하기 위한 화소 회로의 회로도이다.5 is a circuit diagram of a pixel circuit for compensating a kickback phenomenon according to another exemplary embodiment of the present invention.

도 6은 도 5에 도시된 화소 회로를 구동하기 위한 구동 파형도이다.FIG. 6 is a driving waveform diagram for driving the pixel circuit shown in FIG. 5.

도 7은 본 발명의 일 실시예에 따른 화소 회로를 포함하는 유기 발광 표시 장치를 도시한 블록도이다. 7 is a block diagram illustrating an organic light emitting display device including a pixel circuit according to an exemplary embodiment of the present invention.

본 발명은 화소 회로에 포함된 구동 트랜지스터의 문턱 전압의 편차를 보상하여 균일한 휘도를 표현하고, 스위칭 트랜지스터의 킥백 현상에 의해 발생하는 구 동 전압의 변화를 최소화하여 고해상도 구현이 가능한 화소 회로 및 그를 포함하는 유기 발광 표시 장치에 관한 것이다.The present invention provides a uniform luminance by compensating for variations in the threshold voltage of a driving transistor included in a pixel circuit, and implements a high resolution by minimizing a change in driving voltage caused by a kickback phenomenon of a switching transistor. An organic light emitting display device is included.

일반적으로 유기발광 표시장치는 형광성 유기화합물을 전기적으로 여기시켜 발광시키는 표시 장치로서, 행렬 형태로 배열된 복수개의 유기 발광셀들을 전압 구동 혹은 전류 구동하여 영상을 표현할 수 있도록 되어 있다. 이러한 유기 발광셀들은 다이오드 특성을 가져서 유기발광 다이오드(OLED)로 불린다.In general, an organic light emitting display device is a display device for electrically exciting a fluorescent organic compound to emit light, and is capable of displaying an image by voltage driving or current driving a plurality of organic light emitting cells arranged in a matrix form. These organic light emitting cells have diode characteristics and are called organic light emitting diodes (OLEDs).

도 1은 유기발광소자의 개념도이다. 1 is a conceptual diagram of an organic light emitting device.

도 1을 참조하면, 유기발광소자는 애노드(ITO), 유기 박막, 캐소드 전극층(금속)의 구조를 가진다. 유기 박막은 전자와 정곡의 균형을 좋게 하여 발광 효율을 향상시키기 위해 발광층(emitting layer, EML), 전자 수송층(electron transport layer, ETL) 및 정공 수송층(hole transport layer, HTL)을 포함한다. Referring to FIG. 1, the organic light emitting diode has a structure of an anode (ITO), an organic thin film, and a cathode electrode layer (metal). The organic thin film includes an emitting layer (EML), an electron transport layer (ETL), and a hole transport layer (HTL) in order to balance the electrons and the grains, thereby improving the emission efficiency.

이와 같이 이루어지는 유기 발광셀을 구동하는 방식에는 단순 매트릭스(passive matrix) 방식과 박막 트랜지스터(thin film transistor, TFT) 또는 MOSFET를 이용한 능동 구동(active matrix) 방식이 있다. 단순 매트릭스 방식은 양극과 음극을 직교하도록 형성하고 라인을 선택하여 구동하는데 비해, 능동 구동 방식은 박막 트랜지스터를 각 ITO(indum tin oxide) 화소 전극에 연결하고 박막트랜지스터의 게이트에 연결된 커패시터 용량에 의해 유지된 전압에 따라 구동하는 방식이다. 한편, 능동 구동 방식은 커패시터에 전압을 기입하여 유지시키기 위해 인가되는 신호의 형태에 따라 전압 기입(voltage programming) 방식과 전류 기입(current programing) 방식으로 나누어진다.The organic light emitting cell may be driven using a simple matrix method and an active matrix method using a thin film transistor (TFT) or a MOSFET. In the simple matrix method, the anode and the cathode are orthogonal and the line is selected and driven, whereas the active driving method connects a thin film transistor to each indium tin oxide (ITO) pixel electrode and is maintained by a capacitor capacity connected to the gate of the thin film transistor. It is driven according to the voltage. On the other hand, the active driving method is divided into a voltage programming method and a current programming method according to the type of signal applied to write and maintain a voltage in the capacitor.

도 2는 종래의 유기 발광 표시 장치에 채용된 화소의 회로도이다.2 is a circuit diagram of a pixel employed in a conventional organic light emitting display device.

도 2를 참조하면, 유기 발광 표시장치의 화소는 유기 발광 소자(OLED) 및 두 개의 트랜지스터(M1, M2)와 하나의 커패시터(Cst)를 구비하며, 일반적으로 상기 스위칭 트랜지스터(M1) 및 구동 트랜지스터(M2)는 박막 트랜지스터(TFT)가 사용된다.Referring to FIG. 2, a pixel of an organic light emitting diode display includes an organic light emitting diode OLED, two transistors M1 and M2, and one capacitor C st , and generally the switching transistor M1 and the driving device. As the transistor M2, a thin film transistor TFT is used.

도 2의 화소 회로에서는 스위칭 트랜지스터(M1)의 제 1 전극이 데이터 신호선에 연결된다. 이때 게이트 전극에 인가되는 선택신호(S[n])에 의하여 상기 스위칭 트랜지스터(M1)가 온 되어짐으로써, 데이터 신호(D[m])가 화소 회로로 인가된다.In the pixel circuit of FIG. 2, the first electrode of the switching transistor M1 is connected to the data signal line. At this time, the switching transistor M1 is turned on by the selection signal S [n] applied to the gate electrode, so that the data signal D [m] is applied to the pixel circuit.

한편, 상기 커패시터(Cst)는 구동 트랜지스터(M2)의 제 1 전극과 게이트 전극 사이에 연결되어, 데이터 전압을 일정 기간 유지한다. 또한, 상기 구동 트랜지스터(M2)는 커패시터(Cst)의 양 전극 사이에 걸린 전압에 대응하는 전류를 상기 유기 발광 소자(OLED)로 공급한다. On the other hand, the capacitor C st is connected between the first electrode and the gate electrode of the driving transistor M2 to maintain the data voltage for a predetermined period. In addition, the driving transistor M2 supplies a current corresponding to the voltage applied between both electrodes of the capacitor C st to the organic light emitting diode OLED.

상기 스위칭 트랜지스터(M1)가 온 되어지면, 데이터 신호선을 통해 인가된 데이터 전압이 커패시터(Cst)에 저장되며, 이후 스위칭 트랜지스터(M1)가 오프 되어지는 경우에도 상기 커패시터(Cst)에 저장된 데이터 전압에 대응하는 전류가 구동 트랜지스터(M2)를 통해 유기 발광 소자(OLED)로 인가된다. 이에 따라 스위칭 트랜지스터(M1)가 오프된 경우에도 상기 유기 발광 소자(OLED)는 소정의 기간 동안 발광을 유지하게 된다. It said switching transistor (M1) is the ground is turned on, the data voltage applied through the data signal line is stored in the capacitor (C st), since stored in the switching transistor and the capacitor (C st) in the case that (M1) is turned off data A current corresponding to the voltage is applied to the organic light emitting diode OLED through the driving transistor M2. Accordingly, the organic light emitting diode OLED maintains light emission for a predetermined period even when the switching transistor M1 is turned off.

이때, 유기 발광 소자(OLED)에 흐르는 전류는 다음의 수학식 1과 같다. At this time, the current flowing through the OLED is represented by Equation 1 below.

[수학식 1][Equation 1]

Figure 112006074480250-pat00001
Figure 112006074480250-pat00001

상기 수학식 1에서, IOLED 는 유기 발광 소자(OLED)에 흐르는 전류, Vgs는 구동 트랜지스터(M2)의 게이트 전극과 제 1 전극 사이의 전압, Vth는 구동 트랜지스터(M2)의 문턱 전압, VDD는 전원전압, Vdata는 데이터 전압, β는 이득 계수(gain factor)를 나타낸다.In Equation 1, I OLED is a current flowing through the OLED, V gs is a voltage between the gate electrode and the first electrode of the driving transistor M2, V th is a threshold voltage of the driving transistor M2, V DD represents a power supply voltage, V data represents a data voltage, and β represents a gain factor.

그러나, 상기와 같은 전압 기입 방식의 화소 회로에서는, 구동 트랜지스터와 같은 구동 트랜지스터가 그 제조 공정 상 문턱전압(Vth)의 편차가 발생함으로써, 균일한 밝기의 화면을 얻기 어려운 문제점이 발생한다. 즉, 소정의 구동 트랜지스터가 높은 문턱전압의 절대값을 갖는 경우, 상기 수학식 1에 언급한 바와 같이 IOLED 값이 낮아지며, 상기 낮은 IOLED에 의해 유기 발광 소자(OLED)는 어두운 빛을 발광하게 된다. 또한, 스위칭 트랜지스터(M1)가 턴오프 되면서 채널 형성 시에 사용되었던 전하들이 커패시터로 누설되는 킥백(kick-back) 현상이 발생하여 정확한 화면을 표시할 수 없는 문제점이 있다. However, in the pixel circuit of the voltage write method as described above, a deviation of the threshold voltage V th occurs in the manufacturing process of the driving transistor such as the driving transistor, which causes a problem that it is difficult to obtain a screen of uniform brightness. That is, when a predetermined driving transistor has an absolute value of a high threshold voltage, as mentioned in Equation 1, the I OLED value is lowered, and the organic light emitting diode OLED emits dark light by the low I OLED . do. In addition, as the switching transistor M1 is turned off, a kick-back phenomenon occurs in which charges used in channel formation are leaked to the capacitor, thereby preventing accurate display of the screen.

본 발명의 목적은 화소 회로에 포함된 구동 트랜지스터의 문턱 전압의 편차 를 보상하여 균일한 휘도를 표현할 수 있을 뿐만 아니라 킥백(kick-back) 현상에 의해 발생하는 구동 전압의 변화를 최소화하여 고해상도 구현이 가능한 화소 회로 및 그를 포함하는 유기 발광 표시 장치를 제공하는 것이다.An object of the present invention is to compensate for the variation in the threshold voltage of the driving transistor included in the pixel circuit to express a uniform brightness, and to minimize the change of the driving voltage caused by the kick-back phenomenon to achieve high resolution. A pixel circuit and an organic light emitting display device including the same are provided.

본 발명은 전원 전압이 인가되는 제 1 전극, 유기 발광 소자에 전기적으로 연결되는 제 2 전극, 및 게이트를 구비하는 제 1 PMOS 트랜지스터; 상기 제 1 PMOS 트랜지스터의 상기 제 2 전극 및 상기 게이트 간에 연결되어 상기 제 1 트랜지스터를 다이오드 연결시키는 제 1 NMOS 트랜지스터; 데이터 신호가 인가되는 제 1 전극, 상기 제 1 PMOS 트랜지스터의 상기 게이트 전극에 전기적으로 연결되는 제 2 전극, 및 주사 신호가 인가되는 게이트를 구비하는 제 2 NMOS 트랜지스터; 및 상기 제 1 PMOS 트랜지스터의 게이트 단자에 연결되는 제 1 단자, 및 상기 제 2 NMOS 트랜지스터의 제 2 전극에 연결되는 제 2 단자를 구비하는 커패시터를 포함하는 유기 발광 표시 장치의 화소 회로를 제공한다. A first PMOS transistor includes a first electrode to which a power supply voltage is applied, a second electrode electrically connected to an organic light emitting device, and a gate; A first NMOS transistor connected between the second electrode and the gate of the first PMOS transistor to diode-connect the first transistor; A second NMOS transistor having a first electrode to which a data signal is applied, a second electrode electrically connected to the gate electrode of the first PMOS transistor, and a gate to which a scan signal is applied; And a capacitor having a first terminal connected to a gate terminal of the first PMOS transistor, and a second terminal connected to a second electrode of the second NMOS transistor.

상기 유기 발광 표시 장치의 화소 회로는 상기 제 1 PMOS 트랜지스터의 제 2 전극에 연결되는 제 1 전극, 상기 유기 발광 소자의 애노드에 연결되는 제 2 전극, 및 제 1 발광 제어 신호가 인가되는 게이트를 구비하는 제 2 PMOS 트랜지스터를 더 포함할 수 있다. The pixel circuit of the organic light emitting diode display includes a first electrode connected to a second electrode of the first PMOS transistor, a second electrode connected to an anode of the organic light emitting diode, and a gate to which a first emission control signal is applied. It may further include a second PMOS transistor.

상기 유기 발광 표시 장치의 화소 회로는 유지 전압이 인가되는 제 1 전극, 상기 커패시터의 상기 제 2 단자에 연결되는 제 2 전극, 및 제 2 발광 제어 신호가 인가되는 게이트를 구비하는 제 3 PMOS 트랜지스터를 더 포함할 수 있다. The pixel circuit of the organic light emitting diode display may include a third PMOS transistor including a first electrode to which a sustain voltage is applied, a second electrode to be connected to the second terminal of the capacitor, and a gate to which a second emission control signal is applied. It may further include.

상기 제 1 및 제 2 NMOS 트랜지스터가 턴온 되는 동안에 상기 제 2 및 제 3 PMOS 트랜지스터는 턴오프 될 수 있다. The second and third PMOS transistors may be turned off while the first and second NMOS transistors are turned on.

또한, 본 발명은 제 1항의 화소 회로 및 상기 화소 회로에 의해 제어되는 유기 발광 소자를 각각 구비하는 복수의 화소; 상기 복수의 화소에 상기 데이터 신호를 전달하는 복수의 데이터선; 상기 복수의 화소에 상기 주사 신호를 전달하는 복수의 주사선; 및 상기 복수의 화소에 상기 발광 제어 신호를 전달하는 복수의 에미션 주사선을 포함하는 유기 발광 표시 장치를 제공한다. In addition, the present invention provides a display device comprising: a plurality of pixels each having the pixel circuit of claim 1 and an organic light emitting element controlled by the pixel circuit; A plurality of data lines transferring the data signals to the plurality of pixels; A plurality of scan lines configured to transfer the scan signals to the plurality of pixels; And a plurality of emission scan lines which transmit the emission control signals to the plurality of pixels.

상기 유기 발광 표시 장치는 상기 복수의 데이터선에 연결되며 상기 데이터 신호를 공급하는 데이터 구동부를 더 포함할 수 있다. The organic light emitting diode display may further include a data driver connected to the plurality of data lines to supply the data signal.

상기 유기 발광 표시 장치는 상기 복수의 주사선에 연결되며 상기 주사 신호를 공급하는 스캔 구동부를 더 포함할 수 있다. The organic light emitting diode display may further include a scan driver connected to the plurality of scan lines to supply the scan signal.

상기 유기 발광 표시 장치는 상기 복수의 에미션 주사선에 연결되며 상기 발광 제어 신호를 공급하는 에미션 구동부를 더 포함할 수 있다. The organic light emitting diode display may further include an emission driver connected to the plurality of emission scan lines to supply the emission control signal.

이하, 첨부된 도면들을 참조하여 본 발명의 실시예에 대하여 상세히 설명한다. Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.

도 3은 본 발명의 일 실시예에 따른 문턱 전압 보상을 위한 화소 회로의 회로도이다.3 is a circuit diagram of a pixel circuit for threshold voltage compensation according to an embodiment of the present invention.

도 3을 참조하면, 화소 회로는 적색, 녹색, 청색, 백색 등의 색을 표시하는 유기 발광 소자(OLED)에 전류를 공급하여 유기 발광 소자(OLED)를 제어한다. 다시 말해서, 화소 회로는 데이터선(D[m]), 주사선(S[n]) 및 에미션 주사선(E1[n], E2[n])에 각각 인가되는 데이터 신호, 주사 신호 및 발광 제어 신호에 의해 제 1 전원 전압(VDD)과 제 2 전원 전압(VSS) 사이에 연결되는 유기 발광 소자(OLED)를 제어한다. Referring to FIG. 3, the pixel circuit controls the organic light emitting diode OLED by supplying a current to the organic light emitting diode OLED displaying colors of red, green, blue, and white. In other words, the pixel circuit is a data signal, a scan signal, and a light emission control signal applied to the data line D [m], the scan line S [n], and the emission scan lines E1 [n], E2 [n], respectively. By controlling the organic light emitting device (OLED) connected between the first power supply voltage (V DD ) and the second power supply voltage (V SS ).

화소 회로는 구동 트랜지스터인 제 1 트랜지스터(PM1), 스위칭 트랜지스터인 제 2 내지 제 5 트랜지스터(PM2∼PM5) 및 커패시터(Cst)를 포함한다. The pixel circuit includes a first transistor PM1 that is a driving transistor, second to fifth transistors PM2 to PM5 that are switching transistors, and a capacitor Cst.

제 1 트랜지스터(PM1)의 제 1 전극은 전원 전압에 연결되고, 제 2 전극은 유기 발광 소자에 전기적으로 연결되며, 게이트는 제 1 노드(N1)에 연결된다. 제 1 트랜지스터(PM1)는 구동 트랜지스터로서 제 2 트랜지스터(PM2)가 온 상태인 기간 동안 커패시터(Cst)의 제 1 단자와 제 2 단자 사이에 걸린 전압에 대응하는 전류를 유기 발광 소자(OLED)에 공급하는 기능을 수행한다.The first electrode of the first transistor PM1 is connected to a power supply voltage, the second electrode is electrically connected to the organic light emitting element, and the gate is connected to the first node N1. The first transistor PM1 is a driving transistor and supplies a current corresponding to the voltage applied between the first terminal and the second terminal of the capacitor Cst to the organic light emitting diode OLED during the period in which the second transistor PM2 is on. Perform the function of feeding.

제 2 트랜지스터(PM2)의 제 1 전극은 제 1 트랜지스터(PM1)의 제 2 전극에 연결되고, 제 2 전극은 유기 발광 소자(OLED)의 애노드에 연결되며, 게이트는 제 1 에미션 주사선(E1[n])에 연결된다. 제 2 트랜지스터(PM2)는 제 1 에미션 주사선(E1[n])에 인가되는 제 1 에미션 신호에 응답하여 제 1 트랜지스터(PM1)에 흐르는 전류를 유기 발광 소자(OLED)에 공급하는 기능을 수행한다. The first electrode of the second transistor PM2 is connected to the second electrode of the first transistor PM1, the second electrode is connected to the anode of the organic light emitting element OLED, and the gate thereof is the first emission scan line E1. [n]). The second transistor PM2 supplies a function of supplying a current flowing to the first transistor PM1 to the organic light emitting diode OLED in response to the first emission signal applied to the first emission scan line E1 [n]. Perform.

제 3 트랜지스터(PM3)의 제 1 전극은 유지 전압(Vsus)에 연결되고, 제 2 전극은 제 2 노드(N2)에 연결되며, 게이트는 제 2 에미션 주사선(E2[n])에 연결된다. 제 3 트랜지스터(PM3)는 제 2 에미션 주사선(E2[n])에 인가되는 제 2 에미션 신호에 응답하여 유지 전압(Vsus)을 제 2 노드(N2)에 인가하는 기능을 수행한다.The first electrode of the third transistor PM3 is connected to the sustain voltage Vsus, the second electrode is connected to the second node N2, and the gate is connected to the second emission scan line E2 [n]. . The third transistor PM3 performs a function of applying the sustain voltage Vsus to the second node N2 in response to the second emission signal applied to the second emission scan line E2 [n].

제 4 트랜지스터(PM4)의 게이트는 주사선(S[n])에 접속되고 제 1 전극은 제 3 노드(N3)에 접속되고 제 2 전극은 제 1 노드(N1)에 접속된다. 제 4 트랜지스터(PM4)는 주사선(S[n])에 인가되는 주사 신호에 응답하여 제 1 트랜지스터(PM1)의 게이트와 드레인을 접속시킴으로써 제 1 트랜지스터(PM1)를 다이오드 연결하는 기능을 수행한다. The gate of the fourth transistor PM4 is connected to the scan line S [n], the first electrode is connected to the third node N3, and the second electrode is connected to the first node N1. The fourth transistor PM4 functions to diode-connect the first transistor PM1 by connecting a gate and a drain of the first transistor PM1 in response to a scan signal applied to the scan line S [n].

제 5 트랜지스터(PM5)의 게이트는 제 2 에미션 주사선(E2[n])에 접속되고 제 1 전극은 데이터선(D[m])에 접속되고 제 2 전극은 제 2 노드(N2)에 접속된다. 제 5 트랜지스터(PM5)는 주사선(S[n])에 인가되는 주사 신호에 응답하여 데이터선(D[m])에 인가되는 데이터 전압을 제 2 노드(N2)에 인가하는 기능을 수행한다. The gate of the fifth transistor PM5 is connected to the second emission scan line E2 [n], the first electrode is connected to the data line D [m], and the second electrode is connected to the second node N2. do. The fifth transistor PM5 performs a function of applying a data voltage applied to the data line D [m] to the second node N2 in response to a scan signal applied to the scan line S [n].

커패시터(Cst)의 제 1 단자는 제 1 노드(N1)에 접속되고 제 2 단자는 제 2 노드(N2)에 접속된다. 커패시터(Cst)는 제 4 및 5 트랜지스터(PM4, PM5)가 온 상태인 기간에 제 1 트랜지스터(PM1)의 문턱 전압에 해당하는 전하량을 충전하고, 제 4 및 5 트랜지스터(PM4, PM5)가 오프 상태인 기간 동안에 상기 문턱 전압을 유지하는 기능을 수행한다. The first terminal of the capacitor Cst is connected to the first node N1 and the second terminal is connected to the second node N2. The capacitor Cst charges the amount of charge corresponding to the threshold voltage of the first transistor PM1 while the fourth and fifth transistors PM4 and PM5 are on, and the fourth and fifth transistors PM4 and PM5 are turned off. The threshold voltage is maintained for a period of time.

유기 발광 소자(OLED)의 애노드는 제 2 트랜지스터(PM2)의 제 2 전극에 연결되고, 유기 발광 소자(OLED)의 캐소드는 기준 전압(VSS)에 연결되어 제 2 트랜지스터(PM2)가 턴-온 되어 제 1 트랜지스터(PM1)로부터 인가되는 전류의 양에 대응하는 빛을 방출한다. 이때, 기준 전압(VSS)은 전원 전압(VDD) 보다 낮은 레벨의 전압으로서, 그라운드 전압, 음의 전압 등이 사용될 수 있다.The anode of the OLED is connected to the second electrode of the second transistor PM2, and the cathode of the OLED is connected to the reference voltage V SS so that the second transistor PM2 is turned on. On to emit light corresponding to the amount of current applied from the first transistor PM1. In this case, the reference voltage V SS is a voltage having a lower level than the power supply voltage V DD , and a ground voltage and a negative voltage may be used.

도 4는 도 3에 도시된 화소 회로를 구동하기 위한 구동 파형도이다.FIG. 4 is a driving waveform diagram for driving the pixel circuit shown in FIG. 3.

제 1 기간(T1)에는 제 1 에미션 신호(E1[n])는 로우이고, 주사 신호(S[n]) 및 제 2 에미션 신호(E2[n])는 하이이다. 그에 의해 제 2 트랜지스터(PM2)는 온 상태가 되고, 제 3 내지 5 트랜지스터(PM3, PM4, PM5)는 오프 상태가 된다. 이 기간 동안에 커패시터(Cst)에 저장되어 있던 전하가 클리어 된다.In the first period T1, the first emission signal E1 [n] is low, and the scan signal S [n] and the second emission signal E2 [n] are high. As a result, the second transistor PM2 is turned on, and the third to fifth transistors PM3, PM4, and PM5 are turned off. During this period, the charge stored in the capacitor C st is cleared.

제 2 기간(T2)에는 주사 신호(S[n])는 로우이고, 제 1 에미션 신호(E1[n]) 및 제 2 에미션 신호(E2[n])는 하이이다. 그에 의해 제 4 및 5 트랜지스터(PM4, PM5)는 온 상태가 되고, 제 2 및 3 트랜지스터(PM2, PM3)는 오프 상태가 된다. 이 기간에 제 1 트랜지스터(PM1)에 흐르는 전류는 O A가 되므로 구동 트랜지스터(MD)의 게이트 및 소스 사이의 전압 VGS는 문턱 전압 즉 -|VTH|가 되고, 커패시터(Cst)의 제 1 단자의 전압은 VDATA-|VTH|가 된다. In the second period T2, the scan signal S [n] is low, and the first emission signal E1 [n] and the second emission signal E2 [n] are high. As a result, the fourth and fifth transistors PM4 and PM5 are turned on, and the second and third transistors PM2 and PM3 are turned off. In this period, the current flowing through the first transistor PM1 becomes OA, so the voltage V GS between the gate and the source of the driving transistor MD becomes a threshold voltage, that is,-| V TH |, and the first terminal of the capacitor Cst. The voltage of becomes V DATA- | V TH |

제 3 기간(T3)에는 제 2 에미션 신호(E2[n])는 로우이고, 주사 신호(S[n]) 및 제 1 에미션 신호(E1[n])는 하이이다. 그에 의해 제 3 트랜지스터(PM3)는 온 상태가 되고, 제 2, 4 및 5 트랜지스터(PM2, PM4, PM5)는 오프 상태가 된다. 커패시터(Cst)의 플로팅 상태인 제 1 단자의 전압은 VDATA-|VTH|가 된다.In the third period T3, the second emission signal E2 [n] is low, and the scan signal S [n] and the first emission signal E1 [n] are high. As a result, the third transistor PM3 is turned on, and the second, fourth, and fifth transistors PM2, PM4, and PM5 are turned off. The voltage at the first terminal in the floating state of the capacitor Cst becomes V DATA- | V TH |

제 4 기간(T4)에는 제 1 에미션 신호(E1[n]) 및 제 2 에미션 신호(E2[n])는 로우이고, 주사 신호(S[n])는 하이이다. 그에 의해 제 2 및 3 트랜지스터(PM2, PM3)는 온 상태가 되고, 제 4 및 5 스위칭 트랜지스터(PM4, PM5)는 오프 상태가 된다. 이 기간에 제 1 트랜지스터(PM1)의 게이트 및 소스 사이의 전압이 수학식 2와 같이 유지되므로, 유지 발광 소자(OLED)에 흐르는 전류 IOLED는 수학식 3과 같다. In the fourth period T4, the first emission signal E1 [n] and the second emission signal E2 [n] are low, and the scan signal S [n] is high. As a result, the second and third transistors PM2 and PM3 are turned on, and the fourth and fifth switching transistors PM4 and PM5 are turned off. In this period, since the voltage between the gate and the source of the first transistor PM1 is maintained as in Equation 2, the current I OLED flowing through the sustain light emitting element OLED is as in Equation 3.

[수학식 2][Equation 2]

Figure 112006074480250-pat00002
Figure 112006074480250-pat00002

[수학식 3][Equation 3]

Figure 112006074480250-pat00003
Figure 112006074480250-pat00003

이로써, 문턱 전압의 편차를 보상하여 균일한 휘도를 표현할 수 있게 된다.As a result, uniform luminance can be expressed by compensating for variation in threshold voltage.

그러나, T3 구간에서 제 4 및 5 트랜지스터(PM4, PM5)가 턴-오프 되면서 제 4 및 5 트랜지스터(PM4, PM5)의 채널 형성 시에 사용되었던 전하들이 커패시터(Cst)로 누설되는 킥-백(Kick_back) 현상이 발생한다. 이 누설 전류는 커패시터(Cst)의 양단 전압에 영향을 미쳐, 커패시터(Cst) 양단의 전압이 상승하게 된다. 이어서, T4 구간에서 유기 발광 소자(OLED)에는 커패시터(Cst)에 저장된 전압에 대응하는 전류가 흐르게 되어 발광하게 되는데, 상기에서와 같이 커패시터(Cst) 양단의 전압이 변동하여 결국 유기 발광 소자(OLED)에 흐르는 전류(IOLED)도 변하게 된다. 또한, 상기 커패시터(Cst) 양단의 전압의 상승에 의하여 제 4 및 5 트랜지스터(PM4, PM5)가 확실히 턴오프 되지 못하고 턴온 상태로 남아 데이터가 섞여 문제가 발생할 수 있다. However, the kick-back in which the charges used to form the channel of the fourth and fifth transistors PM4 and PM5 are leaked to the capacitor C st while the fourth and fifth transistors PM4 and PM5 are turned off in the period T3. (Kick_back) phenomenon occurs. The leakage current affects the voltage across the capacitor (C st), is the voltage across the capacitor (C st) increases. Subsequently, a current corresponding to the voltage stored in the capacitor C st flows to the organic light emitting diode OLED in the period T4 to emit light. As described above, the voltage across the capacitor C st is changed to eventually cause the organic light emitting diode. The current I OLED flowing in the OLED also changes. In addition, as the voltage across the capacitor C st increases, the fourth and fifth transistors PM4 and PM5 may not be turned off, but remain turned on, thereby causing data to be mixed.

킥-백 현상에 의해 커패시터(Cst) 양단의 전압에 변동이 발생하게 되면, 고 해상도 구현에 문제가 발생한다. 고해상도 구현을 위해서는 커패시터(Cst)의 크기를 최소로 구현해야 하는데, 이렇게 되면 커패시터(Cst)의 크기 감소에 따른 킥-백 현상에 의한 전압 변화량이 커진다. 따라서 킥-백 현상에 의한 전압 변화를 줄이는 방법은 커패시터(Cst)의 크기를 크게 하는 방법 밖에는 없고, 이 또한 고해상도 구현에 적합하지 않은 구조가 된다.If the change in the voltage across the capacitor (C st ) due to the kick-back phenomenon, there is a problem in the high resolution implementation. In order to implement a high resolution to implement the size of the capacitor (C st) to a minimum, so when the kick according to reduce the size of the capacitor (C st) - the greater the voltage variation due to the back phenomenon. Therefore, the only way to reduce the voltage change caused by the kick-back phenomenon is to increase the size of the capacitor (C st ), which is also unsuitable for high resolution.

도 5는 본 발명의 다른 실시예에 따른 킥백 현상을 보상하기 위한 화소 회로의 회로도이다.5 is a circuit diagram of a pixel circuit for compensating a kickback phenomenon according to another exemplary embodiment of the present invention.

도 5를 참조하면, 도 3의 제 4 및 5 트랜지스터(PM4, PM5)가 제 1 및 2 NMOS 트랜지스터(NM1, NM2)로 변경되어 있다. 즉, 화소 회로는 구동 트랜지스터인 제 1 PMOS 트랜지스터(PM1), 스위칭 트랜지스터인 제 2 및 제 3 PMOS 트랜지스터(PM2, PM3), 제 1 및 제 2 NMOS 트랜지스터(NM1, NM2) 및 커패시터(Cst)를 포함한다. Referring to FIG. 5, the fourth and fifth transistors PM4 and PM5 of FIG. 3 are replaced with the first and second NMOS transistors NM1 and NM2. That is, the pixel circuit includes the first PMOS transistor PM1 serving as the driving transistor, the second and third PMOS transistors PM2 and PM3 serving as the switching transistor, the first and second NMOS transistors NM1 and NM2 and the capacitor Cst. Include.

도 3과 마찬가지로, 제 1 PMOS 트랜지스터(PM1)의 제 1 전극은 전원 전압에 연결되고, 제 2 전극은 유기 발광 소자에 전기적으로 연결되며, 게이트는 제 1 노드(N1)에 연결된다. 또한, 제 2 PMOS 트랜지스터(PM2)의 제 1 전극은 제 1 PMOS 트랜지스터(PM1)의 제 2 전극에 연결되고, 제 2 전극은 유기 발광 소자(OLED)의 애노드에 연결되며, 게이트는 제 1 에미션 주사선(E1[n])에 연결된다. 또한, 제 3 PMOS 트랜지스터(PM3)의 제 1 전극은 유지 전압(Vsus)에 연결되고, 제 2 전극은 제 2 노드(N2)에 연결되며, 게이트는 제 2 에미션 주사선(E2[n])에 연결된다. 3, the first electrode of the first PMOS transistor PM1 is connected to a power supply voltage, the second electrode is electrically connected to the organic light emitting device, and the gate is connected to the first node N1. In addition, the first electrode of the second PMOS transistor PM2 is connected to the second electrode of the first PMOS transistor PM1, the second electrode is connected to the anode of the organic light emitting diode OLED, and the gate is of the first emission. It is connected to the Sean scan line E1 [n]. In addition, a first electrode of the third PMOS transistor PM3 is connected to the sustain voltage Vsus, a second electrode is connected to the second node N2, and a gate thereof is the second emission scan line E2 [n]. Is connected to.

제 1 NMOS 트랜지스터(NM1)의 게이트는 주사선(S[n])에 접속되고 제 1 전극 은 제 3 노드(N3)에 접속되고 제 2 전극은 제 1 노드(N1)에 접속된다. 제 1 NMOS 트랜지스터(NM1)는 주사선(S[n])에 인가되는 주사 신호에 응답하여 제 1 트랜지스터(PM1)의 게이트와 드레인을 접속시킴으로써 제 1 PMOS 트랜지스터(PM1)를 다이오드 연결하는 기능을 수행한다. The gate of the first NMOS transistor NM1 is connected to the scan line S [n], the first electrode is connected to the third node N3, and the second electrode is connected to the first node N1. The first NMOS transistor NM1 diode-connects the first PMOS transistor PM1 by connecting a gate and a drain of the first transistor PM1 in response to a scan signal applied to the scan line S [n]. do.

제 2 NMOS 트랜지스터(NM2)의 게이트는 제 2 에미션 주사선(E2[n])에 접속되고 제 1 전극은 데이터선(D[m])에 접속되고 제 2 전극은 제 2 노드(N2)에 접속된다. 제 2 NMOS 트랜지스터(NM2)는 주사선(S[n])에 인가되는 주사 신호에 응답하여 데이터선(D[m])에 인가되는 데이터 전압을 제 2 노드(N2)에 인가하는 기능을 수행한다. The gate of the second NMOS transistor NM2 is connected to the second emission scan line E2 [n], the first electrode is connected to the data line D [m], and the second electrode is connected to the second node N2. Connected. The second NMOS transistor NM2 performs a function of applying a data voltage applied to the data line D [m] to the second node N2 in response to a scan signal applied to the scan line S [n]. .

도 6은 도 5에 도시된 화소 회로를 구동하기 위한 구동 파형도이다.FIG. 6 is a driving waveform diagram for driving the pixel circuit shown in FIG. 5.

도 6을 참조하면, T2 구간의 주사 신호(S[n])가 로우 대신에 하이인 점을 제외하면 도 4의 구동 파형도와 동일함을 알 수 있다. Referring to FIG. 6, it can be seen that the driving waveform of FIG. 4 is the same except that the scan signal S [n] in the T2 section is high instead of low.

상기와 같은 구성을 갖는 도 5에 따른 화소 회로는 킥백에 의해 상승할 수 있는 커패시터(Cst) 양단의 전압을 떨어뜨림으로써, 상기 종래 화소의 킥백 문제를 해결할 수 있다. 상기 커패시터(Cst) 양단의 전압이 아무리 떨어지더라도 제 1 및 2 NMOS 트랜지스터(NM1, NM2)의 턴오프 전압(-6V) 이하로 떨어지지 않기 때문에, 킥백에 의해 제 1 및 2 NMOS 트랜지스터(NM1, NM2)가 턴오프 되지 못하고 턴온 상태로 유지되는 문제를 해결할 수 있다. The pixel circuit of FIG. 5 having the above configuration can solve the kickback problem of the conventional pixel by dropping the voltage across the capacitor Cst, which can rise by the kickback. No matter how much the voltage across the capacitor Cst drops, the first and second NMOS transistors NM1 and NM2 do not fall below the turn-off voltage (-6V) of the first and second NMOS transistors NM1 and NM2. ) Can't turn off and stays on.

도 7은 본 발명의 일 실시예에 따른 화소 회로를 포함하는 유기 발광 표시 장치를 도시한 블록도이다.7 is a block diagram illustrating an organic light emitting display device including a pixel circuit according to an exemplary embodiment of the present invention.

도 7을 참조하면, 유기 발광 디스플레이 장치는 화상 표시부(71), 스캔 구동부(72), 에미션 구동부(73), 및 데이터 구동부(74)를 포함한다. Referring to FIG. 7, the OLED display includes an image display unit 71, a scan driver 72, an emission driver 73, and a data driver 74.

화상 표시부(71)는 NㅧM개의 화소(75), 행 방향으로 형성된 N개의 주사선(S[1]…S[N]), N개의 제 1 에미션 주사선(E1[1]…E1[N]) 및 N개의 제 2 에미션 주사선(E2[1]…E2[N]), 열 방향으로 형성된 M개의 데이터선(D[1]…D[M])과 M개의 전원선(V[1]…V[M])을 포함한다. The image display portion 71 includes N ㅧ M pixels 75, N scan lines S [1]… S [N] formed in the row direction, and N first emission scan lines E1 [1]… E1 [N ]) And N second emission scanning lines E2 [1]… E2 [N], M data lines D [1]… D [M] formed in the column direction, and M power lines V [1]. ]… V [M]).

각 화소(75)는 유기 발광 소자 및 화소 회로를 구비한다. 주사선(S[1]…S[N]), 제 1 에미션 주사선(E1[1]…E1[N]) 및 제 2 에미션 주사선(E2[1]…E2[N])은 화소(75)에 각각 선택 신호, 제 1 에미션 신호 및 제 2 에미션 신호를 전달한다. 또한, 데이터선(D[1]…D[M]) 및 전원선(V[1]…V[M])은 화소(75)에 각각 데이터 신호 및 전원 전압을 전달한다. Each pixel 75 includes an organic light emitting element and a pixel circuit. Scan lines S [1]… S [N], first emission scan lines E1 [1]… E1 [N], and second emission scan lines E2 [1]… E2 [N] are pixels 75 ), A selection signal, a first emission signal, and a second emission signal are respectively transmitted. In addition, the data lines D [1]… D [M] and the power supply lines V [1]… V [M] transfer data signals and power supply voltages to the pixels 75, respectively.

데이터 구동부(74)는 데이터선(D[1]…D[M])에 데이터 신호를 인가한다. 데이터 신호는 데이터 구동부 내의 전압원 또는 전류원으로부터 출력될 수 있다.The data driver 74 applies a data signal to the data lines D [1]… D [M]. The data signal may be output from a voltage source or a current source in the data driver.

스캔 구동부(72)는 주사선(S[1]…S[N])에 선택 신호를 인가한다. 선택 신호는 주사선들에 순차적으로 인가되며, 선택 신호들에 맞춰 데이터 신호가 화소 회로에 인가된다. The scan driver 72 applies a selection signal to the scan lines S [1]… S [N]. The selection signal is sequentially applied to the scan lines, and the data signal is applied to the pixel circuit in accordance with the selection signals.

에미션 구동부(73)는 제 1 에미션 주사선(E1[1]…E1[N]) 및 제 2 에미션 주사선(E2[1]…E2[N])에 에미션 신호들을 인가한다. 에미션 신호들에 의해 화소 회로 내의 저장소자(커패시터)에 저장된 전압에 따라 구동 전류가 유기 발광 소자로 인가되며, 유기발광소자가 발광하게 된다.The emission driver 73 applies emission signals to the first emission scan lines E1 [1] ... E1 [N] and the second emission scan lines E2 [1] ... E2 [N]. The driving current is applied to the organic light emitting element according to the voltage stored in the reservoir (capacitor) in the pixel circuit by the emission signals, and the organic light emitting element emits light.

상술한 스캔 구동부(72), 에미션 구동부(73) 및/또는 데이터 구동부(74)는 디스플레이 패널과 같은 화상 표시부(71)에 와이어 본딩 등을 통해 전기적으로 연결될 수 있고, 또한 화상 표시부(71)에 접착되어 전기적으로 연결되는 테이프 캐리어 패키지(tape carrier package: TCP) 등에 칩의 형태로 장착될 수도 있다. 또한, 스캔 구동부(72), 에미션 구동부(73) 및/또는 데이터 구동부(74)는 화상 표시부(71)에 접착되어 전기적으로 연결되는 연성 인쇄 회로 기판(flexible printed circuit: FPC) 또는 필름 등에 칩 형태로 장착될 수 있는데, 이러한 구조를 통상 COF(chip on film) 방식이라고 한다. 또한, 스캔 구동부(72), 에미션 구동부(73) 및/또는 데이터 구동부(74)는 화상 표시부(71)의 유리 기판 위에 직접 장착될 수 있으며, 유리 기판 위에 주사선, 데이터선 및 TFT와 동일한 층들로 형성되어 있는 구동 회로 내에 장착될 수도 있다.The scan driver 72, the emission driver 73, and / or the data driver 74 described above may be electrically connected to an image display 71 such as a display panel through wire bonding or the like, and may also be connected to the image display 71. The tape may be mounted in the form of a chip such as a tape carrier package (TCP) that is attached to and electrically connected to the tape carrier package. In addition, the scan driver 72, the emission driver 73, and / or the data driver 74 may be bonded to the image display unit 71 and electrically connected to a flexible printed circuit board (FPC) or film. It can be mounted in the form, such a structure is commonly referred to as a chip on film (COF) method. In addition, the scan driver 72, the emission driver 73, and / or the data driver 74 may be directly mounted on the glass substrate of the image display unit 71, and the same layers as the scan line, data line, and TFT may be disposed on the glass substrate. It may be mounted in the driving circuit formed by.

상기에서 설명한 바와 같이, 본 발명에 따른 화소 회로 및 그를 포함하는 유기 발광 표시 장치에 의하면 화소 회로에 포함된 구동 트랜지스터의 문턱 전압의 편차를 보상하여 균일한 휘도를 표현할 수 있을 뿐만 아니라 킥백(kick-back) 현상에 의해 발생하는 구동 전압의 변화를 최소화하여 고해상도 구현이 가능하게 된다. As described above, the pixel circuit and the organic light emitting display device including the same according to the present invention can compensate for the variation in the threshold voltage of the driving transistor included in the pixel circuit to express uniform luminance as well as kick-back. It is possible to realize high resolution by minimizing the change in driving voltage caused by the back phenomenon.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다. Although the present invention has been described with reference to the embodiments shown in the drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

Claims (9)

전원 전압이 인가되는 제 1 전극, 유기 발광 소자에 전기적으로 연결되는 제 2 전극, 및 게이트를 구비하는 제 1 PMOS 트랜지스터;A first PMOS transistor having a first electrode to which a power supply voltage is applied, a second electrode electrically connected to the organic light emitting element, and a gate; 상기 제 1 PMOS 트랜지스터의 상기 제 2 전극 및 상기 게이트 간에 연결되어 상기 제 1 PMOS 트랜지스터를 다이오드 연결시키는 게이트를 구비하는 제 1 NMOS 트랜지스터;A first NMOS transistor having a gate connected between the second electrode and the gate of the first PMOS transistor to diode-connect the first PMOS transistor; 데이터 신호가 인가되는 제 1 전극, 상기 제 1 PMOS 트랜지스터의 상기 게이트 전극에 전기적으로 연결되는 제 2 전극, 및 주사 신호가 인가되는 게이트를 구비하는 제 2 NMOS 트랜지스터;A second NMOS transistor having a first electrode to which a data signal is applied, a second electrode electrically connected to the gate electrode of the first PMOS transistor, and a gate to which a scan signal is applied; 상기 제 1 PMOS 트랜지스터의 게이트 단자에 연결되는 제 1 단자, 및 상기 제 2 NMOS 트랜지스터의 제 2 전극에 연결되는 제 2 단자를 구비하는 커패시터; 및 A capacitor having a first terminal connected to the gate terminal of the first PMOS transistor and a second terminal connected to the second electrode of the second NMOS transistor; And 상기 제 1 PMOS 트랜지스터의 제 2 전극에 연결되는 제 1 전극, 상기 유기 발광 소자의 애노드에 연결되는 제 2 전극, 및 제 1 발광 제어 신호가 인가되는 게이트를 구비하는 제 2 PMOS 트랜지스터를 포함하는 유기 발광 표시 장치의 화소 회로.Organic comprising a second PMOS transistor having a first electrode connected to a second electrode of the first PMOS transistor, a second electrode connected to an anode of the organic light emitting element, and a gate to which a first emission control signal is applied. Pixel circuit of light emitting display device. 삭제delete 제 1항에 있어서, The method of claim 1, 유지 전압이 인가되는 제 1 전극, 상기 커패시터의 상기 제 2 단자에 연결되는 제 2 전극, 및 제 2 발광 제어 신호가 인가되는 게이트를 구비하는 제 3 PMOS 트랜지스터를 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치의 화소 회로.And a third PMOS transistor having a first electrode to which a sustain voltage is applied, a second electrode connected to the second terminal of the capacitor, and a gate to which a second light emission control signal is applied. Pixel circuit of display device. 제 3항에 있어서, The method of claim 3, wherein 상기 제 1 및 제 2 NMOS 트랜지스터가 턴온 되는 동안에 상기 제 2 및 제 3 PMOS 트랜지스터는 턴오프 되는 것을 특징으로 하는 유기 발광 표시 장치의 화소 회로.And the second and third PMOS transistors are turned off while the first and second NMOS transistors are turned on. 제 1항의 화소 회로 및 상기 화소 회로에 의해 제어되는 유기 발광 소자를 각각 구비하는 복수의 화소; A plurality of pixels each having a pixel circuit of claim 1 and an organic light emitting element controlled by the pixel circuit; 상기 복수의 화소에 상기 데이터 신호를 전달하는 복수의 데이터선; A plurality of data lines transferring the data signals to the plurality of pixels; 상기 복수의 화소에 상기 주사 신호를 전달하는 복수의 주사선; 및 A plurality of scan lines configured to transfer the scan signals to the plurality of pixels; And 상기 복수의 화소에 상기 제 1 발광 제어 신호를 전달하는 복수의 에미션 주사선을 포함하는 유기 발광 표시 장치. And a plurality of emission scan lines to transmit the first emission control signal to the plurality of pixels. 제 5항에 있어서, The method of claim 5, 상기 복수의 데이터선에 연결되며 상기 데이터 신호를 공급하는 데이터 구동부를 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치. And a data driver connected to the plurality of data lines and configured to supply the data signals. 제 5항에 있어서, The method of claim 5, 상기 복수의 주사선에 연결되며 상기 주사 신호를 공급하는 스캔 구동부를 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.And a scan driver connected to the plurality of scan lines and configured to supply the scan signals. 제 5항에 있어서, The method of claim 5, 상기 복수의 에미션 주사선에 연결되며 상기 발광 제어 신호를 공급하는 에미션 구동부를 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.And an emission driver connected to the plurality of emission scan lines and configured to supply the emission control signal. 제 1항에 있어서,The method of claim 1, 상기 제1 NMOS 트랜지스터의 게이트 및 상기 제2 NMOS 트랜지스터의 게이트에는 주사 신호가 공통으로 인가되는 것을 특징으로 하는 유기 발광 표시 장치의 화소 회로.And a scan signal is applied to the gate of the first NMOS transistor and the gate of the second NMOS transistor in common.
KR1020060100380A 2006-10-16 2006-10-16 Pixel circuit and organic light emitting display device comprising the same KR100822205B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060100380A KR100822205B1 (en) 2006-10-16 2006-10-16 Pixel circuit and organic light emitting display device comprising the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060100380A KR100822205B1 (en) 2006-10-16 2006-10-16 Pixel circuit and organic light emitting display device comprising the same

Publications (1)

Publication Number Publication Date
KR100822205B1 true KR100822205B1 (en) 2008-04-17

Family

ID=39571485

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060100380A KR100822205B1 (en) 2006-10-16 2006-10-16 Pixel circuit and organic light emitting display device comprising the same

Country Status (1)

Country Link
KR (1) KR100822205B1 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110134100A1 (en) * 2009-12-08 2011-06-09 Bo-Yong Chung Pixel circuit and organic electro-luminescent display apparatus
KR101073353B1 (en) 2009-10-19 2011-10-14 삼성모바일디스플레이주식회사 Pixel and organic light emitting display device using the same
CN102402085A (en) * 2011-11-03 2012-04-04 深圳市华星光电技术有限公司 Pixel structure of the display panel and preparing method thereof
CN104575369A (en) * 2013-10-21 2015-04-29 上海和辉光电有限公司 Pixel drive circuit and display device
CN108682394A (en) * 2018-04-18 2018-10-19 武汉华星光电半导体显示技术有限公司 A kind of pixel compensation circuit and pixel compensation method
US10381426B2 (en) 2016-07-01 2019-08-13 Samsung Display Co., Ltd. Pixel, stage circuit and organic light emitting display device having the pixel and the stage circuit
US10665657B2 (en) 2018-02-13 2020-05-26 Samsung Display Co., Ltd. Display apparatus
US10878759B2 (en) 2017-09-15 2020-12-29 Samsung Display Co., Ltd. Display device
US11557254B2 (en) 2019-11-11 2023-01-17 Samsung Display Co., Ltd. Pixel of an organic light emitting diode display device, and organic light emitting diode display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004133240A (en) * 2002-10-11 2004-04-30 Sony Corp Active matrix display device and its driving method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004133240A (en) * 2002-10-11 2004-04-30 Sony Corp Active matrix display device and its driving method

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101073353B1 (en) 2009-10-19 2011-10-14 삼성모바일디스플레이주식회사 Pixel and organic light emitting display device using the same
US9013374B2 (en) 2009-10-19 2015-04-21 Samsung Display Co., Ltd. Pixel and organic light emitting display using the same
US20110134100A1 (en) * 2009-12-08 2011-06-09 Bo-Yong Chung Pixel circuit and organic electro-luminescent display apparatus
KR101058116B1 (en) 2009-12-08 2011-08-24 삼성모바일디스플레이주식회사 Pixel circuit and organic electroluminescent display
US8797314B2 (en) 2009-12-08 2014-08-05 Samsung Display Co., Ltd. Pixel circuit and organic electro-luminescent display apparatus
CN102402085A (en) * 2011-11-03 2012-04-04 深圳市华星光电技术有限公司 Pixel structure of the display panel and preparing method thereof
CN102402085B (en) * 2011-11-03 2015-12-09 深圳市华星光电技术有限公司 The dot structure of display panel and manufacture method thereof
CN104575369A (en) * 2013-10-21 2015-04-29 上海和辉光电有限公司 Pixel drive circuit and display device
US10930724B2 (en) 2016-07-01 2021-02-23 Samsung Display Co., Ltd. Pixel, stage circuit and organic light emitting display device having the pixel and the stage circuit
US10381426B2 (en) 2016-07-01 2019-08-13 Samsung Display Co., Ltd. Pixel, stage circuit and organic light emitting display device having the pixel and the stage circuit
US11476315B2 (en) 2016-07-01 2022-10-18 Samsung Display Co., Ltd. Pixel, stage circuit and organic light emitting display device having the pixel and the stage circuit
US12010873B2 (en) 2016-07-01 2024-06-11 Samsung Display Co., Ltd. Pixel, stage circuit and organic light emitting display device having the pixel and the stage circuit
US10878759B2 (en) 2017-09-15 2020-12-29 Samsung Display Co., Ltd. Display device
US11462178B2 (en) 2017-09-15 2022-10-04 Samsung Display Co., Ltd. Display device
US11783783B2 (en) 2017-09-15 2023-10-10 Samsung Display Co., Ltd. Display device
US10665657B2 (en) 2018-02-13 2020-05-26 Samsung Display Co., Ltd. Display apparatus
US11289561B2 (en) 2018-02-13 2022-03-29 Samsung Display Co., Ltd. Display apparatus including transistors
CN108682394A (en) * 2018-04-18 2018-10-19 武汉华星光电半导体显示技术有限公司 A kind of pixel compensation circuit and pixel compensation method
US11557254B2 (en) 2019-11-11 2023-01-17 Samsung Display Co., Ltd. Pixel of an organic light emitting diode display device, and organic light emitting diode display device

Similar Documents

Publication Publication Date Title
JP4396848B2 (en) Luminescent display device
KR100497247B1 (en) Light emitting display device and display panel and driving method thereof
KR100515299B1 (en) Image display and display panel and driving method of thereof
KR100536235B1 (en) Light emitting display device and driving method thereof
KR101152120B1 (en) Display device and driving method thereof
JP5080733B2 (en) Display device and driving method thereof
KR100599726B1 (en) Light emitting display device, and display panel and driving method thereof
KR100822205B1 (en) Pixel circuit and organic light emitting display device comprising the same
KR20040085654A (en) Light emitting display device and display panel and driving method thereof
KR20040085653A (en) Light emitting display device and display panel and driving method thereof
KR20050113694A (en) Organic electro luminescent display panel
KR100560468B1 (en) Image display and display panel thereof
KR20090046053A (en) Organic light emitting display and method of driving the same
KR100599724B1 (en) Display panel, light emitting display device using the panel and driving method thereof
KR100646935B1 (en) Light emitting display
KR100560447B1 (en) Light emitting display device
KR100648676B1 (en) Light emitting display
KR100536237B1 (en) Light emitting display device and driving method thereof
KR20050073950A (en) Organic electro luminescence display device
KR100515307B1 (en) Image display apparatus, and driving method thereof
KR100560456B1 (en) Light emitting display
KR101493223B1 (en) Organic light emitting display
KR100648690B1 (en) Light emitting display
KR100627358B1 (en) Organic electro luminescent display panel
KR100560453B1 (en) A gate driving circuit of light emitting display

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 12