KR100637432B1 - Light emitting display - Google Patents
Light emitting display Download PDFInfo
- Publication number
- KR100637432B1 KR100637432B1 KR1020040029946A KR20040029946A KR100637432B1 KR 100637432 B1 KR100637432 B1 KR 100637432B1 KR 1020040029946 A KR1020040029946 A KR 1020040029946A KR 20040029946 A KR20040029946 A KR 20040029946A KR 100637432 B1 KR100637432 B1 KR 100637432B1
- Authority
- KR
- South Korea
- Prior art keywords
- pixel
- light emitting
- transistor
- organic
- semiconductor layer
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Geometry (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of El Displays (AREA)
Abstract
본 발명은 화소 회로가 화소영역에 효율적으로 배치될 수 있는 배치구조를 갖는 발광 표시 장치를 제공한다.The present invention provides a light emitting display device having an arrangement structure in which a pixel circuit can be efficiently arranged in a pixel region.
본 발명에 따른 발광 표시 장치는, 화소 회로가 배치되는 화소 영역에는, 인가되는 전류에 기초하여 발광하는 제1, 제2 및 제3 발광소자가 배치된다. 또한 화소 영역에는, 제2 발광소자의 화소회로로 접촉구를 통하여 전기적으로 연결되는 반도체층영역을 중심으로 서로 대략 대칭적으로 배치되는 제1 및 제2 도전층과, 제1 및 제2 도전층 각각과 절연되어 중첩되는 제3 및 제4 도전층이 배치된다. 즉, 제1 도전층과 제3 도전층은 하나의 커패시터를 형성하고 제2 도전층과 제4 도전층은 다른 하나의 커패시터를 형성하며 이 두 커패시터는 서로 대칭적으로 배치된다.In the light emitting display device according to the present invention, first, second, and third light emitting devices that emit light based on an applied current are arranged in a pixel area where a pixel circuit is disposed. In the pixel region, first and second conductive layers substantially symmetrically disposed with respect to the semiconductor layer region electrically connected to the pixel circuit of the second light emitting device through the contact hole, and the first and second conductive layers. The third and fourth conductive layers which are insulated from each other and overlap each other are disposed. That is, the first conductive layer and the third conductive layer form one capacitor, the second conductive layer and the fourth conductive layer form the other capacitor, and the two capacitors are arranged symmetrically with each other.
유기전계 발광, 유기EL, OLED, 화소회로, 주사선, 커패시터Organic electroluminescence, organic EL, OLED, pixel circuit, scanning line, capacitor
Description
도 1은 종래의 발광 표시 패널의 화소 회로를 나타내는 도면이다.1 is a diagram illustrating a pixel circuit of a conventional light emitting display panel.
도 2는 본 발명의 실시예에 따른 유기EL 표시 장치의 구성을 개략적으로 보여주는 평면도이다.2 is a plan view schematically illustrating a configuration of an organic EL display device according to an exemplary embodiment of the present invention.
도 3은 본 발명의 실시예에 따른 하나의 화소회로의 등가회로도이다. 3 is an equivalent circuit diagram of one pixel circuit according to an exemplary embodiment of the present invention.
도 4는 본 발명의 실시예에 따른 화소 회로의 배치구조를 보여주는 배치평면도이다.4 is a layout plan view illustrating an arrangement structure of a pixel circuit according to an exemplary embodiment of the present invention.
도 5는 도 4의 Ⅰ-Ⅰ' 부분의 단면도이다.FIG. 5 is a cross-sectional view of the II ′ portion of FIG. 4.
도 6은 도 4의 Ⅱ-Ⅱ' 부분의 단면도이다.FIG. 6 is a cross-sectional view of the II-II ′ portion of FIG. 4.
본 발명은, 발광 표시 장치에 관한 것으로, 특히 유기 물질의 전계 발광(이하, "유기EL"이라 함)을 이용한 유기EL 표시장치에 관한 것이다.BACKGROUND OF THE
일반적으로 유기EL 표시장치는, 형광성 유기 화합물을 전기적으로 여기시켜 발광시키는 표시장치로서, 행렬 형태로 배열된 N×M 개의 유기 발광소자들을 구동하여 영상을 표현한다. In general, an organic EL display device is a display device for electrically exciting a fluorescent organic compound to emit light. An organic EL display device displays an image by driving N × M organic light emitting elements arranged in a matrix form.
이러한 유기 발광소자는 다이오드 특성이 있기 때문에 유기 발광 다이오드(OLED)로도 불리며, 애노드(ITO), 유기 박막, 캐소드 전극층(금속)의 구조를 가지고 있다. 유기 박막은 전자와 정공의 균형을 좋게 하여 발광 효율을 향상시키기 위해 발광층(emitting layer, EML), 전자 수송층(electron transport layer, ETL) 및 정공 수송층(hole transport layer, HTL)을 포함한 다층 구조로 이루어지고, 또한 별도의 전자 주입층(electron injecting layer, EIL)과 정공 주입층(hole injecting layer, HIL)을 포함하고 있다. 이러한 유기 발광소자들이 N×M 개의 매트릭스 형태로 배열되어 유기EL 표시패널을 형성한다. Since the organic light emitting diode has a diode characteristic, it is also called an organic light emitting diode (OLED) and has a structure of an anode (ITO), an organic thin film, and a cathode electrode layer (metal). The organic thin film has a multilayer structure including an emitting layer (EML), an electron transport layer (ETL), and a hole transport layer (HTL) to improve the emission efficiency by improving the balance between electrons and holes. It also includes a separate electron injecting layer (EIL) and a hole injecting layer (HIL). These organic light emitting diodes are arranged in an N × M matrix to form an organic EL display panel.
이와 같은 유기EL 표시패널을 구동하는 방식에는 단순 매트릭스(passive matrix) 방식과 박막 트랜지스터(thin film transistor, 이하 TFT라고 명명함)를 이용한 능동 구동(active matrix) 방식이 있다. 단순 매트릭스 방식은 양극과 음극을 직교하도록 형성하고 라인을 선택하여 구동하는데 비해, 능동 구동 방식은 데이터선과 주사선에 각각 연결되는 다수의 박막 트랜지스터를 주사 선택신호에 따라 순차적으로 턴온시킴으로써 유기EL 소자를 구동하는 방식이다.The organic EL display panel is driven by a simple matrix method and an active matrix method using a thin film transistor (hereinafter, referred to as TFT). In the simple matrix method, the anode and the cathode are orthogonal and the line is selected and driven, whereas the active driving method drives the organic EL device by sequentially turning on a plurality of thin film transistors connected to the data line and the scan line according to the scan selection signal. That's the way it is.
이하에서, 일반적인 능동 구동 유기EL 표시장치의 화소회로에 대하여 설명한다. Hereinafter, a pixel circuit of a general active driving organic EL display device will be described.
도 1은 화소 회로로서 N×M개의 화소 중 하나, 즉 첫 번째 행과 첫 번째 열에 위치하는 화소를 등가적으로 도시한 것이다. FIG. 1 is an equivalent circuit diagram of one pixel of N × M pixels, that is, a pixel located in a first row and a first column.
도 1에 나타낸 바와 같이, 하나의 화소(10)는 세 개의 부화소(10r, 10g, 10b)로 형성되어 있으며, 부화소(10r, 10g, 10b)에는 각각 적색(R), 녹색(G) 및 청 색(B)의 빛을 발광하는 유기EL 소자(OLEDr, OLEDg, OLEDb)가 형성되어 있다. 그리고 부화소가 스트라이프 형태로 배열된 구조에서는, 부화소(10r, 10g, 10b)는 각각 별개의 데이터선(D1r, D1g, D1b)과 공통의 주사선(S1)에 연결되어 있다. As shown in FIG. 1, one
적색의 부화소(10r)는 유기EL 소자(OLEDr)를 구동하기 위한 2개의 트랜지스터(M1r, M2r)와 커패시터(C1r)를 포함한다. 마찬가지로 녹색의 부화소(10g)는 2개의 트랜지스터(M1g, M2g)와 커패시터(C1g)를 포함하며, 청색의 부화소(10b)도 2개의 트랜지스터(M1b, M2b)와 커패시터(C1b)를 포함한다. 이들 부화소(10r, 10g, 10b)의 동작은 모두 동일하므로, 아래에서는 하나의 부화소(10r)를 예로 들어 설명한다.The
전원 전압(VDD)과 유기EL 소자(OLEDr)의 애노드 사이에 구동 트랜지스터(M1r)가 연결되어 발광을 위한 전류를 유기EL 소자(OLEDr)에 전달하며, 유기EL 소자(OELDr)의 캐소드는 전원 전압(VDD)보다 낮은 전압(VSS)에 연결되어 있다. 구동 트랜지스터(M1r)의 전류량은 스위칭 트랜지스터(M2r)를 통해 인가되는 데이터 전압에 의해 제어되도록 되어 있다. 이때, 커패시터(C1r)가 트랜지스터(M1r)의 소스와 게이트 사이에 연결되어 인가된 전압을 일정 기간 유지한다. 트랜지스터(M2r)의 게이트에는 온/오프 형태의 선택 신호를 전달하는 주사선(S1)이 연결되어 있으며, 소스 측에는 적색 부화소(10r)에 해당하는 데이터 전압을 전달하는 데이터선(D1r)이 연결되어 있다.The driving transistor M1r is connected between the power supply voltage VDD and the anode of the organic EL element OLEDr to transfer a current for light emission to the organic EL element OLEDr, and the cathode of the organic EL element OECDr is the power supply voltage. It is connected to a voltage VSS lower than VDD. The amount of current in the driving transistor M1r is controlled by the data voltage applied through the switching transistor M2r. At this time, the capacitor C1r is connected between the source and the gate of the transistor M1r to maintain the applied voltage for a predetermined period. A scan line S1 for transmitting an on / off selection signal is connected to a gate of the transistor M2r, and a data line D1r for transmitting a data voltage corresponding to the
동작을 살펴보면, 스위칭 트랜지스터(M2r)가 게이트에 인가되는 선택 신호에 응답하여 턴온되면, 데이터선(D1r)으로부터의 데이터 전압(VDATA)이 트랜지스터(M1r)의 게이트에 인가된다. 그러면 커패시터(C1r)에 의해 게이트와 소스 사이에 충전된 전압(VGS)에 대응하여 트랜지스터(M1r)에 전류(IOLED)가 흐르고, 이 전류(IOLED
)에 대응하여 유기EL 소자(OLEDr)가 발광한다. 이때, 유기EL 소자(OLEDr)에 흐르는 전류(IOLED)는 수학식 1과 같다.Referring to the operation, when the switching transistor M2r is turned on in response to the selection signal applied to the gate, the data voltage V DATA from the data line D1r is applied to the gate of the transistor M1r. Then, the current I OLED flows through the transistor M1r in response to the voltage V GS charged between the gate and the source by the capacitor C1r, and the organic EL element OLEDr corresponds to the current I OLED . Emits light. At this time, the current I OLED flowing through the organic EL device OLEDr is represented by
여기서, VTH는 트랜지스터(M2r)의 문턱 전압, β는 상수 값을 나타낸다. Here, V TH represents a threshold voltage of the transistor M2r, and β represents a constant value.
수학식 1에 나타낸 바와 같이, 도 1에 도시한 화소 회로에서는 데이터 전압에 대응하는 전류가 유기EL 소자(OLEDr)에 공급되고, 공급된 전류에 대응하는 휘도로 유기EL 소자(OLEDr)가 발광하게 된다. 이때, 인가되는 데이터 전압은 소정의 명암 계조를 표현하기 위하여 일정 범위에서 다단계의 값을 갖는다.As shown in
이와 같이 유기EL 표시 장치는 하나의 화소(10)가 세 개의 부화소(10r, 10g, 10b)로 이루어지고, 부화소별로 유기EL 소자를 구동하기 위한 구동 트랜지스터, 스위칭 트랜지스터 및 커패시터가 형성된다. 또한, 부화소별로 데이터 신호를 전달하기 위한 데이터선 및 전원 전압(VDD)을 전달하기 위한 전원선이 형성된다. As described above, in the organic EL display device, one
따라서 한 화소에서 형성되는 트랜지스터, 커패시터 및 전압 또는 신호를 전달하기 위한 배선들이 많이 필요하게 되어, 화소 내부에 이들 모두를 배치하는데 어려움이 있고, 또한 화소에서 발광하는 영역에 해당하는 개구율이 감소한다는 문제점이 있다. Therefore, there is a need for a large number of transistors, capacitors and voltages or wirings for transmitting signals or signals formed in one pixel, and it is difficult to arrange them all within the pixel, and also reduces the aperture ratio corresponding to the light emitting area of the pixel. There is this.
본 발명이 이루고자 하는 기술적 과제는, 효율적인 화소영역의 배치구조를 갖는 발광 표시 장치를 제공하는 것이다. SUMMARY OF THE INVENTION An object of the present invention is to provide a light emitting display device having an efficient arrangement of pixel regions.
상기 기술적 과제를 달성하기 위하여, 본 발명의 하나의 특징에 따른 발광 표시 장치는, 제1 방향으로 뻗어 있으며 선택 신호를 전달하는 복수의 주사선, 상기 주사선에 절연되어 교차하고 제2 방향으로 뻗어 있으며 데이터 신호를 전달하는 복수의 데이터선, 상기 주사선과 상기 데이터선에 각각 연결되어 형성되는 복수의 화소 회로가 어레이 형태로 배열되는 발광 표시 장치로서, In order to achieve the above technical problem, a light emitting display device according to an aspect of the present invention includes a plurality of scan lines extending in a first direction and transmitting a selection signal, insulated from and intersecting the scan lines and extending in a second direction. A light emitting display device in which a plurality of data lines transferring a signal and a plurality of pixel circuits connected to the scan line and the data line, respectively, are arranged in an array form.
상기 화소 회로가 배치되는 화소 영역에는, 전류가 인가되는 화소전극을 각각 가지며, 인가되는 상기 전류에 기초하여 발광하는 제1, 제2 및 제3 발광소자; 상기 제1 발광소자의 화소전극과 제1 접촉구를 통하여 접촉되는 제1 반도체층영역, 제2 발광소자의 화소전극과 제2 접촉구를 통하여 접촉되는 제2 반도체층영역 및 제3 발광소자의 화소전극에 제3 접촉구를 통하여 접촉되는 제3 반도체층영역을 포함하는 제1 반도체층; 상기 제2 반도체층영역을 중심으로 서로 다른 영역에 각각 배치되는 제1 및 제2 도전층; 및 상기 제1 및 제2 도전층 각각과 절연되어 중첩되며 상기 제2 반도체층영역을 중심으로 서로 다른 영역에 각각 배치되는 제3 및 제4 도전층이 배치된다. First, second and third light emitting devices each having a pixel electrode to which a current is applied and emitting light based on the current applied to the pixel area where the pixel circuit is disposed; The first semiconductor layer region contacting the pixel electrode of the first light emitting device through the first contact hole, the second semiconductor layer region contacting the pixel electrode of the second light emitting device through the second contact hole and the third light emitting device. A first semiconductor layer including a third semiconductor layer region in contact with the pixel electrode through a third contact hole; First and second conductive layers respectively disposed in different regions with respect to the second semiconductor layer region; And third and fourth conductive layers insulated from and overlapping each of the first and second conductive layers and disposed in different regions with respect to the second semiconductor layer region.
상기 제1, 제2 및 제3 반도체층영역의 적어도 일부는 각각 상기 데이터선과 평행하게 배치될 수 있고, 또는 상기 화소 영역에, 상기 제2 반도체층영역과 절연되어, 적어도 일부가 교차하고, 상기 제3 및 제4 도전층을 연결하는 제5 도전층이 더 배치될 수 있다.At least a portion of the first, second and third semiconductor layer regions may be disposed in parallel with the data lines, respectively, or the pixel region is insulated from the second semiconductor layer region, and at least a portion thereof intersects with each other. A fifth conductive layer connecting the third and fourth conductive layers may be further disposed.
상기 제1 및 제2 도전층은 각각 다결정 규소층일 수 있다. The first and second conductive layers may each be a polycrystalline silicon layer.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.
도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 연결되어 있는 경우도 포함한다. 또한 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention. Like parts are designated by like reference numerals throughout the specification. When a part is connected to another part, this includes not only a directly connected part but also a case where another part is connected in between. Also, when a part of a layer, film, region, plate, etc. is over another part, this includes not only when the other part is "right over" but also another part in the middle.
한편, 주사선에 관한 용어를 정의하면, 현재 선택 신호를 전달하려고 하는 주사선을 “현재 주사선”이라 하고, 현재 선택 신호가 전달되기 전에 선택 신호를 전달한 주사선을 “직전 주사선”이라고 한다. On the other hand, when the term for the scan line is defined, the scan line to which the current selection signal is to be transmitted is referred to as the "current scan line", and the scan line to which the selection signal is transmitted before the current selection signal is transmitted is referred to as the "previous scan line".
또한, 현재 주사선의 선택신호에 기초하여 발광하는 화소을 "현재 화소"이라 하고, 직전 주사선의 선택신호에 기초하여 발광하는 화소를 "직전 화소", 다음 주사선의 선택신호에 기초하여 발광하는 화소를 "다음 화소"이라고 한다.Also, a pixel that emits light based on the selection signal of the current scan line is referred to as a "current pixel", and a pixel that emits light based on the selection signal of the previous scan line is "previous pixel" and a pixel that emits light based on the selection signal of the next scan line is " Next pixel ".
도 2는 본 발명의 실시예에 따른 유기EL 표시 장치의 구성을 개략적으로 보여주는 도면이다.2 is a diagram schematically illustrating a configuration of an organic EL display device according to an exemplary embodiment of the present invention.
도 2에 나타낸 바와 같이, 본 발명의 실시예에 따른 유기EL 표시 장치는 표시 패널(100), 주사구동부(200), 발광제어부(300) 및 데이터 구동부(400)를 포함한다. 표시 패널(100)은 행 방향으로 뻗어 있는 복수의 주사선(S0, S1, …, Sk, …, Sn), 발광제어선(E1, …, Ek, …, En), 열 방향으로 뻗어 있는 복수의 데이터선(D1, …, Dk, …, Dm) 및 복수의 전원선(VDD) 및 복수의 화소(110)를 포함한다. 화소(110)는 이웃하는 임의의 두 주사선(Sk-1, Sk)과 이웃하는 임의의 두 데이터선(Dk-1, Dk)에 의해 형성되는 화소 영역에 형성되고, 각 화소(110)는 현재 주사선(Sk), 직전 주사선(Sk-1), 발광제어선(Ek) 및 데이터선(Dk)으로부터 전달되는 신호에 의해 구동된다. 또한 도 2에 도시하지는 않았지만 발광제어선(E1∼En)은 각각 3개의 발광제어선(E1r∼Enr, E1g∼Eng, E1b∼Enb)으로 이루어진다.As shown in FIG. 2, an organic EL display device according to an exemplary embodiment of the present invention includes a display panel 100, a
주사구동부(200)는 해당 라인의 화소에 데이터 신호가 인가될 수 있도록 해당 라인을 선택하기 위한 선택 신호를 순차적으로 주사선(S0∼Sn)으로 전달하고, 발광제어부(300)는 유기EL 소자(OLEDr, OLEDg, OLEDb)의 발광을 제어하기 위한 발광제어 신호를 순차적으로 발광제어선(E1∼En)으로 전달한다. 그리고 데이터 구동부(400)는 선택 신호가 순차적으로 인가될 때마다 선택 신호가 인가된 라인의 화소 에 대응하는 데이터 신호를 데이터선(D1∼Dm)에 인가한다.The
그리고 주사구동부 및 발광제어부(200, 300)와 데이터 구동부(400)는 각각 표시 패널(400)이 형성된 기판에 전기적으로 연결된다. 이와는 달리, 주사구동부(200), 발광제어부(300) 및/또는 데이터 구동부(400)를 표시 패널(100)의 유리 기판 위에 직접 장착할 수도 있으며, 표시 패널(100)의 기판에 주사선, 데이터선 및 트랜지스터와 동일한 층들로 형성되어 있는 구동 회로로 대체될 수도 있다. 또는 주사구동부(200), 발광제어부(300) 및/또는 데이터 구동부(400)를 표시 패널(100)의 기판에 접착되어 전기적으로 연결된 TCP(tape carrier package), FPC(flexible printed circuit) 또는 TAB(tape automatic bonding)에 칩 등의 형태로 장착할 수도 있다. The scan driver, the
이때, 본 발명의 실시예에서는 한 필드가 세 개의 서브필드로 분할되어 구동되며, 세 개의 서브필드에서는 각각 적색, 녹색 및 청색의 데이터가 기입되어 발광이 이루어진다. 이를 위해, 주사구동부(200)는 서브필드마다 선택 신호를 순차적으로 주사선(S0∼Sn)으로 전달하고, 발광제어부(300)도 각 색상의 유기EL 소자가 하나의 서브필드에서 발광이 이루어지도록 발광제어 신호를 발광제어선(E1∼En)에 인가한다. 그리고 데이터 구동부(400)는 세 개의 서브필드에서 각각 적색, 녹색 및 청색의 유기EL 소자에 각각 대응하는 데이터 신호를 데이터선(D1∼Dm)에 인가한다.At this time, in the embodiment of the present invention, one field is divided into three subfields and driven. In each of the three subfields, red, green, and blue data are written to emit light. To this end, the
다음으로, 도 3을 참조하여 본 발명의 실시예에 따른 유기EL 표시장치의 구체적인 동작에 대하여 상세하게 설명한다. Next, a detailed operation of the organic EL display device according to the exemplary embodiment of the present invention will be described in detail with reference to FIG. 3.
도 3은 도 2의 유기EL 표시장치에서 하나의 화소(110)의 등가회로도이다. 도 3에서는 편의상 임의의 k번째 행의 주사선(Sk)과 k번째 열의 데이터선(Dk)에 연결되는 화소(Pk)를 예로써 도시하였으며, 모든 트랜지스터는 p채널 트랜지스터로 도시하였다. 3 is an equivalent circuit diagram of one
도 3에 나타낸 바와 같이, 본 발명의 실시예에 따른 화소 회로는 구동 트랜지스터(M1), 다이오드 트랜지스터(M3), 커패시터 트랜지스터(M4), 스위칭 트랜지스터(M2), 3개의 유기EL 소자(OLEDr, OLEDg, OLEDb) 및 유기EL 소자(OLEDr, OLEDg, OLEDb)의 발광을 각각 제어하는 발광 트랜지스터(M2r, M2g, M2b)를 포함하고 2개의 커패시터(Cst, Cvth)를 포함한다. 그리고 하나의 발광제어선(Ek)은 3개의 발광제어선(Ekr, Ekg, Ekb)으로 이루어진다. 이러한 발광 트랜지스터(M2r, M2g, M2b)는 발광제어선(Ekr, Ekg, Ekb)에 의해 전달되는 발광제어 신호에 응답하여 구동 트랜지스터(M1)로부터의 전류를 유기EL 소자(OLEDr, OLEDg, OLEDb)에 선택적으로 전달한다.As shown in FIG. 3, a pixel circuit according to an exemplary embodiment of the present invention includes a driving transistor M1, a diode transistor M3, a capacitor transistor M4, a switching transistor M2, and three organic EL elements OLEDr and OLEDg. , OLEDb) and light emitting transistors M2r, M2g, and M2b for controlling light emission of the organic EL elements OLEDr, OLEDg, and OLEDb, respectively, and include two capacitors Cst and Cvth. One emission control line Ek includes three emission control lines Ekr, Ekg, and Ekb. The light emitting transistors M2r, M2g, and M2b receive current from the driving transistor M1 in response to the light emission control signals transmitted by the light emission control lines Ekr, Ekg, and Ekb, and the organic EL elements OLEDr, OLEDg, and OLEDb. Optionally pass in
구체적으로, 트랜지스터(M5)는 게이트가 현재 주사선(Sk)에 연결되고 소스가 데이터선(Dk)에 연결되어, 주사선(Sk)으로부터의 선택 신호에 응답하여 데이터선(Dk)으로부터 인가된 데이터 전압을 커패시터(Cvth)의 노드(B)로 전달한다. 트랜지스터(M4)는 직전 주사선(Sk-1)으로부터의 선택 신호에 응답하여 커패시터(Cvth)의 노드(B)를 전원(VDD)에 직접 연결한다. 트랜지스터(M3)는 직전 주사선(Sk-1)으로부터의 선택 신호에 응답하여 트랜지스터(M1)를 다이오드 연결시킨다. 구동 트랜지스터(M1)는 유기EL 소자(OLED)를 구동하기 위한 구동 트랜지스터로서, 게이트이 커패시터(Cvth)의 노드(A)가 접속되고, 소스가 전원(VDD)에 접속되 고, 게이트에 인가되는 전압에 의하여 유기EL 소자(OLED)에 인가될 전류를 제어한다. Specifically, the transistor M5 has a data voltage applied from the data line Dk in response to a selection signal from the scan line Sk with a gate connected to the current scan line Sk and a source connected to the data line Dk. Is transferred to the node B of the capacitor Cvth. Transistor M4 directly connects node B of capacitor Cvth to power source VDD in response to a selection signal from immediately preceding scan line Sk-1. Transistor M3 diode-connects transistor M1 in response to a selection signal from immediately preceding scan line Sk-1. The driving transistor M1 is a driving transistor for driving the organic EL element OLED, a gate of which a node A of the capacitor Cvth is connected, a source of which is connected to a power source VDD, and a voltage applied to the gate. By controlling the current to be applied to the organic EL element (OLED).
또한, 커패시터(Cst)는 일전극이 전원(VDD)에 접속되고 타전극이 트랜지스터(M4)의 드레인전극(노드 B)에 접속되며, 커패시터(Cvth)는 일전극이 커패시터(Cst)의 타전극에 연결되어 2개의 커패시터가 직렬연결되고 타전극이 구동트랜지스터(M1)의 게이트(노드 A)에 연결된다.In addition, the capacitor Cst has one electrode connected to the power supply VDD, the other electrode connected to the drain electrode (node B) of the transistor M4, and the capacitor Cvth has one electrode connected to the other electrode of the capacitor Cst. Two capacitors are connected in series, and the other electrode is connected to the gate (node A) of the driving transistor M1.
그리고 구동 트랜지스터(M1)의 드레인에는 발광 트랜지스터(M2r, M2g, M2b)의 소스가 각각 연결되며, 트랜지스터(M2r, M2g, M2b)의 게이트에는 각각 발광제어선(Ekr, Ekg, Ekb)이 연결된다. 발광 트랜지스터(M2r, M2g, M2b)의 드레인에는 각각 유기EL 소자(OLEDr, OLEDg, OLEDb)의 애노드가 연결되며, 유기EL 소자(OLEDr, OLEDg, OLEDb)의 캐소드에는 전원전압(VDD)보다 낮은 전원전압(VSS)이 인가된다. 이러한 전원 전압(VSS)으로는 음의 전압 또는 접지 전압이 사용될 수 있다.Sources of the light emitting transistors M2r, M2g, and M2b are connected to drains of the driving transistor M1, and light emission control lines Ekr, Ekg, and Ekb are connected to gates of the transistors M2r, M2g, and M2b, respectively. . The anodes of the organic EL elements OLEDr, OLEDg, and OLEDb are connected to the drains of the light emitting transistors M2r, M2g, and M2b, respectively. The cathode of the organic EL elements OLEDr, OLEDg, and OLEDb has a power supply lower than the power supply voltage VDD. The voltage VSS is applied. As the power supply voltage VSS, a negative voltage or a ground voltage may be used.
직전 주사선(Sk-1)에 로우 레벨의 주사 전압이 인가되면, 트랜지스터(M3) 및 트랜지스터(M4)가 턴온된다. 트랜지스터(M3)가 턴온되어 트랜지스터(M1)는 다이오드 연결 상태가 된다. 따라서, 트랜지스터(M1)의 게이트와 소스 사이의 전압차가 트랜지스터(M1)의 문턱전압(Vth)이 될 때까지 변하게 된다. 이때 트랜지스터(M1)의 소스가 전원(VDD)에 연결되어 있으므로, 트랜지스터(M1)의 게이트 즉, 커패시터(Cvth)의 노드(A)에 인가되는 전압은 전원전압(VDD)과 문턱전압(Vth)의 합이 된다. 또한, 트랜지스터(M4)가 턴온되어 커패시터(Cvth)의 노드(B)에는 전원(VDD)이 인가되어, 커패시터(Cvth)에 충전되는 전압(VCvth)은 수학식 2와 같다.When a low level scan voltage is applied to the immediately preceding scan line Sk-1, the transistors M3 and M4 are turned on. Transistor M3 is turned on so that transistor M1 is in a diode-connected state. Therefore, the voltage difference between the gate and the source of the transistor M1 changes until the threshold voltage Vth of the transistor M1 becomes. At this time, since the source of the transistor M1 is connected to the power supply VDD, the voltage applied to the gate of the transistor M1, that is, the node A of the capacitor Cvth, is the power supply voltage VDD and the threshold voltage Vth. Is the sum of. In addition, since the transistor M4 is turned on and the power supply VDD is applied to the node B of the capacitor Cvth, the voltage V Cvth charged in the capacitor Cvth is expressed by Equation 2 below.
여기서, VCvth는 커패시터(Cvth)에 충전되는 전압을 의미하고, VCvthA는 커패시터(Cvth)의 노드(A)에 인가되는 전압, VCvthB는 커패시터(Cvth)의 노드(B)에 인가되는 전압을 의미한다.Here, V Cvth is the voltage applied to the node (B) of the voltage applied to the node (A) of a voltage that is charged in the capacitor (Cvth), and, V CvthA a capacitor (Cvth), V CvthB a capacitor (Cvth) Means.
현재 주사선(Sn)에 로우 레벨의 주사 전압이 인가되면, 트랜지스터(M5)가 턴온되어 데이터 전압(Vdata)이 노드(B)에 인가된다. 또한, 커패시터(Cvth)에는 트랜지스터(M1)의 문턱 전압(Vth)에 해당되는 전압이 충전되어 있으므로, 트랜지스터(M1)의 게이트에는 데이터 전압(Vdata)과 트랜지스터(M1)의 문턱 전압(Vth)의 합에 대응되는 전압이 인가된다. 즉, 트랜지스터(M1)의 게이트-소스간 전압(Vgs)은 다음의 수학식 3와 같다. 이 때, 발광제어선(Ek)은 로우레벨의 신호가 인가되어 트랜지스터(M2)는 차단된다. When the low level scan voltage is applied to the current scan line Sn, the transistor M5 is turned on to apply the data voltage Vdata to the node B. In addition, since the capacitor Cvth is charged with a voltage corresponding to the threshold voltage Vth of the transistor M1, the gate of the transistor M1 is charged with the data voltage Vdata and the threshold voltage Vth of the transistor M1. The voltage corresponding to the sum is applied. That is, the gate-source voltage Vgs of the transistor M1 is expressed by
그 다음, 발광제어선(Ek)의 하이레벨에 응답하여 트랜지스터(M2)가 온되어 트랜지스터(M1)의 게이트-소스 전압(VGS)에 대응하는 전류(IOLED)가 유기EL 소자(OLED)에 공급되어, 유기EL 소자(OLED)는 발광하게 된다. 전류(IOLED)는 수학식 4와 같다.Then, in response to the high level of the light emission control line Ek, the transistor M2 is turned on so that the current I OLED corresponding to the gate-source voltage V GS of the transistor M1 is the organic EL element OLED. Supplied to the OLED, the organic EL element OLED emits light. The current I OLED is shown in Equation 4.
여기서, IOLED는 유기EL 소자(OLED)에 흐르는 전류, Vgs는 트랜지스터(M1)의 소스와 게이트 사이의 전압, Vth는 트랜지스터(M1)의 문턱 전압, Vdata는 데이터 전압, β는 상수 값을 나타낸다.Where I OLED is the current flowing through the organic EL element OLED, Vgs is the voltage between the source and gate of transistor M1, Vth is the threshold voltage of transistor M1, Vdata is the data voltage, and β is a constant value. .
데이터 전압(Vdata)이 적색 데이터 신호인 경우, 발광 트랜지스터(M2r)가 발광제어선(Ekr)으로부터의 로우 레벨의 발광제어 신호에 응답하여 턴온되면, 이 전류(IOLED)가 적색의 유기EL 소자(OLEDr)에 전달되어 발광이 이루어진다. When the data voltage Vdata is a red data signal, when the light emitting transistor M2r is turned on in response to a low level light emission control signal from the light emission control line Ekr, this current I OLED is a red organic EL element. It is transmitted to the OLEDr to emit light.
마찬가지로, 데이터 전압(Vdata)이 녹색 데이터 신호인 경우, 발광 트랜지스터(M2g)가 발광제어선(Ekg)으로부터의 로우 레벨의 발광제어 신호에 응답하여 턴온되면, 전류(IOLED)가 녹색의 유기EL 소자(OLEDg)에 전달되어 발광이 이루어진다. 또한, 데이터 전압(Vdata)이 청색 데이터 신호인 경우, 발광 트랜지스터(M2b)가 발광제어선(Ekb)으로부터의 로우 레벨의 발광제어 신호에 응답하여 턴온되면, 전류(IOLED)가 청색의 유기EL 소자(OLEDb)에 전달되어 발광이 이루어진다. 그리고 한 화소가 적색, 녹색 및 청색을 표시할 수 있도록, 3개의 발광제어선에 각각 인가되는 3개의 발광제어 신호는 한 필드 동안 중복되지 않는 로우 레벨 기간을 각각 가진다. Similarly, when the data voltage Vdata is a green data signal, when the light emitting transistor M2g is turned on in response to a low level light emission control signal from the light emission control line Ekg, the current I OLED is a green organic EL. The light is transmitted to the device OLEDg. In addition, when the data voltage Vdata is a blue data signal, when the light emitting transistor M2b is turned on in response to a low level light emission control signal from the light emission control line Ekb, the current I OLED becomes a blue organic EL. The light is transmitted to the device OLEDb. The three emission control signals respectively applied to the three emission control lines have low level periods that do not overlap for one field so that one pixel can display red, green, and blue colors.
다음으로, 도 4, 도 5 및 도 6을 참조하여 본 발명의 실시예에 따른 유기EL 표시장치에서 하나의 화소회로가 배치되는 화소 영역의 배치구조에 대하여 보다 상세하게 설명한다. 이하의 설명에서, 현재 화소(Pk)의 구성요소에 대하여 도면부호를 부여하고 직전 화소(Pk-1)의 구성요소의 도면부호는 현재 화소(Pk)의 구성요소의 도면부호와 동일한 번호에 (')를 추가로 표시하여 현재 화소의 구성요소와 직전화소의 구성요소를 구분하였다.Next, referring to FIGS. 4, 5, and 6, the arrangement structure of the pixel region in which one pixel circuit is arranged in the organic EL display device according to the exemplary embodiment of the present invention will be described in detail. In the following description, reference numerals are given to components of the current pixel Pk, and reference numerals of components of the immediately preceding pixel Pk-1 are denoted by the same reference numerals as those of the components of the current pixel Pk. ') Is further indicated to distinguish the components of the current pixel from those of the direct telephone.
도 4는 도 3에서 도시된 화소회로가 배치되는 화소영역의 배치구조의 일 예를 보여주는 평면도이고, 도 5는 도 4의 Ⅰ-Ⅰ' 부분의 단면도이고, 도 6은 도 4의 Ⅱ-Ⅱ' 부분의 단면도이다.4 is a plan view illustrating an example of an arrangement structure of a pixel region in which the pixel circuit illustrated in FIG. 3 is disposed, FIG. 5 is a cross-sectional view of a portion II ′ of FIG. 4, and FIG. 6 is a II-II of FIG. 4. It is a cross section of the part.
먼저, 도 4, 도 5 및 도 6에서와 같이, 절연 기판(1) 위에 산화 규소 등으로 이루어진 차단층(3)이 형성되고, 차단층(3) 위에 반도체층인 다결정 규소층(poly silicon layer)(21, 22, 23, 24, 25, 26, 27, 28, 29)이 형성된다. First, as shown in FIGS. 4, 5, and 6, a
다결정 규소층(21)은 'U'자 모양으로 현재 화소(Pk)의 트랜지스터(M5)의 소스영역, 드레인영역 및 채널영역을 포함하는 반도체층을 형성한다. 다결정 규소층(22)은 대략 '' 형상으로 현재 화소(Pk)의 트랜지스터(M2r)의 소스영역, 드레인영역 및 채널영역을 포함하는 반도체층을 형성한다. 다결정 규소층(23)은 열방향으로 길게 뻗어 형성되어 현재 화소(Pk)의 트랜지스터(M2g)의 소스영역, 드레인영역 및 채널영역을 포함하는 반도체층을 형성한다. 다결정 규소층(24)은 대략 '' 형상으로 현재 화소(Pk)의 트랜지스터(M2b)의 소스영역, 드레인영역 및 채널 영역을 포함하는 반도체층을 형성한다. 이러한 다결정 규소층(22, 23, 24)은 일체로 연결되어 대략 'm'자 모양이 되고 다결정 규소층(23)을 중심으로 다결정 규소층(22)과 다결정 규소층(24)은 대략 대칭이 된다. The
다결정 규소층(25)은 화소영역의 중앙부에 열방향으로 길게 뻗어 있고 아래 쪽 끝이 다결정 규소층들(22, 23, 24)이 하나로 연결되는 부분에 닿아 다결정 규소층(22, 23, 24)과 연결되어 형성된다. 왼쪽 편의 다결정 규소층(26)과 오른쪽 편의 다결정 규소층(27)은 다결정 규소층(25)을 중심으로 서로 대략 대칭적으로 형성된다. 다결정 규소층(26)은 대략 정사각형 형상으로 커패시터(Cvth)의 일전극(노드 A)을 형성하고 다결정 규소층(27)은 대략 직사각형 형상으로 커패시터(Cst)의 일전극을 형성한다. 다결정 규소층(28)은 대략 'n'자형으로 형성되고 한쪽 끝이 다결정 규소층(26)과 연결되고 다른 쪽 끝은 다결정 규소층(25)과 연결되게 형성되어 트랜지스터(M3)의 소스, 드레인 및 채널영역을 형성한다. 다결정 규소층(29)은 대략 'n'자형으로 형성되며 한 쪽 끝에는 다결정 규소층(28)에 닿도록 연장되어 트랜지스터(M1)의 채널영역 및 드레인영역과 트랜지스터(M4)의 소스영역, 채널영역 및 드레인영역을 형성한다.The
이렇게 형성된 다결정 규소층들(21 내지 29) 위에 게이트절연막(30)이 형성된다. The
게이트절연막(30) 위에 게이트 전극들(41, 42, 43, 44, 45, 46, 47)이 형성된다. 구체적으로, 게이트 전극선(41)은 행방향으로 뻗어 있으며 현재 화소(Pk)의 현재 주사선(Sk)에 대응되므로 다결정 규소층(21)과 절연되게 교차되어 현재 화소(Pk)의 트랜지스터(M5)의 게이트전극을 형성한다. 게이트 전극선(42)은 행방향으로 뻗어 있으며 현재 화소(Pk)의 발광신호선(Ekb)에 대응되므로 트랜지스터(M2b)의 게이트전극을 형성한다. 게이트 전극선(43)은 행방향으로 뻗어 있으며 현재 화소(Pk)의 발광신호선(Ekg)에 대응되므로 트랜지스터(M2g)의 게이트전극을 형성한다. 게이트 전극선(44)은 행방향으로 뻗어 있으며 현재 화소(Pk)의 발광신호선(Ekr)에 대응되므로 트랜지스터(M2k)의 게이트전극을 형성한다. 게이트 전극선(45)은 직사각형모양으로 다결정 규소층(26)과 절연되게 교차하여 트랜지스터(M1)의 게이트전극을 형성한다. 게이트전극(46)은 다결정 규소층(26)의 상부에 대략 정사각형 모양으로 형성되어 커패시터(Cvth)의 타전극(노드 B)을 형성한다. 게이트전극(47)은 게이트전극(46)과 연결되어 형성되고 다결정 규소층(27)의 상부에 대략 직사각형 모양으로 형성되어 커패시터(Cst)의 타전극(노드 B)을 형성한다.
게이트 전극선(41')은 행방향으로 뻗어 있으며 직전 화소(Pk-1)의 직전 주사선(Sk-1)에 대응되므로 다결정 규소층(21')과 절연되게 교차되어 직전 화소(Pk-1)의 트랜지스터(M5)의 게이트전극을 형성한다. 또한 게이트 전극선(41')은 다결정 규소층(28, 29)과 절연되게 교차되어 현재 화소(Pk)의 트랜지스터(M3, M4)의 게이트전극을 형성한다. Since the gate electrode line 41 'extends in the row direction and corresponds to the immediately preceding scan line Sk-1 of the immediately preceding pixel Pk-1, the gate electrode line 41' is insulated from and crosses the polycrystalline silicon layer 21 'so that The gate electrode of the transistor M5 is formed. The gate electrode line 41 'is insulated from and intersected with the polycrystalline silicon layers 28 and 29 to form the gate electrodes of the transistors M3 and M4 of the current pixel Pk.
이와 같은 게이트 전극(41, 42, 43, 44, 45, 46, 47) 위에 층간절연막(50)이 형성된다. 층간절연막(50) 위에는 콘택홀들(51a, 51b, 53, 54a, 54b, 55, 56a, 56b, 57r, 57g, 57b)을 통하여 해당 전극들에 접촉되도록 데이터선(61), 전원선(62) 및 전극들(63, 64, 65, 66r, 66g, 66b)이 형성된다.The
데이터선(61)은 화소영역과 다른 화소영역 사이에 열방향으로 길게 뻗어 있으며 층간절연막(50) 및 게이트절연막(30)을 관통하는 접촉구(51a)를 통하여 다결정 규소층(21)에 연결되어 트랜지스터(M4)의 소스와 전기적으로 연결된다.The
전원선(62)은 열방향으로 길게 뻗어 있으며 층간절연막(50) 및 게이트절연막(30)을 관통하는 접촉구(55)를 통하여 다결정 규소층(27) 및 다결정 규소층(29)과 연결되어 커패시터(Cst)의 일전극 및 트랜지스터(M1)의 소스에 전원을 공급한다.The
전극(63)은 데이터선(61)과 인접하여 평행하게 형성되며, 층간절연막(50) 및 게이트절연막(30)을 관통하는 접촉구(51b) 및 층간절연막(50)을 관통하는 접촉구(53)를 통하여 다결정 규소층(21)의 드레인영역과 게이트전극(46)을 전기적으로 연결하여 노드(B)가 된다. The
전극(64)은 게이트전극(41')과 인접하여 평행하게 뻗어 있며, 층간절연막(50) 및 게이트절연막(30)을 관통하는 접촉구(54a) 및 층간절연막(50)을 관통하는 접촉구(54b)를 통하여 다결정 규소층(28)에서 트랜지스터(M3)의 드레인영역과 게이트전극(45)을 전기적으로 연결하여 노드(A)가 된다. The
전극(65)은 게이트전극(41')과 인접하여 대략 직사각형으로 형성되며, 층간절연막(50) 및 게이트절연막(30)을 관통하는 접촉구(56a) 및 층간절연막(50)을 관통하는 접촉구(56b)를 통하여 다결정 규소층(29)에서 트랜지스터(M4)의 드레인영역과 게이트전극(47)을 전기적으로 연결하여 노드(B)가 된다. The
전극들(66r, 66g, 66b)은 각 발광소자들의 화소전극(81r, 81g, 81b)과 트랜 지스터(M2r, M2g, M2b)의 드레인을 각각 연결하기 위한 전극들이다. 전극들(66r, 66g, 66b)은 데이터선(62)이 뻗은 세로 방향보다 게이트전극(42 내지 44)이 뻗은 가로 방향으로 더 긴 대략 직사각형으로 형성된다. 전극들(66r, 66g, 66b)은 각각 게이트절연막(30) 및 층간절연막(50)을 관통하는 접촉구(57r, 57g, 57b)를 통하여 다결정규소층(22, 23, 24)과 각각 접촉되어 트랜지스터들(M2r, M2g, M2b)의 드레인전극과 각각 전기적으로 연결되도록 형성된다. The
이와 같은 전극들(63, 64, 65, 66r, 66g, 66b) 위에 평탄화막(70)이 형성된다. 화소전극(81r, 81g, 81b)은 평탄화막(70)을 관통하는 콘택홀들(71r, 71g, 71b)을 통하여 전극(66r, 66g, 66b)에 각각 전기적으로 연결된다. 도 5 및 도 6에서, 화소전극(81r, 81g, 81b) 상에는 발광층(EML), 전자 수송층(ETL) 및 정공 수송층(HTL)을 포함하는 다층구조의 적, 녹, 청색 유기박막(85r, 85g, 85b)이 각각 형성된다. The
이와 같이, 화소영역의 중앙부에 열방향으로 길게 뻗어 있는 다결정 규소층(25)을 중심으로, 대략 정사각형 형상으로 커패시터(Cvth)의 일전극이 되는 다결정 규소층(26)과 대략 직사각형 형상으로 커패시터(Cst)의 일전극이 되는 다결정 규소층(27)은 서로 대략 대칭적으로 형성된다. 또한, 다결정 규소층(26) 및 다결정 규소층(27) 위에는 커패시터(Cvth)의 타전극이 되는 게이트전극(46)과 커패시터(Cst)의 타전극이 되는 게이트전극(47)이 절연되어 중첩되어 커패시터(Cvth) 및 커패시터(Cst)가 형성된다. 이렇게 두 개의 커패시터를 대칭적으로 배치함으로써, 커패시터의 용량을 충분히 확보하면서 화소 영역 내에 각 소자들을 보다 효율적으 로 배치시킬 수 있다. As described above, the capacitor is formed in a substantially rectangular shape with the
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 실시예와 같은 구조에 한정되는 것은 아니며, 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the embodiments of the present invention have been described in detail above, the scope of the present invention is not limited to the same structure as the embodiments, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the claims are provided. It also belongs to the scope of the present invention.
본 발명에 따르면, 화소영역의 중앙부를 중심으로, 커패시터(Cvth)와 커패시터(Cst)가 서로 대략 대칭적으로 형성함으로써, 커패시터(Cvth) 및 커패시터(Cst)의 용량을 충분히 확보함과 동시에 화소 영역 내에 각 소자들의 배치할 영역을 충분히 확보할 수 있어 보다 효율적인 화소영역의 배치구조를 실현할 수 있다. According to the present invention, the capacitor Cvth and the capacitor Cst are formed substantially symmetrically with respect to the central portion of the pixel region, thereby sufficiently securing the capacitances of the capacitor Cvth and the capacitor Cst and at the same time. A sufficient area for arranging the elements within the device can be secured, thereby realizing a more efficient pixel area arrangement structure.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040029946A KR100637432B1 (en) | 2004-04-29 | 2004-04-29 | Light emitting display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040029946A KR100637432B1 (en) | 2004-04-29 | 2004-04-29 | Light emitting display |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050104605A KR20050104605A (en) | 2005-11-03 |
KR100637432B1 true KR100637432B1 (en) | 2006-10-20 |
Family
ID=37282111
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040029946A KR100637432B1 (en) | 2004-04-29 | 2004-04-29 | Light emitting display |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100637432B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9659970B2 (en) | 2012-05-07 | 2017-05-23 | Samsung Display Co., Ltd. | Semiconductor device having auxiliary patterns |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100867926B1 (en) | 2007-06-21 | 2008-11-10 | 삼성에스디아이 주식회사 | Organic light emitting diode display device and fabrication method of the same |
KR100882907B1 (en) | 2007-06-21 | 2009-02-10 | 삼성모바일디스플레이주식회사 | Organic Light Emitting Diode Display Device |
KR102038076B1 (en) | 2013-04-04 | 2019-10-30 | 삼성디스플레이 주식회사 | Organic light emitting display apparatus |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002297083A (en) | 2001-03-30 | 2002-10-09 | Matsushita Electric Ind Co Ltd | Image display device |
-
2004
- 2004-04-29 KR KR1020040029946A patent/KR100637432B1/en not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002297083A (en) | 2001-03-30 | 2002-10-09 | Matsushita Electric Ind Co Ltd | Image display device |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9659970B2 (en) | 2012-05-07 | 2017-05-23 | Samsung Display Co., Ltd. | Semiconductor device having auxiliary patterns |
US10121803B2 (en) | 2012-05-07 | 2018-11-06 | Samsung Display Co., Ltd. | Semiconductor device having auxiliary patterns |
Also Published As
Publication number | Publication date |
---|---|
KR20050104605A (en) | 2005-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100637433B1 (en) | Light emitting display | |
KR100612392B1 (en) | Light emitting display and light emitting display panel | |
JP3933667B2 (en) | Light emitting display panel and light emitting display device | |
US8330680B2 (en) | Light-emitting display | |
KR100560450B1 (en) | Light emitting panel and light emitting display | |
US20050243035A1 (en) | Light emitting panel and light emitting display | |
KR100560452B1 (en) | Light emitting panel and light emitting display | |
KR100599788B1 (en) | Light emitting panel and Light emitting display | |
KR100658615B1 (en) | Light emitting display panel and light emitting display | |
KR100637432B1 (en) | Light emitting display | |
KR100570763B1 (en) | Light emitting display panel and light emitting display | |
KR100627266B1 (en) | Light emitting display panel and light emitting display | |
KR100599791B1 (en) | Light emitting display | |
KR100570762B1 (en) | Light emitting display | |
KR100627267B1 (en) | Light emitting display | |
KR100560451B1 (en) | Light emitting display | |
KR100670139B1 (en) | Light emitting display and light emitting panel | |
KR20050104596A (en) | Light emitting panel and light emitting display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121008 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150930 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |