KR100560451B1 - Light emitting display - Google Patents

Light emitting display Download PDF

Info

Publication number
KR100560451B1
KR100560451B1 KR1020040029922A KR20040029922A KR100560451B1 KR 100560451 B1 KR100560451 B1 KR 100560451B1 KR 1020040029922 A KR1020040029922 A KR 1020040029922A KR 20040029922 A KR20040029922 A KR 20040029922A KR 100560451 B1 KR100560451 B1 KR 100560451B1
Authority
KR
South Korea
Prior art keywords
transistor
light emitting
organic
pixel
voltage
Prior art date
Application number
KR1020040029922A
Other languages
Korean (ko)
Other versions
KR20050104586A (en
Inventor
곽원규
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040029922A priority Critical patent/KR100560451B1/en
Publication of KR20050104586A publication Critical patent/KR20050104586A/en
Application granted granted Critical
Publication of KR100560451B1 publication Critical patent/KR100560451B1/en

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B03SEPARATION OF SOLID MATERIALS USING LIQUIDS OR USING PNEUMATIC TABLES OR JIGS; MAGNETIC OR ELECTROSTATIC SEPARATION OF SOLID MATERIALS FROM SOLID MATERIALS OR FLUIDS; SEPARATION BY HIGH-VOLTAGE ELECTRIC FIELDS
    • B03BSEPARATING SOLID MATERIALS USING LIQUIDS OR USING PNEUMATIC TABLES OR JIGS
    • B03B4/00Separating by pneumatic tables or by pneumatic jigs
    • B03B4/06Separating by pneumatic tables or by pneumatic jigs using fixed and inclined tables ; using stationary pneumatic tables, e.g. fluidised beds
    • B03B4/065Separating by pneumatic tables or by pneumatic jigs using fixed and inclined tables ; using stationary pneumatic tables, e.g. fluidised beds having inclined portions
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B07SEPARATING SOLIDS FROM SOLIDS; SORTING
    • B07BSEPARATING SOLIDS FROM SOLIDS BY SIEVING, SCREENING, SIFTING OR BY USING GAS CURRENTS; SEPARATING BY OTHER DRY METHODS APPLICABLE TO BULK MATERIAL, e.g. LOOSE ARTICLES FIT TO BE HANDLED LIKE BULK MATERIAL
    • B07B4/00Separating solids from solids by subjecting their mixture to gas currents
    • B07B4/02Separating solids from solids by subjecting their mixture to gas currents while the mixtures fall

Abstract

본 발명은, 화소 회로를 구성하는 소자들이 화소 영역 내에 효율적으로 배치되어 구성 소자들의 특성이 개선될 수 있는 배치구조를 갖는 발광 표시 장치를 제공한다. The present invention provides a light emitting display device having an arrangement structure in which elements constituting a pixel circuit are efficiently disposed in a pixel area so that characteristics of the constituent elements can be improved.

본 발명에 따르면, 화소 회로는 데이터 신호에 대응하는 전압을 충전하는 커패시터와 커패시터에 충전된 전압에 대응하는 전류를 출력하는 트랜지스터를 포함하고, 대략 직사각형이며 트랜지스터로부터 출력된 전류에 대응하는 빛을 방출하며 제1, 제2 및 제3 발광소자들과 트랜지스터와 복수의 발광소자 각각의 사이에 전기적으로 연결되는 제1, 제2 및 제3 발광 트랜지스터들을 포함한다. 여기서, 트랜지스터를 형성하는 채널 영역은 행방향으로 길게 형성되고, 채널영역의 길이는 발광소자의 행방향의 길이보다 길다. According to the present invention, the pixel circuit includes a capacitor for charging a voltage corresponding to the data signal and a transistor for outputting a current corresponding to the voltage charged in the capacitor, and is approximately rectangular and emits light corresponding to the current output from the transistor. And first, second, and third light emitting transistors and first, second, and third light emitting transistors electrically connected between the transistor and each of the plurality of light emitting devices. Here, the channel region forming the transistor is formed long in the row direction, and the length of the channel region is longer than the length in the row direction of the light emitting element.

유기전계 발광, 유기EL, OLED, 화소회로, 주사선Organic electroluminescence, organic EL, OLED, pixel circuit, scanning line

Description

발광 표시 장치{Light emitting display}Light emitting display device

도 1은 종래의 발광 표시 패널의 화소 회로를 나타내는 도면이다.1 is a diagram illustrating a pixel circuit of a conventional light emitting display panel.

도 2는 본 발명의 실시예에 따른 유기EL 표시 장치의 구성을 개략적으로 보여주는 평면도이다.2 is a plan view schematically illustrating a configuration of an organic EL display device according to an exemplary embodiment of the present invention.

도 3은 도 2의 유기EL 표시장치에서 하나의 화소(110)의 등가회로도이다. 3 is an equivalent circuit diagram of one pixel 110 in the organic EL display device of FIG. 2.

도 4는 도 3에서 도시된 화소회로의 배치구조의 일 예를 보여주는 배치평면도이다.4 is a layout plan view illustrating an example of an arrangement structure of the pixel circuit illustrated in FIG. 3.

도 5는 도 4의 행방향의 Ⅰ-Ⅰ' 부분의 단면도이다.FIG. 5 is a cross-sectional view taken along line II ′ in the row direction of FIG. 4. FIG.

도 6은 도 4의 대략 열방향의 Ⅱ-Ⅱ'부분의 단면도이다.FIG. 6 is a cross-sectional view of a II-II 'portion in the substantially column direction of FIG.

본 발명은, 발광 표시 장치에 관한 것으로, 특히 유기 물질의 전계 발광(이하, "유기EL"이라 함)을 이용한 유기EL 표시장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting display device, and more particularly, to an organic EL display device using electroluminescence of an organic material (hereinafter referred to as "organic EL").

일반적으로 유기EL 표시장치는, 형광성 유기 화합물을 전기적으로 여기시켜 발광시키는 표시장치로서, 행렬 형태로 배열된 N×M 개의 유기 발광소자들을 구동하여 영상을 표현한다. In general, an organic EL display device is a display device for electrically exciting a fluorescent organic compound to emit light. An organic EL display device displays an image by driving N × M organic light emitting elements arranged in a matrix form.

이러한 유기 발광소자는 다이오드 특성이 있기 때문에 유기 발광 다이오드(OLED)로도 불리며, 애노드(ITO), 유기 박막, 캐소드 전극층(금속)의 구조를 가지고 있다. 유기 박막은 전자와 정공의 균형을 좋게 하여 발광 효율을 향상시키기 위해 발광층(emitting layer, EML), 전자 수송층(electron transport layer, ETL) 및 정공 수송층(hole transport layer, HTL)을 포함한 다층 구조로 이루어지고, 또한 별도의 전자 주입층(electron injecting layer, EIL)과 정공 주입층(hole injecting layer, HIL)을 포함하고 있다. 이러한 유기 발광소자들이 N×M 개의 매트릭스 형태로 배열되어 유기EL 표시패널을 형성한다. Since the organic light emitting diode has a diode characteristic, it is also called an organic light emitting diode (OLED) and has a structure of an anode (ITO), an organic thin film, and a cathode electrode layer (metal). The organic thin film has a multilayer structure including an emitting layer (EML), an electron transport layer (ETL), and a hole transport layer (HTL) to improve the emission efficiency by improving the balance between electrons and holes. It also includes a separate electron injecting layer (EIL) and a hole injecting layer (HIL). These organic light emitting diodes are arranged in an N × M matrix to form an organic EL display panel.

이와 같은 유기EL 표시패널을 구동하는 방식에는 단순 매트릭스(passive matrix) 방식과 박막 트랜지스터(thin film transistor, 이하 TFT라고 명명함)를 이용한 능동 구동(active matrix) 방식이 있다. 단순 매트릭스 방식은 양극과 음극을 직교하도록 형성하고 라인을 선택하여 구동하는데 비해, 능동 구동 방식은 데이터선과 주사선에 각각 연결되는 다수의 박막 트랜지스터를 주사 선택신호에 따라 순차적으로 턴온시킴으로써 유기EL 소자를 구동하는 방식이다.The organic EL display panel is driven by a simple matrix method and an active matrix method using a thin film transistor (hereinafter, referred to as TFT). In the simple matrix method, the anode and the cathode are orthogonal and the line is selected and driven, whereas the active driving method drives the organic EL device by sequentially turning on a plurality of thin film transistors connected to the data line and the scan line according to the scan selection signal. That's the way it is.

이하에서, 일반적인 능동 구동 유기EL 표시장치의 화소회로에 대하여 설명한다. Hereinafter, a pixel circuit of a general active driving organic EL display device will be described.

도 1은 화소 회로로서 N×M개의 화소 중 하나, 즉 첫 번째 행과 첫 번째 열에 위치하는 화소를 등가적으로 도시한 것이다. FIG. 1 is an equivalent circuit diagram of one pixel of N × M pixels, that is, a pixel located in a first row and a first column.

도 1에 나타낸 바와 같이, 하나의 화소(10)는 세 개의 부화소(10r, 10g, 10b)로 형성되어 있으며, 부화소(10r, 10g, 10b)에는 각각 적색(R), 녹색(G) 및 청 색(B)의 빛을 발광하는 유기EL 소자(OLEDr, OLEDg, OLEDb)가 형성되어 있다. 그리고 부화소가 스트라이프 형태로 배열된 구조에서는, 부화소(10r, 10g, 10b)는 각각 별개의 데이터선(D1r, D1g, D1b)과 공통의 주사선(S1)에 연결되어 있다. As shown in FIG. 1, one pixel 10 is formed of three subpixels 10r, 10g, and 10b, and red (R) and green (G) are respectively present in the subpixels 10r, 10g, and 10b. And organic EL devices OLEDr, OLEDg, and OLEDb that emit light of blue color B. In the structure in which the subpixels are arranged in a stripe shape, the subpixels 10r, 10g, and 10b are connected to the separate data lines D1r, D1g, and D1b and the common scan line S1, respectively.

적색의 부화소(10r)는 유기EL 소자(OLEDr)를 구동하기 위한 2개의 트랜지스터(M1r, M2r)와 커패시터(C1r)를 포함한다. 마찬가지로 녹색의 부화소(10g)는 2개의 트랜지스터(M1g, M2g)와 커패시터(C1g)를 포함하며, 청색의 부화소(10b)도 2개의 트랜지스터(M1b, M2b)와 커패시터(C1b)를 포함한다. 이들 부화소(10r, 10g, 10b)의 동작은 모두 동일하므로, 아래에서는 하나의 부화소(10r)를 예로 들어 설명한다.The red subpixel 10r includes two transistors M1r and M2r and a capacitor C1r for driving the organic EL element OLEDr. Similarly, the green subpixel 10g includes two transistors M1g and M2g and a capacitor C1g, and the blue subpixel 10b also includes two transistors M1b and M2b and a capacitor C1b. . Since the operations of these subpixels 10r, 10g, and 10b are all the same, one subpixel 10r will be described below as an example.

전원 전압(VDD)과 유기EL 소자(OLEDr)의 애노드 사이에 구동 트랜지스터(M1r)가 연결되어 발광을 위한 전류를 유기EL 소자(OLEDr)에 전달하며, 유기EL 소자(OELDr)의 캐소드는 전원 전압(VDD)보다 낮은 전압(VSS)에 연결되어 있다. 구동 트랜지스터(M1r)의 전류량은 스위칭 트랜지스터(M2r)를 통해 인가되는 데이터 전압에 의해 제어되도록 되어 있다. 이때, 커패시터(C1r)가 트랜지스터(M1r)의 소스와 게이트 사이에 연결되어 인가된 전압을 일정 기간 유지한다. 트랜지스터(M2r)의 게이트에는 온/오프 형태의 선택 신호를 전달하는 주사선(S1)이 연결되어 있으며, 소스 측에는 적색 부화소(10r)에 해당하는 데이터 전압을 전달하는 데이터선(D1r)이 연결되어 있다.The driving transistor M1r is connected between the power supply voltage VDD and the anode of the organic EL element OLEDr to transfer a current for light emission to the organic EL element OLEDr, and the cathode of the organic EL element OECDr is the power supply voltage. It is connected to a voltage VSS lower than VDD. The amount of current in the driving transistor M1r is controlled by the data voltage applied through the switching transistor M2r. At this time, the capacitor C1r is connected between the source and the gate of the transistor M1r to maintain the applied voltage for a predetermined period. A scan line S1 for transmitting an on / off selection signal is connected to a gate of the transistor M2r, and a data line D1r for transmitting a data voltage corresponding to the red subpixel 10r is connected to a source side thereof. have.

동작을 살펴보면, 스위칭 트랜지스터(M2r)가 게이트에 인가되는 선택 신호에 응답하여 턴온되면, 데이터선(D1r)으로부터의 데이터 전압(VDATA)이 트랜지스터(M1r)의 게이트에 인가된다. 그러면 커패시터(C1r)에 의해 게이트와 소스 사이에 충전된 전압(VGS)에 대응하여 트랜지스터(M1r)에 전류(IOLED)가 흐르고, 이 전류(IOLED )에 대응하여 유기EL 소자(OLEDr)가 발광한다. 이때, 유기EL 소자(OLEDr)에 흐르는 전류(IOLED)는 수학식 1과 같다.Referring to the operation, when the switching transistor M2r is turned on in response to the selection signal applied to the gate, the data voltage V DATA from the data line D1r is applied to the gate of the transistor M1r. Then, the current I OLED flows through the transistor M1r in response to the voltage V GS charged between the gate and the source by the capacitor C1r, and the organic EL element OLEDr corresponds to the current I OLED . Emits light. At this time, the current I OLED flowing through the organic EL device OLEDr is represented by Equation 1 below.

Figure 112004018049774-pat00001
Figure 112004018049774-pat00001

여기서, VTH는 트랜지스터(M2r)의 문턱 전압, β는 상수 값을 나타낸다. Here, V TH represents a threshold voltage of the transistor M2r, and β represents a constant value.

수학식 1에 나타낸 바와 같이, 도 1에 도시한 화소 회로에서는 데이터 전압에 대응하는 전류가 유기EL 소자(OLEDr)에 공급되고, 공급된 전류에 대응하는 휘도로 유기EL 소자(OLEDr)가 발광하게 된다. 이때, 인가되는 데이터 전압은 소정의 명암 계조를 표현하기 위하여 일정 범위에서 다단계의 값을 갖는다.As shown in Equation 1, in the pixel circuit shown in Fig. 1, a current corresponding to the data voltage is supplied to the organic EL element OLEDr, and the organic EL element OLEDr emits light at a luminance corresponding to the supplied current. do. In this case, the applied data voltage has a multi-level value in a predetermined range in order to express a predetermined gray level.

이와 같이 유기EL 표시 장치는 하나의 화소(10)가 세 개의 부화소(10r, 10g, 10b)로 이루어지고, 부화소별로 유기EL 소자를 구동하기 위한 구동 트랜지스터, 스위칭 트랜지스터 및 커패시터가 형성된다. 또한, 부화소별로 데이터 신호를 전달하기 위한 데이터선 및 전원 전압(VDD)을 전달하기 위한 전원선이 형성된다. As described above, in the organic EL display device, one pixel 10 includes three subpixels 10r, 10g, and 10b, and a driving transistor, a switching transistor, and a capacitor for driving the organic EL element are formed for each subpixel. In addition, a data line for transmitting a data signal and a power supply line for transmitting a power supply voltage VDD are formed for each subpixel.

따라서 한 화소 영역에서 형성되는 트랜지스터, 커패시터 등의 소자의 수가 많이 배치되어야 하고, 이에 따라 전압 또는 신호를 전달하기 위한 배선들도 많이 필요하게 된다. 따라서, 화소 영역 내에 이들 구성 소자들 모두를 배치하는데는 상당한 어려움이 존재한다.Therefore, a large number of devices, such as transistors and capacitors, formed in one pixel area should be disposed, and accordingly, many wirings for transferring voltage or signals are required. Thus, there is a significant difficulty in placing all of these components within the pixel region.

본 발명이 이루고자 하는 기술적 과제는, 화소 회로를 구성하는 소자들이 화소 영역 내에 효율적으로 배치되어 구성 소자들의 특성이 개선될 수 있는 배치구조를 갖는 발광 표시 장치를 제공하는 것이다. SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a light emitting display device having an arrangement structure in which elements constituting a pixel circuit are efficiently disposed in a pixel area, thereby improving characteristics of the elements.

상기 기술적 과제를 달성하기 위하여, 본 발명의 하나의 특징에 따른 발광 표시 장치는, 제1 방향으로 뻗어 있으며 선택 신호를 전달하는 복수의 주사선, 상기 주사선에 절연되어 교차하고 제2 방향으로 뻗어 있으며 데이터 신호를 전달하는 복수의 데이터선, 상기 주사선과 상기 데이터선에 각각 연결되는 복수의 화소 회로를 포함하는 발광 표시 장치로서, In order to achieve the above technical problem, a light emitting display device according to an aspect of the present invention includes a plurality of scan lines extending in a first direction and transmitting a selection signal, insulated from and intersecting the scan lines and extending in a second direction. A light emitting display device comprising a plurality of data lines for transmitting a signal, and a plurality of pixel circuits respectively connected to the scan line and the data line.

상기 각 화소 회로는, 상기 데이터 신호에 대응하는 전압을 충전하는 커패시터; 상기 커패시터에 충전된 전압에 대응하는 전류를 출력하는 트랜지스터; 대략 직사각형이며 상기 트랜지스터로부터 출력된 전류에 대응하는 빛을 방출하며 제1, 제2 및 제3 발광소자들; 및 상기 트랜지스터와 상기 복수의 발광소자 각각의 사이에 전기적으로 연결되는 제1, 제2 및 제3 발광 트랜지스터들을 포함하고,Each pixel circuit may include a capacitor configured to charge a voltage corresponding to the data signal; A transistor for outputting a current corresponding to the voltage charged in the capacitor; First, second, and third light emitting elements that are substantially rectangular and emit light corresponding to the current output from the transistor; And first, second and third light emitting transistors electrically connected between the transistor and each of the plurality of light emitting devices.

상기 트랜지스터를 형성하는 채널 영역은 상기 제1 방향으로 길게 형성되고, 상기 채널영역의 제1 방향의 길이는 상기 발광소자의 상기 제1 방향의 길이보다 길다. The channel region forming the transistor is formed long in the first direction, and the length of the channel region in the first direction is longer than the length of the first direction of the light emitting device.

상기 제1, 제2 및 제3 발광소자는 상기 제2 방향의 변이 상기 제1 방향의 변보다 길이가 긴 대략 직사각형이고, 상기 제2 방향의 변들이 서로 인접하게 나란히 배치될 수 있다.In the first, second and third light emitting devices, sides of the second direction may have a substantially rectangular shape longer than sides of the first direction, and sides of the second direction may be adjacent to each other.

상기 채널영역의 제1 방향의 길이가 상기 제1, 제2 및 제3 발광소자 중에서 가운데 배치되는 제2 발광소자의 제1 방향의 변과 나란하게 배치될 수 있다.The length of the first direction of the channel region may be disposed to be parallel to the side of the first direction of the second light emitting device disposed among the first, second, and third light emitting devices.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 연결되어 있는 경우도 포함한다. 또한 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 한편, 주사선에 관한 용어를 정의하면, 현재 선택 신호를 전달하려고 하는 주사선을 “현재 주사선”이라 하고, 현재 선택 신호가 전달되기 전에 선택 신호를 전달한 주사선을 “직전 주사선”이라고 한다. 또한, 현재 주사선의 선택신호에 기초하여 발광하는 화소을 "현재 화소"이라 하고, 직전 주사선의 선택신호에 기초하여 발광하는 화소를 "직전 화소", 다음 주사선의 선택신호에 기초하여 발광하 는 화소를 "다음 화소"이라고 한다. 또한, 끝에 화살표가 없는 인출선은 인출선이 닿는 부분만을 표시하는 것이고, 끝에 화살표가 표시된 인출선은 화살표 부근에 배치된 복수개의 부분으로 이루어진 하나의 소자, 예컨대 트랜지스터를 표시하는 것이다.In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention. Like parts are designated by like reference numerals throughout the specification. When a part is connected to another part, this includes not only a directly connected part but also a case where another part is connected in between. Also, when a part of a layer, film, region, plate, etc. is over another part, this includes not only when the other part is "right over" but also another part in the middle. On the other hand, when the term for the scan line is defined, the scan line to which the current selection signal is to be transmitted is referred to as the "current scan line", and the scan line to which the selection signal is transmitted before the current selection signal is transmitted is referred to as the "previous scan line". Also, a pixel that emits light based on the selection signal of the current scan line is referred to as a "current pixel", and a pixel that emits light based on the selection signal of the previous scan line is referred to as a "previous pixel" and a pixel that emits light based on the selection signal of the next scan line. It is called "next pixel." In addition, a leader line without an arrow at the end indicates only a portion where the leader line touches, and a leader line with an arrow at the end indicates one element, eg, a transistor, composed of a plurality of parts disposed near the arrow.

도 2는 본 발명의 제1 실시예에 따른 유기EL 표시 장치의 구성을 개략적으로 보여주는 도면이다.2 is a diagram schematically illustrating a configuration of an organic EL display device according to a first embodiment of the present invention.

도 2에 나타낸 바와 같이, 본 발명의 제1 실시예에 따른 유기EL 표시 장치는 표시 패널(100), 주사구동부(200), 발광제어부(300) 및 데이터 구동부(400)를 포함한다. 표시 패널(100)은 행 방향으로 뻗어 있는 복수의 주사선(S0, S1, …, Sk, …, Sn), 발광제어선(E1, …, Ek, …, En), 열 방향으로 뻗어 있는 복수의 데이터선(D1, …, Dk, …, Dm) 및 복수의 전원선(VDD) 및 복수의 화소(110)를 포함한다. 화소(110)는 이웃하는 임의의 두 주사선(Sk-1, Sk)과 이웃하는 임의의 두 데이터선(Dk-1, Dk)에 의해 형성되는 화소 영역에 형성되고, 각 화소(110)는 현재 주사선(Sk), 직전 주사선(Sk-1), 발광제어선(Ek) 및 데이터선(Dk)으로부터 전달되는 신호에 의해 구동된다. 또한 도 2에 도시하지는 않았지만 발광제어선(E1∼En)은 각각 3개의 발광제어선(E1r∼Enr, E1g∼Eng, E1b∼Enb)으로 이루어진다.As shown in FIG. 2, the organic EL display device according to the first embodiment of the present invention includes a display panel 100, a scan driver 200, a light emission controller 300, and a data driver 400. The display panel 100 includes a plurality of scan lines S0, S1, ..., Sk, ..., Sn, light emission control lines E1, ..., Ek, ..., En that extend in a row direction, and a plurality of scan lines that extend in a column direction. Data lines D1, ..., Dk, ..., Dm, a plurality of power lines VDD, and a plurality of pixels 110 are included. The pixel 110 is formed in a pixel region formed by any two neighboring scan lines Sk-1 and Sk and any two neighboring data lines Dk-1 and Dk, and each pixel 110 is currently present. It is driven by signals transmitted from the scan line Sk, the immediately preceding scan line Sk-1, the light emission control line Ek, and the data line Dk. Although not shown in Fig. 2, the light emission control lines E1 to En each consist of three light emission control lines E1r to Enr, E1g to Eng, and E1b to Enb.

주사구동부(200)는 해당 라인의 화소에 데이터 신호가 인가될 수 있도록 해당 라인을 선택하기 위한 선택 신호를 순차적으로 주사선(S0∼Sn)으로 전달하고, 발광제어부(300)는 유기EL 소자(OLEDr, OLEDg, OLEDb)의 발광을 제어하기 위한 발광제어 신호를 순차적으로 발광제어선(E1∼En)으로 전달한다. 그리고 데이터 구동 부(400)는 선택 신호가 순차적으로 인가될 때마다 선택 신호가 인가된 라인의 화소에 대응하는 데이터 신호를 데이터선(D1∼Dm)에 인가한다.The scan driver 200 sequentially transmits a selection signal for selecting the corresponding line to the scan lines S0 to Sn so that the data signal can be applied to the pixels of the corresponding line, and the emission controller 300 transmits the organic EL element OLEDr. The light emission control signals for controlling the light emission of the OLEDg and the OLEDb are sequentially transmitted to the light emission control lines E1 to En. Each time the selection signal is sequentially applied, the data driver 400 applies a data signal corresponding to the pixel of the line to which the selection signal is applied to the data lines D1 to Dm.

그리고 주사구동부 및 발광제어부(200, 300)와 데이터 구동부(400)는 각각 표시 패널(400)이 형성된 기판에 전기적으로 연결된다. 이와는 달리, 주사구동부(200), 발광제어부(300) 및/또는 데이터 구동부(400)를 표시 패널(100)의 유리 기판 위에 직접 장착할 수도 있으며, 표시 패널(100)의 기판에 주사선, 데이터선 및 트랜지스터와 동일한 층들로 형성되어 있는 구동 회로로 대체될 수도 있다. 또는 주사구동부(200), 발광제어부(300) 및/또는 데이터 구동부(400)를 표시 패널(100)의 기판에 접착되어 전기적으로 연결된 TCP(tape carrier package), FPC(flexible printed circuit) 또는 TAB(tape automatic bonding)에 칩 등의 형태로 장착할 수도 있다. The scan driver, the light emission controllers 200 and 300, and the data driver 400 are electrically connected to the substrate on which the display panel 400 is formed. Alternatively, the scan driver 200, the emission controller 300, and / or the data driver 400 may be directly mounted on the glass substrate of the display panel 100, and the scan line and the data line may be mounted on the substrate of the display panel 100. And a driving circuit formed of the same layers as the transistor. Alternatively, a tape carrier package (TCP), a flexible printed circuit (FPC), or a TAB may be bonded to the scan driver 200, the light emission controller 300, and / or the data driver 400 to be electrically connected to a substrate of the display panel 100. tape automatic bonding) can be installed in the form of chips.

이때, 본 발명의 제1 실시예에서는 한 필드가 세 개의 서브필드로 분할되어 구동되며, 세 개의 서브필드에서는 각각 적색, 녹색 및 청색의 데이터가 기입되어 발광이 이루어진다. 이를 위해, 주사구동부(200)는 서브필드마다 선택 신호를 순차적으로 주사선(S0∼Sn)으로 전달하고, 발광제어부(300)도 각 색상의 유기EL 소자가 하나의 서브필드에서 발광이 이루어지도록 발광제어 신호를 발광제어선(E1∼En)에 인가한다. 그리고 데이터 구동부(400)는 세 개의 서브필드에서 각각 적색, 녹색 및 청색의 유기EL 소자에 각각 대응하는 데이터 신호를 데이터선(D1∼Dm)에 인가한다.At this time, in the first embodiment of the present invention, one field is divided into three subfields and driven. In each of the three subfields, red, green, and blue data are written to emit light. To this end, the scan driver 200 sequentially transmits a selection signal to the scan lines S0 to Sn for each subfield, and the emission controller 300 also emits light so that the organic EL elements of each color emit light in one subfield. The control signal is applied to the emission control lines E1 to En. The data driver 400 applies data signals corresponding to the red, green, and blue organic EL elements in the three subfields to the data lines D1 to Dm, respectively.

다음으로, 도 3을 참조하여 본 발명의 제1 실시예에 따른 유기EL 표시장치의 구체적인 동작에 대하여 상세하게 설명한다. Next, a detailed operation of the organic EL display device according to the first embodiment of the present invention will be described in detail with reference to FIG. 3.

도 3은 도 2의 유기EL 표시장치에서 하나의 화소(110)의 등가회로도이다. 도 3에서는 편의상 임의의 k번째 행의 주사선(Sk)과 k번째 열의 데이터선(Dk)에 연결되는 화소(Pk)를 예로써 도시하였으며, 모든 트랜지스터는 p채널 트랜지스터로 도시하였다. 3 is an equivalent circuit diagram of one pixel 110 in the organic EL display device of FIG. 2. In FIG. 3, for convenience, the pixel Pk connected to the scan line Sk of an arbitrary kth row and the data line Dk of the kth column is illustrated as an example, and all transistors are illustrated as p-channel transistors.

도 3에 나타낸 바와 같이, 본 발명의 실시예에 따른 화소 회로는 구동 트랜지스터(M1), 다이오드 트랜지스터(M3), 커패시터 트랜지스터(M4), 스위칭 트랜지스터(M2), 3개의 유기EL 소자(OLEDr, OLEDg, OLEDb) 및 유기EL 소자(OLEDr, OLEDg, OLEDb)의 발광을 각각 제어하는 발광 트랜지스터(M2r, M2g, M2b)를 포함하고 2개의 커패시터(Cst, Cvth)를 포함한다. 그리고 하나의 발광제어선(Ek)은 3개의 발광제어선(Ekr, Ekg, Ekb)으로 이루어진다. 이러한 발광 트랜지스터(M2r, M2g, M2b)는 발광제어선(Ekr, Ekg, Ekb)에 의해 전달되는 발광제어 신호에 응답하여 구동 트랜지스터(M1)로부터의 전류를 유기EL 소자(OLEDr, OLEDg, OLEDb)에 선택적으로 전달한다.As shown in FIG. 3, a pixel circuit according to an exemplary embodiment of the present invention includes a driving transistor M1, a diode transistor M3, a capacitor transistor M4, a switching transistor M2, and three organic EL elements OLEDr and OLEDg. , OLEDb) and light emitting transistors M2r, M2g, and M2b for controlling light emission of the organic EL elements OLEDr, OLEDg, and OLEDb, respectively, and include two capacitors Cst and Cvth. One emission control line Ek includes three emission control lines Ekr, Ekg, and Ekb. The light emitting transistors M2r, M2g, and M2b receive current from the driving transistor M1 in response to the light emission control signals transmitted by the light emission control lines Ekr, Ekg, and Ekb, and the organic EL elements OLEDr, OLEDg, and OLEDb. Optionally pass in

구체적으로, 트랜지스터(M5)는 게이트가 현재 주사선(Sk)에 연결되고 소스가 데이터선(Dk)에 연결되어, 주사선(Sk)으로부터의 선택 신호에 응답하여 데이터선(Dk)으로부터 인가된 데이터 전압을 커패시터(Cvth)의 노드(B)로 전달한다. 트랜지스터(M4)는 직전 주사선(Sk-1)으로부터의 선택 신호에 응답하여 커패시터(Cvth)의 노드(B)를 전원(VDD)에 직접 연결한다. 트랜지스터(M3)는 직전 주사선(Sk-1)으로부터의 선택 신호에 응답하여 트랜지스터(M1)를 다이오드 연결시킨다. 구동 트랜지스터(M1)는 유기EL 소자(OLED)를 구동하기 위한 구동 트랜지스터 로서, 게이트이 커패시터(Cvth)의 노드(A)가 접속되고, 소스가 전원(VDD)에 접속되고, 게이트에 인가되는 전압에 의하여 유기EL 소자(OLED)에 인가될 전류를 제어한다. Specifically, the transistor M5 has a data voltage applied from the data line Dk in response to a selection signal from the scan line Sk with a gate connected to the current scan line Sk and a source connected to the data line Dk. Is transferred to the node B of the capacitor Cvth. Transistor M4 directly connects node B of capacitor Cvth to power source VDD in response to a selection signal from immediately preceding scan line Sk-1. Transistor M3 diode-connects transistor M1 in response to a selection signal from immediately preceding scan line Sk-1. The driving transistor M1 is a driving transistor for driving the organic EL element OLED, the gate of which is connected to the node A of the capacitor Cvth, the source of which is connected to the power source VDD, and to a voltage applied to the gate. By controlling the current to be applied to the organic EL element (OLED).

또한, 커패시터(Cst)는 일전극이 전원(VDD)에 접속되고 타전극이 트랜지스터(M4)의 드레인전극(노드 B)에 접속되며, 커패시터(Cvth)는 일전극이 커패시터(Cst)의 타전극에 연결되어 2개의 커패시터가 직렬연결되고 타전극이 구동트랜지스터(M1)의 게이트(노드 A)에 연결된다.In addition, the capacitor Cst has one electrode connected to the power supply VDD, the other electrode connected to the drain electrode (node B) of the transistor M4, and the capacitor Cvth has one electrode connected to the other electrode of the capacitor Cst. Two capacitors are connected in series, and the other electrode is connected to the gate (node A) of the driving transistor M1.

그리고 구동 트랜지스터(M1)의 드레인에는 발광 트랜지스터(M2r, M2g, M2b)의 소스가 각각 연결되며, 트랜지스터(M2r, M2g, M2b)의 게이트에는 각각 발광제어선(Ekr, Ekg, Ekb)이 연결된다. 발광 트랜지스터(M2r, M2g, M2b)의 드레인에는 각각 유기EL 소자(OLEDr, OLEDg, OLEDb)의 애노드가 연결되며, 유기EL 소자(OLEDr, OLEDg, OLEDb)의 캐소드에는 전원전압(VDD)보다 낮은 전원전압(VSS)이 인가된다. 이러한 전원 전압(VSS)으로는 음의 전압 또는 접지 전압이 사용될 수 있다.Sources of the light emitting transistors M2r, M2g, and M2b are connected to drains of the driving transistor M1, and light emission control lines Ekr, Ekg, and Ekb are connected to gates of the transistors M2r, M2g, and M2b, respectively. . The anodes of the organic EL elements OLEDr, OLEDg, and OLEDb are connected to the drains of the light emitting transistors M2r, M2g, and M2b, respectively. The cathode of the organic EL elements OLEDr, OLEDg, and OLEDb has a power supply lower than the power supply voltage VDD. The voltage VSS is applied. As the power supply voltage VSS, a negative voltage or a ground voltage may be used.

직전 주사선(Sk-1)에 로우 레벨의 주사 전압이 인가되면, 트랜지스터(M3) 및 트랜지스터(M4)가 턴온된다. 트랜지스터(M3)가 턴온되어 트랜지스터(M1)는 다이오드 연결 상태가 된다. 따라서, 트랜지스터(M1)의 게이트와 소스 사이의 전압차가 트랜지스터(M1)의 문턱전압(Vth)이 될 때까지 변하게 된다. 이때 트랜지스터(M1)의 소스가 전원(VDD)에 연결되어 있으므로, 트랜지스터(M1)의 게이트 즉, 커패시터(Cvth)의 노드(A)에 인가되는 전압은 전원전압(VDD)과 문턱전압(Vth)의 합이 된다. 또한, 트랜지스터(M4)가 턴온되어 커패시터(Cvth)의 노드(B)에는 전원(VDD)이 인가되어, 커패시터(Cvth)에 충전되는 전압(VCvth)은 수학식 2와 같다.When a low level scan voltage is applied to the immediately preceding scan line Sk-1, the transistors M3 and M4 are turned on. Transistor M3 is turned on so that transistor M1 is in a diode-connected state. Therefore, the voltage difference between the gate and the source of the transistor M1 changes until the threshold voltage Vth of the transistor M1 becomes. At this time, since the source of the transistor M1 is connected to the power supply VDD, the voltage applied to the gate of the transistor M1, that is, the node A of the capacitor Cvth, is the power supply voltage VDD and the threshold voltage Vth. Is the sum of. In addition, since the transistor M4 is turned on and the power supply VDD is applied to the node B of the capacitor Cvth, the voltage V Cvth charged in the capacitor Cvth is expressed by Equation 2 below.

Figure 112004018049774-pat00002
Figure 112004018049774-pat00002

여기서, VCvth는 커패시터(Cvth)에 충전되는 전압을 의미하고, VCvthA는 커패시터(Cvth)의 노드(A)에 인가되는 전압, VCvthB는 커패시터(Cvth)의 노드(B)에 인가되는 전압을 의미한다.Here, V Cvth is the voltage applied to the node (B) of the voltage applied to the node (A) of a voltage that is charged in the capacitor (Cvth), and, V CvthA a capacitor (Cvth), V CvthB a capacitor (Cvth) Means.

현재 주사선(Sn)에 로우 레벨의 주사 전압이 인가되면, 트랜지스터(M5)가 턴온되어 데이터 전압(Vdata)이 노드(B)에 인가된다. 또한, 커패시터(Cvth)에는 트랜지스터(M1)의 문턱 전압(Vth)에 해당되는 전압이 충전되어 있으므로, 트랜지스터(M1)의 게이트에는 데이터 전압(Vdata)과 트랜지스터(M1)의 문턱 전압(Vth)의 합에 대응되는 전압이 인가된다. 즉, 트랜지스터(M1)의 게이트-소스간 전압(Vgs)은 다음의 수학식 3와 같다. 이 때, 발광제어선(Ek)은 로우레벨의 신호가 인가되어 트랜지스터(M2)는 차단된다. When the low level scan voltage is applied to the current scan line Sn, the transistor M5 is turned on to apply the data voltage Vdata to the node B. In addition, since the capacitor Cvth is charged with a voltage corresponding to the threshold voltage Vth of the transistor M1, the gate of the transistor M1 is charged with the data voltage Vdata and the threshold voltage Vth of the transistor M1. The voltage corresponding to the sum is applied. That is, the gate-source voltage Vgs of the transistor M1 is expressed by Equation 3 below. At this time, the low-level signal is applied to the emission control line Ek so that the transistor M2 is cut off.

Figure 112004018049774-pat00003
Figure 112004018049774-pat00003

그 다음, 발광제어선(Ek)의 하이레벨에 응답하여 트랜지스터(M2)가 온되어 트랜지스터(M1)의 게이트-소스 전압(VGS)에 대응하는 전류(IOLED)가 유기EL 소자(OLED)에 공급되어, 유기EL 소자(OLED)는 발광하게 된다. 전류(IOLED)는 수학식 4와 같다.Then, in response to the high level of the light emission control line Ek, the transistor M2 is turned on so that the current I OLED corresponding to the gate-source voltage V GS of the transistor M1 is the organic EL element OLED. Supplied to the OLED, the organic EL element OLED emits light. The current I OLED is shown in Equation 4.

Figure 112004018049774-pat00004
Figure 112004018049774-pat00004

여기서, IOLED는 유기EL 소자(OLED)에 흐르는 전류, Vgs는 트랜지스터(M1)의 소스와 게이트 사이의 전압, Vth는 트랜지스터(M1)의 문턱 전압, Vdata는 데이터 전압, β는 상수 값을 나타낸다.Where I OLED is the current flowing through the organic EL element OLED, Vgs is the voltage between the source and gate of transistor M1, Vth is the threshold voltage of transistor M1, Vdata is the data voltage, and β is a constant value. .

데이터 전압(Vdata)이 적색 데이터 신호인 경우, 발광 트랜지스터(M2r)가 발광제어선(Ekr)으로부터의 로우 레벨의 발광제어 신호에 응답하여 턴온되면, 이 전류(IOLED)가 적색의 유기EL 소자(OLEDr)에 전달되어 발광이 이루어진다. When the data voltage Vdata is a red data signal, when the light emitting transistor M2r is turned on in response to a low level light emission control signal from the light emission control line Ekr, this current I OLED is a red organic EL element. It is transmitted to the OLEDr to emit light.

마찬가지로, 데이터 전압(Vdata)이 녹색 데이터 신호인 경우, 발광 트랜지스터(M2g)가 발광제어선(Ekg)으로부터의 로우 레벨의 발광제어 신호에 응답하여 턴온되면, 전류(IOLED)가 녹색의 유기EL 소자(OLEDg)에 전달되어 발광이 이루어진다. 또한, 데이터 전압(Vdata)이 청색 데이터 신호인 경우, 발광 트랜지스터(M2b)가 발광제어선(Ekb)으로부터의 로우 레벨의 발광제어 신호에 응답하여 턴온되면, 전류(IOLED)가 청색의 유기EL 소자(OLEDb)에 전달되어 발광이 이루어진다. 그리고 한 화소가 적색, 녹색 및 청색을 표시할 수 있도록, 3개의 발광제어선에 각각 인가되는 3개의 발광제어 신호는 한 필드 동안 중복되지 않는 로우 레벨 기간을 각각 가진다.Similarly, when the data voltage Vdata is a green data signal, when the light emitting transistor M2g is turned on in response to a low level light emission control signal from the light emission control line Ekg, the current I OLED is a green organic EL. The light is transmitted to the device OLEDg. In addition, when the data voltage Vdata is a blue data signal, when the light emitting transistor M2b is turned on in response to a low level light emission control signal from the light emission control line Ekb, the current I OLED becomes a blue organic EL. The light is transmitted to the device OLEDb. The three emission control signals respectively applied to the three emission control lines have low level periods that do not overlap for one field so that one pixel can display red, green, and blue colors.

다음으로, 도 4, 도 5 및 도 6을 참조하여 본 발명의 실시예에 따른 유기EL 표시장치에서 하나의 화소회로가 배치되는 화소영역의 배치구조에 대하여 보다 상세하게 설명한다. 도 4 및 도 5에서는, 현재 화소(Pk)의 구성요소에 대하여 도면부호를 부여하고 직전 화소(Pk-1)의 구성요소의 도면부호는 현재 화소(Pk)의 구성요소의 도면부호와 동일한 번호에 (')를 추가하여 표시하였다.Next, with reference to FIGS. 4, 5 and 6, the arrangement structure of the pixel region in which one pixel circuit is arranged in the organic EL display device according to the exemplary embodiment of the present invention will be described in detail. 4 and 5, the components of the current pixel Pk are denoted by the reference numerals, and the numerals of the components of the immediately preceding pixel Pk-1 are the same as those of the components of the current pixel Pk. Indicated by adding (') to the mark.

도 4는 도 3에서 도시된 화소회로의 배치구조의 일 예를 보여주는 평면도이고, 도 5는 도 4의 행방향의 Ⅰ-Ⅰ' 부분의 단면도이고, 도 6은 도 4의 대략 열방향의 Ⅱ-Ⅱ'부분의 단면도이다.4 is a plan view illustrating an example of an arrangement structure of the pixel circuit illustrated in FIG. 3, FIG. 5 is a cross-sectional view of a portion II ′ of the row direction of FIG. 4, and FIG. 6 is a II in the approximately column direction of FIG. 4. It is sectional drawing of -II 'part.

먼저, 도 4, 도 5 및 도 6에서와 같이, 절연 기판(1) 위에 산화 규소 등으로 이루어진 차단층(3)이 형성되고, 차단층(3) 위에 내부가 사선으로 채워진 반도체층인 다결정 규소층(poly silicon layer)(21, 22, 23, 24, 25, 26, 27, 28, 29)이 형성된다. First, as shown in FIGS. 4, 5 and 6, a blocking layer 3 made of silicon oxide or the like is formed on the insulating substrate 1, and the polycrystalline silicon is a semiconductor layer filled with diagonal lines on the blocking layer 3. Poly silicon layers 21, 22, 23, 24, 25, 26, 27, 28, 29 are formed.

다결정 규소층(21)은 좌측 하단부에 'U'자 모양으로 현재 화소(Pk)의 트랜지스터(M5)의 소스영역, 드레인영역 및 채널영역을 포함하는 반도체층을 형성한다. 다결정 규소층(22)은 발광소자(OLEDr)의 위부분에 대략 '┌' 형상으로 현재 화소(Pk)의 트랜지스터(M2r)의 소스영역, 드레인영역 및 채널영역을 포함하는 반도체층을 형성한다. 다결정 규소층(23)은 발광소자(OLEDg)의 위부분에 열방향으로 뻗어 형성되어 현재 화소(Pk)의 트랜지스터(M2g)의 소스영역, 드레인영역 및 채널영역을 포함하는 반도체층을 형성한다. 다결정 규소층(24)은 발광소자(OLEDb)의 위부분에 대략 '┐' 형상으로 현재 화소(Pk)의 트랜지스터(M2b)의 소스영역, 드레인영 역 및 채널영역을 포함하는 반도체층을 형성한다. 이러한 다결정 규소층(22, 23, 24)은 일체로 연결되어 대략 'm'자 모양이 되고 다결정 규소층(23)을 중심으로 다결정 규소층(22)과 다결정 규소층(24)은 대략 대칭이 된다. The polysilicon layer 21 forms a semiconductor layer including a source region, a drain region, and a channel region of the transistor M5 of the current pixel Pk in a 'U' shape at a lower left portion thereof. The polysilicon layer 22 forms a semiconductor layer including a source region, a drain region, and a channel region of the transistor M2r of the current pixel Pk in a substantially '┌' shape on an upper portion of the light emitting device OLEDr. The polysilicon layer 23 extends in the column direction above the light emitting element OLEDg to form a semiconductor layer including a source region, a drain region, and a channel region of the transistor M2g of the current pixel Pk. The polysilicon layer 24 forms a semiconductor layer including a source region, a drain region, and a channel region of the transistor M2b of the current pixel Pk in a substantially '┐' shape on an upper portion of the light emitting device OLEDb. . The polycrystalline silicon layers 22, 23, and 24 are integrally connected to form an 'm' shape, and the polycrystalline silicon layer 22 and the polycrystalline silicon layer 24 are approximately symmetrical with respect to the polycrystalline silicon layer 23. do.

다결정 규소층(25)은 화소영역의 상당 중앙부에 행방향으로 길게 트랜지스터(M1)의 소스영역, 채널영역 및 드레인영역을 포함하는 반도체층을 형성한다. 다결정 규소층(26)은 도면의 대략 사각형 형상으로 커패시터(Cvth)의 일전극(노드 A)을 형성하고 다결정 규소층(27)은 대략 행방향으로 긴 사각형 형상으로 커패시터(Cst)의 일전극을 형성한다. 다결정 규소층(28)은 다결정 규소층(26)과 다결정 규소층(27) 사이에 대략 'n'자형으로 형성되고 한쪽 끝이 다결정 규소층(26)과 연결되고 다른 쪽 끝은 다결정 규소층(25) 및 다결정 규소층들(22, 23, 24)과 연결되도록 열방향으로 길게 연장되어 형성되고, 트랜지스터(M3)의 소스, 드레인 및 채널영역을 형성한다. 따라서 다결정 규소층(29)은 대략 'n'자형으로 형성되며 한 쪽 끝이 다결정 규소층(25) 및 다결정 규소층(27)에 연결되고 트랜지스터(M4)의 소스영역, 채널영역 및 드레인영역을 형성한다.The polysilicon layer 25 forms a semiconductor layer including a source region, a channel region and a drain region of the transistor M1 extending in the row direction at a central portion of the pixel region. The polycrystalline silicon layer 26 forms one electrode (node A) of the capacitor Cvth in the substantially rectangular shape of the drawing, and the polycrystalline silicon layer 27 forms the one electrode of the capacitor Cst in a substantially rectangular shape in the row direction. Form. The polycrystalline silicon layer 28 is formed in a substantially 'n' shape between the polycrystalline silicon layer 26 and the polycrystalline silicon layer 27, one end thereof is connected to the polycrystalline silicon layer 26, and the other end thereof is a polycrystalline silicon layer ( 25) and extend in the column direction so as to be connected to the polycrystalline silicon layers 22, 23, and 24, and form source, drain, and channel regions of the transistor M3. Accordingly, the polysilicon layer 29 is formed in a substantially 'n' shape, and one end thereof is connected to the polycrystalline silicon layer 25 and the polycrystalline silicon layer 27 to form a source region, a channel region, and a drain region of the transistor M4. Form.

이렇게 형성된 다결정 규소층들(21 내지 29) 위에 게이트절연막(30)이 형성된다. The gate insulating film 30 is formed on the polycrystalline silicon layers 21 to 29 formed as described above.

게이트절연막(30) 위에 게이트 전극들(41, 42, 43, 44, 45, 46, 47)이 형성된다. 구체적으로, 게이트 전극선(41)은 행방향으로 뻗어 있으며 현재 화소(Pk)의 현재 주사선(Sk)에 대응되므로 다결정 규소층(21)과 절연되게 교차되어 현재 화소(Pk)의 트랜지스터(M5)의 게이트전극을 형성한다. 게이트 전극선(42)은 행방향 으로 뻗어 있으며 현재 화소(Pk)의 발광신호선(Ekb)에 대응되므로 트랜지스터(M2b)의 게이트전극을 형성한다. 게이트 전극선(43)은 행방향으로 뻗어 있으며 현재 화소(Pk)의 발광신호선(Ekg)에 대응되므로 트랜지스터(M2g)의 게이트전극을 형성한다. 게이트 전극선(44)은 행방향으로 뻗어 있으며 현재 화소(Pk)의 발광신호선(Ekr)에 대응되므로 트랜지스터(M2k)의 게이트전극을 형성한다. 게이트 전극(45)은 행방향으로 길게 뻗어 행방향 길이가 발광소자들(OLEDr, OLEDg, OLEDb)의 행방향 폭보다 긴 직사각형모양으로 형성되며 또한 다결정 규소층(25)과 절연되게 교차하여 트랜지스터(M1)의 게이트전극을 형성한다. 구동 트랜지스터(M1)의 게이트전극(45)을 길게 형성하여 트랜지스터(M1)의 채널영역의 길이를 길게 함으로써 트랜지스터의 특성을 개선시킬 수 있다. 게이트전극(46)은 다결정 규소층(26)의 상부에 대략 사각형 모양으로 형성되어 커패시터(Cvth)의 타전극(노드 B)을 형성한다. 게이트전극(47)은 게이트전극(46)과 연결되어 형성되고 다결정 규소층(27)의 상부에 대략 사각형 모양으로 형성되어 커패시터(Cst)의 타전극(노드 B)을 형성한다. Gate electrodes 41, 42, 43, 44, 45, 46, and 47 are formed on the gate insulating layer 30. Specifically, since the gate electrode line 41 extends in the row direction and corresponds to the current scan line Sk of the current pixel Pk, the gate electrode line 41 is insulated from and crosses the polycrystalline silicon layer 21 to be insulated from the transistor M5 of the current pixel Pk. A gate electrode is formed. The gate electrode line 42 extends in the row direction and corresponds to the light emission signal line Ekb of the current pixel Pk, thereby forming the gate electrode of the transistor M2b. The gate electrode line 43 extends in the row direction and corresponds to the light emission signal line Ekg of the current pixel Pk, thereby forming the gate electrode of the transistor M2g. The gate electrode line 44 extends in the row direction and corresponds to the light emission signal line Ekr of the current pixel Pk, thereby forming the gate electrode of the transistor M2k. The gate electrode 45 extends in the row direction to have a rectangular shape in which the row length is longer than the row width of the light emitting elements OLEDr, OLEDg, and OLEDb, and is insulated from and crosses the polycrystalline silicon layer 25 to form a transistor ( A gate electrode of M1) is formed. By forming the gate electrode 45 of the driving transistor M1 long to lengthen the channel region of the transistor M1, the characteristics of the transistor can be improved. The gate electrode 46 is formed in a substantially rectangular shape on the polycrystalline silicon layer 26 to form the other electrode (node B) of the capacitor Cvth. The gate electrode 47 is formed in connection with the gate electrode 46 and is formed in a substantially rectangular shape on the polycrystalline silicon layer 27 to form the other electrode (node B) of the capacitor Cst.

게이트 전극선(41')은 행방향으로 뻗어 있으며 직전 화소(Pk-1)의 직전 주사선(Sk-1)에 대응되므로 다결정 규소층(21')과 절연되게 교차되어 직전 화소(Pk-1)의 트랜지스터(M5)의 게이트전극을 형성한다. 또한 게이트 전극선(41')은 다결정 규소층(28, 29)과 절연되게 교차되어 현재 화소(Pk)의 트랜지스터(M3, M4)의 게이트전극을 형성한다. Since the gate electrode line 41 'extends in the row direction and corresponds to the immediately preceding scan line Sk-1 of the immediately preceding pixel Pk-1, the gate electrode line 41' is insulated from and crosses the polycrystalline silicon layer 21 'so that The gate electrode of the transistor M5 is formed. The gate electrode line 41 'is insulated from and intersected with the polycrystalline silicon layers 28 and 29 to form the gate electrodes of the transistors M3 and M4 of the current pixel Pk.

이와 같은 게이트 전극(41, 42, 43, 44, 45, 46, 47) 위에 층간절연막(50)이 형성된다. 층간절연막(50) 위에는 콘택홀들(51a, 51b, 53, 54a, 54b, 55, 56a, 56b, 57r, 57g, 57b)을 통하여 해당 전극들에 접촉되도록 데이터선(61), 전원선(62) 및 전극들(63, 64, 65, 66r, 66g, 66b)이 형성된다.The interlayer insulating film 50 is formed on the gate electrodes 41, 42, 43, 44, 45, 46, and 47. The data line 61 and the power line 62 are disposed on the interlayer insulating layer 50 so as to contact the electrodes through the contact holes 51a, 51b, 53, 54a, 54b, 55, 56a, 56b, 57r, 57g and 57b. ) And electrodes 63, 64, 65, 66r, 66g, 66b are formed.

데이터선(61)은 화소영역과 다른 화소영역 사이에 열방향으로 길게 뻗어 있으며 층간절연막(50) 및 게이트절연막(30)을 관통하는 접촉구(51a)를 통하여 다결정 규소층(21)에 연결되어 트랜지스터(M4)의 소스와 전기적으로 연결된다.The data line 61 extends in the column direction between the pixel region and another pixel region and is connected to the polysilicon layer 21 through a contact hole 51a penetrating through the interlayer insulating film 50 and the gate insulating film 30. Is electrically connected to a source of transistor M4.

전원선(62)은 열방향으로 길게 뻗어 있으며 층간절연막(50) 및 게이트절연막(30)을 관통하는 접촉구(55)를 통하여 다결정 규소층(27) 및 다결정 규소층(29)과 연결되어 커패시터(Cst)의 일전극 및 트랜지스터(M1)의 소스에 전원을 공급한다.The power line 62 extends in the column direction and is connected to the polycrystalline silicon layer 27 and the polycrystalline silicon layer 29 through a contact hole 55 passing through the interlayer insulating film 50 and the gate insulating film 30. Power is supplied to the one electrode of Cst and the source of the transistor M1.

전극(63)은 데이터선(61)과 인접하여 평행하게 형성되며, 층간절연막(50) 및 게이트절연막(30)을 관통하는 접촉구(51b) 및 층간절연막(50)을 관통하는 접촉구(53)를 통하여 다결정 규소층(21)의 드레인영역과 게이트전극(46)을 전기적으로 연결하여 노드(B)가 된다. The electrode 63 is formed in parallel with the data line 61 and is formed in parallel with the contact hole 51b penetrating the interlayer insulating film 50 and the gate insulating film 30 and the contact hole 53 penetrating the interlayer insulating film 50. The drain region of the polysilicon layer 21 and the gate electrode 46 are electrically connected to each other to form a node B.

전극(64)은 게이트전극(41')과 인접하여 평행하게 뻗어 있으며, 층간절연막(50) 및 게이트절연막(30)을 관통하는 접촉구(54a) 및 층간절연막(50)을 관통하는 접촉구(54b)를 통하여 다결정 규소층(28)에서 트랜지스터(M3)의 드레인영역과 게이트전극(45)을 전기적으로 연결하여 노드(A)가 된다. The electrode 64 extends in parallel with the gate electrode 41 ′, and contacts 54a penetrating the interlayer insulating film 50 and the gate insulating film 30 and contacts penetrating the interlayer insulating film 50. The drain region of the transistor M3 and the gate electrode 45 are electrically connected to each other in the polycrystalline silicon layer 28 through 54b to become the node A.

전극(65)은 게이트전극(41')과 인접하여 대략 직사각형으로 형성되며, 층간절연막(50) 및 게이트절연막(30)을 관통하는 접촉구(56a) 및 층간절연막(50)을 관 통하는 접촉구(56b)를 통하여 다결정 규소층(29)에서 트랜지스터(M4)의 드레인영역과 게이트전극(47)을 전기적으로 연결하여 노드(B)가 된다. The electrode 65 is formed into a substantially rectangular shape adjacent to the gate electrode 41 ', and has a contact hole 56a penetrating through the interlayer insulating film 50 and the gate insulating film 30 and a contact hole through the interlayer insulating film 50. The drain region of the transistor M4 and the gate electrode 47 are electrically connected to each other in the polycrystalline silicon layer 29 through the 56b to form the node B.

전극들(66r, 66g, 66b)은 각 발광소자들의 화소전극(81r, 81g, 81b)과 트랜지스터(M2r, M2g, M2b)의 드레인을 각각 연결하기 위한 전극들이다. 전극들(66r, 66g, 66b)은 데이터선(62)이 뻗은 세로 방향보다 게이트전극(42 내지 44)이 뻗은 가로 방향으로 더 긴 대략 직사각형으로 형성된다. 전극들(66r, 66g, 66b)은 각각 게이트절연막(30) 및 층간절연막(50)을 관통하는 접촉구(57r, 57g, 57b)를 통하여 다결정규소층(22, 23, 24)과 각각 접촉되어 트랜지스터들(M2r, M2g, M2b)의 드레인전극과 각각 전기적으로 연결되도록 형성된다. The electrodes 66r, 66g and 66b are electrodes for connecting the pixel electrodes 81r, 81g and 81b of the light emitting elements and the drains of the transistors M2r, M2g and M2b, respectively. The electrodes 66r, 66g, 66b are formed in a substantially rectangular shape that is longer in the horizontal direction in which the gate electrodes 42 to 44 extend than in the vertical direction in which the data line 62 extends. The electrodes 66r, 66g, 66b are respectively in contact with the polysilicon layers 22, 23, 24 through the contact holes 57r, 57g, 57b passing through the gate insulating film 30 and the interlayer insulating film 50, respectively. It is formed to be electrically connected to the drain electrodes of the transistors M2r, M2g, and M2b, respectively.

이와 같은 전극들(63, 64, 65, 66r, 66g, 66b) 위에 평탄화막(70)이 형성된다. 화소전극(81r, 81g, 81b)은 평탄화막(70)을 관통하는 콘택홀들(71r, 71g, 71b)을 통하여 전극(66r, 66g, 66b)에 각각 전기적으로 연결된다. 도 6에서와 같이, 화소전극(81r, 81g, 81b) 상에는 발광층(EML), 전자 수송층(ETL) 및 정공 수송층(HTL)을 포함하는 다층구조의 적, 녹, 청색 유기박막(85r, 85g, 85b)이 각각 형성된다. The planarization layer 70 is formed on the electrodes 63, 64, 65, 66r, 66g, and 66b. The pixel electrodes 81r, 81g, and 81b are electrically connected to the electrodes 66r, 66g, and 66b through the contact holes 71r, 71g, and 71b passing through the planarization film 70, respectively. As shown in FIG. 6, the red, green, and blue organic thin films 85r, 85g, including a light emitting layer EML, an electron transport layer ETL, and a hole transport layer HTL are disposed on the pixel electrodes 81r, 81g, and 81b. 85b) are formed respectively.

이와 같이, 트랜지스터(M1)의 게이트전극이 길게 형성되어 채널영역의 길이를 길게 함으로써 트랜지스터의 특성을 개선시킬 수 있다. 구체적으로, 수학식 4에 따르면, 발광소자에 전달되는 전류(IOLED)는 전원선(62)에 의해 전달되는 전원전압(VDD)과 데이터선(61)에 의해 전달되는 데이터전압(Vdata)에 의해 결정된 다. 한편 전류(IOLED)는 상수(β)에 비례하고, 이 상수(β)는 트랜지스터(M1)의 채널길이(L)에 반비례하고 채널폭(W)에 비례하는 특성을 갖는다. 즉 수학식 5와 같이 표현될 수 있다. In this way, the gate electrode of the transistor M1 is formed long, so that the length of the channel region can be increased, thereby improving the characteristics of the transistor. Specifically, according to Equation 4, the current I OLED transmitted to the light emitting device is applied to the power supply voltage VDD delivered by the power supply line 62 and the data voltage Vdata delivered by the data line 61. Determined by On the other hand, the current I OLED is proportional to the constant β, which is inversely proportional to the channel length L of the transistor M1 and has a characteristic proportional to the channel width W. That is, it may be expressed as Equation 5.

Figure 112004018049774-pat00005
Figure 112004018049774-pat00005

즉, 채널의 길이(L)가 커지면 커질수록 상수(β)의 크기는 작아지므로, 전원(VDD)과 데이터전압(Vdata)의 크기가 크더라도 트랜지스터(M1)에 의해 미세한 전류(IOLED)가 유기EL 소자에 전달될 수 있다. 따라서, 각 화소에 기입되는 데이터전압의 크기를 크게 할 수 있어, 화소회로 내에서 발생할 수 있는 전압강하의 영향을 줄일 수 있으며 각 유기EL 소자는 기입된 데이터전압에 대응되는 전류를 안정적으로 공급받아 발광할 수 있다. In other words, as the length L of the channel increases, the size of the constant β decreases. Therefore, even if the size of the power supply VDD and the data voltage Vdata is large, the minute current I OLED is generated by the transistor M1. It can be delivered to an organic EL device. Therefore, the magnitude of the data voltage written to each pixel can be increased, so that the influence of voltage drop that can occur in the pixel circuit can be reduced, and each organic EL element is stably supplied with a current corresponding to the written data voltage. It can emit light.

이에 더하여, 트랜지스터(M1)의 채널영역을 행방향으로 길게 형성함으로써 화소 영역에 각 소자들이 더욱 효율적으로 배치될 수 있다. In addition, by forming the channel region of the transistor M1 in the row direction, elements may be more efficiently disposed in the pixel region.

이상에서 본 발명의 실시예에서는 하나의 화소회로에 3개의 발광소자가 포함되고 5개의 트랜지스터, 2개의 커패시터를 포함하는 경우를 예로써 설명하였으나, 본 발명은 발광소자의 수는 3개에 한정되는 것이 아니라 하나 이상의 복수개, 예컨대 2개 또는 4개의 발광소자를 포함하는 화소회로에도 적용될 수 있으며, 또한 도 1에서와 같이 2개의 트랜지스터, 1개의 커패시터를 포함하는 화소회로에도 적용될 수 있다. 즉, 본 발명의 권리범위는 실시예와 같은 구조에 한정되는 것은 아니며, 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.In the above-described embodiment of the present invention, a case in which three light emitting devices are included in one pixel circuit, and five transistors and two capacitors are described as an example, the present invention is limited to three light emitting devices. Instead, the present invention may be applied to a pixel circuit including one or more plurality, for example, two or four light emitting elements, and may also be applied to a pixel circuit including two transistors and one capacitor as shown in FIG. 1. That is, the scope of the present invention is not limited to the same structure as the embodiment, and various modifications and improvements of those skilled in the art using the basic concept of the present invention defined in the claims also belong to the scope of the present invention.

본 발명에 따르면, 유기EL 소자에 전류를 전달하는 구동 트랜지스터의 채널길이를 길게 형성함으로써 전원(VDD)과 데이터전압(Vdata)의 크기가 크더라도 트랜지스터(M1)에 의해 미세한 전류(IOLED)가 유기EL 소자에 전달될 수 있다. 따라서, 각 화소에 기입되는 데이터전압의 크기를 크게 할 수 있어, 화소회로 내에서 발생할 수 있는 데이터전압의 전압강하의 영향을 줄일 수 있으며 각 유기EL 소자는 기입된 데이터전압에 대응되는 전류를 안정적으로 공급받아 발광할 수 있다. According to the present invention, the channel length of the driving transistor that transfers the current to the organic EL device is long, so that even when the power supply VDD and the data voltage Vdata are large, the minute current I OLED is generated by the transistor M1. It can be delivered to an organic EL device. Therefore, the magnitude of the data voltage written to each pixel can be increased, so that the influence of the voltage drop of the data voltage that can occur in the pixel circuit can be reduced, and each organic EL element can stably maintain a current corresponding to the written data voltage. It can be supplied by emitting light.

이에 더하여, 구동 트랜지스터를 행방향으로 길게 형성함으로써, 화소 영역 내에서 유기EL 소자의 발광영역이 열방향으로 길게 배치될 수 있고 각 소자들이 더욱 효율적으로 배치될 수 있다. In addition, by forming the driving transistor long in the row direction, the light emitting region of the organic EL element can be arranged long in the column direction in the pixel region, and each element can be arranged more efficiently.

Claims (3)

제1 방향으로 뻗어 있으며 선택 신호를 전달하는 복수의 주사선, 상기 주사선에 절연되어 교차하고 제2 방향으로 뻗어 있으며 데이터 신호를 전달하는 복수의 데이터선, 상기 주사선과 상기 데이터선에 각각 연결되는 복수의 화소 회로를 포함하는 발광 표시 장치에 있어서, A plurality of scan lines extending in a first direction and transmitting a selection signal, a plurality of data lines insulated from and intersecting the scan lines and extending in a second direction and transferring data signals, a plurality of data lines respectively connected to the scan line and the data line A light emitting display device comprising a pixel circuit, 상기 각 화소 회로는,Each pixel circuit, 상기 데이터 신호에 대응하는 전압을 충전하는 커패시터;A capacitor charging a voltage corresponding to the data signal; 상기 커패시터에 충전된 전압에 대응하는 전류를 출력하는 트랜지스터; A transistor for outputting a current corresponding to the voltage charged in the capacitor; 대략 직사각형이며 상기 트랜지스터로부터 출력된 전류에 대응하는 빛을 방출하며 제1, 제2 및 제3 발광소자들; 및First, second, and third light emitting elements that are substantially rectangular and emit light corresponding to the current output from the transistor; And 상기 트랜지스터와 상기 복수의 발광소자 각각의 사이에 전기적으로 연결되는 제1, 제2 및 제3 발광 트랜지스터들을 포함하고,First, second and third light emitting transistors electrically connected between the transistor and each of the plurality of light emitting devices, 상기 트랜지스터를 형성하는 채널 영역은 상기 제1 방향으로 길게 형성되고, 상기 채널영역의 제1 방향의 길이는 상기 발광소자의 상기 제1 방향의 길이보다 긴 발광 표시 장치.The channel region forming the transistor is formed to be longer in the first direction, and the length of the channel region in the first direction is longer than the length of the first direction of the light emitting device. 제1항에 있어서,The method of claim 1, 상기 제1, 제2 및 제3 발광소자는 상기 제2 방향의 변이 상기 제1 방향의 변보다 길이가 긴 대략 직사각형이고, 상기 제2 방향의 변들이 서로 인접하게 나란히 배치되는 발광 표시 장치.The first, second, and third light emitting devices of claim 1, wherein the sides of the second direction are substantially rectangular in length longer than the sides of the first direction, and the sides of the second direction are adjacent to each other. 제2항에 있어서,The method of claim 2, 상기 채널영역의 제1 방향의 길이가 상기 제1, 제2 및 제3 발광소자 중에서 가운데 배치되는 제2 발광소자의 제1 방향의 변과 나란하게 배치되는 발광 표시 장치.And a length in a first direction of the channel region parallel to a side in a first direction of a second light emitting device among the first, second, and third light emitting devices.
KR1020040029922A 2004-04-29 2004-04-29 Light emitting display KR100560451B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040029922A KR100560451B1 (en) 2004-04-29 2004-04-29 Light emitting display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040029922A KR100560451B1 (en) 2004-04-29 2004-04-29 Light emitting display

Publications (2)

Publication Number Publication Date
KR20050104586A KR20050104586A (en) 2005-11-03
KR100560451B1 true KR100560451B1 (en) 2006-03-13

Family

ID=37282098

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040029922A KR100560451B1 (en) 2004-04-29 2004-04-29 Light emitting display

Country Status (1)

Country Link
KR (1) KR100560451B1 (en)

Also Published As

Publication number Publication date
KR20050104586A (en) 2005-11-03

Similar Documents

Publication Publication Date Title
KR100637433B1 (en) Light emitting display
JP3933667B2 (en) Light emitting display panel and light emitting display device
KR100612392B1 (en) Light emitting display and light emitting display panel
JP4191146B2 (en) Luminescent display device
KR100560450B1 (en) Light emitting panel and light emitting display
US20050243035A1 (en) Light emitting panel and light emitting display
KR100560452B1 (en) Light emitting panel and light emitting display
KR100599788B1 (en) Light emitting panel and Light emitting display
KR100658615B1 (en) Light emitting display panel and light emitting display
KR100637432B1 (en) Light emitting display
KR100570763B1 (en) Light emitting display panel and light emitting display
KR100560451B1 (en) Light emitting display
KR100627266B1 (en) Light emitting display panel and light emitting display
KR100599791B1 (en) Light emitting display
KR100570762B1 (en) Light emitting display
KR100627267B1 (en) Light emitting display
KR100637431B1 (en) Light emitting panel and light emitting display
KR100670139B1 (en) Light emitting display and light emitting panel
KR100570758B1 (en) Light emitting panel and light emitting display

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160229

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 15