KR20050112630A - Multi-domain liquid crystal display - Google Patents

Multi-domain liquid crystal display Download PDF

Info

Publication number
KR20050112630A
KR20050112630A KR1020040037750A KR20040037750A KR20050112630A KR 20050112630 A KR20050112630 A KR 20050112630A KR 1020040037750 A KR1020040037750 A KR 1020040037750A KR 20040037750 A KR20040037750 A KR 20040037750A KR 20050112630 A KR20050112630 A KR 20050112630A
Authority
KR
South Korea
Prior art keywords
pixel
electrode
type
pixel electrode
dot
Prior art date
Application number
KR1020040037750A
Other languages
Korean (ko)
Inventor
이원재
홍성환
유두환
홍성규
정미혜
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040037750A priority Critical patent/KR20050112630A/en
Publication of KR20050112630A publication Critical patent/KR20050112630A/en

Links

Classifications

    • AHUMAN NECESSITIES
    • A47FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47GHOUSEHOLD OR TABLE EQUIPMENT
    • A47G23/00Other table equipment
    • A47G23/02Glass or bottle holders
    • A47G23/0208Glass or bottle holders for drinking-glasses, plastic cups, or the like
    • AHUMAN NECESSITIES
    • A47FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47JKITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J47/00Kitchen containers, stands or the like, not provided for in other groups of this subclass; Cutting-boards, e.g. for bread
    • A47J47/16Stands, or holders for kitchen articles
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B65CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65DCONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D81/00Containers, packaging elements, or packages, for contents presenting particular transport or storage problems, or adapted to be used for non-packaging purposes after removal of contents
    • B65D81/24Adaptations for preventing deterioration or decay of contents; Applications to the container or packaging material of food preservatives, fungicides, pesticides or animal repellants
    • B65D81/26Adaptations for preventing deterioration or decay of contents; Applications to the container or packaging material of food preservatives, fungicides, pesticides or animal repellants with provision for draining away, or absorbing, or removing by ventilation, fluids, e.g. exuded by contents; Applications of corrosion inhibitors or desiccators
    • B65D81/261Adaptations for preventing deterioration or decay of contents; Applications to the container or packaging material of food preservatives, fungicides, pesticides or animal repellants with provision for draining away, or absorbing, or removing by ventilation, fluids, e.g. exuded by contents; Applications of corrosion inhibitors or desiccators for draining or collecting liquids without absorbing them
    • B65D81/262Rigid containers having false bottoms provided with passages for draining and receiving liquids

Abstract

본 발명은 다중 도메인 액정 표시 장치에 대한 것으로서, 수직 배향 (VA; vertically aligned) 모드의 액정 표시 장치에서 저계조 및 고계조 영역에서 대각 방향 시인성의 비대칭성을 제거한 구조를 가지는 액정 표시 장치에 대한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-domain liquid crystal display device, and to a liquid crystal display device having a structure in which the asymmetry of diagonal direction visibility is eliminated in low and high gray areas in a vertically aligned (VA) mode liquid crystal display device. .

다중 도메인 액정 표시장치에서 서로 대칭을 이루는 구조인 제1형 화소와 제2형 화소로 이루어진 화소를 반복 배치함으로써, 좌우 대각에 대한 시인성의 대칭성을 가지게 된다.In the multi-domain liquid crystal display, the pixels of the first type pixel and the second type pixel, which are symmetrical structures, are repeatedly arranged to have symmetry of visibility with respect to left and right diagonals.

Description

다중 도메인 액정 표시장치{MULTI-DOMAIN LIQUID CRYSTAL DISPLAY}Multi Domain Liquid Crystal Display {MULTI-DOMAIN LIQUID CRYSTAL DISPLAY}

본 발명은 4분할 다중 도메인 액정 표시 장치에 대한 것이다.The present invention relates to a four-division multi-domain liquid crystal display.

액정 표시 장치는 일반적으로 공통 전극과 색필터(color filter) 등이 형성되어 있는 상부 기판과 박막 트랜지스터와 화소 전극 등이 형성되어 있는 하부 기판 사이에 액정 물질을 주입해 놓고 화소 전극과 공통 전극에 서로 다른 전위를 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절하여 화상을 표현하는 장치이다.In general, a liquid crystal display device injects a liquid crystal material between an upper substrate on which a common electrode and a color filter are formed, and a lower substrate on which a thin film transistor and a pixel electrode are formed. By applying a different potential to form an electric field to change the arrangement of the liquid crystal molecules, through which the light transmittance is controlled to represent the image.

그런데 액정 표시 장치는 시야각이 좁은 것이 중요한 단점이다. 이러한 단점을 극복하고자 시야각을 넓히기 위한 다양한 방안이 개발되었다. 그 중에서 액정 분자를 상하 기판에 대하여 수직으로 배향하는 VA 모드를 이용하고 화소 전극과 그 대향 전극인 공통 전극에 일정한 절개 패턴을 형성하거나 돌기를 형성하는 방법이 가장 효과적인 방안으로 인정되고 있다.However, it is an important disadvantage that the liquid crystal display device has a narrow viewing angle. To overcome these shortcomings, various measures have been developed to widen the viewing angle. Among them, the most effective method is to use a VA mode in which the liquid crystal molecules are vertically aligned with respect to the upper and lower substrates, and to form a constant incision pattern or protrusion on the pixel electrode and the common electrode as the opposite electrode.

이러한 다중 도메인 액정 표시 장치는 1:10의 대비비를 기준으로 하는 대비비 기준 시야각이나 계조간의 휘도 반전의 한계 각도로 정의되는 계조 반전 기준 시야각은 전 방향 80° 이상으로 매우 우수하다. 그러나 정면의 감마(gamma)곡선과 측면의 감마 곡선이 일치하지 않는 측면 감마 곡선 왜곡 현상이 발생하여 TN(twisted nematic) 모드의 액정 표시 장치에 비하여 좌우측면에서의 시인성이 열등하다는 문제점이 있다. 예를 들어, 도메인 분할 수단으로 절개부를 형성하는 PVA(patterned vertically aligned) 모드의 경우에는 측면으로 갈수록 전체적으로 화면이 밝게 보이고 색은 흰색 쪽으로 이동하는 경향이 있으며, 심한 경우에는 밝은 계조 사이의 간격 차이가 없어져서 그림이 뭉그러져 보이는 경우도 발생한다. Such a multi-domain liquid crystal display has a contrast ratio reference viewing angle based on a contrast ratio of 1:10 and a gray scale inversion reference viewing angle defined as a limit angle of luminance inversion between gray scales, which are excellent in all directions of 80 ° or more. However, there is a problem in that the gamma curve on the front side and the gamma curve on the side do not coincide with each other, resulting in inferior visibility in the left and right sides compared to the liquid crystal display of the twisted nematic (TN) mode. For example, in the patterned vertically aligned (PVA) mode, which makes an incision by domain dividing means, the screen looks brighter and the color tends to shift toward white as the side faces. Occasionally, the picture appears clumped and disappears.

그런데 최근 액정 표시 장치가 멀티 미디어용으로 사용되면서 그림을 보거나 동영상을 보는 일이 증가하면서 정면에서뿐만 아니라 좌우 대각에서 저계조 및 고계조 영역에 대한 시인성의 대칭성이 점점 더 중요시되고 있다.Recently, as the liquid crystal display device is used for multimedia, the symmetry of visibility of low gray and high gray areas in the front and left and right diagonals is becoming more and more important as picture viewing and video viewing are increasing.

본 발명이 이루고자 하는 기술적 과제는 수직 배향(vertically aligned: VA) 모드의 액정 표시 장치에서 좌우 대각에 대한 시인성의 대칭성을 향상시킨 다중 도메인 액정 표시 장치를 제공하고자 하는 것이다.SUMMARY The present invention has been made in an effort to provide a multi-domain liquid crystal display device having improved symmetry of visibility with respect to left and right diagonals in a vertically aligned (VA) mode liquid crystal display device.

이러한 과제를 해결하기 위하여 본 발명에서는 4분할 다중 도메인 액정 표시장치에 서로 대칭을 이루는 구조인 제1형 화소와 제2형 화소로 이루어진 화소를 반복 형성한다.In order to solve this problem, in the present invention, a pixel consisting of a first type pixel and a second type pixel, which are symmetrical structures, is repeatedly formed in a four-division multi-domain liquid crystal display.

구체적으로는, 제1 신호선, 상기 제1 신호선과 절연되어 교차하는 제2 신호선, 상기 제1 신호선과 상기 제2 신호선이 교차하여 정의하는 각 화소마다 형성되고, 제1, 제2, 제3 및 제4 화소 전극을 포함하는 화소 전극, 박막 트랜지스터를 가지는 제1 기판에서, 상기 박막 트랜지스터의 삼단자는 상기 제1 신호선, 상기 제2 신호선 및 상기 제1 화소 전극과 연결되며, 상기 제1 화소 전극과 용량성으로 결합되어 있는 제2, 제3 및 제4 화소 전극을 가지는 제1형 화소와, 상기 박막 트랜지스터의 삼단자는 상기 제1 신호선, 상기 제2 신호선 및 상기 제4 화소 전극과 연결되며, 상기 제4 화소 전극과 용량성으로 결합되어 있는 제1, 제2 및 제3 화소 전극을 가지는 제2형 화소가 상기 제1 기판에 배치되어 있으며, 상기 제1형 화소의 상하좌우에는 상기 제2형 화소가 배치되어 있고, 상기 제2형 화소의 상하좌우에는 상기 제1형 화소가 배치되어 있는 제1 기판, 상기 화소 전극과 마주하는 공통 전극이 형성되어 있는 제2 기판, 상기 제1 기판과 상기 제2 기판 사이에 형성되어 있으며, 상기 제1 및 제2 기판에 대하여 장축이 수직으로 배역되어 있는 액정 분자를 포함하는 액정층을 포함하는 다중 도메인 액정 표시장치에 대한 것이다.Specifically, a first signal line, a second signal line that is insulated from and crosses the first signal line, and is formed for each pixel defined by the intersection of the first signal line and the second signal line, and includes first, second, third, and the like. In a first substrate having a pixel electrode including a fourth pixel electrode and a thin film transistor, three terminals of the thin film transistor are connected to the first signal line, the second signal line, and the first pixel electrode, and are connected to the first pixel electrode. A first type pixel having capacitively coupled second, third and fourth pixel electrodes, and three terminals of the thin film transistor connected to the first signal line, the second signal line, and the fourth pixel electrode; A second type pixel having first, second, and third pixel electrodes coupled capacitively to a fourth pixel electrode is disposed on the first substrate, and the second type is disposed on the top, bottom, left, and right sides of the first type pixel. Pixels are placed A first substrate on which the first type pixel is disposed, a second substrate on which a common electrode facing the pixel electrode is formed, and between the first substrate and the second substrate; The present invention relates to a multi-domain liquid crystal display device including a liquid crystal layer formed on the liquid crystal layer, wherein the liquid crystal layer includes liquid crystal molecules having a long axis perpendicular to the first and second substrates.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a part of a layer, film, region, plate, etc. is said to be "on" another part, this includes not only the other part being "right over" but also another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.

이제 본 발명의 실시예에 따른 4분할 다중 도메인 액정 표시장치에 대하여 도면을 참고로 하여 상세하게 설명한다.Now, a four-division multi-domain liquid crystal display according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.

우선 본 4분할 다중 도메인 액정 표시장치는 도 1에 도시한 제1형 화소와 도 5에 도시한 제2형 화소를 도 6에 도시한 바와 같이 반복 형성하여 좌우 대각에서의 비대칭적인 시인성을 제거하는 구조로 이루어져 있다.First, the four-division multi-domain liquid crystal display is formed by repeatedly forming the first type pixel shown in FIG. 1 and the second type pixel shown in FIG. 5 as shown in FIG. 6 to remove asymmetrical visibility in left and right diagonals. It consists of a structure.

우선 도 1에 도시한 제1형 화소에 대해서 살펴본다.First, the first type pixel illustrated in FIG. 1 will be described.

도 1은 본 발명의 실시예의 제1형 화소로서 4분할 다중 도메인 액정 표시 장치의 배치도이고, 도 2는 본 발명에서 사용하는 4분할 다중 도메인 액정 표시 장치의 공통 전극 표시판의 배치도이고, 도 3은 도 1의 4분할 다중 도메인 액정 표시 장치를 III-III'선을 따라서 잘라 도시한 단면도이고, 도 4는 도 1의 4분할 다중 도메인 액정 표시 장치를 IV-IV'선을 따라서 잘라 도시한 단면도이다.1 is a layout view of a four-division multi-domain liquid crystal display device as a first type pixel of an embodiment of the present invention, FIG. 2 is a layout view of a common electrode display panel of the four-division multi-domain liquid crystal display device used in the present invention, and FIG. 1 is a cross-sectional view of the 4-division multi-domain liquid crystal display of FIG. 1 taken along line III-III ', and FIG. 4 is a cross-sectional view of the 4-division multi-domain liquid crystal display of FIG. 1 taken along line IV-IV'. .

본 발명의 제1형 화소는 하부 표시판(100)과 이와 마주보고 있는 상부 표시판(200) 및 하부 표시판(100)과 상부 표시판(200) 사이에 주입되어 표시판(100, 200)에 수직으로 배향되어 있는 액정 분자를 포함하는 액정층(3)으로 이루어진다. 이때, 각각의 표시판(100, 200)에는 배향막(11, 21)이 형성되어 있으며, 배향막(11, 21)은 액정층(3)의 액정 분자(310)를 표시판(100, 200)에 대하여 수직으로 배향되도록 하는 수직 배향 모드인 것이 바람직하다.The first type pixel of the present invention is injected between the lower panel 100 and the upper panel 200 facing the lower panel 100 and the lower panel 100 and the upper panel 200 to be oriented perpendicular to the display panels 100 and 200. It consists of a liquid crystal layer 3 containing liquid crystal molecules present. In this case, alignment layers 11 and 21 are formed on each of the display panels 100 and 200, and the alignment layers 11 and 21 perpendicular to the liquid crystal molecules 310 of the liquid crystal layer 3 with respect to the display panels 100 and 200. It is preferred that it is a vertical alignment mode that allows it to be oriented in.

먼저, 하부 표시판의 구성은 다음과 같다.First, the configuration of the lower panel is as follows.

유리등의 투명한 절연 물질로 이루어진 하부 절연 기판(110) 위에 ITO(indium tin oxide)나 IZO(indium zinc oxide) 등의 투명한 도전 물질로 이루어져 있는 제1, 제2, 제3 및 제4 화소 전극(190a, 190b, 190c, 190d) 및 결합 전극(176)이 형성되어 있다. 이중 제1 화소 전극(190a)은 박막 트랜지스터(TFT)에 직접 연결되어 함께 화상 신호 전압을 인가 받는데, 제2, 제3 및 제4 화소 전극(190b, 190c, 190d)은 제1 화소 전극(190a)과 연결되어 있는 드레인 전극(175)에서 연장된 결합 전극(176)과 중첩하고 있다. 박막 트랜지스터(TFT)는 주사 신호를 전달하는 게이트선(121)과 화상 신호를 전달하는 데이터선(171)에 각각 연결되어 주사 신호에 따라 제1 화소 전극(190a)에 인가되는 화상 신호를 온(on) 오프(off)한다. 이때, 결합 전극(176)에는 제1 화소 전극(190a)에 전달된 화소 전압이 전달되는데, 결합 전극(176)은 제2, 제3 및 제4 화소 전극(190b, 190c, 190d)과 중첩하여 용량성으로 결합되어 초기에 전달된 제1 화소 전극(190a)의 화소 전압의 변경값이 제2 및 제3 화소 전극(190b, 190c, 190d)에 전달되며, 이에 대해서는 이후에 구체적으로 설명한다. 이때, 제1 내지 제4 화소 전극(190a, 190b, 190c, 190d)은 절개부를 통하여 분리되어 있다. 또한, 절연 기판(110)의 아래 면에는 하부 편광판(도시하지 않음)이 부착되어 있으나, 제1 내지 제4 화소 전극(190a, 190b, 190c, 190d)은 반사형 액정 표시 장치인 경우 투명한 물질로 이루어지지 않을 수도 있고, 이 경우에는 하부 편광판도 불필요하게 된다.First, second, third and fourth pixel electrodes made of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO) on the lower insulating substrate 110 made of a transparent insulating material such as glass ( 190a, 190b, 190c, 190d and coupling electrode 176 are formed. The first pixel electrode 190a is directly connected to the thin film transistor TFT to receive an image signal voltage. The second, third, and fourth pixel electrodes 190b, 190c, and 190d are connected to the first pixel electrode 190a. ) And overlaps the coupling electrode 176 extending from the drain electrode 175. The thin film transistor TFT is connected to the gate line 121 that transmits the scan signal and the data line 171 that transmits the image signal, respectively, to turn on the image signal applied to the first pixel electrode 190a according to the scan signal. on) off. In this case, the pixel voltage transferred to the first pixel electrode 190a is transmitted to the coupling electrode 176, and the coupling electrode 176 overlaps the second, third, and fourth pixel electrodes 190b, 190c, and 190d. The change value of the pixel voltage of the first pixel electrode 190a coupled capacitively and initially transmitted is transferred to the second and third pixel electrodes 190b, 190c, and 190d, which will be described in detail later. In this case, the first to fourth pixel electrodes 190a, 190b, 190c, and 190d are separated through the cutout. In addition, although a lower polarizer (not shown) is attached to a lower surface of the insulating substrate 110, the first to fourth pixel electrodes 190a, 190b, 190c, and 190d may be formed of a transparent material in the case of a reflective liquid crystal display. In this case, the lower polarizer is also unnecessary.

다음, 상부 표시판의 구성을 살펴본다.Next, the configuration of the upper panel will be described.

여기 유리등의 투명한 절연 물질로 이루어진 상부 절연 기판(210)의 아래 면에는 화소 영역에 개구부를 가지며 화소 영역 사이에서 누설되는 빛을 방지하기 위한 블랙 매트릭스(220)와 적, 녹, 청의 색 필터(230) 및 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있는 공통 전극(270)이 형성되어 있다. 여기서, 공통 전극(270)에는 절개부(271)가 형성되어 있는데, 이는 도 2에 도시되어 있다. 절개부(271)는 화소 영역에서 프린지 필드를 형성하여 액정 분자를 분할 배향하는 도메인 규제 수단이며, 제1 내지 제4 화소 전극(190a, 190b, 190c, 190d)의 경계에서 형성하는 프린지 필드 또한 액정 분자를 분할 배향하는 도메인 규제 수단이다. 이때, 도메인 규제 수단으로 프린지 필드를 형성하기 위해 공통 전극(270) 및 제1 내지 제4 화소 전극(190a, 190b, 190c, 190d)의 절개부를 이용하였지만, 배향막의 배향력을 경사지도록 유도하여 액정 분자를 분할 배향하기 위한 돌기를 이용할 수도 있다. 블랙 매트릭스(220)는 화소 영역의 둘레 부분뿐만 아니라 공통 전극(270)의 절개부(271)와 중첩하는 부분에도 분지의 모양으로 배치할 수 있으며, 이는 절개부(271)로 인해 발생하는 빛샘을 방지하기 위함이다.Here, the lower surface of the upper insulating substrate 210 made of a transparent insulating material such as glass has an opening in the pixel region, and a black matrix 220 and a color filter of red, green, and blue to prevent light leaking between the pixel regions. 230 and a common electrode 270 formed of a transparent conductive material such as ITO or IZO. The cutout 271 is formed in the common electrode 270, which is illustrated in FIG. 2. The cutout 271 is a domain regulating means for forming the fringe field in the pixel region to divide and align the liquid crystal molecules, and the fringe field formed at the boundary between the first to fourth pixel electrodes 190a, 190b, 190c, and 190d is also a liquid crystal. Domain regulatory means for splitting orientation of molecules. In this case, although the cutouts of the common electrode 270 and the first to fourth pixel electrodes 190a, 190b, 190c, and 190d are used to form a fringe field as domain regulating means, the liquid crystal is induced by inclining the alignment force of the alignment layer. It is also possible to use protrusions for splitting the molecules. The black matrix 220 may be disposed in the shape of a branch not only in the periphery of the pixel region but also in the overlapping portion of the cutout 271 of the common electrode 270, which is a light leakage generated by the cutout 271. This is to prevent.

다음은, 하부 표시판인 본 발명의 제1형 화소에 대하여 도 1, 도 3 및 도 4를 참조하여 좀 더 상세하게 살펴본다.Next, the first type pixel of the present invention, which is a lower display panel, will be described in more detail with reference to FIGS. 1, 3, and 4.

하부의 절연 기판(110) 위에 게이트 신호를 전달하는 복수의 게이트선(121)이 형성되어 있다. 게이트선(121)은 주로 가로 방향으로 뻗어 있으며, 각 게이트선(121)의 일부는 복수의 게이트 전극(124)을 이룬다. 게이트선(121)의 한쪽 끝부분은 외부의 게이트 구동 회로와의 연결을 위하여 넓게 확장되어 접촉부를 이룰 수 있으며, 본 실시예와 같이 접촉부를 가지지 않는 경우에는 기판(110)의 상부에 박막 트랜지스터와 동일한 층으로 직접 형성되어 있는 게이트 구동 회로의 출력단에 게이트선(121)의 끝부분이 직접 연결되어 있다.A plurality of gate lines 121 may be formed on the lower insulating substrate 110 to transfer gate signals. The gate line 121 mainly extends in the horizontal direction, and a part of each gate line 121 forms a plurality of gate electrodes 124. One end portion of the gate line 121 may be widely extended to form a contact portion for connection with an external gate driving circuit. In the case where the contact portion does not have a contact portion, the thin film transistor may be disposed on the substrate 110. An end portion of the gate line 121 is directly connected to an output terminal of the gate driving circuit which is directly formed of the same layer.

또한, 절연 기판(110) 위에는 유지 전극선(131a, 131b)과 유지 전극(storage electrode, 133a, 133b)이 형성되어 있다. 유지 전극선(131a, 131b)은 화소 영역의 상부 및 하부 가장자리에서 가로 방향으로 뻗어 있다. 유지 전극(133a, 133b)은 화소 영역의 양쪽 가장자리에서 유지 전극선(131a, 131b)에 대하여 135도를 이루는 방향으로 뻗어나가다가 90도 두 번 꺾여서 소정 길이만큼 뻗어 있으며, 두 유지 전극선(131a, 131b)을 연결하고 있고, 제1 내지 제4 화소 전극(190a, 190b, 190c, 190d) 또는 결합 전극(176)과 중첩되어 유지 축전기를 이룬다.In addition, the sustain electrode lines 131a and 131b and the storage electrodes 133a and 133b are formed on the insulating substrate 110. The storage electrode lines 131a and 131b extend in the horizontal direction at the upper and lower edges of the pixel area. The storage electrodes 133a and 133b extend in a direction of 135 degrees with respect to the storage electrode lines 131a and 131b at both edges of the pixel region, and are extended by a predetermined length by bending 90 degrees twice, and the two storage electrode lines 131a and 131b. Are connected to each other, and overlap the first to fourth pixel electrodes 190a, 190b, 190c, and 190d or the coupling electrode 176 to form a storage capacitor.

게이트선(121) 및 유지 전극선(131a, 131b)은 Al, Al 합금, Ag, Ag 합금, Cr, Ti, Ta, Mo 등의 금속 따위로 만들어진다. 본 실시예의 게이트선(121)은 단일층으로 도시되어 있지만, 물리 화학적 특성이 우수한 Cr, Mo, Ti, Ta 등의 금속층과 비저항이 작은 Al 계열 또는 Ag 계열의 금속층을 포함하는 이중층으로 이루어질 수도 있다.The gate line 121 and the storage electrode lines 131a and 131b are made of metal such as Al, Al alloy, Ag, Ag alloy, Cr, Ti, Ta, Mo, or the like. Although the gate line 121 of the present embodiment is illustrated as a single layer, it may be composed of a double layer including a metal layer such as Cr, Mo, Ti, Ta, etc. having excellent physical and chemical properties, and an Al-based or Ag-based metal layer having a low specific resistance. .

게이트선(121) 및 유지 전극선(131a, 131b) 측면은 경사져 있으며 수평면에 대한 경사각은 30-80 도인 것이 바람직하다.Side surfaces of the gate line 121 and the storage electrode lines 131a and 131b are inclined, and the inclination angle with respect to the horizontal plane is preferably 30 to 80 degrees.

게이트선(121)의 위에는 질화규소(SiNx) 등으로 이루어진 게이트 절연막(140)이 형성되어 있다.A gate insulating layer 140 made of silicon nitride (SiNx) or the like is formed on the gate line 121.

게이트 전극(124)의 게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon; a-Si) 등으로 이루어진 복수의 선형 반도체(151)가 형성되어 있다. 반도체층(151)은 박막 트랜지스터(TFT)의 채널을 형성하는 채널부를 포함하며, 반도체(151)는 이후에 형성되는 데이터선(171)을 따라 선형으로 뻗어 있으며, 데이터선(171)과 게이트선(121) 및 유지 전극선(도시하지 않음)이 교차하는 위치에서는 넓은 폭을 가지며, 이들(171, 121)이 교차하는 부분보다 넓은 면적으로 확장되어 있다.A plurality of linear semiconductors 151 made of hydrogenated amorphous silicon (a-Si) or the like are formed on the gate insulating layer 140 of the gate electrode 124. The semiconductor layer 151 includes a channel portion that forms a channel of the thin film transistor TFT, and the semiconductor 151 extends linearly along the data line 171 formed later, and the data line 171 and the gate line. In the position where the 121 and the storage electrode lines (not shown) intersect, they have a wide width and extend in a larger area than the portions where the 171 and 121 cross.

반도체층(151)의 위에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 선형의 저항성 접촉 부재(161; ohmic contact)와 섬형 저항성 접촉 부재(165)가 형성되어 있다. 저항성 접촉 부재(161)는 게이트 전극(124) 상부의 중앙에 위치하는 소스부 저항성 접촉 부재(163)를 포함하며, 섬형의 저항성 접촉 부재(165)는 게이트 전극(124)을 중심으로 소스부 저항성 접촉 부재(163)와 각각 마주한다.On the semiconductor layer 151, a linear ohmic contact 161 and an island-type ohmic contact 161 made of a material such as n + hydrogenated amorphous silicon doped with silicide or n-type impurities at a high concentration are formed. Formed. The ohmic contact 161 includes a source portion ohmic contact 163 positioned at the center of the gate electrode 124, and the island-type ohmic contact 165 has a source portion resistive around the gate electrode 124. The contact members 163 face each other.

저항성 접촉층(161, 165) 및 게이트 절연막(140) 위에는 데이터선(171)과 드레인 전극(175)이 형성되어 있다. 데이터선(171)은 길게 뻗어 있으며 게이트선(121)과 교차하고 있으며, 데이터선(171)에 연결되어 있으며 소스부 저항성 접촉부재(163)의 상부까지 연장되어 있는 소스 전극(173)을 가진다. 드레인 전극(175)은 소스 전극(173)과 분리되어 있으며 게이트 전극(124)에 대하여 소스 전극(173)의 반대쪽 드레인부 저항성 접촉 부재(165) 상부에 각각 위치한다. 드레인 전극(175)에는 이후의 제2, 제3 및 제4 화소 전극(190b, 190c, 190d)과 중첩되어 결합 용량을 형성하는 결합 전극(176)이 연결되어 있다. 데이터선(171)의 한쪽 끝부분(179)은 외부 회로와 연결하기 위한 접촉부이며, 그 폭이 확장되어 있다.The data line 171 and the drain electrode 175 are formed on the ohmic contacts 161 and 165 and the gate insulating layer 140. The data line 171 extends long and crosses the gate line 121, and has a source electrode 173 connected to the data line 171 and extending to an upper portion of the source ohmic contact 163. The drain electrode 175 is separated from the source electrode 173 and positioned above the drain portion ohmic contact 165 opposite to the source electrode 173 with respect to the gate electrode 124. The drain electrode 175 is connected to a coupling electrode 176 that overlaps the second, third, and fourth pixel electrodes 190b, 190c, and 190d to form a coupling capacitor. One end portion 179 of the data line 171 is a contact portion for connecting with an external circuit, and its width is extended.

여기서, 데이터선(171)은 화소의 길이를 주기로 하여 반복적으로 두 번 굽은 부분과 세로로 뻗은 부분을 가진다. 이 때, 데이터선(171)의 굽은 부분은 4개의 직선 부분으로 이루어지며, 이들 4개의 직선 부분 중 2개는 게이트선(121)에 대하여 45도를 이루고, 너머지 2개는 게이트선(121)에 대하여 -45도를 이룬다. 데이터선(171)의 세로로 뻗은 부분에는 소스 전극(173)이 연결되어 있고, 이 부분이 게이트선(121)과 교차한다. 이때, 데이터선(171)은 단위 화소당 한번만 굽을 수도 있고, 세 번 이상 굽을 수도 있다. Here, the data line 171 has a portion that is repeatedly bent twice and extends vertically with a length of the pixel. At this time, the bent portion of the data line 171 is composed of four straight portions, two of the four straight portions form 45 degrees with respect to the gate line 121, the other two are the gate line 121 ) Is -45 degrees relative to). The source electrode 173 is connected to a vertically extending portion of the data line 171, and the portion crosses the gate line 121. In this case, the data line 171 may be bent only once per unit pixel or may be bent three or more times.

이 때, 데이터선(171)의 굽은 부분과 세로로 뻗은 부분의 길이의 비는 1:1 내지 9:1 사이(즉, 데이터선(171) 중 굽은 부분이 차지하는 비율이 50%에서 90% 사이)이다. At this time, the ratio of the lengths of the bent portion and the vertically extending portion of the data line 171 is between 1: 1 and 9: 1 (that is, the ratio of the bent portion of the data line 171 is between 50% and 90%). )to be.

따라서, 게이트선(121)과 데이터선(171)이 교차하여 이루는 화소는 꺾인 띠모양을 가진다.Therefore, the pixel formed by the intersection of the gate line 121 and the data line 171 has a curved band shape.

결합 전극(176)은 화소의 꺾인 모양을 따라 굽은 모양을 가지는데, 화소의 굽은 경계에서 가로 방향 또는 세로 방향으로 뻗은 가로부 분지(177)를 가딘다. 가로부 분지(177)는 소 영역으로 분할된 영역의 경계에서 누설되는 빛을 차단하는 기능을 가진다.The coupling electrode 176 has a curved shape along the bent shape of the pixel, and covers the horizontal branch 177 extending in the horizontal or vertical direction at the curved boundary of the pixel. The horizontal branch 177 has a function of blocking light leaking at the boundary of the region divided into small regions.

데이터선(171)과 드레인 전극(175) 및 노출된 반도체층(154) 위에는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질 또는 무기 물질인 질화 규소 또는 유기 절연 물질 따위로 이루어진 보호막(passivation layer, 180)이 형성되어 있다. 이때, 보호막(180)은 결합 전극(176)의 위치에 따라 다른 두께를 가질 수 있으며, 이는 이후에 형성되는 제2, 제3 및 제4 화소 전극(190b, 190c, 190d)과 결합 전극(176) 사이에 형성되는 결합 용량을 다르게 조절하여 제2, 제3 및 제4 화소 전극(190b, 190c, 190d)에 전달되는 화소 전압을 다르게 조절하기 위함이다.A-Si: C: O, a-Si: O: formed by plasma enhanced chemical vapor deposition (PECVD) on the data line 171, the drain electrode 175, and the exposed semiconductor layer 154. A passivation layer 180 made of a low dielectric constant insulating material such as F or a silicon nitride or an organic insulating material, which is an inorganic material, is formed. In this case, the passivation layer 180 may have a different thickness according to the position of the coupling electrode 176, which is formed after the second, third and fourth pixel electrodes 190b, 190c, and 190d and the coupling electrode 176. This is to differently adjust the pixel voltage transferred to the second, third and fourth pixel electrodes 190b, 190c, and 190d by differently adjusting the coupling capacitance formed therebetween.

보호막(180)에는 드레인 전극(175)을 드러내는 접촉구(185)가 형성되어 있다. 또한, 보호막(180)은 게이트선(121) 및 데이터선(171)의 끝부분(도시하지 않음)을 드러내는 접촉구를 게이트 절연막(140)과 함께 가질 수 있으며, 이러한 실시예에서는 외부와 게이트선 및 데이터선을 구동 회로와 연결하기 위한 접촉부를 가진다. 또한 보호막(180)에는 유지 전극선(131a, 131b)을 드러내는 접촉구(184)를 가진다. In the passivation layer 180, a contact hole 185 exposing the drain electrode 175 is formed. In addition, the passivation layer 180 may have a contact hole that exposes an end portion (not shown) of the gate line 121 and the data line 171 together with the gate insulating layer 140. And a contact portion for connecting the data line with the driving circuit. In addition, the passivation layer 180 has contact holes 184 exposing the storage electrode lines 131a and 131b.

이때, 접촉구(185, 182)의 측벽은 기판(110) 면에 대하여 30도에서 80도 사이의 완만한 경사를 가지며, 평면적으로 각을 가지거나 원형의 다양한 모양으로 형성될 수 있으며, 면적은 2mm×60㎛를 넘지 않으며, 0.5mm×15㎛ 이상인 것이 바람직하다.In this case, the sidewalls of the contact holes 185 and 182 may have a gentle inclination of about 30 to 80 degrees with respect to the surface of the substrate 110, and may be formed in various shapes in an angle or planar shape in plan view. It does not exceed 2 mm x 60 micrometers, and it is preferable that it is 0.5 mm x 15 micrometers or more.

보호막(180) 위에는 각각 불완전한 평행사변형 모양을 가지는 제1 내지 및 제4 화소 전극(190a, 190d)과 환전한 평행사변형인 제2 및 제3 화소 전극(190b, 190c)이 형성되어 있다. 이때, 제1 화소 전극(190a)은 접촉구(185)를 통하여 드레인 전극(175)과 연결되어 있으며, 제2, 제3 및 제4 화소 전극(190b, 190c, 190d)은 드레인 전극(175)과 연결된 결합 전극(176)과 중첩하고 있다. 따라서, 제2, 제3 및 제4 화소 전극(190b, 190c, 190d)은 제1 화소 전극(190a)에 전자기적으로 결합(용량성 결합)되어 있다.First and fourth pixel electrodes 190a and 190d having incomplete parallelogram shapes are formed on the passivation layer 180, respectively, and second and third pixel electrodes 190b and 190c having parallelograms which are exchanged with each other. In this case, the first pixel electrode 190a is connected to the drain electrode 175 through the contact hole 185, and the second, third and fourth pixel electrodes 190b, 190c, and 190d are connected to the drain electrode 175. And overlap with the coupling electrode 176 connected to the electrode. Accordingly, the second, third and fourth pixel electrodes 190b, 190c, and 190d are electromagnetically coupled (capacitively coupled) to the first pixel electrode 190a.

제1 내지 제4 화소 전극(190a, 190b, 190c, 190d)은 서로 분리되어 있는데, 본 실시예에서는 평행사변형 모양을 가지지만, 화소의 모양을 따라 굽은 형태를 취할 수도 있다. The first to fourth pixel electrodes 190a, 190b, 190c, and 190d are separated from each other. In the present exemplary embodiment, the first to fourth pixel electrodes 190a, 190b, 190c, and 190d have a parallelogram shape, but may be bent along the shape of the pixel.

한편, 보호막(180) 위에는 접촉구를 통하여 데이터선 또는 게이트선의 끝부분과 각각 연결되어 있는 접촉 보조 부재가 형성될 수 있다. 보호막(180) 위에는 접촉구(184)를 통하여 서로 이웃하는 화소 영역에 배치되어 있는 유지 전극선(131a, 131b)을 연결하는 연결 부재(84)가 형성되어 있다.On the other hand, a contact auxiliary member may be formed on the passivation layer 180 respectively connected to an end portion of the data line or the gate line through a contact hole. A connection member 84 is formed on the passivation layer 180 to connect the storage electrode lines 131a and 131b disposed in the pixel area adjacent to each other through the contact hole 184.

여기서, 제1 내지 제4 화소 전극(190a, 190b, 190c, 190d)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)로 이루어져 있다. The first to fourth pixel electrodes 190a, 190b, 190c, and 190d may be formed of indium tin oxide (ITO) or indium zinc oxide (IZO).

이제, 도 2 내지 도 4를 참고로 하여 대향 표시판에 대하여 설명한다.Now, the opposing display panel will be described with reference to FIGS. 2 to 4.

하부 절연 기판(110)과 마주하며, 유리등의 투명한 물질로 이루어진 상부 기판(210)의 아래 면에 빛샘을 방지하기 위한 블랙 매트릭스(220)가 형성되어 있고, 각각의 화소에는 적, 녹, 청색의 색 필터(230)가 순차적으로 형성되어 있으며, 색 필터(230) 위에는 질화 규소 또는 유기 물질로 이루어진 오버코트막(250)이 형성되어 있다. 오버코트막(250)의 위에는 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있으며, 절개부(271)를 가지는 공통 전극(270)이 형성되어 있다.Facing the lower insulating substrate 110, a black matrix 220 is formed on the lower surface of the upper substrate 210 made of a transparent material such as glass to prevent light leakage. Each pixel is red, green, and blue. The color filters 230 are sequentially formed, and the overcoat layer 250 made of silicon nitride or an organic material is formed on the color filters 230. The overcoat layer 250 is formed of a transparent conductive material such as ITO or IZO, and a common electrode 270 having a cutout 271 is formed.

이 때, 절개부(271)는 제1 내지 제4 화소 전극(190a, 190b, 190c, 190d)의 경계와 함께 프린지 필드를 형성하여 액정 분자를 분할 배향하기 위한 도메인 규제 수단으로서 작용하며 그 폭은 9㎛에서 12㎛ 사이인 것이 바람직하다. 만약 도메인 규제 수단으로 절개부(271) 대신 유기물 돌기를 형성하는 경우에는 폭을 5㎛에서 10㎛사이로 하는 것이 바람직하다.At this time, the cutout 271 forms a fringe field with the boundaries of the first to fourth pixel electrodes 190a, 190b, 190c, and 190d to act as domain regulating means for dividing the liquid crystal molecules. It is preferable that it is between 9 micrometers and 12 micrometers. In the case of forming the organic protrusions instead of the cutouts 271 by domain regulating means, it is preferable to set the width between 5 μm and 10 μm.

또한, 블랙 매트릭스(220)는 데이터선(171)의 굽은 부분에 대응하는 선형 부분과 데이터선(171)의 세로로 뻗은 부분 및 박막 트랜지스터 부분에 대응하는 부분을 포함한다.Also, the black matrix 220 includes a linear portion corresponding to the curved portion of the data line 171, a vertically extending portion of the data line 171, and a portion corresponding to the thin film transistor portion.

한편, 절개부(271)와 같은 도메인 규제 수단은 화소 전극(190a, 190b, 190c, 190d)에 비치될 수도 있으며, 돌기 또한 화소 전극(190a, 190b, 190c, 190d)의 상부에 배치될 수도 있다.Meanwhile, domain restricting means such as the cutout 271 may be provided in the pixel electrodes 190a, 190b, 190c, and 190d, and the protrusion may also be disposed on the pixel electrodes 190a, 190b, 190c, and 190d. .

적, 녹, 청의 색 필터(230)는 블랙 매트릭스(220)에 의하여 구획되는 화소열을 따라 세로로 길게 형성되어 있고 화소의 모양을 따라 주기적으로 구부러져 있다.The red, green, and blue color filters 230 are formed lengthwise along the pixel columns partitioned by the black matrix 220, and are periodically bent along the shape of the pixels.

절개부(271) 역시 구부러져 있어서 굽은 화소 모양으로 형성되어 있다. 또, 절개부(271)의 양단은 한번 더 구부러져서 한쪽 끝은 게이트선(121)과 나란한 분지(272)를 가지며, 절개부(271)는 화소의 중앙에서 화소를 좌우로 양분하며, 양분된 부분을 상하로 분할하며 결합 전극(176)의 분지(177)와 중첩하는 분지(274, 274')를 가질 수 있다. 이때, 다수의 분지(274, 274')는 서로 동일한 면적으로 절개할 수 있지만, 본 실시예에서와 같이 다를 수 있다. 제1 화소 전극(190a)과 제2 화소 전극(190b) 사이에 위치하는 분지(274)와 제3 화소 전극(190c)과 제4 화소 전극(190d) 사이에 위치하는 분지(274')의 면적을 서로 달리하여 제1 내지 제4 화소 전극(190a, 190b, 190c, 190d)과 공통 전극(270)이 각각 중첩하는 면적을 서로 다르게 조절할 수 있다.The cutout 271 is also bent to form a bent pixel. In addition, both ends of the cutout 271 is bent once more so that one end has a branch 272 parallel to the gate line 121, and the cutout 271 divides the pixel from side to side in the center of the pixel, It may have branches 274 and 274 ′ that divide the portion up and down and overlap the branches 177 of the coupling electrode 176. At this time, the plurality of branches (274, 274 ') can be cut in the same area with each other, but may be different as in this embodiment. The area of the branch 274 positioned between the first pixel electrode 190a and the second pixel electrode 190b and the branch 274 'positioned between the third pixel electrode 190c and the fourth pixel electrode 190d. By differently configuring the first and fourth pixel electrodes 190a, 190b, 190c, 190d and the common electrode 270, the areas overlapping each other may be adjusted differently.

또한, 절개부(271)는 폭이 좁아진 부분을 가지는데, 폭이 좁아진 부분으로 돌출된 공통 전극(270)의 부분을 노치(273)라고 부른다. 이러한 노치(273)는 삼각형 또는 사각형 또는 사다리꼴 또는 반원형의 모양을 가질 수 있으며, 도메인의 경계에 배열되어 있는 액정 분자들은 노치(273)를 통하여 안정적이고 규칙적으로 배열할 수 있어 도메인 경계에서 얼룩이나 잔상이 발생하는 것을 방지할 수 있다.In addition, the cutout 271 has a narrowed portion, and the portion of the common electrode 270 that protrudes into the narrowed portion is called the notch 273. The notch 273 may have a triangular or square or trapezoidal or semi-circular shape, and the liquid crystal molecules arranged at the boundary of the domain may be stably and regularly arranged through the notch 273, thereby causing stains or afterimages at the domain boundary. This can be prevented from occurring.

이상과 같은 구조의 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200)을 결합하고 그 사이에 액정을 주입하여 액정층을 형성하면 도 3 및 도 4에 도시한 바와 같이 액정 표시 장치의 제1형 화소가 이루어진다.When the liquid crystal layer is formed by combining the thin film transistor array panel 100 and the common electrode panel 200 having the above structure and injecting liquid crystal therebetween, the first type of the liquid crystal display device as shown in FIGS. 3 and 4. Pixels are made.

액정층에 포함되어 있는 액정 분자는 제1 내지 제4 화소 전극(190a, 190b, 190c, 190d)과 공통 전극(270) 사이에 전계가 인가되지 않은 상태에서 그 방향자가 하부 기판(110)과 상부 기판(210)에 대하여 수직을 이루도록 배향되어 있고, 음의 유전율 이방성을 가진다.The liquid crystal molecules included in the liquid crystal layer have the directors of the lower substrate 110 and the upper portion in the state in which no electric field is applied between the first to fourth pixel electrodes 190a, 190b, 190c, and 190d and the common electrode 270. It is oriented perpendicular to the substrate 210 and has negative dielectric anisotropy.

이때, 도 3 및 도 4에서 보는 바와 같이, 하부 기판(110)과 상부 기판(210)은 제1 내지 제4 화소 전극(190a, 190b, 190c, 190d)이 색 필터(230)와 대응하여 정확하게 중첩되고, 공통 전극(270)의 절개부(271)는 결합 전극(176)에 중첩되도록 정렬된다.3 and 4, in the lower substrate 110 and the upper substrate 210, the first to fourth pixel electrodes 190a, 190b, 190c, and 190d accurately correspond to the color filter 230. The overlaps and the cutouts 271 of the common electrode 270 are aligned to overlap the coupling electrode 176.

이러한 액정 표시 장치에서 화소의 액정 분자들은 절개부(271)의 프린지 필드에 의해 복수의 도메인으로 분할 배향된다. 이 때, 하나의 화소는 제1 내지 제4 화소 전극(190a, 190b, 190c, 190d)이 각각 절개부(271)에 의하여 좌우로 양분되어 액정의 액정의 배향 방향이 서로 다른 8종류의 도메인으로 분할된다. In such a liquid crystal display, the liquid crystal molecules of the pixel are divided and oriented into a plurality of domains by the fringe field of the cutout 271. In this case, one pixel includes eight types of domains in which the first to fourth pixel electrodes 190a, 190b, 190c, and 190d are bilaterally divided by the cutouts 271, respectively, so that the alignment directions of the liquid crystals of the liquid crystal are different from each other. Divided.

이러한 액정 표시 장치의 구조에서 색 필터(230)가 대향 표시판(200)에 배치되어 있지만, 박막 트랜지스터 표시판(100)에 배치할 수 있으며, 이 경우에는 게이트 절연막(140) 또는 보호막 (180)의 하부에 형성될 수 있다.Although the color filter 230 is disposed on the opposing display panel 200 in the structure of the liquid crystal display device, the color filter 230 may be disposed on the thin film transistor array panel 100. In this case, the lower portion of the gate insulating layer 140 or the passivation layer 180 may be disposed. Can be formed on.

액정 표시 장치는 이러한 기본 패널 양측에 편광판, 백라이트, 보상판 등의 요소들을 배치하여 이루어진다. 이 때 편광판은 기본 패널 양측에 각각 하나씩 배치되며 그 투과축은 게이트선(121)에 대하여 둘 중 하나는 나란하고 나머지 하나는 수직을 이루도록 배치한다.The liquid crystal display is formed by disposing elements such as a polarizer, a backlight, and a compensation plate on both sides of the basic panel. In this case, one polarizer is disposed on each side of the base panel, and the transmission axis thereof is disposed so that one of the two is parallel to the gate line 121 and the other is perpendicular to the gate line 121.

이상과 같은 구조로 액정 표시 장치를 형성하면 액정에 전계가 인가되었을 때 각 도메인 내의 액정이 도메인의 장변에 대하여 수직을 이루는 방향으로 기울어지게 된다. 그런데 이 방향은 데이터선(171)에 대하여 수직을 이루는 방향이므로 데이터선(171)을 사이에 두고 이웃하는 두 제1 내지 제4 화소 전극(190a, 10b, 190c, 190d) 사이에서 형성되는 측방향 전계에 의하여 액정이 기울어지는 방향과 일치한다. 따라서 측방향 전계가 각 도메인의 액정 배향을 도와주게 된다.When the liquid crystal display device is formed as described above, when an electric field is applied to the liquid crystal, the liquid crystal in each domain is inclined in a direction perpendicular to the long side of the domain. However, since this direction is a direction perpendicular to the data line 171, the side direction formed between two neighboring first to fourth pixel electrodes 190a, 10b, 190c, and 190d with the data line 171 therebetween. It corresponds to the direction in which the liquid crystal is inclined by the electric field. Therefore, the lateral electric field assists the liquid crystal alignment of each domain.

이러한 액정 표시 장치에서는 데이터선(171) 양측에 위치하는 화소 전극에 극성이 반대인 전압을 인가하는 점반전 구동, 열반전 구동, 2점 반전 구동 등의 반전 구동 방법을 일반적으로 사용하므로 측방향 전계는 거의 항상 발생하고 그 방향은 도메인의 액정 배향을 돕는 방향이 된다.Since the liquid crystal display generally uses inversion driving methods such as point inversion driving, thermal inversion driving, and two-point inversion driving, which apply voltages having opposite polarities to pixel electrodes positioned on both sides of the data line 171, the lateral electric field is used. Almost always occurs and the direction becomes the direction which helps the liquid crystal alignment of the domain.

또한, 편광판의 투과축을 게이트선(121)에 대하여 수직 또는 나란한 방향으로 배치하므로 편광판을 저렴하게 제조할 수 있으면서도 모든 도메인에서 액정의 배향 방향이 편광판의 투과축과 45도를 이루게 되어 최고 휘도를 얻을 수 있다.In addition, since the transmission axis of the polarizing plate is disposed in a direction perpendicular to or parallel to the gate line 121, the polarizing plate can be manufactured at low cost, and the alignment direction of the liquid crystal is 45 degrees with the transmission axis of the polarizing plate in all domains, thereby obtaining the highest luminance. Can be.

또한 본 발명은 대각 방향에서의 시인성이 비대칭적으로 나타나는 것을 개선하여 좌우 대각 방향에서의 시인성을 대칭적으로 향상시킨다. 대각 방향의 시인성이 비대칭을 이루는 것은 본원 발명의 실시예와 같이 화소의 모양을 꺾인 띠 모양(이하 "부메랑 구조"라 한다.)으로 형성하는 경우에 발생하는 문제이다. 즉 부메랑 구조를 가지는 4분할 구조에서 제1 도메인을 통하여만 빛이 나오는 낮은 계조일 때, 대각 45°상층 방항에서 바라보는 경우에는 액정이 시선 방향과 90°를 이루는 평면 위에서 회전하므로 감마 곡선이 왜곡되지 않는다. 그러나 대각 135°상측 방향에서 바라보는 경우에는 액정이 시선 방향과 나란한 평면 위에서 회전하므로 감마 곡선이 심하게 왜곡된다. 이러한 결과는 도 7에 명확하게 도시되어 있다. In addition, the present invention improves the visibility in the diagonal direction asymmetrically to improve the visibility in the left and right diagonal direction. Asymmetry of the visibility in the diagonal direction is a problem that occurs when the shape of the pixel is formed in a band shape (hereinafter, referred to as a "boomerang structure") as in the embodiment of the present invention. That is, when the light is emitted only through the first domain in the 4-divided structure having a boomerang structure, the gamma curve is distorted because the liquid crystal rotates on a plane that is 90 ° to the line of sight when viewed from a diagonal 45 ° upper layer. It doesn't work. However, when viewed from a diagonal 135 ° upward direction, the gamma curve is severely distorted because the liquid crystal rotates on a plane parallel to the line of sight. This result is clearly shown in FIG.

또한, 이러한 구조의 액정 표시 장치에서 제1 내지 제4 화소 전극(190a, 190b, 190c, 190d)에는 데이터선(171)을 통하여 전달되는 화상 신호 전압이 박막 트랜지스터(TFT)를 통하여 인가된다. 여기서 제1 화소 전극(190a)은 드레인 전극(175)과 직접 연결되어 있으므로 화상 신호 전압이 그대로 인가되고, 제2, 제3 및 제4 화소 전극(190b, 190c, 190d)에는 결합 전극(176)과의 용량성 결합에 의하여 형성된 전압이 걸리므로 제1 화소 전극(190a)에 걸리는 전압에 비하여 절대값이 작은 전압이 걸리게 된다. Also, in the liquid crystal display having the structure, an image signal voltage transmitted through the data line 171 is applied to the first to fourth pixel electrodes 190a, 190b, 190c, and 190d through the thin film transistor TFT. Since the first pixel electrode 190a is directly connected to the drain electrode 175, the image signal voltage is applied as it is, and the coupling electrode 176 is applied to the second, third and fourth pixel electrodes 190b, 190c, and 190d. Since the voltage formed by the capacitive coupling with is applied, a voltage having a small absolute value is applied to the voltage applied to the first pixel electrode 190a.

이와 같이, 하나의 화소 영역 내에 전압이 다른 다수의 화소 전극을 배치하면 각각의 화소 전극(190a, 190b 190c, 190d)이 서로 보상하여 감마 곡선의 왜곡을 줄일 수 있다. 이때, 제1 화소 전극(190a)과 제3 화소 전극(190c)의 화소 전압의 합과 제2 화소 전극(190b)과 제4 화소 전극(190d)의 화소 전압의 합은 동일한 것이 바람직하며, 이러한 화소 전압의 합에 대한 차이는 80% 이내인 것이 바람직하다. 이를 위하여 제1 내지 제4 화소 전극(190a, 190b, 190c, 190d)과 중첩하는 결합 전극(176)은 위치에 따라 다른 폭(a, b, c)을 가지는 것이 바람직하며, 그 폭은 3-15㎛ 범위에서 다양하게 조절할 수 있다. As such, when a plurality of pixel electrodes having different voltages are disposed in one pixel area, each of the pixel electrodes 190a, 190b, 190c, and 190d compensates each other to reduce distortion of the gamma curve. In this case, the sum of the pixel voltages of the first pixel electrode 190a and the third pixel electrode 190c and the sum of the pixel voltages of the second pixel electrode 190b and the fourth pixel electrode 190d are preferably the same. The difference with respect to the sum of the pixel voltages is preferably within 80%. For this purpose, the coupling electrode 176 overlapping the first to fourth pixel electrodes 190a, 190b, 190c, and 190d may have different widths (a, b, and c) depending on the position, and the width thereof is 3- Various adjustments can be made in the range of 15 μm.

본 실시예에서 사용하는 제1형 화소의 경우에는 도 1에 도시한 바와 같이, 결합 전극(176)의 폭(a,b,c)은 제2 화소 전극(190b)과 중첩하는 결합 전극(176)의 폭(c)이 가장 넓고, 제4 화소 전극(190d)과 중첩하는 결합 전극(176)의 폭(a)이 그 다음으로 넓으며, 제3 화소 전극(190c)과 중첩하는 결합 전극(176)의 폭(b)이 가장 좁게 되도록 형성한다. In the case of the first type pixel used in the present exemplary embodiment, as shown in FIG. 1, the widths a, b, and c of the coupling electrode 176 overlap the second pixel electrode 190b. ) Has the widest width c, the width a of the coupling electrode 176 overlapping the fourth pixel electrode 190d is next widest, and the coupling electrode overlapping the third pixel electrode 190c. The width b of 176 is formed to be the narrowest.

한편, 제1 내지 제4 화소 전극(190a, 190b, 190c, 190d)에 전달되는 화소 전압을 변화시키기 위해 보호막(190)의 두께를 위치에 따라 다르게 형성할 수도 있다.Meanwhile, the thickness of the passivation layer 190 may be formed differently according to the position in order to change the pixel voltage transmitted to the first to fourth pixel electrodes 190a, 190b, 190c, and 190d.

지금까지는 본 액정 표시 장치에서 사용하는 제1형 화소에 대해서 상세하게 살펴보았다. 이하에서는 본 액정 표시 장치에서 사용하는 제2형 화소에 대해서 살펴본다. 제2형 화소에 대해서는 도 5에 도시하고 있다.So far, the first type pixel used in the liquid crystal display device has been described in detail. Hereinafter, a second type pixel used in the liquid crystal display will be described. The second type pixel is shown in FIG.

본 도 5에서 도시하고 있는 제2형 화소의 단면은 도 3 및 도 4에 도시한 바와 같이 동일한 층상 구조를 가진다. 즉, 기판(110) 위에 복수의 게이트 전극(124)을 포함하는 복수의 게이트선(121)이 형성되어 있고, 그 위에 게이트 절연막(140), 복수의 돌출부(154)를 포함하는 복수의 선형 반도체(151), 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165)가 차례로 형성되어 있다. 저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 복수의 소스 전극(173)을 포함하는 복수의 데이터선(171), 복수의 드레인 전극(175), 복수의 결합 전극(176)이 형성되어 있고 그 위에 보호막(180)이 형성되어 있다. 보호막(180) 및/또는 게이트 절연막(140)에는 복수의 접촉 구멍(182)이 형성되어 있다.The cross section of the second type pixel shown in FIG. 5 has the same layered structure as shown in FIGS. 3 and 4. That is, the plurality of linear semiconductors including the plurality of gate lines 121 including the plurality of gate electrodes 124 is formed on the substrate 110, and the gate insulating layer 140 and the plurality of protrusions 154 thereon. 151, a plurality of linear ohmic contact members 161 each including a plurality of protrusions 163, and a plurality of island type ohmic contact members 165 are sequentially formed. A plurality of data lines 171 including a plurality of source electrodes 173, a plurality of drain electrodes 175, and a plurality of coupling electrodes 176 are formed on the ohmic contacts 161 and 165 and the gate insulating layer 140. The protective film 180 is formed thereon. A plurality of contact holes 182 are formed in the passivation layer 180 and / or the gate insulating layer 140.

상기 보호막(180) 위에는 제1 내지 제4 화소 전극(190a, 190b, 190c, 190d)이 서로 분리된 상태로 형성되어 있고, 각각 평행사변형의 모양을 취하고 있다. 이 때, 제1형 화소와는 달리 제2형 화소에서는 제4화소 전극(190d)이 접촉구(185)를 통하여 드레인 전극(175)과 연결되어 있는 결합 전극(176)에 연결되어 있고, 제1 내지 제3 화소 전극(190a, 190b, 190c)은 결합 전극(176)과 중첩하여 제4 화소 전극(190d)에 용량성으로 결합되어 있다.The first to fourth pixel electrodes 190a, 190b, 190c, and 190d are separated from each other on the passivation layer 180, and have a parallelogram shape. In this case, unlike the first type pixel, in the second type pixel, the fourth pixel electrode 190d is connected to the coupling electrode 176 connected to the drain electrode 175 through the contact hole 185. The first to third pixel electrodes 190a, 190b, and 190c overlap the coupling electrode 176 and are capacitively coupled to the fourth pixel electrode 190d.

제1 화소 전극(190a)과 제3 화소 전극(190c)의 화소 전압의 합과 제2 화소 전극(190b)과 제4 화소 전극(190d)의 화소 전압의 합은 동일한 것이 바람직하며, 이러한 화소 전압의 합에 대한 차이는 80% 이내인 것이 바람직하다.The sum of the pixel voltages of the first pixel electrode 190a and the third pixel electrode 190c and the sum of the pixel voltages of the second pixel electrode 190b and the fourth pixel electrode 190d are preferably the same. The difference in sum is preferably within 80%.

이를 위하여 제2 내지 제4 화소 전극(190b, 190c, 190d)과 중첩하는 결합 전극(176)은 부분 별로 다른 폭(a, b, c)을 가진다. 이 때, 결합 전극(176)의 폭(a, b, c)은 제3 화소 전극(190c)과 중첩하는 결합 전극(176)의 폭(c)이 가장 넓고, 제1 화소 전극(190a)과 중첩하는 결합 전극(176)의 폭(a)이 그 다음으로 넓으며, 제2 화소 전극(190b)과 중첩하는 결합 전극(176)의 폭(b)이 가장 좁게 되도록 형성한다.To this end, the coupling electrodes 176 overlapping the second to fourth pixel electrodes 190b, 190c, and 190d have different widths a, b, and c for each part. In this case, the widths a, b, and c of the coupling electrode 176 have the largest width c of the coupling electrode 176 overlapping with the third pixel electrode 190c, and the first pixel electrode 190a The width a of the overlapping coupling electrode 176 is next widest, and the width b of the coupling electrode 176 overlapping the second pixel electrode 190b is formed to be the narrowest.

이로 인하여 동일한 화상 전압이 제1형 화소와 제2형 화소에 인가되었을 때, 제1 내지 제4 화소 전극(190a, 190b, 190c, 190d)에 걸리는 전압이 제1형 화소와 제2형 화소에서 서로 다르다. 이 때, 제1형 화소의 제1 화소 전극(190a)과 제2형 화소의 제4 화소 전극(190d)에 걸리는 전압이 서로 같고, 제1형 화소의 제2 화소 전극(190b)과 제2형 화소의 제3 화소 전극(190c)에 걸리는 전압이 서로 같으며, 제1형 화소의 제3 화소 전극(190c)과 제2형 화소의 제2 화소 전극(190b)에 걸리는 전압이 서로 같다. 또한, 제1형 화소의 제4 화소 전극(190d)과 제2형 화소의 제1 화소 전극(190a)에 걸리는 전압이 서로 같다. 즉, 제1형 화소에서는 제1 화소 전극(190a)으로부터 제4 화소 전극(190d)으로 가면서 나타나는 전압 배치가 제2형 화소에서는 제4 화소 전극(190d)으로부터 제1 화소 전극(190a)으로 가면서 나타난다.Therefore, when the same image voltage is applied to the first type pixel and the second type pixel, the voltage applied to the first to fourth pixel electrodes 190a, 190b, 190c, and 190d is applied to the first type pixel and the second type pixel. Are different. In this case, voltages applied to the first pixel electrode 190a of the first type pixel and the fourth pixel electrode 190d of the second type pixel are the same, and the second pixel electrode 190b and the second pixel of the first type pixel are the same. Voltages applied to the third pixel electrode 190c of the type pixel are the same, and voltages applied to the third pixel electrode 190c of the first type pixel and the second pixel electrode 190b of the second type pixel are equal to each other. In addition, voltages applied to the fourth pixel electrode 190d of the first type pixel and the first pixel electrode 190a of the second type pixel are the same. That is, in the first type pixel, the voltage arrangement appearing from the first pixel electrode 190a to the fourth pixel electrode 190d moves from the fourth pixel electrode 190d to the first pixel electrode 190a in the second type pixel. appear.

이러한 제1형 화소와 제2형 화소를 도 6에 도시한 바와 같이 배치하여 액정 표시 장치를 구성한다. 즉, 제1형 화소인 적색(R) 화소, 녹색(G) 와소 및 청색(B) 화소로 이루어지는 도트(dot)의 상하좌우에 제2형 화소인 적색 화소, 녹색 화소 및 청색 화소로 이루어진 도트를 배치하고, 제2형 화소로 이루어진 도트의 상화좌우에 제1형 화소를 배치한다.The first type pixel and the second type pixel are arranged as shown in FIG. 6 to form a liquid crystal display device. That is, dots consisting of red pixels, green pixels, and blue pixels, which are the second type pixels, are provided on the top, bottom, left, and right sides of a dot composed of red (R) pixels, green (G) elements, and blue (B) pixels, which are the first type pixels. Are arranged, and the first type pixels are arranged on the images left and right of the dot formed of the second type pixels.

다시 말해, 제1형 화소로 이루어진 도트와 제2형 화소로 이루어진 도트가 가로 방향과 세로 방향에서 교대로 나타나도록 화소를 배치한다.In other words, the pixels are arranged so that the dots made of the first type pixels and the dots made of the second type pixels alternately appear in the horizontal direction and the vertical direction.

이렇게 하면, 제1형 화소로 이루어진 도트와 제2형 화소로 이루어진 도트가 서로 보상하여 좌우에서의 시인성이 동일하게 나타난다. 예를 들어, 제1형 화소의 제1 화소 전극(190a)과 제2형 화소의 제4 화소 전극(190d) 위에 놓인 액정만이 동작할 수 있을 정도로 낮은 화상 전압이 인가된 경우에 액정 표시 장치를 대각 45도 상측 방향에서 바라보는 경우에는 제2형 화소의 감마 곡선은 왜곡되나 제1형 화소의 감마 곡선은 왜곡되지 않아, 도 7에 나타낸 바와 같이, 두 감마 곡선의 평균 감마 곡선에 따른 화상이 시인된다. 따라서 제2형 화소만 있는 경우보다 개선된 시인성을 나타내게 된다. 반대로 대각 135도 상층 방향에서 바라보는 경우에는 제1형 화소의 감마 곡선은 왜곡되나 제2형 화소의 감마 곡선이 왜곡되지 않는다. 따라서 대각 135도 상측 방향에서 바라보는 경우에도 대각 45도 상측 방향에서 바라보는 경우와 거의 동일한 화상이 시인된다. 따라서 좌우의 시인성이 동일해진다. In this way, the dot composed of the first type pixel and the dot composed of the second type pixel are compensated with each other, so that the visibility in the left and right is the same. For example, a liquid crystal display device in which an image voltage that is low enough to operate only a liquid crystal placed on a first pixel electrode 190a of a first type pixel and a fourth pixel electrode 190d of a second type pixel may operate. If the gamma curve of the second type pixel is distorted, but the gamma curve of the first type pixel is not distorted, as shown in FIG. 7, the image according to the average gamma curve of the two gamma curves is shown. This is admitted. Therefore, the visibility can be improved compared to the case of only the second type pixel. On the contrary, when viewed from a diagonal angle of 135 degrees upward, the gamma curve of the first type pixel is distorted, but the gamma curve of the second type pixel is not distorted. Therefore, even when looking from the diagonal 135 degree upward direction, the image which is almost the same as when looking from the diagonal 45 degree upward direction is recognized. Therefore, the left and right visibility becomes the same.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

이상과 같이, 4분할 다중 도메인 액정 표시 장치에서 제1형 화소와 제2형 화소로 이루어진 화소를 반복 배치함으로써, 좌우 대각에 대한 시인성의 대칭성을 가지게 된다.As described above, in the four-division multi-domain liquid crystal display device, by repeatedly arranging pixels of the first type pixel and the second type pixel, visibility of the left and right diagonals is symmetrical.

도 1은 본 발명의 실시예의 제1형 화소로서 4분할 다중 도메인 액정 표시 장치의 배치도이고,1 is a layout view of a four-division multidomain liquid crystal display device as a first type pixel of an embodiment of the present invention;

도 2는 본 발명에서 사용하는 4분할 다중 도메인 액정 표시 장치의 공통 전극 표시판의 배치도이고,2 is a layout view of a common electrode display panel of a four-division multi-domain liquid crystal display device used in the present invention.

도 3은 도 1의 4분할 다중 도메인 액정 표시 장치를 III-III'선을 따라서 잘라 도시한 단면도이고,FIG. 3 is a cross-sectional view of the 4-divided multi-domain liquid crystal display of FIG. 1 taken along line III-III ',

도 4는 도 1의 4분할 다중 도메인 액정 표시 장치를 IV-IV'선을 따라서 잘라 도시한 단면도이고,4 is a cross-sectional view of the 4-divided multi-domain liquid crystal display of FIG. 1 taken along the line IV-IV '.

도 5는 본 발명의 실시예의 제2형 화소로서 4분할 다중 도메인 액정 표시 장치의 배치도이고,5 is a layout view of a four-division multi-domain liquid crystal display device as the second type pixel of the embodiment of the present invention,

도 6은 본 발명의 실시예에 따른 4분할 다중 도메인 액정 표시 장치의 픽셀 배열을 도시하고 있는 도면이고,FIG. 6 is a diagram illustrating a pixel array of a four-division multi-domain liquid crystal display according to an exemplary embodiment of the present invention.

도 7은 본 발명의 실시예에 따른 대각 방향의 감마 특성을 보여주는 그래프로서, 종래의 4분할 다중 도메인 액정 표시 장치에 따른 대각 45도 상측과 대각 135도 상측의 감마 특성도 함께 보여주는 그래프이다.FIG. 7 is a graph illustrating gamma characteristics in a diagonal direction according to an exemplary embodiment of the present invention, and shows a gamma characteristic of a diagonal of 45 degrees and a diagonal of 135 degrees in accordance with a conventional four-division multidomain liquid crystal display.

<도면의 주요 부분에 대한 설명>Description of the main parts of the drawing

3: 액정층 310: 액정분자 3: liquid crystal layer 310: liquid crystal molecules

11: 배향막 21: 배향막11: alignment film 21: alignment film

100: 하부 표시판 110: 하부 절연 기판 100: lower display panel 110: lower insulating substrate

121: 게이트선 124: 게이트 전극121: gate line 124: gate electrode

131a, 131b: 유지 전극선 133a, 133b: 유지 전극131a and 131b: sustain electrode line 133a and 133b: sustain electrode

140: 게이트 절연막 151: 반도체층140: gate insulating film 151: semiconductor layer

161, 165: 저항성 접촉층161, 165: ohmic contact layer

171: 데이터선 173: 소스 전극 171: data line 173: source electrode

175: 드레인 전극 176: 결합 전극175: drain electrode 176: coupling electrode

177: 분지177: basin

190a, 190b, 190c, 190d: 제1, 제2, 제3 및 제4 화소 전극190a, 190b, 190c, 190d: first, second, third, and fourth pixel electrodes

200: 상부 표시판 210: 상부 절연 기판200: upper display panel 210: upper insulating substrate

22: 블랙 매트릭스 230: 색 필터22: black matrix 230: color filter

270: 공통 전극 271: 절개부270: common electrode 271: incision

Claims (12)

제1 신호선, First signal line, 상기 제1 신호선과 절연되어 교차하여 화소영역을 정의하는 제2 신호선, A second signal line insulated from and intersecting the first signal line to define a pixel region; 서로 용량성으로 결합되어 있는 제1 화소 전극과 제2 화소 전극,A first pixel electrode and a second pixel electrode capacitively coupled to each other, 상기 제1 신호선과 연결되어 있는 게이트 전극, 상기 제2 신호선과 연결되어 있는 소스 전극, 상기 제1 화소 전극 또는 상기 제2 화소 전극 중 어느 하나와 연결되어 있는 드레인 전극을 가지는 있는 박막 트랜지스터를 포함하며,And a thin film transistor having a gate electrode connected to the first signal line, a source electrode connected to the second signal line, and a drain electrode connected to any one of the first pixel electrode and the second pixel electrode. , 상기 제1 및 제2 화소 전극은 분리되어 있으며, 상기 제1 화소 전극과 상기 제2 화소 전극은 상기 화소 영역 내의 위치에 따라 구별되고, The first and second pixel electrodes are separated, and the first pixel electrode and the second pixel electrode are distinguished according to positions in the pixel area. 상기 박막 트랜지스터의 드레인 전극이 제1 화소 전극과 연결되어 있는 제1형 화소와 상기 박막 트랜지스터의 드레인 전극이 제2 화소 전극과 연결되어 있는 제2형 화소로 구별되며,A first type pixel having a drain electrode of the thin film transistor connected to a first pixel electrode, and a second type pixel having a drain electrode of the thin film transistor connected to a second pixel electrode, 상기 화소 영역의 열방향을 따라서 상기 제1형 화소와 상기 제2형 화소가 교대로 나타나는 박막 트랜지스터 표시판.The thin film transistor array panel of which the first type pixel and the second type pixel alternately appear along the column direction of the pixel region. 제1항에서,In claim 1, 연속하는 화소 영역 3개를 하나의 도트라고 할 때,When three consecutive pixel areas are called one dot, 상기 도트는 제1형 화소로만 구성된 제1형 도트와 제2형 화소로만 구성된 제2형 도트로 구별되며, The dot is divided into a first type dot composed only of a first type pixel and a second type dot composed only of a second type pixel, 상기 화소 영역의 행방향을 따라서 제1형 도트와 제2형 도트가 교대로 나타나는 박막 트랜지스터 표시판.A thin film transistor array panel in which first type dots and second type dots alternately appear along a row direction of the pixel region. 제1항에서,In claim 1, 상기 제1 화소 전극과 상기 제2 화소 전극이 용량성으로 결합되기 위하여 상기 제1 화소 전극 및 상기 제2 화소 전극과 중첩하는 결합 전극을 더 포함하는 박막 트랜지스터 표시판.And a coupling electrode overlapping the first pixel electrode and the second pixel electrode to capacitively couple the first pixel electrode and the second pixel electrode. 제3항에서,In claim 3, 상기 결합 전극은 상기 제1 화소 전극과 중첩하는 폭과 상기 제2 화소 전극과 중첩하는 폭이 다르게 형성된 박막 트랜지스터 표시판.The coupling electrode may have a width overlapping the first pixel electrode and a width overlapping the second pixel electrode. 제4항에서,In claim 4, 상기 제1형 화소에서 제1 화소 전극과 중첩하는 결합 전극의 폭과 상기 제2형 화소에서 제2 화소 전극과 중첩하는 결합 전극의 폭이 같고, 상기 제1형 화소에서 제2 화소 전극과 중첩하는 결합 전극의 폭과 상기 제2형 화소에서 제1 화소 전극과 중첩하는 결합 전극의 폭이 같은 박막 트랜지스터 표시판.The width of the coupling electrode overlapping the first pixel electrode in the first type pixel is the same as the width of the coupling electrode overlapping the second pixel electrode in the second type pixel, and overlaps with the second pixel electrode in the first type pixel. And a width of the coupling electrode overlapping the first pixel electrode in the second type pixel. 제1항에서,In claim 1, 상기 박막 트랜지스터 표시판은 상기 제1 화소 전극 및 제2 화소 전극과 용량성으로 결합되며, 상기 화소 영역에서 상기 제1 화소 전극과 상기 제2 화소 전극의 사이에 위치하는 제3 화소 전극과 제4 화소 전극을 더 포함하는 박막 트랜지스터 표시판. The thin film transistor array panel is capacitively coupled to the first pixel electrode and the second pixel electrode, and is disposed between the first pixel electrode and the second pixel electrode in the pixel area. A thin film transistor array panel further comprising an electrode. 제6항에서,In claim 6, 상기 제1 화소 전극 및 상기 제2 화소 전극과 상기 제3 화소 전극 및 상기 제4 화소 전극이 모두 용량성으로 결합되기 위하여 상기 제1 내지 제4 화소 전극과 중첩하는 결합 전극을 더 포함하는 박막 트랜지스터 표시판.The thin film transistor further includes a coupling electrode overlapping the first to fourth pixel electrodes so that the first pixel electrode, the second pixel electrode, the third pixel electrode, and the fourth pixel electrode are capacitively coupled to each other. Display panel. 제7항에서,In claim 7, 상기 제1형 화소와 상기 제2형 화소는 상기 화소 영역 내에 제1 화소 전극, 제3 화소 전극, 제4 화소 전극, 제2 화소 전극의 순서대로 위치하며,The first type pixel and the second type pixel are positioned in the pixel region in order of a first pixel electrode, a third pixel electrode, a fourth pixel electrode, and a second pixel electrode. 상기 제1형 화소에서 제1 화소 전극과 중첩하는 결합 전극의 폭과 상기 제2형 화소에서 제2 화소 전극과 중첩하는 결합 전극의 폭이 같고, 상기 제1형 화소에서 제3 화소 전극과 중첩하는 결합 전극의 폭과 상기 제2형 화소에서 제4 화소 전극과 중첩하는 결합 전극의 폭이 같고, 상기 제1형 화소에서 제4 화소 전극과 중첩하는 결합 전극의 폭과 상기 제2형 화소에서 제3 화소 전극과 중첩하는 결합 전극의 폭이 같고, 상기 제1형 화소에서 제2 화소 전극과 중첩하는 결합 전극의 폭과 상기 제2형 화소에서 제1 화소 전극과 중첩하는 결합 전극의 폭이 같은 박막 트랜지스터 표시판.The width of the coupling electrode overlapping the first pixel electrode in the first type pixel is the same as the width of the coupling electrode overlapping the second pixel electrode in the second type pixel, and overlaps with the third pixel electrode in the first type pixel. The width of the coupling electrode is equal to the width of the coupling electrode overlapping the fourth pixel electrode in the second type pixel, and the width of the coupling electrode overlapping the fourth pixel electrode in the first type pixel and the width of the second type pixel. The width of the coupling electrode overlapping the third pixel electrode is the same, the width of the coupling electrode overlapping the second pixel electrode in the first type pixel and the width of the coupling electrode overlapping the first pixel electrode in the second type pixel Like thin film transistor display panel. 제8항에서,In claim 8, 상기 제1형 화소의 제1 화소 전극과 제4 화소 전극에 걸리는 전압의 합과 제2 화소 전극과 제3 화소 전극에 걸리는 전압의 합이 동일하고,The sum of the voltages applied to the first pixel electrode and the fourth pixel electrode of the first type pixel is equal to the sum of the voltages applied to the second pixel electrode and the third pixel electrode, 상기 제2형 화소의 제1 화소 전극과 제4 화소 전극에 걸리는 전압의 합과 제2 화소 전극과 제3 화소 전극에 걸리는 전압의 합이 동일하게 형성되는 박막 트랜지스터 표시판.And a sum of voltages applied to the first pixel electrode and the fourth pixel electrode of the second type pixel and a sum of the voltages applied to the second pixel electrode and the third pixel electrode. 제1 신호선, 상기 제1 신호선과 절연되어 교차하여 화소영역을 정의하는 제2 신호선, 서로 용량성으로 결합되어 있는 제1 화소 전극과 제2 화소 전극, 상기 제1 신호선과 연결되어 있는 게이트 전극, 상기 제2 신호선과 연결되어 있는 소스 전극, 상기 제1 화소 전극 또는 상기 제2 화소 전극 중 어느 하나와 연결되어 있는 드레인 전극을 가지는 박막 트랜지스터가 형성되어 있는 제1 기판,A first signal line, a second signal line insulated from and intersecting the first signal line to define a pixel region, a first pixel electrode and a second pixel electrode capacitively coupled to each other, a gate electrode connected to the first signal line, A first substrate having a thin film transistor having a source electrode connected to the second signal line, a drain electrode connected to any one of the first pixel electrode and the second pixel electrode, 상기 제1 화소 전극 및 제2 화소 전극과 마주하는 공통 전극이 형성되어 있는 제2 기판.A second substrate having a common electrode facing the first pixel electrode and the second pixel electrode. 상기 제1 기판과 상기 제2 기판 사이에 형성되어 있으며, 상기 제1 및 제2 기판에 대하여 장축이 수직으로 배열되어 있는 액정 분자를 포함하며,A liquid crystal molecule formed between the first substrate and the second substrate, the long axis of which is perpendicular to the first and second substrates, 상기 제1 및 제2 화소 전극은 분리되어 있으며, 상기 제1 화소 전극과 상기 제2 화소 전극은 상기 화소 영역 내의 위치에 따라 구별되고, The first and second pixel electrodes are separated, and the first pixel electrode and the second pixel electrode are distinguished according to positions in the pixel area. 상기 박막 트랜지스터의 드레인 전극이 제1 화소 전극과 연결되어 있는 제1형 화소와 상기 박막 트랜지스터의 드레인 전극이 제2 화소 전극과 연결되어 있는 제2형 화소로 구별되며,A first type pixel having a drain electrode of the thin film transistor connected to a first pixel electrode, and a second type pixel having a drain electrode of the thin film transistor connected to a second pixel electrode, 상기 화소 영역의 열방향을 따라서 상기 제1형 화소와 상기 제2형 화소가 교대로 나타나는 다중 도메인 액정 표시장치.The multi-domain liquid crystal display of which the first type pixel and the second type pixel alternately appear along the column direction of the pixel area. 제10항에서,In claim 10, 연속하는 화소 영역 3개를 하나의 도트라고 할 때,When three consecutive pixel areas are called one dot, 상기 도트는 제1형 화소로만 구성된 제1형 도트와 제2형 화소로만 구성된 제2형 도트로 구별되며, The dot is divided into a first type dot composed only of a first type pixel and a second type dot composed only of a second type pixel, 상기 화소 영역의 행방향을 따라서 제1형 도트와 제2형 도트가 교대로 나타나는 다중 도메인 액정 표시장치.And a first type dot and a second type dot alternately appear along the row direction of the pixel region. 제11항에서,In claim 11, 상기 도트는 적색, 녹색, 청색의 3개의 화소 영역을 순서대로 가지며, 상기 제1형 도트의 청색 화소 영역의 우측에는 제2형 도트의 적색 화소 영역이 위치하고, 상기 제1형 도트의 적색 화소 영역의 좌측에는 제2형 도트의 청색 화소 영역이 위치하고, 상기 제1형 도트의 적색, 녹색, 청색의 화소 영역의 상하에는 제2형 도트의 적색, 녹색, 청색의 화소 영역이 위치하고, 상기 제2형 도트의 적색, 녹색, 청색의 화소 영역의 상하에는 제1형 도트의 적색, 녹색, 청색의 화소 영역이 위치하여 형성되는 다중 도메인 액정 표시장치.The dot has three pixel areas of red, green, and blue in order, and a red pixel area of the second type dot is located on the right side of the blue pixel area of the first type dot, and a red pixel area of the first type dot. The blue pixel region of the second type dot is located at the left side of the pixel, and the red, green, blue pixel area of the second type dot is located at the top and bottom of the red, green, and blue pixel areas of the first type dot. A multi-domain liquid crystal display device in which red, green, and blue pixel areas of a first type dot are positioned above and below red, green, and blue pixel areas of a type dot.
KR1020040037750A 2004-05-27 2004-05-27 Multi-domain liquid crystal display KR20050112630A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040037750A KR20050112630A (en) 2004-05-27 2004-05-27 Multi-domain liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040037750A KR20050112630A (en) 2004-05-27 2004-05-27 Multi-domain liquid crystal display

Publications (1)

Publication Number Publication Date
KR20050112630A true KR20050112630A (en) 2005-12-01

Family

ID=37287489

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040037750A KR20050112630A (en) 2004-05-27 2004-05-27 Multi-domain liquid crystal display

Country Status (1)

Country Link
KR (1) KR20050112630A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104597675A (en) * 2015-02-06 2015-05-06 京东方科技集团股份有限公司 Display substrate and display device
US9529234B2 (en) 2014-11-14 2016-12-27 Samsung Display Co., Ltd. Liquid crystal display
US9568783B2 (en) 2015-01-08 2017-02-14 Samsung Display Co., Ltd. Liquid crystal display
US9817281B2 (en) 2014-11-28 2017-11-14 Samsung Display Co., Ltd. Liquid crystal display

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9529234B2 (en) 2014-11-14 2016-12-27 Samsung Display Co., Ltd. Liquid crystal display
US9817281B2 (en) 2014-11-28 2017-11-14 Samsung Display Co., Ltd. Liquid crystal display
US9568783B2 (en) 2015-01-08 2017-02-14 Samsung Display Co., Ltd. Liquid crystal display
CN104597675A (en) * 2015-02-06 2015-05-06 京东方科技集团股份有限公司 Display substrate and display device
US9891481B2 (en) 2015-02-06 2018-02-13 Boe Technology Group Co., Ltd. Display substrate and display device

Similar Documents

Publication Publication Date Title
US11048127B2 (en) Liquid crystal display and panel therefor
KR101026810B1 (en) Multi-domain liquid crystal display
KR101337260B1 (en) Multi-domain liquid crystal display and a thin film transistor substrate of the same
KR101112537B1 (en) Liquid crystal display having multi domain and panel for the same
US7944535B2 (en) Liquid crystal display and a method for manufacturing the same
KR20050014414A (en) Multi-domain liquid crystal display including the same
US20100045915A1 (en) Liquid crystal display
KR20050036128A (en) Multi-domain liquid crystal display including the same
KR20050018520A (en) Liquid crystal display having multi domain and panel for the same
KR100517345B1 (en) Liquid Crystal Display
KR101061842B1 (en) Multi-domain liquid crystal display device and thin film transistor display panel thereof
KR100980018B1 (en) Liquid crystal display having multi domain and panel for the same
KR20050112630A (en) Multi-domain liquid crystal display
KR101122227B1 (en) Multi-domain liquid crystal display and a thin film transistor substrate of the same
US20090040448A1 (en) Liquid crystal display with improved response speed and aperture ratio
KR20080076496A (en) Liquid crystal display
KR100940573B1 (en) Flat Panel Display
KR20050076402A (en) Liquid crystal display and thin film transistor array panel therefor
KR20050010138A (en) Thin film transistor panel and multi-domain liquid crystal display including the same
KR20050016833A (en) Multi-domain liquid crystal display and a thin film transistor substrate of the same
KR20060020893A (en) Multi-domain thin film transistor array panel
KR20060020172A (en) Liquid crystal display
KR20050106690A (en) Multi-domain liquid crystal display including the same
KR20050015520A (en) Multi-domain liquid crystal display including the same
KR20050055413A (en) Liquid crystal display

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination