KR20050111966A - Flat panel display and apparatus - Google Patents
Flat panel display and apparatus Download PDFInfo
- Publication number
- KR20050111966A KR20050111966A KR1020040036906A KR20040036906A KR20050111966A KR 20050111966 A KR20050111966 A KR 20050111966A KR 1020040036906 A KR1020040036906 A KR 1020040036906A KR 20040036906 A KR20040036906 A KR 20040036906A KR 20050111966 A KR20050111966 A KR 20050111966A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- thin film
- line
- terminal connection
- flat panel
- Prior art date
Links
Classifications
-
- E—FIXED CONSTRUCTIONS
- E03—WATER SUPPLY; SEWERAGE
- E03B—INSTALLATIONS OR METHODS FOR OBTAINING, COLLECTING, OR DISTRIBUTING WATER
- E03B11/00—Arrangements or adaptations of tanks for water supply
- E03B11/02—Arrangements or adaptations of tanks for water supply for domestic or like local water supply
-
- E—FIXED CONSTRUCTIONS
- E03—WATER SUPPLY; SEWERAGE
- E03B—INSTALLATIONS OR METHODS FOR OBTAINING, COLLECTING, OR DISTRIBUTING WATER
- E03B7/00—Water main or service pipe systems
- E03B7/07—Arrangement of devices, e.g. filters, flow controls, measuring devices, siphons, valves, in the pipe systems
- E03B7/075—Arrangement of devices for control of pressure or flow rate
-
- E—FIXED CONSTRUCTIONS
- E03—WATER SUPPLY; SEWERAGE
- E03B—INSTALLATIONS OR METHODS FOR OBTAINING, COLLECTING, OR DISTRIBUTING WATER
- E03B11/00—Arrangements or adaptations of tanks for water supply
- E03B2011/005—Tanks with two or more separate compartments divided by, e.g. a flexible membrane
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
Abstract
본 발명은 평판 디스플레이용 패널과 이를 이용한 디스플레이 장치에 관한 것으로서, 보다 상세하게는 게이트 라인으로의 신호전달에 있어서 RC 딜레이 현상을 개선한 디스플레이 패널과 그 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flat panel display and a display device using the same. More particularly, the present invention relates to a display panel and an apparatus for improving an RC delay phenomenon in signal transmission to a gate line.
본 발명에 따른 패널은, 다수의 데이터라인과, 상기 데이터라인과 연결되는 다수의 박막트랜지스터를 구비한 디스플레이 패널에 있어서, 동일 행 라인을 이루는 다수의 박막트랜지스터 게이트단자를 연결하는 게이트단자연결라인을 구성하고, 게이트라인을 상기 각 게이트단자연결라인 중앙에 연결하여 게이트신호를 인가하는 구성을 가지며, 이는 게이트라인에 다수 연결된 박막트랜지스터의 구동을 위한 게이트신호 충전의 시간 차이를 감소시켜주어 디스플레이 패널의 구동에 대한 신뢰감을 더욱 향상시켜 주는 장점이 있다. In the display panel including a plurality of data lines and a plurality of thin film transistors connected to the data lines, the panel includes a gate terminal connection line connecting a plurality of thin film transistor gate terminals forming the same row line. And a gate signal connected to the center of each gate terminal connection line to apply a gate signal, which reduces the time difference in charging the gate signal for driving the thin film transistors connected to the gate line. There is an advantage of further improving the reliability of the drive.
Description
본 발명은 평판 디스플레이 장치에 관한 것으로서, 보다 상세하게는 게이트 라인으로의 신호전달에 있어서 RC 딜레이 현상을 개선한 디스플레이 패널에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flat panel display device, and more particularly, to a display panel having an improved RC delay phenomenon in signal transmission to a gate line.
이러한 평판 디스플레이 장치 중 이미 널리 사용되고 있으며 스위치 소자로 박막 트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)를 이용한 액티브 매트릭스 타입으로서, 소형 및 박형화와 저전력 소모의 장점을 가지며 노트북 컴퓨터, 사무자동화 기기, 오디오/비디오 기기 등으로 이용되는 액정표시장치를 예로 든다.It is already widely used among such flat panel display devices, and is an active matrix type using thin film transistors ("TFT") as switch elements, and has the advantages of small size, thinness, low power consumption, notebook computers, office automation equipment, An example is a liquid crystal display used as an audio / video device.
도 1은 일반적인 액정표시장치의 기본 구성을 도시한 블록구성도이다.1 is a block diagram showing a basic configuration of a general liquid crystal display device.
도 1을 참조하면, 인터페이스(10)는 퍼스널 컴퓨터등과 같은 구동시스템으로부터 입력되는 데이터(RGB Data) 및 제어신호(입력클럭, 수평동기신호, 수직동기신호, 데이터 인에이블 신호)들을 입력받아 타이밍 컨트롤러(12)로 공급한다. 주로 구동 시스템으로부터 데이터 및 제어 신호전송을 위해서 LVDS(Low Voltage Differential Signal) 인터페이스와 TTL 인터페이스 등이 사용되고 있다. 이러한, 인터페이스 기능을 모아서 타이밍컨트롤러(12)와 함께 단일 칩(Chip)으로 집적시켜 사용하고 있다.Referring to FIG. 1, the interface 10 receives and receives data (RGB Data) and control signals (input clock, horizontal sync signal, vertical sync signal, and data enable signal) input from a driving system such as a personal computer. Supply to the controller 12. Low voltage differential signal (LVDS) interface and TTL interface are mainly used for data and control signal transmission from the drive system. The interface functions are collected and used together with the timing controller 12 in a single chip.
타이밍 컨트롤러(12)는 인터페이스(10)를 통해 입력되는 제어신호를 이용하여 복수개의 드라이브 집적회로들로 구성된 데이터 드라이버(18)와 복수개의 게이트 드라이버 집적회로들로 구성된 게이트 드라이버(20)를 구동하기 위한 제어신호를 생성한다. 또한, 인터페이스(10)를 통해 입력되는 데이터들을 데이터 드라이버(18)로 전송한다.The timing controller 12 drives the data driver 18 composed of a plurality of drive integrated circuits and the gate driver 20 composed of a plurality of gate driver integrated circuits using a control signal input through the interface 10. Generate a control signal for In addition, the data input through the interface 10 is transmitted to the data driver 18.
기준전압생성부(16)는 데이터 드라이버(18)에서 사용되는 DAC(Digital To Analog Converter)의 기준전압들을 생성한다. 기준전압들은 패널의 투과율-전압특성을 기준으로 생산자에 의해서 설정된다.The reference voltage generator 16 generates reference voltages of a digital to analog converter (DAC) used in the data driver 18. Reference voltages are set by the producer based on the transmittance-voltage characteristics of the panel.
데이터 드라이버(18)는 타이밍 컨트롤러(12)로부터 입력되는 제어신호들에 응답하여 입력 데이터의 기준전압들을 선택하고, 선택된 기준전압을 액정패널(2)에 공급하여 액정 분자의 회전 각도를 제어한다.The data driver 18 selects reference voltages of the input data in response to control signals input from the timing controller 12, and supplies the selected reference voltage to the liquid crystal panel 2 to control the rotation angle of the liquid crystal molecules.
게이트 드라이버(20)는 타이밍 컨트롤러(12)로부터 입력되는 제어신호들에 응답하여 액정패널(2)상에 배열된 박막트랜지스터(TFT)들의 온/오프 제어를 수행하며, 데이터드라이버(18)로부터 공급되는 아날로그 영상신호들이 각 TFT들에 접속된 픽셀들로 인가되도록 한다. The gate driver 20 performs on / off control of thin film transistors TFTs arranged on the liquid crystal panel 2 in response to control signals input from the timing controller 12, and is supplied from the data driver 18. To be applied to the pixels connected to the respective TFTs.
전원전압생성부(14)는 각 구성부들의 동작전원을 공급하고 액정패널(2)의 공통전극 전압을 생성하여 공급한다.The power supply voltage generator 14 supplies operating power of each component and generates and supplies a common electrode voltage of the liquid crystal panel 2.
액정패널(2)은 도 2와 같이, 다수의 데이터라인(DL1~DLn)과 다수의 게이트라인(GL1~GLm)이 교차되어 다수의 화소영역을 형성하며, 각각의 화소영역에는 비디오 데이터의 인가의 스위칭을 위한 박막트랜지스터(TFT)와 액정(LC)이 구성되어 화면을 표시한다.In the liquid crystal panel 2, as illustrated in FIG. 2, a plurality of data lines DL1 to DLn and a plurality of gate lines GL1 to GLm cross each other to form a plurality of pixel regions, and video data is applied to each pixel region. A thin film transistor (TFT) and a liquid crystal (LC) are configured to switch the display screen.
상기와 같이 예시한 액정표시장치를 포함하여 평판디스플레이 장치에서는 각각의 화소 구동을 위한 스위칭 소자로서 박막트랜지스터(TFT)를 사용하고 있으며, 이러한 박막 트랜지스터 게이트단자로의 구동신호전달을 위한 게이트라인을 형성하고 있다.In the flat panel display device including the above-described liquid crystal display device, a thin film transistor (TFT) is used as a switching element for driving each pixel, and a gate line for driving a driving signal to the thin film transistor gate terminal is formed. Doing.
그런데 상기한 박막트랜지스터(TFT)로 신호를 전달하는 금속성의 각 게이트라인(GL1~GLm)은 자체에 저항(R)과 커패시턴스(C) 성분을 가지는데, 도 3a와 같은 임의의 일 게이트라인 구성의 경우 도 3b와 같이, 게이트라인의 각 화소구간에 존재하는 전체 저항과 커패시턴스 성분으로 등가 표시할 수 있다. 이때 상기 임의의 게이트라인으로 입력되는 게이트신호를 VG 라 한다.However, each of the gate lines GL1 to GLm of the metal that transmits a signal to the thin film transistor TFT has its own resistance (R) and capacitance (C) components. In the case of FIG. 3B, equivalent display may be performed on the total resistance and capacitance components existing in each pixel section of the gate line. At this time, the gate signal input to the arbitrary gate line is referred to as VG.
상기와 같이 표현되는 게이트라인 자체의 저항(R)과 커패시턴스(C) 성분은 통상 라인의 일측단에서 입력되는 게이트신호가 게이트라인의 타측단까지 도달하는 과정에 신호 전달 속도를 감소시키고 파형을 왜곡시키는 원인이 되는데, 도 4의 입력파형도와 같이, 게이트라인의 일측단에서 입력된 게이트신호 VG는 각 저항과 커패시턴스 성분에 의해 점차 감쇠되어 최종 화소로 전달되는 게이트신호 VG(m)의 경우, 그 신호의 불균형 현상이 도시된 바와 같이 극심하게 된다.The resistance (R) and capacitance (C) components of the gate line itself as described above typically reduce the signal transmission speed and distort the waveform when the gate signal input from one end of the line reaches the other end of the gate line. As shown in the input waveform of FIG. 4, the gate signal VG input from one end of the gate line is gradually attenuated by each resistor and capacitance component, and the gate signal VG (m) is transferred to the final pixel. The imbalance of the signal is severe as shown.
이러한 신호의 불균형 현상은 박막트랜지스터(TFT)의 구동을 위한 충분한 전압으로의 충전을 위한 시간을 요하게 되어 패널의 불안정 구동 및 화질 불량 등으로 표출되게 된다. Such an imbalance of the signal requires time for charging to a sufficient voltage for driving the thin film transistor (TFT), which results in unstable driving of the panel and poor image quality.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 점차 대형화되는 평판 디스플레이 장치의 게이트라인에 존재하는 저항과 커패시턴스 성분에 의한 영향을 저감시키는 데에 목적이 있다.The present invention has been made to solve the above problems, and an object of the present invention is to reduce the influence of resistance and capacitance components present in the gate line of a gradually increasing size of a flat panel display device.
본 발명은 게이트라인의 저항과 커패시턴스 성분에 의한 게이트 신호 지연 현상을 저감시킬 수 있는 디스플레이 패널의 구조를 제시하는데 또다른 목적이 있다. Another object of the present invention is to propose a structure of a display panel which can reduce a gate signal delay caused by a resistance and capacitance components of a gate line.
상기와 같은 목적을 달성하기 위해, 본 발명은 다수의 데이터라인과; 상기 데이터라인과 연결되는 다수의 박막트랜지스터와; 동일 행 라인을 이루는 다수의 박막트랜지스터 게이트단자를 연결하는 다수의 게이트단자연결라인과; 상기 각 게이트단자연결라인 중앙에 연결되어 게이트신호를 인가하는 다수의 게이트라인을 포함하는 평판 디스플레이 패널을 제안한다.In order to achieve the above object, the present invention provides a plurality of data lines; A plurality of thin film transistors connected to the data lines; A plurality of gate terminal connection lines connecting the plurality of thin film transistor gate terminals forming the same row line; A flat panel display panel including a plurality of gate lines connected to a center of each gate terminal connection line and applying a gate signal is provided.
아울러 본 발명은, 상기한 구성의 평판 디스플레이 패널과; 비디오 데이터와 타이밍신호를 출력하는 LCM구동시스템부와; 상기 비디오 데이터와, 상기 타이밍신호를 이용해 생성된 게이트신호를 상기 디스플레이 패널로 출력하는 구동회로부를 포함하는 평판디스플레이 장치를 제안한다. In addition, the present invention, the flat panel display panel of the above configuration; An LCM driving system unit for outputting video data and a timing signal; A flat panel display device comprising a driving circuit unit for outputting the video data and a gate signal generated by using the timing signal to the display panel.
여기서 상기 박막트랜지스터는 액정과 연결되는 것을 특징으로 한다.Here, the thin film transistor is characterized in that connected to the liquid crystal.
상기 게이트라인은 게이트단자연결라인 길이의 1/2지점에 연결되는 것을 특징으로 한다.The gate line is connected to a half point of the length of the gate terminal connection line.
이하 첨부된 도면을 참조하여 본 발명에 따른 평판 디스플레이 패널과 이를 이용한 장치에 대해 설명하기로 한다.Hereinafter, a flat panel display panel and an apparatus using the same according to the present invention will be described with reference to the accompanying drawings.
도 5는 본 발명에 따른 평판 디스플레이 패널의 설명을 위해 디스플레이 패널의 일 화소 행 라인에 대한 게이트라인 배선 구조를 도시한 도면이다.5 is a diagram illustrating a gate line wiring structure of one pixel row line of a display panel for explaining a flat panel display panel according to the present invention.
여기서, 두 데이터라인 DL(X), DL(X+1)은 각각 화소 픽셀의 중앙부 픽셀에 데이터를 인가하는 데이터라인이다.Here, two data lines DL (X) and DL (X + 1) are data lines for applying data to the central pixel of the pixel pixel, respectively.
도시된 구조를 보면, 디스플레이 패널의 각 행 라인의 화소는 각 데이터라인과 연결되는 스위칭 박막트랜지스터(SW-TFT)가 다수 구성되고, 상기 각 스위칭 박막트랜지스터(SW-TFT)의 게이트단자는 모두 게이트단자연결라인(100)에 의해 전기적으로 연결된다. 상기 스위칭 박막트랜지스터(SW-TFT)는 액정 또는 OLED 구동용 박막트랜지스터와 연결될 수 있다. In the illustrated structure, a plurality of switching thin film transistors (SW-TFTs) connected to each data line are configured as pixels of each row line of the display panel, and the gate terminals of each switching thin film transistor (SW-TFT) are all gated. It is electrically connected by the terminal connection line 100. The switching thin film transistor SW-TFT may be connected to a thin film transistor for driving a liquid crystal or an OLED.
상기와 같이 동일 행의 화소에 게이트단자가 모두 연결된 화소 행으로 인가되는 게이트신호는 상기 게이트단자연결라인(100)의 중앙 지점(S)으로 연장된 게이트라인(200)에 의해 인가된다. 이때 상기 게이트라인(200)과 연결되는 중앙 지점(S)은 전체 게이트단자연결라인(100)의 1/2 지점이다. As described above, the gate signal applied to the pixel row in which the gate terminals are connected to the pixels of the same row is applied by the gate line 200 extending to the center point S of the gate terminal connection line 100. In this case, the central point S connected to the gate line 200 is half of the entire gate terminal connection line 100.
상기와 같이 디스플레이 패널 전체의 각 행 라인 화소에 대해 게이트단자연결라인과 게이트라인을 각각 구성하여 게이트신호를 인가하는데, 이는 연장된 게이트라인에 기생하는 저항과 커패시턴스 성분을 분할하기 위한 것이다.As described above, a gate terminal connection line and a gate line are configured for each row line pixel of the entire display panel to apply a gate signal, which is to divide parasitic resistance and capacitance components from the extended gate line.
도 6은 본 발명에 따른 디스플레이 패널의 일 게이트라인에 대한 등가도면인데, 게이트신호(VG)가 입력되는 부분이 게이트단자연결라인(100)의 중앙 지점(S)이므로 인가되어 라인의 좌, 우측으로 동시에 인가되는 게이트신호는 기존의 게이트라인에 비해 양분된 라인에 대한 저항과 커패시턴스에 대한 강하분만 감소하게 된다. 도시에서 저항 RR과 RL은 각각 게이트단자연결라인(100)의 좌, 우측 방향 1 화소분의 내부저항이고, C는 그 내부 커패시턴스이다.FIG. 6 is an equivalent view of one gate line of a display panel according to the present invention. Since a portion at which the gate signal VG is input is a center point S of the gate terminal connection line 100, it is applied to the left and right sides of the line. As a result, the gate signal applied simultaneously decreases only the resistance and capacitance drop of the divided line compared to the conventional gate line. In the figure, the resistors R R and R L are the internal resistances of one pixel in the left and right directions of the gate terminal connection line 100, respectively, and C is the internal capacitance thereof.
즉, 도 7의 신호파형도와 같이, 종래에 게이트라인 전체에 의한 RC 딜레이에 따른 게이트신호 충전지연의 원인이 되는 게이트라인의 길이를 실질적으로 1/2길이로 줄인 것과 같은 효과를 도출하여 게이트 신호의 불균일 현상을 개선하는 원리이다.That is, as shown in the signal waveform of FIG. 7, the gate signal is derived by effectively reducing the length of the gate line, which is the cause of the gate signal charging delay due to the RC delay by the entire gate line, to substantially 1/2 length. It is a principle to improve the uneven phenomenon.
도 8은 상기와 같이 제시한 본 발명의 디스플레이 패널(P)을 이용한 평판 디스플레이 장치를 도시한 간략 구성도로서, 비디오 데이터와 타이밍신호를 출력하는 LCM구동시스템부(300)와, 상기 비디오 데이터와 타이밍 신호를 입력받아 가공하여 상기 디스플레이 패널(P)로 출력하는 구동회로부(400)를 구비한다. FIG. 8 is a simplified block diagram showing a flat panel display apparatus using the display panel P of the present invention as described above. The LCM driving system unit 300 outputs video data and timing signals, and The driving circuit unit 400 receives a timing signal, processes the timing signal, and outputs the processed timing signal to the display panel P.
상기와 같이 설명한 본 발명에 따른 평판 디스플레이용 패널은 게이트라인의 자체 저항과 커패시턴스 성분에 의한 RC 딜레이 현상을 개선하는 효과가 있다. The panel for a flat panel display according to the present invention as described above has an effect of improving the RC delay caused by the self-resistance and capacitance components of the gate line.
이는 게이트라인에 다수 연결된 트랜지스터의 구동을 위한 라인 충전시간의 차이를 감소시켜주어 디스플레이 패널의 구동에 신뢰감을 더욱 향상시켜 주는 장점이 있다. This reduces the difference in the line charging time for driving the transistors connected to the gate line, thereby improving the reliability of the display panel.
도 1은 일반적인 액정표시장치의 기본 구성을 도시한 블록구성도1 is a block diagram showing the basic configuration of a general liquid crystal display device
도 2는 일반적인 액정패널의 데이터 및 게이트라인 배선 구조를 도시한 도면2 is a diagram illustrating a data and gate line wiring structure of a general liquid crystal panel;
도 3a 및 3b는 각각 일 게이트라인의 구성과 그 라인의 등가회로를 도시한 도면3A and 3B show an arrangement of one gate line and an equivalent circuit of the lines, respectively.
도 4는 액정패널에서의 RC 딜레이에 의한 신호 감쇠를 보여주는 게이트 신호파형도4 is a gate signal waveform diagram showing signal attenuation due to RC delay in a liquid crystal panel.
도 5는 본 발명에 따른 디스플레이 패널의 일 게이트라인 배선을 예시한 도면5 illustrates one gate line wiring of a display panel according to an exemplary embodiment of the present invention.
도 6은 본 발명에 따른 디스플레이 패널의 일 게이트라인 배선의 등가회로도면6 is an equivalent circuit diagram of one gate line wiring of a display panel according to the present invention.
도 7은 본 발명에 따른 디스플레이 패널을 이용한 평판 디스플레이 장치의 구성을 간략도시한 도면 FIG. 7 is a view schematically illustrating a configuration of a flat panel display apparatus using a display panel according to the present invention. FIG.
<도면의 주요부분에 대한 간단한 설명><Brief description of the main parts of the drawing>
DL : 데이터라인 TFT : 박막트랜지스터DL: Data line TFT: Thin film transistor
100 : 게이트단자연결라인 200 : 게이트라인 100: gate terminal connection line 200: gate line
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040036906A KR20050111966A (en) | 2004-05-24 | 2004-05-24 | Flat panel display and apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040036906A KR20050111966A (en) | 2004-05-24 | 2004-05-24 | Flat panel display and apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050111966A true KR20050111966A (en) | 2005-11-29 |
Family
ID=37286982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040036906A KR20050111966A (en) | 2004-05-24 | 2004-05-24 | Flat panel display and apparatus |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050111966A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100698028B1 (en) * | 2000-07-04 | 2007-03-23 | 엘지.필립스 엘시디 주식회사 | Liquid Crystal Display |
| CN102646390A (en) * | 2011-02-17 | 2012-08-22 | 三星移动显示器株式会社 | Organic electro luminescent display device |
| US9093044B2 (en) | 2013-05-13 | 2015-07-28 | Samsung Display Co., Ltd. | Display panel and display apparatus having the same |
-
2004
- 2004-05-24 KR KR1020040036906A patent/KR20050111966A/en not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100698028B1 (en) * | 2000-07-04 | 2007-03-23 | 엘지.필립스 엘시디 주식회사 | Liquid Crystal Display |
| CN102646390A (en) * | 2011-02-17 | 2012-08-22 | 三星移动显示器株式会社 | Organic electro luminescent display device |
| US8785936B2 (en) | 2011-02-17 | 2014-07-22 | Samsung Display Co., Ltd. | Organic electroluminescent display device |
| US9093044B2 (en) | 2013-05-13 | 2015-07-28 | Samsung Display Co., Ltd. | Display panel and display apparatus having the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4982028B2 (en) | Liquid crystal display device and driving method thereof | |
| KR101260838B1 (en) | Liquid crystal display device | |
| KR101244773B1 (en) | Display device | |
| KR101205769B1 (en) | Liquid crystal display device and gate driving circuit thereof | |
| KR20150015638A (en) | Display device having narrow bezel and fabricating method thereof | |
| JP4763668B2 (en) | Driving method of liquid crystal display device | |
| KR101329705B1 (en) | LC panel and display device and driving method thereof | |
| KR101237789B1 (en) | LCD driving circuit and driving method thereof | |
| KR20080043081A (en) | Liquid crystal display panel and device | |
| KR20050111966A (en) | Flat panel display and apparatus | |
| KR20070041878A (en) | Liquid crystal device | |
| KR101315500B1 (en) | Liquid crystal display panel and device | |
| KR20120100411A (en) | Liquid crystal display device | |
| JP2005107382A (en) | Display device | |
| KR101140166B1 (en) | Driving Driver And Liquid Crystal Display Device Including The Same | |
| KR101174630B1 (en) | Display panel and display apparatus | |
| KR101167516B1 (en) | Liquid crystal display device | |
| KR20060089410A (en) | Apparatus for video display | |
| KR100861269B1 (en) | Liquid crystal display | |
| JPH08305322A (en) | Display device | |
| KR101119523B1 (en) | Abnormal signal blocking circuit for LCD | |
| KR100412120B1 (en) | Circuit for driving for liquid crystal display device and method for driving the same | |
| KR20060019791A (en) | Voltage regulation circuit and lcd thereof | |
| KR101151286B1 (en) | Driving method for LCD | |
| KR20100066120A (en) | Gate start pulse signaling method for liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |