KR20050109164A - Light emitting display - Google Patents

Light emitting display Download PDF

Info

Publication number
KR20050109164A
KR20050109164A KR1020040034214A KR20040034214A KR20050109164A KR 20050109164 A KR20050109164 A KR 20050109164A KR 1020040034214 A KR1020040034214 A KR 1020040034214A KR 20040034214 A KR20040034214 A KR 20040034214A KR 20050109164 A KR20050109164 A KR 20050109164A
Authority
KR
South Korea
Prior art keywords
capacitor
transistor
voltage
period
selection signal
Prior art date
Application number
KR1020040034214A
Other languages
Korean (ko)
Other versions
KR100627305B1 (en
Inventor
정보용
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040034214A priority Critical patent/KR100627305B1/en
Publication of KR20050109164A publication Critical patent/KR20050109164A/en
Application granted granted Critical
Publication of KR100627305B1 publication Critical patent/KR100627305B1/en

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/043Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0233Improving the luminance or brightness uniformity across the screen

Abstract

유기 EL 표시 장치에서, 직전 선택 신호에 응답하여 구동 트랜지스터를 다이오드 연결시키고 구동 트랜지스터의 게이트에 제1단이 연결된 제1 커패시터의 제2단을 전원에 연결하여, 제1 커패시터에 구동 트랜지스터의 문턱 전압을 저장한다. 다음, 현재 선택 신호에 응답하여 제1 커패시터의 제2단을 데이터 전압으로 변경한다. 이때, 제1 커패시터에 저장된 문턱 전압이 킥백에 의해 변경될 수 있으므로, 제1 커패시터의 크기를 제2 커패시터보다 크게 하여서 킥백에 의한 영향을 줄여 문턱 전압을 최대한 저장한다.In an organic EL display device, a threshold voltage of a driving transistor is connected to a first capacitor by diode-connecting a driving transistor in response to a previous selection signal and connecting a second terminal of a first capacitor having a first end connected to a gate of the driving transistor to a power supply. Save it. Next, the second terminal of the first capacitor is changed to the data voltage in response to the current selection signal. In this case, since the threshold voltage stored in the first capacitor may be changed by the kickback, the size of the first capacitor is larger than that of the second capacitor to reduce the influence of the kickback, thereby storing the threshold voltage as much as possible.

Description

발광 표시 장치{LIGHT EMITTING DISPLAY}Light emitting display device {LIGHT EMITTING DISPLAY}

본 발명은 발광 표시 장치에 관한 것으로, 더욱 상세하게는 유기 전계발광(electro luminescence, 이하 'EL'이라 함) 표시 장치에 관한 것이다.The present invention relates to a light emitting display device, and more particularly, to an organic electroluminescence (EL) display device.

일반적으로 유기 EL 표시 장치는 형광성 유기 화합물을 전기적으로 여기시켜 발광시키는 표시 장치로서, 행렬 형태로 배열된 유기 발광셀들을 구동하여 영상을 표현할 수 있도록 되어 있다. 이러한 유기 발광셀은 다이오드 특성을 가져서 유기 발광 다이오드(OLED)로 불리며, 애노드 전극층, 유기 박막, 캐소드 전극층의 구조를 가지고 있다. 그리고 애노드 전극 및 캐소드 전극을 통하여 주입되는 정공과 전자가 유기 박막에서 결합되어 발광이 이루어진다. 이와 같이, 유기 발광셀은 주입되는 전자 및 정공의 양, 즉 인가되는 전류의 크기에 따라 발광하는 양이 달라진다.In general, an organic EL display device is a display device for electrically exciting a fluorescent organic compound to emit light, and is capable of driving an organic light emitting cell arranged in a matrix to represent an image. Such an organic light emitting cell has a diode characteristic and is called an organic light emitting diode (OLED) and has a structure of an anode electrode layer, an organic thin film, and a cathode electrode layer. In addition, holes and electrons injected through the anode electrode and the cathode electrode are combined in the organic thin film to emit light. As such, the amount of light emitted from the organic light emitting cell varies depending on the amount of electrons and holes injected, that is, the magnitude of the applied current.

이러한 유기 발광셀을 구동하는 방식에는 단순 매트릭스(passive matrix) 방식과 박막 트랜지스터(thin film transistor, TFT)를 이용한 능동 구동(active matrix) 방식이 있다. 그리고 능동 구동 방식은 커패시터에 전압을 기입하여 유지시키기 위해 인가되는 신호의 형태에 따라 전압 기입(voltage programming) 방식과 전류 기입(current programming) 방식으로 나누어진다.The organic light emitting cell may be driven by a simple matrix method and an active matrix method using a thin film transistor (TFT). The active driving method is divided into a voltage programming method and a current programming method according to the type of a signal applied to write and maintain a voltage in a capacitor.

도 1은 전압 기입 방식의 유기 EL 표시 장치의 화소 회로로서, 복수의 화소 회로 중 m번째 데이터선(Dm)과 n번째 주사선(Sn)에 연결된 화소 회로를 대표적으로 도시한 것이다. FIG. 1 is a pixel circuit of a voltage write type organic EL display device, and typically shows a pixel circuit connected to an m th data line Dm and an n th scan line Sn of a plurality of pixel circuits.

도 1에 도시된 바와 같이, 유기 EL 소자(OLED)에 트랜지스터(M1)가 연결되어 발광을 위한 전류를 공급한다. 트랜지스터(M1)의 전류량은 스위칭 트랜지스터(M2)를 통해 인가되는 데이터 전압에 의해 제어되도록 되어 있다. 이때, 인가된 전압을 일정 기간 유지하기 위한 커패시터(Cst)가 트랜지스터(M2)의 소스와 게이트 사이에 연결되어 있다. 트랜지스터(M2)의 게이트는 주사선(Sn)에 연결되고, 소스는 데이터선(Dm)에 연결되어 있다. As shown in Fig. 1, the transistor M1 is connected to the organic EL element OLED to supply a current for emitting light. The amount of current in the transistor M1 is controlled by the data voltage applied through the switching transistor M2. At this time, a capacitor Cst for maintaining the applied voltage for a predetermined period is connected between the source and the gate of the transistor M2. The gate of the transistor M2 is connected to the scan line Sn and the source is connected to the data line Dm.

이와 같은 종래의 화소 회로의 동작을 살펴보면, 트랜지스터(M2)의 게이트에 인가되는 선택 신호에 의해 트랜지스터(M2)가 턴온되면, 데이터선(Dm)을 통해 데이터 전압이 구동 트랜지스터(M1)의 게이트에 인가된다. 그리고 게이트에 인가되는 데이터 전압에 대응하여 트랜지스터(M1)를 통해 유기 EL 소자(OLED)에 전류가 흘러 발광이 이루어진다. 이때, 유기 EL 소자(OLED)에 흐르는 전류는 다음의 수학식 1과 같다. Referring to the operation of the conventional pixel circuit, when the transistor M2 is turned on by the selection signal applied to the gate of the transistor M2, the data voltage is transferred to the gate of the driving transistor M1 through the data line Dm. Is approved. In response to the data voltage applied to the gate, a current flows through the transistor M1 to the organic EL element OLED to emit light. At this time, the current flowing through the organic EL element OLED is represented by Equation 1 below.

여기서, IOLED는 유기 EL 소자(OLED)에 흐르는 전류, Vgs는 트랜지스터(M1)의 게이트와 소스 사이의 전압, Vth는 트랜지스터(M1)의 문턱 전압, Vdata는 데이터 전압, β는 트랜지스터(M1)의 크기 및 특성에 의해 결정되는 상수 값을 나타낸다.Where I OLED is the current flowing through the organic EL element OLED, Vgs is the voltage between the gate and the source of the transistor M1, Vth is the threshold voltage of the transistor M1, Vdata is the data voltage, and β is the transistor M1. It represents a constant value determined by the size and characteristics of.

수학식 1에 나타낸 바와 같이, 도 1에 도시된 화소 회로에 의하면 인가되는 데이터 전압(Vdata)에 대응되는 전류가 유기 EL 소자(OLED)에 공급되고, 공급되는 전류에 대응하여 유기 EL 소자(OLED)가 발광하게 된다. As shown in Equation 1, according to the pixel circuit shown in FIG. 1, a current corresponding to the applied data voltage Vdata is supplied to the organic EL element OLED, and the organic EL element OLED corresponds to the supplied current. ) Will emit light.

그런데 이와 같은 종래의 전압 기입 방식의 화소 회로에서는 제조 공정의 불균일성에 의해 화소마다 생기는 박막 트랜지스터의 문턱 전압(Vth)의 편차로 인해 고계조를 얻기 어렵다는 문제점이 있다. 예를 들어, 3V로 화소의 트랜지스터를 구동하는 경우 8비트(256) 계조를 표현하기 위해서는 대략 12mV(=3V/256) 간격으로 박막 트랜지스터의 게이트에 전압을 인가해야 하는데, 만일 제조 공정의 분균일로 인한 박막 트랜지스터의 문턱 전압의 편차가 100㎷인 경우에는 고계조를 표현하기 어려워진다.However, such a pixel circuit of the conventional voltage writing method has a problem in that it is difficult to obtain a high gradation due to the variation in the threshold voltage Vth of the thin film transistor generated for each pixel due to the nonuniformity of the manufacturing process. For example, when driving a transistor of a pixel at 3V, a voltage must be applied to the gate of the thin film transistor at intervals of about 12 mV (= 3 V / 256) in order to express an 8 bit 256 gray level. When the variation in the threshold voltage of the thin film transistor is 100 kΩ, it is difficult to express a high gray scale.

본 발명이 이루고자 하는 기술적 과제는 구동 트랜지스터의 문턱 전압의 편차를 보상하여 균일한 휘도를 표현할 수 있는 발광 표시 장치를 제공하는 것이다.An object of the present invention is to provide a light emitting display device capable of expressing uniform luminance by compensating for variation in threshold voltage of a driving transistor.

본 발명의 한 특징에 따르면, 데이터 전압을 전달하는 복수의 데이터선, 선택 신호를 전달하는 복수의 주사선 및 상기 주사선과 상기 데이터선에 각각 연결되는 복수의 화소 회로를 포함하는 발광 표시 장치가 제공된다. 본 발명의 화소 회로는, 제1 주 전극에 제어 전극과 제2 주 전극 사이의 전압에 대응하는 전류가 흐르며 상기 제2 주 전극은 제1 전원에 연결되는 트랜지스터, 인가되는 전류의 크기에 대응하는 빛을 발광하는 발광 소자, 제1단이 상기 제어 전극에 연결되는 제1 커패시터, 그리고 제2 전원과 상기 제1 커패시터의 제2단 사이에 연결되며 상기 제1 커패시터보다 작은 용량을 가지는 제2 커패시터를 포함한다. 본 발명의 화소 회로는, 상기 제1 주 전극과 상기 발광 소자를 전기적으로 차단한 상태에서 상기 트랜지스터를 다이오드 연결시키고 상기 제1 커패시터의 제2단을 제2 전원에 전기적으로 연결하는 제1 기간, 상기 제1 커패시터의 제2단에 데이터 전압을 인가하는 제2 기간 순으로 동작한다.According to an aspect of the present invention, there is provided a light emitting display device including a plurality of data lines for transmitting a data voltage, a plurality of scan lines for transmitting a selection signal, and a plurality of pixel circuits respectively connected to the scan lines and the data lines. . In the pixel circuit of the present invention, a current corresponding to a voltage between a control electrode and a second main electrode flows through a first main electrode, and the second main electrode corresponds to a transistor connected to a first power source, and corresponding to a magnitude of an applied current. A light emitting device for emitting light, a first capacitor having a first end connected to the control electrode, and a second capacitor connected between a second power supply and a second end of the first capacitor and having a smaller capacitance than the first capacitor. It includes. The pixel circuit of the present invention includes: a first period in which the transistor is diode-connected and the second end of the first capacitor is electrically connected to a second power source in a state in which the first main electrode and the light emitting element are electrically cut off; In order of applying the data voltage to the second terminal of the first capacitor, the voltage is operated in the order of the second period.

본 발명의 한 실시예에 따르면, 상기 제1 기간에서 직전 주사선에 제1 레벨의 선택 신호가 인가되며, 상기 제2 기간에서 현재 주사선에 상기 제1 레벨의 선택 신호가 인가된다. According to an embodiment of the present invention, the first level selection signal is applied to the immediately preceding scan line in the first period, and the selection signal of the first level is applied to the current scan line in the second period.

본 발명의 다른 실시예에 따르면, 본 발명의 화소 회로는, 상기 직전 주사선의 제1 레벨의 선택 신호에 응답하여 상기 트랜지스터를 다이오드 연결하는 제1 스위칭 소자, 상기 제1 커패시터의 제2단과 상기 제2 전원에 사이에 연결되어 상기 직전 주사선의 상기 제1 레벨의 선택 신호에 응답하여 턴온되는 제2 스위칭 소자, 그리고 상기 현재 주사선의 제1 레벨의 선택 신호에 응답하여 상기 데이터 전압을 상기 제1 커패시터의 제2단으로 전달하는 제3 스위칭 소자를 더 포함한다.According to another embodiment of the invention, the pixel circuit of the present invention, the first switching element for diode-connecting the transistor in response to the selection signal of the first level of the immediately preceding scan line, the second end of the first capacitor and the first A second switching element connected between a second power source and turned on in response to the selection signal of the first level of the immediately preceding scan line, and converting the data voltage in response to the selection signal of the first level of the current scan line; It further comprises a third switching device for transferring to the second stage of.

본 발명의 또다른 실시예에 따르면, 본 발명의 화소 회로는 상기 제1 주 전극과 상기 트랜지스터 사이에 연결되는 제4 스위칭 소자를 더 포함하며, 상기 제4 스위칭 소자는 상기 제1 기간에서 턴오프되고 상기 제2 기간에서 턴온된다. According to another embodiment of the present invention, the pixel circuit of the present invention further includes a fourth switching element connected between the first main electrode and the transistor, wherein the fourth switching element is turned off in the first period. And is turned on in the second period.

본 발명의 또다른 실시예에 따르면, 본 발명의 화소 회로는 상기 제1 주 전극과 상기 트랜지스터 사이에 연결되는 제4 스위칭 소자를 더 포함하며, 상기 제4 스위칭 소자는 상기 제1 기간 및 제2 기간에서 턴오프되고 상기 제2 기간 이후에 턴온된다. According to another embodiment of the present invention, the pixel circuit of the present invention further includes a fourth switching element connected between the first main electrode and the transistor, wherein the fourth switching element comprises the first period and the second period. Turned off in the period and turned on after the second period.

본 발명의 다른 특징에 따르면, 데이터 전압을 전달하는 복수의 데이터선, 선택 신호를 전달하는 복수의 주사선 및 상기 주사선과 상기 데이터선에 각각 연결되는 복수의 화소 회로를 포함하며, 적어도 두 색상의 화소 회로가 각각 존재하는 발광 표시 장치가 제공된다. 본 발명의 화소 회로는, 제1 주 전극에 제어 전극과 제2 주 전극 사이의 전압에 대응하는 전류가 흐르며 상기 제2 주 전극은 제1 전원에 연결되는 트랜지스터, 인가되는 전류의 크기에 대응하는 빛을 발광하는 발광 소자, 상기 주사선으로부터의 선택 신호가 제1 레벨로 되기 전의 제1 기간에서 상기 트랜지스터를 다이오드 연결하는 제1 스위칭 소자, 제1단이 상기 제어 전극에 연결되는 제1 커패시터, 제2 전원과 상기 제1 커패시터의 제2단 사이에 연결되며 상기 제1 커패시터보다 작은 용량을 가지는 제2 커패시터, 상기 제1 기간에서 상기 제1 커패시터의 제2단과 제2 전원을 연결하는 제2 스위칭 소자, 그리고 제2 기간에서 상기 주사선으로부터의 상기 제1 레벨의 선택 신호에 응답하여 상기 데이터선으로부터의 데이터 전압을 상기 제1 커패시터의 제2 전극으로 전달하는 제3 스위칭 소자를 포함한다. According to another feature of the invention, a plurality of data lines for transmitting a data voltage, a plurality of scan lines for transmitting a selection signal and a plurality of pixel circuits respectively connected to the scan line and the data line, the pixel of at least two colors A light emitting display device each having a circuit is provided. In the pixel circuit of the present invention, a current corresponding to a voltage between a control electrode and a second main electrode flows through a first main electrode, and the second main electrode corresponds to a transistor connected to a first power source, and corresponding to a magnitude of an applied current. A light emitting element for emitting light, a first switching element for diode-connecting the transistor in a first period before the selection signal from the scanning line becomes a first level, a first capacitor having a first end connected to the control electrode, and A second capacitor connected between a second power supply and a second end of the first capacitor and having a smaller capacitance than the first capacitor, a second switching connecting the second end of the first capacitor and a second power supply in the first period A device and a data voltage from the data line in response to the selection signal of the first level from the scan line in a second period of time; And a third switching device passing to.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention. Like parts are designated by like reference numerals throughout the specification. When a part is connected to another part, this includes not only a directly connected part but also an electrically connected part with another element in between.

이제 본 발명의 실시예에 따른 발광 표시 장치에 대하여 도면을 참고로 하여 상세하게 설명한다. 그리고 본 발명의 실시예에서는 발광 표시 장치로서 유기 물질의 전계발광을 이용하는 유기 EL 표시 장치를 예로 들어 설명한다. A light emitting display device according to an embodiment of the present invention will now be described in detail with reference to the accompanying drawings. In the embodiment of the present invention, an organic EL display device using electroluminescence of an organic material is described as an example of a light emitting display device.

도 2는 본 발명의 실시예에 따른 발광 표시 장치를 개략적으로 도시한 것이다. 2 schematically illustrates a light emitting display device according to an embodiment of the present invention.

도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 발광 표시 장치는 표시 패널(100), 주사 구동부(200) 및 데이터 구동부(300)를 포함한다.As shown in FIG. 2, the light emitting display device according to the exemplary embodiment of the present invention includes a display panel 100, a scan driver 200, and a data driver 300.

표시 패널(100)은 열 방향으로 뻗어 있는 복수의 데이터선(D1∼Dm), 행 방향으로 뻗어 있는 복수의 선택 주사선(S1∼Sn) 및 복수의 화소 회로(10)를 포함한다. 데이터선(D1∼Dm)은 화상을 나타내는 데이터 전압을 화소 회로(10)로 전달하며, 선택 주사선(S1-Sn)은 선택 신호를 화소 회로(10)로 전달한다. 화소 회로(10)는 이웃한 두 데이터선(D1∼Dm)과 이웃한 두 선택 주사선(S1∼Sn)에 의해 정의되는 화소 영역에 형성되어 있다.The display panel 100 includes a plurality of data lines D1 to Dm extending in the column direction, a plurality of selection scan lines S1 to Sn extending in the row direction, and a plurality of pixel circuits 10. The data lines D1 to Dm transfer the data voltage representing the image to the pixel circuit 10, and the selection scan lines S1-Sn transfer the selection signal to the pixel circuit 10. The pixel circuit 10 is formed in a pixel region defined by two adjacent data lines D1 to Dm and two adjacent selection scan lines S1 to Sn.

주사 구동부(200)는 주사선(S1∼Sn)에 각각 선택 신호를 순차적으로 인가하며, 데이터 구동부(300)는 데이터선(D1∼Dm)에 데이터 전압을 동시에 인가한다.The scan driver 200 sequentially applies a selection signal to the scan lines S1 to Sn, and the data driver 300 simultaneously applies a data voltage to the data lines D1 to Dm.

주사 구동부(200) 및/또는 데이터 구동부(300)는 유리 기판 위에 집적 회로 형태로 직접 장착될 수 있다. 또는 이들 구동부(200 및/또는 300)를 유리 기판 위에서 선택 주사선(S1∼Sm), 데이터선(D1∼Dn) 및 트랜지스터의 채널을 형성하는 층과 동일한 층들로 형성할 수도 있다. 또는 이들 구동부(200 및/또는 300)를 유리 기판과 별도의 기판에 형성하여 이들 기판을 유리 기판에 전기적으로 연결할 수도 있으며, 또한 유리 기판에 접착되어 전기적으로 연결된 TCP(tape carrier package), FPC(flexible printed circuit) 또는 TAB(tape automatic bonding)에 칩 등의 형태로 장착할 수도 있다.The scan driver 200 and / or the data driver 300 may be directly mounted on the glass substrate in the form of an integrated circuit. Alternatively, these driving units 200 and / or 300 may be formed on the glass substrate with the same layers as the layers forming channels of the selection scan lines S1 to Sm, the data lines D 1 to D n , and the transistors. Alternatively, the driving units 200 and / or 300 may be formed on a substrate separate from the glass substrate, and the substrates may be electrically connected to the glass substrate. Also, a tape carrier package (TCP) and an FPC (attached to the glass substrate may be electrically connected. It may be mounted in the form of a chip in a flexible printed circuit (TAB) or tape automatic bonding (TAB).

아래에서는 도 3 및 도 4를 참조하여 본 발명의 제1 실시예에 따른 화소 회로에 대해서 상세하게 설명한다. Hereinafter, a pixel circuit according to a first exemplary embodiment of the present invention will be described in detail with reference to FIGS. 3 and 4.

도 3은 본 발명의 제1 실시예에 따른 화소 회로를 나타내는 도면이며, 도 4는 도 3의 화소 회로의 구동 타이밍도이다. 3 is a diagram illustrating a pixel circuit according to a first exemplary embodiment of the present invention, and FIG. 4 is a driving timing diagram of the pixel circuit of FIG. 3.

도 3에서는 설명의 편의상 m번째 데이터선(Dm)과 n번째 주사선(Sn)에 연결된 화로 회로만을 도시하였다. 그리고 도 4에서는 n번째 주사선(Sn)과 (n-1)번째 주사선(Sn-1)에 인가되는 선택 신호를 각각 scan[n] 및 scan[n-1]로 표시하였다. In FIG. 3, only the furnace circuit connected to the m-th data line Dm and the n-th scan line Sn is illustrated for convenience of description. In Fig. 4, the selection signals applied to the nth scan line Sn and the (n-1) th scan line Sn-1 are represented by scan [n] and scan [n-1], respectively.

한편, 주사선에 관한 용어를 정의하면, 데이터 전압을 전달할 수 있도록 데이터선과 선택 주사선에 연결된 트랜지스터를 동작시키는 선택 신호를 전달하는 주사선을 "현재 주사선"이라 하고, 현재 선택 신호 직전에 선택 신호를 전달하는 주사선을 "직전 주사선"이라 한다.On the other hand, when the term for the scan line is defined, a scan line that transmits a selection signal for operating a transistor connected to the data line and the selection scan line so as to transfer the data voltage is referred to as a "current scan line" and transmits the selection signal immediately before the current selection signal. The scan line is referred to as the "last scan line".

도 3에 도시한 바와 같이, 본 발명의 제1 실시예에 따른 화소 회로는 5개의 트랜지스터(M1∼M5), 저장용 커패시터(Cst), 문턱 전압 보상용 커패시터(Cvth) 및 유기 EL 소자(OLED)를 포함한다. 도 3에서는 트랜지스터(M1∼M4)를 p채널 전계 효과 트랜지스터로 도시하고, 트랜지스터(M5)를 n채널 전계 효과 트랜지스터로 도시하였다. 그리고 트랜지스터는 두 개의 주 전극(드레인 전극 및 소스 전극)과 하나의 제어 전극(게이트 전극)을 가진다. As shown in FIG. 3, the pixel circuit according to the first embodiment of the present invention includes five transistors M1 to M5, a storage capacitor Cst, a threshold voltage compensation capacitor Cvth, and an organic EL element OLED. ). In FIG. 3, transistors M1 to M4 are shown as p-channel field effect transistors, and transistor M5 is shown as n-channel field effect transistors. The transistor has two main electrodes (drain electrode and source electrode) and one control electrode (gate electrode).

트랜지스터(M1)는 유기 EL 소자(OLED)를 구동하기 위한 구동 트랜지스터로서 하이 레벨의 전원 전압을 공급하기 위한 전원(VDD)과 트랜지스터(M5) 사이에 연결되며, 게이트에 인가되는 전압에 따라 트랜지스터(M5)를 통하여 유기 EL 소자(OLED)에 흐르는 전류를 제어한다. 그리고 트랜지스터(M2)는 트랜지스터(M1)의 게이트와 드레인 사이에 연결되며, 직전 주사선(Sn-1)으로부터의 로우 레벨의 선택 신호(scan[n-1])에 응답하여 트랜지스터(M1)를 다이오드 형태로 연결시킨다. The transistor M1 is a driving transistor for driving the organic EL element OLED, and is connected between the power supply VDD for supplying a high level power supply voltage and the transistor M5, and according to the voltage applied to the gate, The current flowing through the organic EL element OLED is controlled through M5). The transistor M2 is connected between the gate and the drain of the transistor M1, and diodes transistor M1 are responsive to the low level select signal scan [n-1] from the immediately preceding scan line Sn-1. Connect in the form.

구동 트랜지스터(M1)의 게이트에는 커패시터(Cvth)의 제1 전극(A)이 연결되며, 커패시터(Cvth)의 제2 전극(B) 및 전원(VDD) 사이에는 커패시터(Cst)와 트랜지스터(M4)가 병렬로 연결된다. 트랜지스터(M4)는 직전 주사선(Sn-1)으로부터의 로우 레벨의 선택 신호(scan[n-1])에 응답하여 커패시터(Cvth)의 제2 전극(B)을 전원(VDD)에 연결한다. 그리고 트랜지스터(M3)는 데이터선(Dm)과 커패시터(Cvth)의 제2 전극(B) 사이에 연결되는 스위칭 트랜지스터로서, 현재 주사선(Sn)으로부터 로우 레벨의 선택 신호(scan[n])에 응답하여 데이터선(Dm)으로부터의 데이터 전압을 커패시터(Cvth)의 제2 전극(B)으로 전달한다.The first electrode A of the capacitor Cvth is connected to the gate of the driving transistor M1, and the capacitor Cst and the transistor M4 are connected between the second electrode B of the capacitor Cvth and the power supply VDD. Are connected in parallel. The transistor M4 connects the second electrode B of the capacitor Cvth to the power supply VDD in response to the low level select signal scan [n-1] from the previous scan line Sn-1. The transistor M3 is a switching transistor connected between the data line D m and the second electrode B of the capacitor Cvth. The transistor M3 is connected to the low level select signal scan [n] from the current scan line Sn. In response, the data voltage from the data line Dm is transferred to the second electrode B of the capacitor Cvth.

트랜지스터(M5)는 트랜지스터(M1)의 드레인과 유기 EL 소자(OLED)의 애노드 사이에 연결되며, 직전 주사선(Sn-1)으로부터의 로우 레벨의 선택 신호(scan[n-1])에 응답하여 트랜지스터(M1)의 드레인과 유기 EL 소자(OLED)를 전기적으로 차단하고, 직전 주사선(Sn-1)으로부터의 하이 레벨의 선택 신호(scan[n-1])에 응답하여 트랜지스터(M1)로부터의 전류를 유기 EL 소자(OLED)로 전달한다.The transistor M5 is connected between the drain of the transistor M1 and the anode of the organic EL element OLED, in response to the low level select signal scan [n-1] from the immediately preceding scan line Sn-1. The drain of the transistor M1 and the organic EL element OLED are electrically cut off, and the transistor M1 is disconnected from the transistor M1 in response to the high-level selection signal scan [n-1] from the immediately preceding scan line Sn-1. The current is transmitted to the organic EL element OLED.

유기 EL 소자(OLED)는 입력되는 전류에 대응하여 빛을 방출한다. 그리고 유기 EL 소자(OLED)의 캐소드에 연결되는 전압(VSS)은 전압(VDD)보다 낮은 레벨의 전압으로서, 그라운드 전압, 음의 전압 등이 사용될 수 있다.The organic EL element OLED emits light corresponding to the input current. The voltage VSS connected to the cathode of the organic EL element OLED is a voltage having a lower level than the voltage VDD, and a ground voltage, a negative voltage, and the like may be used.

이하, 본 발명의 실시예에 따른 화소 회로의 동작을 도 4를 참조하여 설명한다.Hereinafter, an operation of the pixel circuit according to the exemplary embodiment of the present invention will be described with reference to FIG. 4.

먼저, T1 기간에서 직전 주사선(Sn-1)의 선택 신호(scan[n-1])가 로우 레벨로 되면, 트랜지스터(M2)가 턴온되어 구동 트랜지스터(M1)는 다이오드 형태로 연결된다. 따라서, 구동 트랜지스터(M1)의 게이트와 소스 사이의 전압이 구동 트랜지스터(M1)의 문턱 전압(Vth)이 될 때까지 변하게 된다. 이때, 트랜지스터(M1)의 소스는 전원(VDD)에 연결되어 있으므로, 트랜지스터(M1)의 게이트, 즉 커패시터(Cvth)의 제1 전극(A) 전압은 (VDD+Vth) 전압으로 된다. 그리고 트랜지스터(M4)가 로우 레벨의 선택 신호(scan[n-1])에 의해 턴온되어 커패시터(Cvth)의 제2 전극(B)은 전원(VDD)에 연결되어 있으므로, 커패시터(Cvth)의 제2 전극(B) 전압은 전원 전압(VDD)으로 된다. 따라서 커패시터(Cvth)에는 문턱 전압(Vth)이 저장된다. 또한, n채널 트랜지스터(M5)는 로우 레벨의 선택 신호(scan[n-1])에 의해 턴오프되어 있으므로, 트랜지스터(M1)의 전류가 유기 EL 소자(OLED)로 흐르는 것이 방지된다. First, when the selection signal scan [n-1] of the previous scan line Sn-1 becomes low in the T1 period, the transistor M2 is turned on so that the driving transistor M1 is connected in the form of a diode. Therefore, the voltage between the gate and the source of the driving transistor M1 is changed until the threshold voltage Vth of the driving transistor M1 becomes. At this time, since the source of the transistor M1 is connected to the power supply VDD, the gate of the transistor M1, that is, the voltage of the first electrode A of the capacitor Cvth becomes (VDD + Vth). Since the transistor M4 is turned on by the low level select signal scan [n-1], the second electrode B of the capacitor Cvth is connected to the power source VDD. The voltage of the two electrodes B becomes the power supply voltage VDD. Therefore, the threshold voltage Vth is stored in the capacitor Cvth. In addition, since the n-channel transistor M5 is turned off by the low level select signal scan [n-1], the current of the transistor M1 is prevented from flowing to the organic EL element OLED.

다음, T2 기간에서 직전 주사선(Sn-1)의 선택 신호(scan[n-1)가 하이 레벨로 되고 현재 주사선(Sn)의 선택 신호(scan[n])가 로우 레벨로 되면, 트랜지스터(M3, M4)가 턴온되고 트랜지스터(M2, M4)가 턴오프된다. 그리고 데이터선(Dm)으로부터 데이터 전압(Vdata)이 트랜지스터(M3)로 전달된다. 그러면 데이터 전압(Vdata)이 커패시터(Cvth)의 제2 전극(B)으로 전달되어, 커패시터(Cvth)의 제1 전극(A) 전압은 데이터 전압(Vdata)과 전원 전압(VDD)의 차이만큼 부스트된다. 따라서 트랜지스터(M1)의 게이트, 즉 커패시터(Cvth)의 제1 전극(A) 전압(Vg)은 수학식 2와 같이 되고, 트랜지스터(M1)의 드레인에 흐르는 전류(IOLED)는 수학식 3과 같이 된다. 그리고 하이 레벨의 선택 신호(scan[n-1])에 의해 트랜지스터(M5)가 턴온되어 있으므로, 이 전류(IOLED)가 유기 EL 소자(OLED)로 전달되어 발광이 이루어진다. 또한, 트랜지스터(M1)의 게이트와 소스 사이의 전압(Vgs)은 커패시터(Cvth, Cst)에 저장이 되므로, T2 기간 이후에도 직전 주사선(Sn-1)의 선택 신호(scan[n-1])가 하이 레벨일 동안 트랜지스터(M1)에서는 유기 EL 소자(OLED)에 수학식 3과 같은 전류를 공급한다. 즉, 커패시터(Cst)는 문턱 전압(Vth) 보상용 커패시터(Cvth)와 함께 데이터 전압을 저장하는 역할을 한다.Next, when the selection signal scan [n-1) of the immediately preceding scan line Sn-1 becomes high level and the selection signal scan [n] of the current scan line Sn becomes low level in the period T2, the transistor M3. , M4 is turned on and transistors M2 and M4 are turned off. The data voltage Vdata is transferred from the data line Dm to the transistor M3. Then, the data voltage Vdata is transferred to the second electrode B of the capacitor Cvth, so that the voltage of the first electrode A of the capacitor Cvth is boosted by the difference between the data voltage Vdata and the power supply voltage VDD. do. Accordingly, the gate of the transistor M1, that is, the voltage Vg of the first electrode A of the capacitor Cvth is represented by Equation 2, and the current I OLED flowing through the drain of the transistor M1 is represented by Equation 3 Become together. Since the transistor M5 is turned on by the high level selection signal scan [n-1], this current I OLED is transmitted to the organic EL element OLED to emit light. In addition, since the voltage Vgs between the gate and the source of the transistor M1 is stored in the capacitors Cvth and Cst, the selection signal scan [n-1] of the previous scan line Sn-1 even after the T2 period is applied. During the high level, the transistor M1 supplies a current as shown in Equation 3 to the organic EL element OLED. That is, the capacitor Cst serves to store the data voltage together with the threshold voltage Vth compensation capacitor Cvth.

여기서, Vgs는 트랜지스터(M1)의 게이트와 소스 사이의 전압, Vth는 트랜지스터(M1)의 문턱 전압, Vdata는 데이터 전압, β는 상수 값을 나타낸다.Here, Vgs represents a voltage between the gate and the source of the transistor M1, Vth represents a threshold voltage of the transistor M1, Vdata represents a data voltage, and β represents a constant value.

수학식 3을 보면, 유기 EL 소자(OLED)에 전달되는 전류(IOLED)는 구동 트랜지스터(M1)의 문턱 전압(Vth)에 관계없이 전원 전압(VDD)과 데이터 전압(Vdata)에 의해 결정이 된다. 따라서 표시 패널(100)의 화소 회로(10)들의 구동 트랜지스터(M1)의 문턱 전압(Vth)이 서로 다르더라도, 제1 실시예에서는 문턱 전압(Vth)의 편차가 커패시터(Cvth)에 의하여 보상되어 유기 EL 소자(OLED)에 공급되는 전류는 일정하게 된다. 즉, 본 발명의 실시예에서 예시한 화소 회로에 의하면, 각 부화소 사이의 위치에 따른 박막 트랜지스터의 문턱 전압의 편차에 의해 발생하는 휘도 불균형 문제를 해결할 수 있다.In Equation 3, the current I OLED transmitted to the organic EL element OLED is determined by the power supply voltage VDD and the data voltage Vdata regardless of the threshold voltage Vth of the driving transistor M1. do. Therefore, even if the threshold voltages Vth of the driving transistors M1 of the pixel circuits 10 of the display panel 100 are different from each other, in the first embodiment, the deviation of the threshold voltage Vth is compensated by the capacitor Cvth. The current supplied to the organic EL element OLED becomes constant. That is, according to the pixel circuit illustrated in the embodiment of the present invention, it is possible to solve the luminance unbalance problem caused by the variation of the threshold voltage of the thin film transistor according to the position between each subpixel.

일반적으로 표시 패널 위에 형성된 복수의 화소 회로(10)의 전원 전압(VDD)은 하나 또는 두 개의 전원 배선에 의해 공급이 된다. 물론 패널의 구조에 따라서 전원 배선을 두 개 이상으로 사용할 수도 있다. 그런데, 구동 트랜지스터(M1)에서 흐르는 전류는 전원 전압(VDD)을 공급하는 전원 배선을 통해서 흐르고 하나의 전원 배선에는 복수의 화소 회로가 연결되어 있으므로, 하나의 전원 배선에는 큰 전류가 흐르게 된다. 따라서 이러한 큰 전류에 의해 전원 배선에서는 큰 전압 강하가 발생하게 되어, 화소 회로의 위치에 따라 전원 배선에서 공급되는 전원 전압(VDD)의 크기가 달라질 수 있다. 수학식 3을 보면, 이러한 전원 전압(VDD)의 차이는 유기 EL 소자(OLED)에 공급되는 전류의 차이로 되어서, 화소 회로의 위치에 따라 휘도의 불균일이 발생할 수 있다. 아래에서는 전원 배선에서의 전압 강하에 의한 휘도 불균일을 방지할 수 있는 실시예에 대해서 도 5를 참조하여 설명한다. In general, the power voltages VDD of the plurality of pixel circuits 10 formed on the display panel are supplied by one or two power lines. Of course, depending on the structure of the panel, more than one power wiring can be used. However, since the current flowing in the driving transistor M1 flows through the power supply wiring for supplying the power supply voltage VDD and a plurality of pixel circuits are connected to one power supply wiring, a large current flows in one power supply wiring. Therefore, a large voltage drop occurs in the power line due to such a large current, and the magnitude of the power voltage VDD supplied from the power line may vary depending on the position of the pixel circuit. Referring to Equation 3, such a difference in power supply voltage VDD is a difference in current supplied to the organic EL element OLED, and thus, unevenness in luminance may occur depending on the position of the pixel circuit. Hereinafter, an embodiment in which luminance unevenness due to voltage drop in a power supply wiring can be prevented will be described with reference to FIG. 5.

도 5는 본 발명의 제2 실시예에 따른 화소 회로를 나타내는 도면이다.5 is a diagram illustrating a pixel circuit according to a second exemplary embodiment of the present invention.

도 5에 도시한 바와 같이, 본 발명의 제2 실시예에 따른 화소 회로는 트랜지스터(M4)의 소스가 전원 전압(VDD)과는 다른 별도의 보상 전원(Vsus)이 연결된다는 점을 제외하면 도 3의 화소 회로와 동일한 구조를 가진다. 즉, 트랜지스터(M4)가 보상 전원(Vsus)과 커패시터(Cvth)의 제2 전극(B) 사이에 연결되어 있으며, 직전 주사선(Sn-1)으로부터의 로우 레벨의 선택 신호(scan[n-1])에 응답하여 턴온된다.As shown in FIG. 5, the pixel circuit according to the second exemplary embodiment of the present invention except for the fact that the source of the transistor M4 is connected to a compensation power supply Vsus different from the power supply voltage VDD. It has the same structure as the pixel circuit of three. That is, the transistor M4 is connected between the compensation power supply Vsus and the second electrode B of the capacitor Cvth, and the low level selection signal scan [n-1 from the previous scan line Sn-1. Turn on in response to]).

도 4를 참조하여, 도 5의 화소 회로의 구체적인 동작을 살펴보면 다음과 같다. Referring to FIG. 4, a detailed operation of the pixel circuit of FIG. 5 will be described.

T1 기간에서, 직전 주사선(Sn-1)의 로우 레벨의 선택 신호(scan[n-1])에 의해 트랜지스터(M2, M4)가 턴온된다. 이때, 트랜지스터(M1)의 소스는 전원(VDD)에 연결되어 있으므로, 커패시터(Cvth)의 제1 전극(A) 전압은 제1 실시예와 동일하게 (VDD+Vth) 전압으로 된다. 그리고 커패시터(Cvth)의 제2 전극(B)은 제1 실시예와 달리 보상 전원(Vsus)에 연결되므로, 커패시터(Cvth)의 제2 전극(B) 전압은 Vsus 전압으로 된다. 즉, 커패시터(Cvth)에는 트랜지스터(M1)의 문턱 전압, 전원 전압(VDD) 및 보상 전압(VSS)에 대응하는 (VDD+Vth-Vsus) 전압이 저장된다.In the T1 period, the transistors M2 and M4 are turned on by the low level selection signal scan [n-1] of the immediately preceding scan line Sn-1. At this time, since the source of the transistor M1 is connected to the power supply VDD, the voltage of the first electrode A of the capacitor Cvth becomes the voltage (VDD + Vth) as in the first embodiment. Since the second electrode B of the capacitor Cvth is connected to the compensation power supply Vsus unlike the first embodiment, the voltage of the second electrode B of the capacitor Cvth becomes a Vsus voltage. That is, the capacitor Cvth stores the voltage (VDD + Vth-Vsus) corresponding to the threshold voltage of the transistor M1, the power supply voltage VDD, and the compensation voltage VSS.

다음, T2 기간에서 직전 주사선(Sn-1)의 하이 레벨의 선택 신호(scan[n-1])와 현재 주사선(Sn)의 로우 레벨의 선택 신호(scan[n])에 의해 트랜지스터(M3, M4)가 턴온되고 트랜지스터(M2, M4)가 턴오프된다. 그러면 데이터 전압(Vdata)이 커패시터(Cvth)의 제2 전극(B)으로 전달되어, 커패시터(Cvth)의 제1 전극(A) 전압은 데이터 전압(Vdata)과 보상 전압(Vsus)의 차이만큼 부스트된다. 따라서 트랜지스터(M1)의 게이트, 즉 커패시터(Cvth)의 제1 전극(A) 전압(Vg)은 수학식 4와 같이 되고, 트랜지스터(M1)의 드레인에 흐르는 전류(IOLED)는 수학식 5와 같이 된다.Next, in the T2 period, the transistor M3, the high level select signal scan [n-1] of the previous scan line Sn-1 and the low level select signal scan [n] of the current scan line Sn. M4 is turned on and transistors M2 and M4 are turned off. Then, the data voltage Vdata is transferred to the second electrode B of the capacitor Cvth, so that the voltage of the first electrode A of the capacitor Cvth is boosted by the difference between the data voltage Vdata and the compensation voltage Vsus. do. Accordingly, the gate of the transistor M1, that is, the voltage Vg of the first electrode A of the capacitor Cvth is represented by Equation 4, and the current I OLED flowing through the drain of the transistor M1 is represented by Equation 5 Become together.

수학식 5에서 알 수 있듯이, 유기 EL 소자(OLED)에 흐르는 전류(IOLED)는 전원 전압(VDD)에 영향을 받지 않으므로, 전원 전압(VDD)을 공급하는 전원 배선에서의 전압 강하에 의한 휘도 편차를 보상할 수 있다. 또한, 보상 전압(Vsus)이 커패시터(Cvth)의 제2 전극(B)에 연결될 때는 커패시터(Cvth)의 제1 전극(A)이 플로팅되어 있으므로 전류 패스가 형성되지 않는다. 따라서 보상 전압(Vsus)을 공급하는 전원 배선에서는 전류 패스가 형성되지 않으므로 전압 강하의 문제가 발생되지 않는다. 따라서, 모든 화소 회로에 실질적으로 동일한 보상 전압(Vsus)이 인가되므로 전압 강하에 의한 전류 편차를 방지할 수 있다. 그리고 이러한 보상 전압(Vsus)으로서 전원 전압(VDD)과 동일한 레벨의 전압을 사용할 수 있다.As can be seen from Equation 5, since the current I OLED flowing through the organic EL element OLED is not affected by the power supply voltage VDD, the luminance due to the voltage drop in the power supply wiring for supplying the power supply voltage VDD. Deviation can be compensated. In addition, when the compensation voltage Vsus is connected to the second electrode B of the capacitor Cvth, the current path is not formed because the first electrode A of the capacitor Cvth is floating. Therefore, the current path is not formed in the power supply line supplying the compensation voltage Vsus, so that the problem of voltage drop does not occur. Therefore, since substantially the same compensation voltage Vsus is applied to all the pixel circuits, it is possible to prevent current variation due to voltage drop. As the compensation voltage Vsus, a voltage having the same level as the power supply voltage VDD may be used.

도 3 및 도 5에서는, 트랜지스터(M1∼M4)를 p채널 트랜지스터로 구현하고 트랜지스터(M5)를 n채널 트랜지스터로 구현하는 경우를 도시하였지만, 이와는 반대로 트랜지스터(M1∼M4)를 n채널 트랜지스터로 구현하고 트랜지스터(M5)를 p채널 트랜지스터로 구현할 수도 있다. 이러한 경우의 화소 구조 및 구동 파형에 대해서는 도 3 내지 도 5로부터 당업자라면 용이하게 알 수 있으므로 그 설명을 생략한다. 또한, 이들 트랜지스터(M1∼M5)를 동일 채널의 트랜지스터로 형성할 수도 있으며, 아래에는 도 6을 참조하여 이러한 실시예에 대해서 설명한다. 3 and 5 illustrate transistors M1 to M4 as p-channel transistors and transistors M5 as n-channel transistors. On the contrary, transistors M1 to M4 are implemented as n-channel transistors. In addition, the transistor M5 may be implemented as a p-channel transistor. The pixel structure and driving waveform in such a case can be easily known to those skilled in the art from FIGS. 3 to 5, and thus description thereof is omitted. In addition, these transistors M1 to M5 may be formed of transistors of the same channel, which will be described below with reference to FIG.

도 6은 본 발명의 제3 실시예에 따른 화소 회로를 나타내는 도면이다. 6 is a diagram illustrating a pixel circuit according to a third exemplary embodiment of the present invention.

도 6에 도시한 바와 같이, 본 발명의 제3 실시예에 따른 화소 회로는 트랜지스터(M5)가 p채널 트랜지스터로 구현되고 트랜지스터(M5)의 게이트에 발광 주사선(En)이 연결된 점을 제외하면 도 5의 화소 회로와 동일하다. 이때, 발광 주사선(En)은 도 2의 표시 패널(100)에서 선택 주사선(Sn)과 쌍을 이루도록 배치할 수 있다. 그리고 트랜지스터(M5)가 p채널이므로, 발광 주사선(En)에 인가되는 구동 파형은 도 4의 구동 파형에서 직전 주사선(Sn-1)의 선택 신호(scan[n-1])를 반전한 형태로 하면 된다. As shown in FIG. 6, the pixel circuit according to the third exemplary embodiment of the present invention is implemented except that the transistor M5 is implemented as a p-channel transistor and the emission scan line En is connected to the gate of the transistor M5. It is the same as the pixel circuit of 5. In this case, the emission scan line En may be disposed to be paired with the selection scan line Sn in the display panel 100 of FIG. 2. Since the transistor M5 is a p-channel, the driving waveform applied to the light emitting scan line En is inverted from the selection signal scan [n-1] of the previous scanning line Sn-1 in the driving waveform of FIG. 4. Just do it.

그리고 도 3, 도 5 및 도 6의 화소 회로에서 현재 주사선(Sn)에 로우 레벨의 선택 신호(scan[n])를 인가하여 커패시터(Cvth)의 제1 전극(A) 전압을 부스팅할 때, 트랜지스터(M1)로부터 유기 EL 소자(OLED)로 전류가 공급되면 부스팅이 제대로 되지 않을 수 있다. 따라서 이 기간에서도 트랜지스터(M1)와 유기 EL 소자(OLED)를 전기적으로 차단할 수 있으며, 이러한 실시예에 대해서 도 7을 참조하여 설명한다.In the pixel circuits of FIGS. 3, 5, and 6, when the low level selection signal scan [n] is applied to the current scan line Sn to boost the voltage of the first electrode A of the capacitor Cvth, If current is supplied from the transistor M1 to the organic EL element OLED, the boosting may not be performed properly. Therefore, even in this period, the transistor M1 and the organic EL element OLED can be electrically cut off, and this embodiment will be described with reference to FIG.

도 7은 본 발명의 제4 실시예에 따른 화소 회로의 구동 파형도이며, 도 7의 구동 파형은 도 6의 화소 회로에 적용된다. 도 7에서는 발광 주사선(En)에 인가되는 발광 신호를 emit[n]으로 도시하였다.7 is a driving waveform diagram of a pixel circuit according to a fourth exemplary embodiment of the present invention, and the driving waveform of FIG. 7 is applied to the pixel circuit of FIG. 6. In FIG. 7, a light emission signal applied to the light emission scan line En is illustrated by emit [n].

도 7에 도시한 바와 같이, 본 발명의 제4 실시예에서는 T1 및 T2 기간에서 발광 주사선(En)에 하이 레벨의 발광 신호(emit[n])가 인가된다는 점을 제외하면 제3 실시예와 동일하다. 즉, T1 및 T2 기간에서 하이 레벨의 발광 신호(emit[n])에 의해 트랜지스터(M5)가 턴오프되어 트랜지스터(M1)와 유기 EL 소자(OLED)가 전기적으로 차단된다. 그리고 T2 기간 이후에 발광 신호(emit[n])가 로우 레벨로 되어 트랜지스터(M5)가 턴온되며, 이에 따라 트랜지스터(M1)로부터 유기 EL 소자(OLED)로 전류가 공급되어 발광이 이루어진다. As shown in FIG. 7, in the fourth embodiment of the present invention, except that the high level light emission signal emit [n] is applied to the light emission scan line En in the periods T1 and T2. same. That is, in the T1 and T2 periods, the transistor M5 is turned off by the high level light emission signal emit [n] to electrically disconnect the transistor M1 and the organic EL element OLED. After the T2 period, the light emission signal emit [n] becomes low and the transistor M5 is turned on. Accordingly, a current is supplied from the transistor M1 to the organic EL element OLED to emit light.

이상에서 설명한 본 발명의 제1 내지 제4 실시예에 따른 화소 회로에서는 커패시터(Cvth)에 구동 트랜지스터(M1)의 문턱 전압에 대응하는 전압을 저장한 후, 이를 이용하여 구동 트랜지스터(M1)의 문턱 전압을 보상한다. 그런데 로우 레벨의 선택 신호(scan[n-1])에 따라 트랜지스터(M2, M4)가 턴온되어 커패시터(Cvth)에 문턱 전압(Cvth)이 저장되는데, 선택 신호(scan[n-1])가 하이 레벨로 될 때 트랜지스터(M2, M4)의 기생 커패시턴스에 의해 킥백(kickback)이 발생할 수 있다. 도 8에 도시한 바와 같이, 킥백에 의해 커패시터(Cvth)의 제1 및 제2 전극(A, B) 전압은 상승한 후, 선택 신호(scan[n])가 로우 레벨로 될 때 데이터 전압(Vdata)에 의해 부스팅이 되면서 다시 감소한다. In the pixel circuits according to the first to fourth embodiments of the present invention described above, after the voltage corresponding to the threshold voltage of the driving transistor M1 is stored in the capacitor Cvth, the threshold of the driving transistor M1 is stored using the voltage. Compensate for voltage. However, the transistors M2 and M4 are turned on according to the low level selection signal scan [n-1] to store the threshold voltage Cvth in the capacitor Cvth, and the selection signal scan [n-1] Kickback may occur due to the parasitic capacitance of transistors M2 and M4 when going to high level. As shown in FIG. 8, after kickback, the voltages of the first and second electrodes A and B of the capacitor Cvth rise, and then the data voltage Vdata when the select signal scan [n] goes low. Decreases again with boosting).

그런데, 커패시터(Cvth)의 제2 전극(B)에 연결된 트랜지스터(M4)에는 커패시터(Cst)가 병렬로 연결되어 있으므로 킥백에 의해 커패시터(Cvth)의 제2 전극(B) 전압은 크게 변동이 되지 않는다. 반면, 커패시터(Cvth)의 제1 전극(A)은 제2 전극(B)과 달리 별도의 커패시터가 연결되어 있지 않으므로 킥백에 의해 큰 전압 변동이 발생한다. 따라서 도 8에 도시한 것처럼 선택 신호(scan[n-1])가 로우 레벨일 때 커패시터(Cvth)에 Vth1 전압이 저장되었다고 가정할 때, 킥백에 의해 커패시터(Cvth)의 전압은 Vth1 전압보다 작은 전압으로 된다. 그 결과 실제 데이터 전압(Vdata)이 인가되는 경우에 커패시터(Cvth)에 저장된 전압은 도 8과 같이 Vth1 전압보다 작은 Vth2 전압으로 된다. 따라서 커패시터(Cvth)가 문턱 전압을 정상적으로 보상하기 위해서는 Vth2 전압을 Vth1 전압에 근사하게 하여야 한다. However, since the capacitor Cst is connected in parallel to the transistor M4 connected to the second electrode B of the capacitor Cvth, the voltage of the second electrode B of the capacitor Cvth is not greatly changed by the kickback. Do not. On the other hand, unlike the second electrode B, the first electrode A of the capacitor Cvth does not have a separate capacitor connected thereto, so a large voltage change occurs due to the kickback. Therefore, assuming that the voltage Vth1 is stored in the capacitor Cvth when the selection signal scan [n-1] is at the low level as shown in FIG. 8, the voltage of the capacitor Cvth is smaller than the voltage Vth1 by kickback. It becomes a voltage. As a result, when the actual data voltage Vdata is applied, the voltage stored in the capacitor Cvth becomes a Vth2 voltage smaller than the Vth1 voltage as shown in FIG. 8. Therefore, in order for the capacitor Cvth to compensate the threshold voltage normally, the voltage Vth2 should be approximated to the voltage Vth1.

도 9는 커패시터(Cst)의 크기를 2pF으로 고정한 상태에서 커패시터(Cvth)의 크기를 변경하면서 Vth1 전압과 Vth2 전압 사이의 관계를 측정한 그래프이다. 도 9를 보면, 커패시터(Cvth)의 크기가 커패시터(Cst)의 크기, 즉 2pF보다 작은 영역에서는 Vth1 전압과 Vth2 전압 사이에 큰 차이가 있는 것을 알 수 있으며, 커패시터(Cvth)의 크기가 커패시터(Cst)의 크기보다 큰 영역으로 가면서 Vth2 전압이 Vth1 전압에 근사해지는 것을 알 수 있다. 따라서 도 3, 도 5 및 도 6의 화소 회로에서 커패시터(Cvth)의 용량을 커패시터(Cst)의 용량 이상으로 설정함으로써 킥백에 의한 영향을 줄일 수 있다. 9 is a graph measuring the relationship between the voltage Vth1 and the voltage Vth2 while changing the size of the capacitor Cvth while the size of the capacitor Cst is fixed at 2 pF. 9, it can be seen that there is a large difference between the voltage Vth1 and the voltage Vth2 in the region where the size of the capacitor Cvth is smaller than the size of the capacitor Cst, that is, 2pF. It can be seen that the voltage Vth2 approximates the voltage Vth1 while going to an area larger than the size of Cst). Therefore, the influence of the kickback may be reduced by setting the capacitance of the capacitor Cvth above the capacitance of the capacitor Cst in the pixel circuit of FIGS. 3, 5, and 6.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

본 발명에 따르면 화소 회로에 포함된 구동 트랜지스터의 문턱 전압의 편차와 각 화소간의 전압 강하량 차이를 보상하여 발광 표시 장치의 휘도 균일성을 개선할 수 있다. 또한, 문턱 전압 보상용 커패시터의 크기를 데이터 저장용 커패시터보다 크게 설정함으로써 킥백에 의한 영향을 줄여 문턱 전압을 최대한 유지할 수 있다.According to the present invention, the luminance uniformity of the light emitting display device can be improved by compensating for the deviation of the threshold voltage of the driving transistor included in the pixel circuit and the difference in voltage drop between the pixels. In addition, by setting the size of the threshold voltage compensation capacitor larger than the data storage capacitor, it is possible to reduce the influence of the kickback to maintain the maximum threshold voltage.

도 1에 종래 기술에 따른 전압 기입 방식의 유기 EL 표시 장치의 화소 회로를 나타내는 도면이다. 1 is a diagram showing a pixel circuit of an organic EL display device of a voltage writing method according to the prior art.

도 2는 본 발명의 실시예에 따른 발광 표시 장치를 개략적으로 도시한 것이다. 2 schematically illustrates a light emitting display device according to an embodiment of the present invention.

도 3은 본 발명의 제1 실시예에 따른 화소 회로를 나타내는 도면이다. 3 is a diagram illustrating a pixel circuit according to a first exemplary embodiment of the present invention.

도 4는 도 3의 화소 회로의 구동 타이밍도이다. 4 is a driving timing diagram of the pixel circuit of FIG. 3.

도 5는 본 발명의 제2 실시예에 따른 화소 회로를 나타내는 도면이다.5 is a diagram illustrating a pixel circuit according to a second exemplary embodiment of the present invention.

도 6은 본 발명의 제3 실시예에 따른 화소 회로를 나타내는 도면이다. 6 is a diagram illustrating a pixel circuit according to a third exemplary embodiment of the present invention.

도 7은 본 발명의 제4 실시예에 따른 화소 회로의 구동 파형도이다.7 is a driving waveform diagram of a pixel circuit according to a fourth exemplary embodiment of the present invention.

도 8은 킥백에 의한 문턱 전압 보상용 커패시터의 양단 전압 변화를 나타내는 도면이다. FIG. 8 is a diagram illustrating a voltage change between both ends of a threshold voltage compensation capacitor due to kickback.

도 9는 문턱 전압 보상용 커패시터와 저장용 커패시터 사이의 크기에 따른 킥백의 영향을 나타내는 도면이다. 9 is a view showing the effect of the kickback according to the size between the threshold voltage compensation capacitor and the storage capacitor.

Claims (10)

데이터 전압을 전달하는 복수의 데이터선, 선택 신호를 전달하는 복수의 주사선 및 상기 주사선과 상기 데이터선에 각각 연결되는 복수의 화소 회로를 포함하는 발광 표시 장치에 있어서, A light emitting display device comprising: a plurality of data lines for transmitting a data voltage, a plurality of scanning lines for transmitting a selection signal, and a plurality of pixel circuits connected to the scanning lines and the data lines, respectively. 상기 화소 회로는, The pixel circuit, 제1 주 전극에 제어 전극과 제2 주 전극 사이의 전압에 대응하는 전류가 흐르며, 상기 제2 주 전극은 제1 전원에 연결되는 트랜지스터, A current corresponding to a voltage between the control electrode and the second main electrode flows through the first main electrode, wherein the second main electrode is connected to a first power source; 인가되는 전류의 크기에 대응하는 빛을 발광하는 발광 소자, A light emitting device for emitting light corresponding to the magnitude of the applied current, 제1단이 상기 제어 전극에 연결되는 제1 커패시터, 그리고 A first capacitor having a first end connected to the control electrode, and 제2 전원과 상기 제1 커패시터의 제2단 사이에 연결되며 상기 제1 커패시터보다 작은 용량을 가지는 제2 커패시터를 포함하며, A second capacitor connected between a second power supply and a second end of the first capacitor, the second capacitor having a smaller capacitance than the first capacitor, 상기 제1 주 전극과 상기 발광 소자를 전기적으로 차단한 상태에서 상기 트랜지스터를 다이오드 연결시키고 상기 제1 커패시터의 제2단을 제2 전원에 전기적으로 연결하는 제1 기간, 상기 제1 커패시터의 제2단에 데이터 전압을 인가하는 제2 기간 순으로 동작하는 발광 표시 장치.A first period in which the transistor is diode-connected and the second end of the first capacitor is electrically connected to a second power source in a state in which the first main electrode and the light emitting element are electrically disconnected, and the second of the first capacitor A light emitting display device that operates in order of a second period of applying a data voltage to the terminal. 제1항에 있어서, The method of claim 1, 상기 제1 기간에서 직전 주사선에 제1 레벨의 선택 신호가 인가되며, In the first period, a selection signal of a first level is applied to the immediately preceding scan line, 상기 제2 기간에서 현재 주사선에 상기 제1 레벨의 선택 신호가 인가되는 발광 표시 장치. And a selection signal of the first level is applied to the current scan line in the second period. 제2항에 있어서, The method of claim 2, 상기 직전 주사선의 제1 레벨의 선택 신호에 응답하여 상기 트랜지스터를 다이오드 연결하는 제1 스위칭 소자, A first switching element diode-connecting the transistor in response to a selection signal of a first level of the immediately preceding scan line, 상기 제1 커패시터의 제2단과 상기 제2 전원에 사이에 연결되어 상기 직전 주사선의 상기 제1 레벨의 선택 신호에 응답하여 턴온되는 제2 스위칭 소자, 그리고A second switching element connected between the second end of the first capacitor and the second power supply and turned on in response to a selection signal of the first level of the immediately preceding scan line; and 상기 현재 주사선의 제1 레벨의 선택 신호에 응답하여 상기 데이터 전압을 상기 제1 커패시터의 제2단으로 전달하는 제3 스위칭 소자를 더 포함하는 발광 표시 장치. And a third switching element configured to transfer the data voltage to the second end of the first capacitor in response to the selection signal of the first level of the current scan line. 제3항에 있어서, The method of claim 3, 상기 화소 회로는 상기 제1 주 전극과 상기 트랜지스터 사이에 연결되는 제4 스위칭 소자를 더 포함하며, The pixel circuit further includes a fourth switching element connected between the first main electrode and the transistor, 상기 제4 스위칭 소자는 상기 제1 기간에서 턴오프되고 상기 제2 기간에서 턴온되는 발광 표시 장치. The fourth switching element is turned off in the first period and is turned on in the second period. 제3항에 있어서, The method of claim 3, 상기 화소 회로는 상기 제1 주 전극과 상기 트랜지스터 사이에 연결되는 제4 스위칭 소자를 더 포함하며, The pixel circuit further includes a fourth switching element connected between the first main electrode and the transistor, 상기 제4 스위칭 소자는 상기 제1 기간 및 제2 기간에서 턴오프되고 상기 제2 기간 이후에 턴온되는 발광 표시 장치. The fourth switching element is turned off in the first and second periods and is turned on after the second period. 데이터 전압을 전달하는 복수의 데이터선, 선택 신호를 전달하는 복수의 주사선 및 상기 주사선과 상기 데이터선에 각각 연결되는 복수의 화소 회로를 포함하는 발광 표시 장치에 있어서, A light emitting display device comprising: a plurality of data lines for transmitting a data voltage, a plurality of scanning lines for transmitting a selection signal, and a plurality of pixel circuits connected to the scanning lines and the data lines, respectively. 상기 화소 회로는,The pixel circuit, 제1 주 전극에 제어 전극과 제2 주 전극 사이의 전압에 대응하는 전류가 흐르며, 상기 제2 주 전극은 제1 전원에 연결되는 트랜지스터, A current corresponding to a voltage between the control electrode and the second main electrode flows through the first main electrode, wherein the second main electrode is connected to a first power source; 인가되는 전류의 크기에 대응하는 빛을 발광하는 발광 소자, A light emitting device for emitting light corresponding to the magnitude of the applied current, 상기 주사선으로부터의 선택 신호가 제1 레벨로 되기 전의 제1 기간에서 상기 트랜지스터를 다이오드 연결하는 제1 스위칭 소자,A first switching element for diode-connecting the transistor in a first period before the selection signal from the scan line becomes a first level; 제1단이 상기 제어 전극에 연결되는 제1 커패시터, A first capacitor having a first end connected to the control electrode, 제2 전원과 상기 제1 커패시터의 제2단 사이에 연결되며 상기 제1 커패시터보다 작은 용량을 가지는 제2 커패시터, A second capacitor connected between a second power supply and a second end of the first capacitor and having a smaller capacitance than the first capacitor, 상기 제1 기간에서 상기 제1 커패시터의 제2단과 제2 전원을 연결하는 제2 스위칭 소자, 그리고 A second switching element connecting the second end of the first capacitor and a second power source in the first period, and 제2 기간에서 상기 주사선으로부터의 상기 제1 레벨의 선택 신호에 응답하여 상기 데이터선으로부터의 데이터 전압을 상기 제1 커패시터의 제2 전극으로 전달하는 제3 스위칭 소자를 포함하는 발광 표시 장치.And a third switching element configured to transfer a data voltage from the data line to the second electrode of the first capacitor in response to the selection signal of the first level from the scan line in a second period. 제6항에 있어서, The method of claim 6, 상기 제1 기간은 상기 화소 회로의 직전 주사선에 상기 제1 레벨의 선택 신호가 인가되는 기간인 발광 표시 장치. And the first period is a period in which the selection signal of the first level is applied to a scan line immediately before the pixel circuit. 제7항에 있어서, The method of claim 7, wherein 상기 제1 및 제2 스위칭 소자는 상기 직전 주사선의 상기 제1 레벨의 선택 신호에 응답하여 턴온되는 발광 표시 장치. And the first and second switching elements are turned on in response to a selection signal of the first level of the immediately preceding scan line. 제6항에 있어서, The method of claim 6, 상기 화소 회로는, 상기 트랜지스터와 상기 발광 소자 사이에 연결되어 상기 제1 기간에서 턴오프되는 제4 스위칭 소자를 더 포함하는 발광 표시 장치. The pixel circuit further comprises a fourth switching element connected between the transistor and the light emitting element and turned off in the first period. 제6항에 있어서, The method of claim 6, 상기 화소 회로는, 상기 트랜지스터와 상기 발광 소자 사이에 연결되어 상기 제1 및 제2 기간에서 턴오프되는 제4 스위칭 소자를 더 포함하는 발광 표시 장치. The pixel circuit further includes a fourth switching element connected between the transistor and the light emitting element and turned off in the first and second periods.
KR1020040034214A 2004-05-14 2004-05-14 Light emitting display KR100627305B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040034214A KR100627305B1 (en) 2004-05-14 2004-05-14 Light emitting display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040034214A KR100627305B1 (en) 2004-05-14 2004-05-14 Light emitting display

Publications (2)

Publication Number Publication Date
KR20050109164A true KR20050109164A (en) 2005-11-17
KR100627305B1 KR100627305B1 (en) 2006-09-25

Family

ID=37285124

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040034214A KR100627305B1 (en) 2004-05-14 2004-05-14 Light emitting display

Country Status (1)

Country Link
KR (1) KR100627305B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104821150A (en) * 2015-04-24 2015-08-05 北京大学深圳研究生院 Pixel circuit, driving method thereof and display device
CN108182909A (en) * 2018-01-02 2018-06-19 京东方科技集团股份有限公司 OLED driver circuit and driving method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104821150A (en) * 2015-04-24 2015-08-05 北京大学深圳研究生院 Pixel circuit, driving method thereof and display device
CN108182909A (en) * 2018-01-02 2018-06-19 京东方科技集团股份有限公司 OLED driver circuit and driving method
US10559255B2 (en) 2018-01-02 2020-02-11 Boe Technology Group Co., Ltd. Organic light-emitting diode driving circuit, driving method, display substrate, and display apparatus

Also Published As

Publication number Publication date
KR100627305B1 (en) 2006-09-25

Similar Documents

Publication Publication Date Title
KR100560479B1 (en) Light emitting display device, and display panel and driving method thereof
JP4786135B2 (en) Light emitting display device, display panel and driving method thereof
KR100497247B1 (en) Light emitting display device and display panel and driving method thereof
KR100497246B1 (en) Light emitting display device and display panel and driving method thereof
KR100502912B1 (en) Light emitting display device and display panel and driving method thereof
KR100578813B1 (en) Light emitting display and method thereof
KR100536235B1 (en) Light emitting display device and driving method thereof
US7358938B2 (en) Circuit and method for driving pixel of organic electroluminescent display
KR101127582B1 (en) P pixel circuit, organic electro-luminescent display apparatus and controlling method for the same
KR100578793B1 (en) Light emitting display device using the panel and driving method thereof
KR100599596B1 (en) Light emitting display
KR100648676B1 (en) Light emitting display
KR100658618B1 (en) Light emitting display and driving method thereof
KR100536237B1 (en) Light emitting display device and driving method thereof
KR100578846B1 (en) Light emitting display
KR20050104816A (en) Light emitting display device
KR100560456B1 (en) Light emitting display
KR100648690B1 (en) Light emitting display
KR100627305B1 (en) Light emitting display
KR100570782B1 (en) Light emitting display
KR100648673B1 (en) Light emitting display
KR100515307B1 (en) Image display apparatus, and driving method thereof
KR100590066B1 (en) Light emitting display device and display panel thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120906

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee