KR100658618B1 - Light emitting display and driving method thereof - Google Patents

Light emitting display and driving method thereof Download PDF

Info

Publication number
KR100658618B1
KR100658618B1 KR1020040035478A KR20040035478A KR100658618B1 KR 100658618 B1 KR100658618 B1 KR 100658618B1 KR 1020040035478 A KR1020040035478 A KR 1020040035478A KR 20040035478 A KR20040035478 A KR 20040035478A KR 100658618 B1 KR100658618 B1 KR 100658618B1
Authority
KR
South Korea
Prior art keywords
capacitor
light emitting
transistor
period
power source
Prior art date
Application number
KR1020040035478A
Other languages
Korean (ko)
Other versions
KR20050110458A (en
Inventor
정보용
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040035478A priority Critical patent/KR100658618B1/en
Publication of KR20050110458A publication Critical patent/KR20050110458A/en
Application granted granted Critical
Publication of KR100658618B1 publication Critical patent/KR100658618B1/en

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E01—CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
    • E01H—STREET CLEANING; CLEANING OF PERMANENT WAYS; CLEANING BEACHES; DISPERSING OR PREVENTING FOG IN GENERAL CLEANING STREET OR RAILWAY FURNITURE OR TUNNEL WALLS
    • E01H1/00—Removing undesirable matter from roads or like surfaces, with or without moistening of the surface
    • E01H1/02—Brushing apparatus, e.g. with auxiliary instruments for mechanically loosening dirt
    • E01H1/05—Brushing apparatus, e.g. with auxiliary instruments for mechanically loosening dirt with driven brushes
    • E01H1/056—Brushing apparatus, e.g. with auxiliary instruments for mechanically loosening dirt with driven brushes having horizontal axes

Landscapes

  • Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

유기 EL 표시 장치에서, 직전 선택 신호에 응답하여 구동 트랜지스터를 다이오드 연결시키고 구동 트랜지스터의 게이트에 제1단이 연결된 제1 커패시터의 제2단을 전원에 연결하여, 제1 커패시터에 구동 트랜지스터의 문턱 전압을 저장한다. 다음, 현재 선택 신호에 응답하여 트랜지스터의 소스와 게이트 사이에 연결된 제2 커패시터를 게이트와 전기적으로 차단하고, 제1 커패시터의 제2단을 데이터 전압으로 변경한다. 다음, 제2 커패시터를 게이트와 다시 연결한 상태에서 트랜지스터의 전류를 유기 EL 소자로 공급한다. In an organic EL display device, a threshold voltage of a driving transistor is connected to a first capacitor by diode-connecting a driving transistor in response to a previous selection signal and connecting a second terminal of a first capacitor having a first end connected to a gate of the driving transistor to a power supply. Save it. Next, the second capacitor connected between the source and the gate of the transistor is electrically cut off from the gate in response to the current selection signal, and the second end of the first capacitor is changed to a data voltage. Next, the current of the transistor is supplied to the organic EL element while the second capacitor is connected to the gate again.

유기EL, 기생 커패시턴스, 문턱 전압, 보상, 데이터 전압Organic EL, Parasitic Capacitance, Threshold Voltage, Compensation, Data Voltage

Description

발광 표시 장치 및 그 구동 방법{LIGHT EMITTING DISPLAY AND DRIVING METHOD THEREOF}LIGHT EMITTING DISPLAY AND DRIVING METHOD THEREOF

도 1에 종래 기술에 따른 전압 기입 방식의 유기 EL 표시 장치의 화소 회로를 나타내는 도면이다. 1 is a diagram showing a pixel circuit of an organic EL display device of a voltage writing method according to the prior art.

도 2는 도 1의 화소 회로의 구동 파형도이다. 2 is a driving waveform diagram of the pixel circuit of FIG. 1.

도 3은 본 발명의 실시예에 따른 발광 표시 장치를 개략적으로 도시한 것이다. 3 schematically illustrates a light emitting display device according to an embodiment of the present invention.

도 4는 본 발명의 제1 실시예에 따른 화소 회로를 나타내는 도면이다. 4 is a diagram illustrating a pixel circuit according to a first embodiment of the present invention.

도 5는 도 4의 화소 회로의 구동 타이밍도이다. 5 is a driving timing diagram of the pixel circuit of FIG. 4.

도 6은 본 발명의 제2 실시예에 따른 화소 회로를 나타내는 도면이다.6 is a diagram illustrating a pixel circuit according to a second exemplary embodiment of the present invention.

도 7은 본 발명의 제3 실시예에 따른 화소 회로를 나타내는 도면이다.7 is a diagram illustrating a pixel circuit according to a third exemplary embodiment of the present invention.

도 8은 본 발명의 제4 실시예에 따른 화소 회로의 구동 파형도이다.8 is a driving waveform diagram of a pixel circuit according to a fourth exemplary embodiment of the present invention.

본 발명은 발광 표시 장치 및 그 구동 방법에 관한 것으로, 더욱 상세하게는 유기 전계발광(electro luminescence, 이하 'EL'이라 함) 표시 장치에 관한 것이 다.The present invention relates to a light emitting display device and a driving method thereof, and more particularly, to an organic electroluminescence (EL) display device.

일반적으로 유기 EL 표시 장치는 형광성 유기 화합물을 전기적으로 여기시켜 발광시키는 표시 장치로서, 행렬 형태로 배열된 유기 발광셀들을 구동하여 영상을 표현할 수 있도록 되어 있다. 이러한 유기 발광셀은 다이오드 특성을 가져서 유기 발광 다이오드(OLED)로 불리며, 애노드 전극층, 유기 박막, 캐소드 전극층의 구조를 가지고 있다. 그리고 애노드 전극 및 캐소드 전극을 통하여 주입되는 정공과 전자가 유기 박막에서 결합되어 발광이 이루어진다. 이와 같이, 유기 발광셀은 주입되는 전자 및 정공의 양, 즉 인가되는 전류의 크기에 따라 발광하는 양이 달라진다.In general, an organic EL display device is a display device for electrically exciting a fluorescent organic compound to emit light, and is capable of driving an organic light emitting cell arranged in a matrix to represent an image. Such an organic light emitting cell has a diode characteristic and is called an organic light emitting diode (OLED) and has a structure of an anode electrode layer, an organic thin film, and a cathode electrode layer. In addition, holes and electrons injected through the anode electrode and the cathode electrode are combined in the organic thin film to emit light. As such, the amount of light emitted from the organic light emitting cell varies depending on the amount of electrons and holes injected, that is, the magnitude of the applied current.

이러한 유기 발광셀을 구동하는 방식에는 단순 매트릭스(passive matrix) 방식과 박막 트랜지스터(thin film transistor, TFT)를 이용한 능동 구동(active matrix) 방식이 있다. 그리고 능동 구동 방식은 커패시터에 전압을 기입하여 유지시키기 위해 인가되는 신호의 형태에 따라 전압 기입(voltage programming) 방식과 전류 기입(current programming) 방식으로 나누어진다.The organic light emitting cell may be driven by a simple matrix method and an active matrix method using a thin film transistor (TFT). The active driving method is divided into a voltage programming method and a current programming method according to the type of a signal applied to write and maintain a voltage in a capacitor.

일반적으로 전압 기입 방식의 유기 EL 표시 장치의 화소 회로는 구동 트랜지스터의 문턱 전압의 편차에 의해 휘도가 불균일해질 수 있다는 문제점이 있다. 이러한 문턱 전압의 편차를 보상하기 위한 화소 회로로서 도슨 등에 의해 제안된 미국등록특허 제6,229,506호가 있으며, 이를 도 1에 도시하였다.In general, a pixel circuit of a voltage write type organic EL display device has a problem in that luminance may be uneven due to variations in threshold voltages of the driving transistors. US Patent No. 6,229,506 proposed by Dawson et al. As a pixel circuit for compensating such a deviation of the threshold voltage is shown in FIG.

도 1은 전압 기입 방식의 유기 EL 표시 장치의 화소 회로이며, 도 2는 도 1의 화소 회로의 구동 파형도이다. 도 1은 복수의 화소 회로 중 m번째 데이터선(Dm) 과 n번째 주사선(Sn)에 연결된 화소 회로를 대표적으로 도시한 것이다. Fig. 1 is a pixel circuit of a voltage write type organic EL display device, and Fig. 2 is a drive waveform diagram of the pixel circuit of Fig. 1. FIG. 1 representatively illustrates a pixel circuit connected to an m th data line Dm and an n th scan line Sn of a plurality of pixel circuits.

도 1 및 도 2를 보면, 먼저 주사선(Sn)에 로우 레벨의 신호가 인가될 때 제1 및 제2 신호선(AZ, AZB)에 로우 레벨의 신호가 인가된다. 그러면 트랜지스터(M3)가 턴온되어 구동 트랜지스터(M1)는 다이오드 연결되고 트랜지스터(M4)가 턴온되어 초기화된다. 이어서, 제2 주사선(AZB)의 신호가 하이 레벨로 되어 다이오드 연결된 트랜지스터(M1)에 의해 트랜지스터(M1)의 게이트 전압은 전원 전압(VDD)과 문턱 전압(Vth)의 합(VDD+Vth)으로 된다. 또한, 이 경우에 데이터선(Dm)에는 기준 전압이 인가되는데 이 기준 전압은 VDD 전압과 동일하다. 다음, 제1 신호선(AZ)의 신호가 하이 레벨로 되고 데이터선(Dm)에 데이터 전압(Vdata)이 인가된다. 그러면 커패시터(C2)의 일단 전압이 (Vdata-VDD) 전압만큼 변경되고, 커패시터(C1, C2)는 직렬 연결되어 있으므로 트랜지스터(M1)의 게이트 전압(Vg)은 수학식 1과 같이 된다. 1 and 2, first, when a low level signal is applied to the scan line Sn, a low level signal is applied to the first and second signal lines AZ and AZB. Then, the transistor M3 is turned on, the driving transistor M1 is diode-connected, and the transistor M4 is turned on and initialized. Subsequently, the signal of the second scan line AZB is at a high level so that the gate voltage of the transistor M1 is the sum of the power supply voltage VDD and the threshold voltage Vth by the diode-connected transistor M1 (VDD + Vth). do. In this case, a reference voltage is applied to the data line Dm, which is equal to the VDD voltage. Next, the signal of the first signal line AZ becomes high and the data voltage Vdata is applied to the data line Dm. Then, since the voltage of one end of the capacitor C2 is changed by the voltage (Vdata-VDD), and the capacitors C1 and C2 are connected in series, the gate voltage Vg of the transistor M1 is expressed by Equation 1 below.

Figure 112004021049330-pat00001
Figure 112004021049330-pat00001

다음, 제2 신호선(AZB)의 신호가 로우 레벨로 되면 트랜지스터(M4)가 턴온되어 트랜지스터(M1)에서 유기 EL 소자(OLED)로 전류가 공급되어 발광이 이루어지며, 트랜지스터(M1)에서 공급되는 전류(IOLED)는 수학식 2와 같이 된다. 수학식 2에서 알 수 있듯이 전류(IOLED)는 트랜지스터(M1)의 문턱 전압에 관계없이 결정되므로 문턱 전압의 편차가 보상된다.Next, when the signal of the second signal line AZB is at a low level, the transistor M4 is turned on so that a current is supplied from the transistor M1 to the organic EL element OLED to emit light, and is supplied from the transistor M1. The current I OLED becomes as shown in equation (2). As can be seen in Equation 2, since the current I OLED is determined regardless of the threshold voltage of the transistor M1, the deviation of the threshold voltage is compensated for.

Figure 112004021049330-pat00002
Figure 112004021049330-pat00002

여기서, Vgs는 트랜지스터(M1)의 게이트와 소스 사이의 전압, β는 트랜지스터(M1)의 크기 및 특성에 의해 결정되는 상수 값을 나타낸다.Here, Vgs denotes a voltage between the gate and the source of the transistor M1, and β denotes a constant value determined by the size and characteristics of the transistor M1.

이와 같은 화소 회로는 구동 트랜지스터(M1)의 문턱 전압의 편차를 보상할 수 있지만, 휘도가 감소하는 문제점과 데이터 전압의 기준 전압에 대한 제약이 있다. 구체적으로, 도 1의 화소 회로에서 데이터 전압(Vdata)에 의해 트랜지스터(M1)의 게이트 전압이 부스트될 때, 커패시터(C1) 때문에 (VDD-Vdata) 전압만큼 부스트되지 않는다. 따라서 수학식 2와 같이 트랜지스터(M1)의 게이트와 소스 사이의 전압의 크기가 감소하여 휘도가 떨어진다는 문제점이 있다. Such a pixel circuit can compensate for the deviation of the threshold voltage of the driving transistor M1, but there are problems of decreasing luminance and limitations on the reference voltage of the data voltage. Specifically, when the gate voltage of the transistor M1 is boosted by the data voltage Vdata in the pixel circuit of FIG. 1, it is not boosted by the voltage (VDD-Vdata) because of the capacitor C1. Therefore, as shown in Equation 2, the voltage between the gate and the source of the transistor M1 is reduced, resulting in a problem that the luminance is lowered.

또한, 데이터 전압(Vdata)이 데이터선(Dm)에 인가되기 전에 주사선(Sn)에 선택 신호가 인가된 상태에서, 항상 전원 전압(VDD)과 동일한 기준 전압이 데이터선(Dm)에 인가되어야 한다. 즉, 데이터선의 기준 전압을 전원 전압과 동일하게 설정하여야 하므로, 데이터 전압을 결정할 수 있는 범위가 좁아진다.Also, in the state where the selection signal is applied to the scan line Sn before the data voltage Vdata is applied to the data line Dm, the same reference voltage as the power supply voltage VDD should always be applied to the data line Dm. . That is, since the reference voltage of the data line should be set equal to the power supply voltage, the range in which the data voltage can be determined is narrowed.

본 발명이 이루고자 하는 기술적 과제는 종래의 화소 회로의 문제점을 해결하면서 구동 트랜지스터의 문턱 전압의 편차를 보상할 수 있는 발광 표시 장치를 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a light emitting display device capable of compensating for a variation in a threshold voltage of a driving transistor while solving a problem of a conventional pixel circuit.

본 발명의 한 특징에 따르면, 데이터 전압을 전달하는 복수의 데이터선, 선택 신호를 전달하는 복수의 주사선 및 상기 주사선과 상기 데이터선에 각각 연결되는 복수의 화소 회로를 포함하며, 적어도 두 색상의 화소 회로가 각각 존재하는 발광 표시 장치가 제공된다. 본 발명의 화소 회로는, 제1 주 전극에 제어 전극과 제2 주 전극 사이의 전압에 대응하는 전류가 흐르며 상기 제2 주 전극은 제1 전원에 연결되는 트랜지스터, 인가되는 전류의 크기에 대응하는 빛을 발광하는 발광 소자, 제1단이 상기 제어 전극에 연결되는 제1 커패시터, 그리고 상기 제1 전원에 제1단이 연결되는 제2 커패시터를 포함한다. 본 발명의 화소 회로는 상기 트랜지스터를 다이오드 연결시키고 상기 제1 커패시터의 제2단을 제2 전원에 전기적으로 연결하는 제1 기간, 상기 제1 커패시터의 제2단에 데이터 전압을 인가하는 제2 기간 순으로 동작한다. 이때, 상기 발광 소자의 발광 시에는 상기 제2 커패시터의 제2단이 상기 제어 전극에 연결되고 상기 제1 주 전극이 상기 발광 소자에 연결되어 있다.According to an aspect of the present invention, a plurality of data lines for transmitting a data voltage, a plurality of scan lines for transmitting a selection signal, and a plurality of pixel circuits respectively connected to the scan lines and the data lines, each pixel having at least two colors. A light emitting display device each having a circuit is provided. In the pixel circuit of the present invention, a current corresponding to a voltage between a control electrode and a second main electrode flows through a first main electrode, and the second main electrode corresponds to a transistor connected to a first power source, and corresponding to a magnitude of an applied current. A light emitting device for emitting light includes a first capacitor having a first end connected to the control electrode, and a second capacitor having a first end connected to the first power source. The pixel circuit of the present invention has a first period of diode-connecting the transistor and electrically connecting the second end of the first capacitor to a second power supply, and a second period of applying a data voltage to the second end of the first capacitor. It works in order. In this case, when the light emitting device emits light, a second end of the second capacitor is connected to the control electrode and the first main electrode is connected to the light emitting device.

본 발명의 한 실시예에 따르면, 상기 제1 및 제2 기간에서 상기 발광 소자가 전기적으로 차단되며, 상기 제2 기간에서 상기 제2 커패시터의 제2단이 상기 제어 전극과 전기적으로 차단되며, 상기 제2 기간 이후에 상기 발광 소자가 발광한다.According to an embodiment of the present invention, the light emitting device is electrically cut off in the first and second periods, and the second end of the second capacitor is electrically cut off from the control electrode in the second period. The light emitting element emits light after the second period.

본 발명의 한 실시예에 따르면, 상기 제1 기간에서 상기 발광 소자가 전기적으로 차단되며, 상기 제1 기간 이후에 상기 발광 소자가 발광한다. According to an embodiment of the present invention, the light emitting device is electrically blocked in the first period, and the light emitting device emits light after the first period.

본 발명의 한 실시예에 따르면, 상기 제1 기간 및 제2 기간에서 상기 발광 소자가 전기적으로 차단되며, 상기 제2 기간 이후에 상기 발광 소자가 발광하는 발 광 표시 장치. According to an embodiment of the present invention, the light emitting device is electrically blocked in the first period and the second period, and the light emitting device emits light after the second period.

본 발명의 다른 실시예에 따르면, 상기 제1 기간에서 직전 주사선에 제1 레벨의 선택 신호가 인가되며, 상기 제2 기간에서 현재 주사선에 상기 제1 레벨의 선택 신호가 인가된다.According to another embodiment of the present invention, the first level selection signal is applied to the immediately preceding scan line in the first period, and the selection signal of the first level is applied to the current scan line in the second period.

본 발명의 다른 특징에 따르면, 데이터 전압을 전달하는 복수의 데이터선, 선택 신호를 전달하는 복수의 주사선 및 상기 주사선과 상기 데이터선에 각각 연결되는 복수의 화소 회로를 포함하는 발광 표시 장치가 제공된다. 본 발명의 화소 회로는, 제1 주 전극에 제어 전극과 제2 주 전극 사이의 전압에 대응하는 전류가 흐르며 상기 제2 주 전극은 제1 전원에 연결되는 트랜지스터, 인가되는 전류의 크기에 대응하는 빛을 발광하는 발광 소자, 상기 주사선으로부터의 선택 신호가 제1 레벨로 되기 전의 제1 기간에서 상기 트랜지스터를 다이오드 연결하는 제1 스위칭 소자, 제1단이 상기 제어 전극에 연결되는 제1 커패시터, 상기 제1 전원에 제1단이 연결되는 제2 커패시터, 상기 제1 기간에서 상기 제1 커패시터의 제2단과 제2 전원을 연결하는 제2 스위칭 소자, 그리고 제2 기간에서 상기 주사선으로부터의 상기 제1 레벨의 선택 신호에 응답하여 상기 데이터선으로부터의 데이터 전압을 상기 제1 커패시터의 제2 전극으로 전달하는 제3 스위칭 소자를 포함한다. 이때, 상기 제2 커패시터의 제2단과 상기 제어 전극이 연결되고 상기 발광 소자와 상기 제1 주 전극이 연결되는 경우에 상기 발광 소자가 발광한다. According to another aspect of the present invention, there is provided a light emitting display device including a plurality of data lines for transmitting a data voltage, a plurality of scan lines for transmitting a selection signal, and a plurality of pixel circuits respectively connected to the scan lines and the data lines. . In the pixel circuit of the present invention, a current corresponding to a voltage between a control electrode and a second main electrode flows through a first main electrode, and the second main electrode corresponds to a transistor connected to a first power source, and corresponding to a magnitude of an applied current. A light emitting element for emitting light, a first switching element for diode-connecting the transistor in a first period before the selection signal from the scanning line reaches a first level, a first capacitor having a first end connected to the control electrode, and A second capacitor having a first end connected to a first power source, a second switching element connecting the second end of the first capacitor and a second power source in the first period, and the first from the scan line in a second period And a third switching device configured to transfer the data voltage from the data line to the second electrode of the first capacitor in response to the level selection signal. The light emitting device emits light when the second end of the second capacitor and the control electrode are connected and the light emitting device and the first main electrode are connected.

본 발명의 또다른 특징에 따르면, 제어 전극과 제1 전원에 연결된 제1 주 전극 사이의 전압에 대응하는 전류가 제2 주 전극으로 흐르는 트랜지스터와 인가되는 전류의 크기에 대응하는 빛을 발광하는 발광 소자가 형성된 화소 회로를 포함하는 발광 표시 장치를 구동하는 방법이 제공된다. 본 발명의 구동 방법은, 상기 트랜지스터를 다이오드 연결한 상태에서 상기 제어 전극에 제1단이 연결된 제1 커패시터의 제2단을 제2 전원에 연결하는 단계, 상기 제1 전원에 제1단이 연결되는 제2 커패시터의 제2단을 상기 제어 전극과 전기적으로 차단하고 상기 제1 커패시터의 제2단을 상기 제2 전원과 전기적으로 차단한 상태에서 상기 제1 커패시터의 제2단에 데이터 전압을 인가하는 단계, 그리고 상기 제2 커패시터의 제2단을 상기 제어 전극에 연결한 상태에서 상기 트랜지스터의 전류를 상기 발광 소자로 전달하는 단계를 포함한다.According to another feature of the invention, the light emission for emitting a light corresponding to the magnitude of the current applied to the transistor flowing to the second main electrode the current corresponding to the voltage between the control electrode and the first main electrode connected to the first power source A method of driving a light emitting display device including a pixel circuit in which elements are formed is provided. The driving method of the present invention includes connecting a second end of a first capacitor having a first end connected to the control electrode to a second power source in a diode-connected state of the transistor, wherein the first end is connected to the first power source. A data voltage is applied to the second end of the first capacitor while the second end of the second capacitor is electrically disconnected from the control electrode and the second end of the first capacitor is electrically disconnected from the second power source. And transferring a current of the transistor to the light emitting device in a state where the second end of the second capacitor is connected to the control electrode.

도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 전기적으로 연결되어 있는 경우도 포함한다. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention. Like parts are designated by like reference numerals throughout the specification. When a part is connected to another part, this includes not only a directly connected part but also an electrically connected part with another element in between.

이제 본 발명의 실시예에 따른 발광 표시 장치에 대하여 도면을 참고로 하여 상세하게 설명한다. 그리고 본 발명의 실시예에서는 발광 표시 장치로서 유기 물질의 전계발광을 이용하는 유기 EL 표시 장치를 예로 들어 설명한다. A light emitting display device according to an embodiment of the present invention will now be described in detail with reference to the accompanying drawings. In the embodiment of the present invention, an organic EL display device using electroluminescence of an organic material is described as an example of a light emitting display device.

도 3은 본 발명의 실시예에 따른 발광 표시 장치를 개략적으로 도시한 것이다. 3 schematically illustrates a light emitting display device according to an embodiment of the present invention.

도 3에 도시된 바와 같이, 본 발명의 실시예에 따른 발광 표시 장치는 표시 패널(100), 주사 구동부(200) 및 데이터 구동부(300)를 포함한다.As shown in FIG. 3, the light emitting display device according to the exemplary embodiment of the present invention includes a display panel 100, a scan driver 200, and a data driver 300.

표시 패널(100)은 열 방향으로 뻗어 있는 복수의 데이터선(D1∼Dm), 행 방향으로 뻗어 있는 복수의 선택 주사선(S1∼Sn) 및 복수의 발광 주사선(E1∼En), 그리고 복수의 화소 회로(10)를 포함한다. 데이터선(D1∼Dm)은 화상을 나타내는 데이터 전압을 화소 회로(10)로 전달하며, 선택 주사선(S1-Sn)은 선택 신호를 화소 회로(10)로 전달하고, 발광 주사선(E1∼En)은 발광 신호를 화소 회로로 전달한다. 화소 회로(10)는 이웃한 두 데이터선(D1∼Dm)과 이웃한 두 선택 주사선(S1∼Sn)에 의해 정의되는 화소 영역에 형성되어 있다.The display panel 100 includes a plurality of data lines D1 to Dm extending in the column direction, a plurality of selection scan lines S1 to Sn and a plurality of light emitting scan lines E1 to En extending in the row direction, and a plurality of pixels. Circuit 10. The data lines D1 to Dm transfer the data voltage representing the image to the pixel circuit 10, and the selection scan lines S1 -Sn transfer the selection signal to the pixel circuit 10 and emit light scanning lines E1 to En. Transmits a light emission signal to the pixel circuit. The pixel circuit 10 is formed in a pixel region defined by two adjacent data lines D1 to Dm and two adjacent selection scan lines S1 to Sn.

주사 구동부(200)는 선택 주사선(S1∼Sn) 및 발광 주사선(E1∼En)에 각각 선택 신호 및 발광 신호를 순차적으로 인가하며, 데이터 구동부(300)는 데이터선(D1∼Dm)에 데이터 전압을 동시에 인가한다.The scan driver 200 sequentially applies a selection signal and a light emission signal to the selection scan lines S1 to Sn and the emission scan lines E1 to En, respectively, and the data driver 300 applies a data voltage to the data lines D1 to Dm. Apply simultaneously.

주사 구동부(200)와 데이터 구동부(300) 중 적어도 하나는 유리 기판 위에 집적 회로 형태로 직접 장착될 수 있다. 또는 주사 구동부(200)와 데이터 구동부(300) 중 적어도 하나를 유리 기판 위에서 선택 주사선(S1∼Sm), 데이터선(D1∼Dn) 및 트랜지스터의 채널을 형성하는 층과 동일한 층들로 형성할 수도 있다. 또는 주사 구동부(200)와 데이터 구동부(300) 중 적어도 하나를 유리 기판과 별도의 기판에 형성하여 이들 기판을 유리 기판에 전기적으로 연결할 수도 있으며, 또한 유리 기판에 접착되어 전기적으로 연결된 TCP(tape carrier package), FPC(flexible printed circuit) 또는 TAB(tape automatic bonding)에 칩 등의 형태로 장착할 수도 있다.At least one of the scan driver 200 and the data driver 300 may be directly mounted on the glass substrate in the form of an integrated circuit. Alternatively, at least one of the scan driver 200 and the data driver 300 may be formed on the glass substrate with the same layers as the layers forming channels of the selective scan lines S1 to Sm, the data lines D 1 to D n , and the transistor. It may be. Alternatively, at least one of the scan driver 200 and the data driver 300 may be formed on a separate substrate from the glass substrate to electrically connect these substrates to the glass substrate, and may also be bonded to the glass substrate and electrically connected to a tape carrier. Packages, flexible printed circuits (FPC) or tape automatic bonding (TAB) may be mounted in the form of chips.

아래에서는 도 4를 참조하여 본 발명의 제1 실시예에 따른 화소 회로에 대해서 상세하게 설명한다. Hereinafter, a pixel circuit according to a first exemplary embodiment of the present invention will be described in detail with reference to FIG. 4.

도 4는 본 발명의 제1 실시예에 따른 화소 회로를 나타내는 도면이다. 도 4에서는 설명의 편의상 m번째 데이터선(Dm)과 n번째 주사선(Sn)에 연결된 화로 회로만을 도시하였다. 그리고 도 5에서는 n번째 주사선(Sn)과 (n-1)번째 주사선(Sn-1)에 인가되는 선택 신호를 각각 scan[n] 및 scan[n-1]로 표시하였다. 4 is a diagram illustrating a pixel circuit according to a first embodiment of the present invention. In FIG. 4, for convenience of description, only a furnace circuit connected to the m-th data line Dm and the n-th scan line Sn is illustrated. In Fig. 5, the selection signals applied to the nth scan line Sn and the (n-1) th scan line Sn-1 are represented by scan [n] and scan [n-1], respectively.

한편, 주사선에 관한 용어를 정의하면, 데이터 전압을 전달할 수 있도록 데이터선과 선택 주사선에 연결된 트랜지스터를 동작시키는 선택 신호를 전달하는 주사선을 "현재 주사선"이라 하고, 현재 선택 신호 직전에 선택 신호를 전달하는 주사선을 "직전 주사선"이라 한다.On the other hand, when the term for the scan line is defined, a scan line that transmits a selection signal for operating a transistor connected to the data line and the selection scan line so as to transfer the data voltage is referred to as a "current scan line" and transmits the selection signal immediately before the current selection signal. The scan line is referred to as the "last scan line".

도 4에 도시한 바와 같이, 본 발명의 제1 실시예에 따른 화소 회로는 트랜지스터(M5)를 제외하면 도 1의 화소 회로와 동일한 구조를 가진다. 구체적으로 도 4의 화소 회로는 트랜지스터(M1∼M6), 저장용 커패시터(Cst), 문턱 전압 보상용 커패시터(Cvth) 및 유기 EL 소자(OLED)를 포함한다. 도 4에서는 트랜지스터(M1∼M5)를 p채널 전계 효과 트랜지스터로 도시하고 트랜지스터(M6)를 n채널 전계 효과 트랜지스터로 도시하였다. 그리고 트랜지스터는 두 개의 주 전극(드레인 전극 및 소스 전극)과 하나의 제어 전극(게이트 전극)을 가진다.As shown in FIG. 4, the pixel circuit according to the first embodiment of the present invention has the same structure as the pixel circuit of FIG. 1 except for the transistor M5. Specifically, the pixel circuit of FIG. 4 includes transistors M1 to M6, a storage capacitor Cst, a threshold voltage compensating capacitor Cvth, and an organic EL element OLED. In FIG. 4, transistors M1 to M5 are shown as p-channel field effect transistors, and transistor M6 is shown as n-channel field effect transistors. The transistor has two main electrodes (drain electrode and source electrode) and one control electrode (gate electrode).

트랜지스터(M1)는 유기 EL 소자(OLED)를 구동하기 위한 구동 트랜지스터로서 하이 레벨의 전원 전압을 공급하기 위한 전원(VDD)과 트랜지스터(M4) 사이에 연결되며, 게이트에 인가되는 전압에 따라 트랜지스터(M4)를 통하여 유기 EL 소자(OLED)에 흐르는 전류를 제어한다. 그리고 트랜지스터(M2)는 트랜지스터(M1)의 게이트와 드레인 사이에 연결되며, 직전 주사선(Sn-1)으로부터의 로우 레벨의 선택 신호(scan[n-1])에 응답하여 트랜지스터(M1)를 다이오드 형태로 연결시킨다. The transistor M1 is a driving transistor for driving the organic EL element OLED, and is connected between the power supply VDD for supplying a high level power supply voltage and the transistor M4, and according to the voltage applied to the gate, The current flowing through the organic EL element OLED is controlled through M4). The transistor M2 is connected between the gate and the drain of the transistor M1, and diodes transistor M1 are responsive to the low level select signal scan [n-1] from the immediately preceding scan line Sn-1. Connect in the form.

구동 트랜지스터(M1)의 게이트에는 커패시터(Cvth)의 제1 전극(A)이 연결되며, 커패시터(Cvth)의 제2 전극(B)과 데이터선(Dm) 사이에는 트랜지스터(M3)가 연결된다. 트랜지스터(M3)는 스위칭 트랜지스터로서 주사선(Sn)으로부터의 로우 레벨의 선택 신호(scan[n])에 응답하여 데이터선(Dm)으로부터의 데이터 전압(Vdata)을 커패시터(Cvth)의 제2 전극(B)으로 전달한다. 또한, 전원(VDD)과 커패시터(Cvth)의 제2 전극(B) 사이에는 트랜지스터(M5)가 연결되며, 트랜지스터(M5)는 직전 주사선(Sn-1)으로부터의 로우 레벨의 선택 신호(scan[n-1])에 응답하여 턴온된다. The first electrode A of the capacitor Cvth is connected to the gate of the driving transistor M1, and the transistor M3 is connected between the second electrode B of the capacitor Cvth and the data line Dm. The transistor M3 is a switching transistor and transmits the data voltage Vdata from the data line Dm in response to the low level selection signal scan [n] from the scan line Sn to the second electrode of the capacitor Cvth. To b). In addition, a transistor M5 is connected between the power supply VDD and the second electrode B of the capacitor Cvth, and the transistor M5 has a low level select signal scan [] from the previous scan line Sn-1. n-1]).

그리고 전원(VDD)과 트랜지스터(M1)의 게이트 사이에는 커패시터(Cst)가 연결되어 전압을 저장하며, 커패시터(Cst)와 트랜지스터(M1)의 게이트 사이에는 트랜지스터(M6)가 연결되어 있다. 트랜지스터(M6)는 현재 주사선(Sn)으로부터의 로우 레벨의 선택 신호(scan[n])에 응답하여 턴오프된다. The capacitor Cst is connected between the power supply VDD and the gate of the transistor M1 to store a voltage, and the transistor M6 is connected between the capacitor Cst and the gate of the transistor M1. The transistor M6 is turned off in response to the low level select signal scan [n] from the current scan line Sn.

트랜지스터(M4)는 트랜지스터(M1)의 드레인과 유기 EL 소자(OLED)의 애노드 사이에 연결되며, 발광 주사선(En)으로부터의 하이 레벨의 발광 신호(emit[n])에 응답하여 트랜지스터(M1)의 드레인과 유기 EL 소자(OLED)를 전기적으로 차단하고, 발광 주사선(En)으로부터의 로우 레벨의 발광 신호(emit[n])에 응답하여 트랜지스터(M1)로부터의 전류를 유기 EL 소자(OLED)로 전달한다.The transistor M4 is connected between the drain of the transistor M1 and the anode of the organic EL element OLED, in response to the high level light emission signal emit [n] from the light emission scan line En. The drain and the organic EL element OLED are electrically blocked, and the current from the transistor M1 is supplied to the organic EL element OLED in response to the low level emission signal emit [n] from the emission scan line En. To pass.

유기 EL 소자(OLED)는 입력되는 전류에 대응하여 빛을 방출한다. 그리고 유 기 EL 소자(OLED)의 캐소드에 연결되는 전압(VSS)은 전압(VDD)보다 낮은 레벨의 전압으로서, 그라운드 전압, 음의 전압 등이 사용될 수 있다.The organic EL element OLED emits light corresponding to the input current. The voltage VSS connected to the cathode of the organic EL element OLED is a voltage having a lower level than the voltage VDD, and a ground voltage and a negative voltage may be used.

이하, 본 발명의 실시예에 따른 화소 회로의 동작을 도 5를 참조하여 설명한다.Hereinafter, an operation of the pixel circuit according to the exemplary embodiment of the present invention will be described with reference to FIG. 5.

먼저, T1 기간에서 직전 주사선(Sn-1)의 선택 신호(scan[n-1])가 로우 레벨로 되면, 트랜지스터(M2)가 턴온되어 구동 트랜지스터(M1)는 다이오드 형태로 연결된다. 따라서, 구동 트랜지스터(M1)의 게이트와 소스 사이의 전압이 구동 트랜지스터(M1)의 문턱 전압(Vth)이 될 때까지 변하게 된다. 이때, 트랜지스터(M1)의 소스는 전원(VDD)에 연결되어 있으므로, 트랜지스터(M1)의 게이트, 즉 커패시터(Cvth)의 제1 전극(A) 전압은 (VDD+Vth) 전압으로 된다. 그리고 트랜지스터(M4)가 로우 레벨의 선택 신호(scan[n-1])에 의해 턴온되어 커패시터(Cvth)의 제2 전극(B)은 전원(VDD)에 연결되어 있으므로, 커패시터(Cvth)의 제2 전극(B) 전압은 전원 전압(VDD)으로 된다. 따라서 커패시터(Cvth)에는 문턱 전압(Vth)이 저장된다. 또한, 트랜지스터(M4)는 하이 레벨의 발광 신호(emit[n])에 의해 턴오프되어 있으므로, 트랜지스터(M1)의 전류가 유기 EL 소자(OLED)로 흐르는 것이 방지된다. First, when the selection signal scan [n-1] of the previous scan line Sn-1 becomes low in the T1 period, the transistor M2 is turned on so that the driving transistor M1 is connected in the form of a diode. Therefore, the voltage between the gate and the source of the driving transistor M1 is changed until the threshold voltage Vth of the driving transistor M1 becomes. At this time, since the source of the transistor M1 is connected to the power supply VDD, the gate of the transistor M1, that is, the voltage of the first electrode A of the capacitor Cvth becomes (VDD + Vth). Since the transistor M4 is turned on by the low level select signal scan [n-1], the second electrode B of the capacitor Cvth is connected to the power source VDD. The voltage of the two electrodes B becomes the power supply voltage VDD. Therefore, the threshold voltage Vth is stored in the capacitor Cvth. In addition, since the transistor M4 is turned off by the high level light emission signal emit [n], the current of the transistor M1 is prevented from flowing to the organic EL element OLED.

다음, T2 기간에서 직전 주사선(Sn-1)의 선택 신호(scan[n-1)가 하이 레벨로 되고 현재 주사선(Sn)의 선택 신호(scan[n])가 로우 레벨로 되면, 트랜지스터(M3)가 턴온되고 트랜지스터(M2, M5, M6)가 턴오프된다. 그리고 데이터선(Dm)으로부터 데이터 전압(Vdata)이 트랜지스터(M3)로 전달되어 데이터 전압(Vdata)이 커패시터(Cvth)의 제2 전극(B)으로 전달된다. 이때, 턴오프된 트랜지스터(M6)에 의 해 커패시터(Cst)가 커패시터(Cvth)와 전기적으로 차단되어 있으므로, 커패시터(Cvth)의 제1 전극(A) 전압은 데이터 전압(Vdata)과 전원 전압(VDD)의 차이만큼 부스트된다. 따라서 트랜지스터(M1)의 게이트, 즉 커패시터(Cvth)의 제1 전극(A) 전압(Vg)은 수학식 3과 같이 된다. Next, when the selection signal scan [n-1) of the immediately preceding scan line Sn-1 becomes high level and the selection signal scan [n] of the current scan line Sn becomes low level in the period T2, the transistor M3. ) Is turned on and transistors M2, M5, and M6 are turned off. The data voltage Vdata is transferred from the data line Dm to the transistor M3, and the data voltage Vdata is transferred to the second electrode B of the capacitor Cvth. At this time, since the capacitor Cst is electrically cut off from the capacitor Cvth by the turned-off transistor M6, the voltage of the first electrode A of the capacitor Cvth is the data voltage Vdata and the power supply voltage. Boosted by the difference of VDD). Accordingly, the gate voltage of the transistor M1, that is, the voltage Vg of the first electrode A of the capacitor Cvth is expressed by Equation 3 below.

Figure 112004021049330-pat00003
Figure 112004021049330-pat00003

다음, T3 기간에서 현재 주사선(Sn)의 선택 신호(scan[n])가 하이 레벨로 되고 발광 주사선(En)의 발광 신호(emit[n])가 로우 레벨로 되어 트랜지스터(M3)가 턴오프되고 트랜지스터(M4, M6)가 턴온된다. 그러면 트랜지스터(M1)의 게이트와 소스 사이의 전압(Vgs)이 커패시터(Cst)에 저장되고, 이 전압에 대응하는 전류(IOLED)가 유기 EL 소자(OLED)로 공급되어 발광이 이루어진다. 이때, 트랜지스터(M1)의 드레인에 흐르는 전류(IOLED)는 수학식 4와 같이 된다.Next, in the T3 period, the selection signal scan [n] of the current scan line Sn becomes high level and the emission signal emit [n] of the emission scan line En becomes low level, so that the transistor M3 is turned off. And the transistors M4 and M6 are turned on. Then, the voltage Vgs between the gate and the source of the transistor M1 is stored in the capacitor Cst, and the current I OLED corresponding to the voltage is supplied to the organic EL element OLED to emit light. At this time, the current I OLED flowing in the drain of the transistor M1 is expressed by Equation 4 below.

Figure 112004021049330-pat00004
Figure 112004021049330-pat00004

여기서, Vgs는 트랜지스터(M1)의 게이트와 소스 사이의 전압, Vth는 트랜지스터(M1)의 문턱 전압, Vdata는 데이터 전압, β는 상수 값을 나타낸다.Here, Vgs represents a voltage between the gate and the source of the transistor M1, Vth represents a threshold voltage of the transistor M1, Vdata represents a data voltage, and β represents a constant value.

수학식 4를 보면, 유기 EL 소자(OLED)에 전달되는 전류(IOLED)는 구동 트랜지스터(M1)의 문턱 전압(Vth)에 관계없이 전원 전압(VDD)과 데이터 전압(Vdata)에 의 해 결정이 된다. 따라서 표시 패널(100)의 화소 회로(10)들의 구동 트랜지스터(M1)의 문턱 전압(Vth)이 서로 다르더라도, 제1 실시예에서는 문턱 전압(Vth)의 편차가 커패시터(Cvth)에 의하여 보상되어 유기 EL 소자(OLED)에 공급되는 전류는 일정하게 된다. 즉, 본 발명의 실시예에서 예시한 화소 회로에 의하면, 각 부화소 사이의 위치에 따른 박막 트랜지스터의 문턱 전압의 편차에 의해 발생하는 휘도 불균형 문제를 해결할 수 있다.또한, 데이터 전압에 의해 트랜지스터(M1)의 게이트 전압이 부스팅되는 양의 손실이 없으므로, 휘도를 높일 수 있다. Referring to Equation 4, the current I OLED transmitted to the organic EL element OLED is determined by the power supply voltage VDD and the data voltage Vdata regardless of the threshold voltage Vth of the driving transistor M1. Becomes Therefore, even if the threshold voltages Vth of the driving transistors M1 of the pixel circuits 10 of the display panel 100 are different from each other, in the first embodiment, the deviation of the threshold voltage Vth is compensated by the capacitor Cvth. The current supplied to the organic EL element OLED becomes constant. That is, according to the pixel circuit exemplified in the embodiment of the present invention, it is possible to solve the luminance unbalance problem caused by the variation of the threshold voltage of the thin film transistor according to the position between each subpixel. Since there is no loss of the amount of boost of the gate voltage of M1), the brightness can be increased.

그리고 도 4의 화소 회로에서 트랜지스터(M6)를 제거하여도 종래 기술의 문제점 중 하나인 선택 신호가 주사선(Sn)에 인가되는 동안 데이터선(Dm)에 기준 전압이 인가되는 문제점을 해결할 수 있다. 이때, T2 기간에서 발광 주사선(En)에 인가되는 발광 신호(emit[n])를 로우 레벨로 할 수도 있다. 이러한 회로의 구조 및 동작에 대해서는 제1 실시예에서의 설명으로부터 용이하게 알 수 있으므로 자세한 설명은 생략한다.Even if the transistor M6 is removed from the pixel circuit of FIG. 4, the problem that the reference voltage is applied to the data line Dm while the selection signal, which is one of the problems of the related art, is applied to the scan line Sn can be solved. At this time, the emission signal emit [n] applied to the emission scan line En in the T2 period may be set at a low level. The structure and operation of such a circuit can be easily seen from the description in the first embodiment, and thus a detailed description thereof will be omitted.

일반적으로 표시 패널 위에 형성된 복수의 화소 회로(10)의 전원 전압(VDD)은 하나 또는 두 개의 전원 배선에 의해 공급이 된다. 물론 패널의 구조에 따라서 전원 배선을 두 개 이상으로 사용할 수도 있다. 그런데, 구동 트랜지스터(M1)에서 흐르는 전류는 전원 전압(VDD)을 공급하는 전원 배선을 통해서 흐르고 하나의 전원 배선에는 복수의 화소 회로가 연결되어 있으므로, 하나의 전원 배선에는 큰 전류가 흐르게 된다. 따라서 이러한 큰 전류에 의해 전원 배선에서는 큰 전압 강하가 발생하게 되어, 화소 회로의 위치에 따라 전원 배선에서 공급되는 전원 전압(VDD)의 크 기가 달라질 수 있다. 수학식 4를 보면, 이러한 전원 전압(VDD)의 차이는 유기 EL 소자(OLED)에 공급되는 전류의 차이로 되어서, 화소 회로의 위치에 따라 휘도의 불균일이 발생할 수 있다. 아래에서는 전원 배선에서의 전압 강하에 의한 휘도 불균일을 방지할 수 있는 실시예에 대해서 도 6을 참조하여 설명한다. In general, the power voltages VDD of the plurality of pixel circuits 10 formed on the display panel are supplied by one or two power lines. Of course, depending on the structure of the panel, more than one power wiring can be used. However, since the current flowing in the driving transistor M1 flows through the power supply wiring for supplying the power supply voltage VDD and a plurality of pixel circuits are connected to one power supply wiring, a large current flows in one power supply wiring. Therefore, a large voltage drop occurs in the power line due to such a large current, and the size of the power voltage VDD supplied from the power line may vary depending on the position of the pixel circuit. Referring to Equation 4, the difference in the power supply voltage VDD is the difference in the current supplied to the organic EL element OLED, so that the luminance unevenness may occur depending on the position of the pixel circuit. Hereinafter, an embodiment in which brightness unevenness due to voltage drop in power supply wiring can be prevented will be described with reference to FIG. 6.

도 6은 본 발명의 제2 실시예에 따른 화소 회로를 나타내는 도면이다.6 is a diagram illustrating a pixel circuit according to a second exemplary embodiment of the present invention.

도 6에 도시한 바와 같이, 본 발명의 제2 실시예에 따른 화소 회로는 트랜지스터(M5)의 소스가 전원 전압(VDD)과는 다른 별도의 보상 전원(Vsus)에 연결된다는 점을 제외하면 도 4의 화소 회로와 동일한 구조를 가진다. 즉, 트랜지스터(M5)가 보상 전원(Vsus)과 커패시터(Cvth)의 제2 전극(B) 사이에 연결되어 있으며, 직전 주사선(Sn-1)으로부터의 로우 레벨의 선택 신호(scan[n-1])에 응답하여 턴온된다.As shown in FIG. 6, the pixel circuit according to the second exemplary embodiment of the present invention is except that the source of the transistor M5 is connected to a compensating power supply Vsus different from the power supply voltage VDD. It has the same structure as the pixel circuit of 4. That is, the transistor M5 is connected between the compensation power supply Vsus and the second electrode B of the capacitor Cvth, and the low level selection signal scan [n-1 from the previous scan line Sn-1. Turn on in response to]).

도 5를 참조하여, 도 6의 화소 회로의 구체적인 동작을 살펴보면 다음과 같다. Referring to FIG. 5, a detailed operation of the pixel circuit of FIG. 6 will be described.

T1 기간에서, 직전 주사선(Sn-1)의 로우 레벨의 선택 신호(scan[n-1])에 의해 트랜지스터(M2, M5)가 턴온된다. 이때, 트랜지스터(M1)의 소스는 전원(VDD)에 연결되어 있으므로, 커패시터(Cvth)의 제1 전극(A) 전압은 제1 실시예와 동일하게 (VDD+Vth) 전압으로 된다. 그리고 커패시터(Cvth)의 제2 전극(B)은 제1 실시예와 달리 보상 전원(Vsus)에 연결되므로, 커패시터(Cvth)의 제2 전극(B) 전압은 Vsus 전압으로 된다. 즉, 커패시터(Cvth)에는 트랜지스터(M1)의 문턱 전압, 전원 전압(VDD) 및 보상 전압(VSS)에 대응하는 (VDD+Vth-Vsus) 전압이 저장된다.In the T1 period, the transistors M2 and M5 are turned on by the low level selection signal scan [n-1] of the immediately preceding scan line Sn-1. At this time, since the source of the transistor M1 is connected to the power supply VDD, the voltage of the first electrode A of the capacitor Cvth becomes the voltage (VDD + Vth) as in the first embodiment. Since the second electrode B of the capacitor Cvth is connected to the compensation power supply Vsus unlike the first embodiment, the voltage of the second electrode B of the capacitor Cvth becomes a Vsus voltage. That is, the capacitor Cvth stores the voltage (VDD + Vth-Vsus) corresponding to the threshold voltage of the transistor M1, the power supply voltage VDD, and the compensation voltage VSS.

다음, T2 기간에서 직전 주사선(Sn-1)의 하이 레벨의 선택 신호(scan[n-1]) 와 현재 주사선(Sn)의 로우 레벨의 선택 신호(scan[n])에 의해 트랜지스터(M3)가 턴온되고 트랜지스터(M2, M5, M6)가 턴오프된다. 그러면 데이터 전압(Vdata)이 커패시터(Cvth)의 제2 전극(B)으로 전달되어, 커패시터(Cvth)의 제1 전극(A) 전압은 데이터 전압(Vdata)과 보상 전압(Vsus)의 차이만큼 부스트된다. 따라서 트랜지스터(M1)의 게이트, 즉 커패시터(Cvth)의 제1 전극(A) 전압(Vg)은 수학식 5와 같이 된다. 그리고 T3 기간에서 트랜지스터(M4)가 턴온되면, 트랜지스터(M1)의 드레인에 흐르는 전류(IOLED)는 수학식 6과 같이 된다. Next, in the T2 period, the transistor M3 is driven by the high-level selection signal scan [n-1] of the previous scan line Sn-1 and the low-level selection signal scan [n] of the current scan line Sn. Is turned on and transistors M2, M5, and M6 are turned off. Then, the data voltage Vdata is transferred to the second electrode B of the capacitor Cvth, so that the voltage of the first electrode A of the capacitor Cvth is boosted by the difference between the data voltage Vdata and the compensation voltage Vsus. do. Accordingly, the gate voltage of the transistor M1, that is, the voltage Vg of the first electrode A of the capacitor Cvth is expressed by Equation 5 below. When the transistor M4 is turned on in the T3 period, the current I OLED flowing in the drain of the transistor M1 is expressed by Equation 6 below.

Figure 112004021049330-pat00005
Figure 112004021049330-pat00005

Figure 112004021049330-pat00006
Figure 112004021049330-pat00006

수학식 6에서 알 수 있듯이, 유기 EL 소자(OLED)에 흐르는 전류(IOLED)는 전원 전압(VDD)에 영향을 받지 않으므로, 전원 전압(VDD)을 공급하는 전원 배선에서의 전압 강하에 의한 휘도 편차를 보상할 수 있다. 또한, 보상 전압(Vsus)이 커패시터(Cvth)의 제2 전극(B)에 연결될 때는 커패시터(Cvth)의 제1 전극(A)이 플로팅되어 있으므로 전류 패스가 형성되지 않는다. 따라서 보상 전압(Vsus)을 공급하는 전원 배선에서는 전류 패스가 형성되지 않으므로 전압 강하의 문제가 발생되지 않는다. 따라서, 모든 화소 회로에 실질적으로 동일한 보상 전압(Vsus)이 인가되므로 전압 강하에 의한 전류 편차를 방지할 수 있다. 그리고 이러한 보상 전압(Vsus)으로서 전원 전압(VDD)과 동일한 레벨의 전압을 사용할 수 있다. As can be seen from Equation 6, since the current I OLED flowing through the organic EL element OLED is not affected by the power supply voltage VDD, the luminance due to the voltage drop in the power supply wiring for supplying the power supply voltage VDD. Deviation can be compensated. In addition, when the compensation voltage Vsus is connected to the second electrode B of the capacitor Cvth, the current path is not formed because the first electrode A of the capacitor Cvth is floating. Therefore, the current path is not formed in the power supply line supplying the compensation voltage Vsus, so that the problem of voltage drop does not occur. Therefore, since substantially the same compensation voltage Vsus is applied to all the pixel circuits, it is possible to prevent current variation due to voltage drop. As the compensation voltage Vsus, a voltage having the same level as the power supply voltage VDD may be used.

도 4 및 도 6에서는, 트랜지스터(M1∼M5)를 p채널 트랜지스터로 구현하고 트랜지스터(M6)를 n채널 트랜지스터로 구현하는 경우를 도시하였지만, 이와는 반대로 트랜지스터(M1∼M5)를 n채널 트랜지스터로 구현하고 트랜지스터(M6)를 p채널 트랜지스터로 구현할 수도 있다. 이러한 경우의 화소 구조 및 구동 파형에 대해서는 도 3 내지 도 5로부터 당업자라면 용이하게 알 수 있으므로 그 설명을 생략한다. 또한, 이들 트랜지스터(M1∼M6)를 동일 채널의 트랜지스터로 형성할 수도 있으며, 아래에는 도 7을 참조하여 이러한 실시예에 대해서 설명한다. In FIGS. 4 and 6, transistors M1 to M5 are implemented as p-channel transistors, and transistors M6 are implemented as n-channel transistors. However, transistors M1 to M5 are implemented as n-channel transistors. In addition, the transistor M6 may be implemented as a p-channel transistor. The pixel structure and driving waveform in such a case can be easily known to those skilled in the art from FIGS. 3 to 5, and thus description thereof is omitted. Further, these transistors M1 to M6 may be formed of transistors of the same channel, and this embodiment will be described below with reference to FIG.

도 7은 본 발명의 제3 실시예에 따른 화소 회로를 나타내는 도면이다. 7 is a diagram illustrating a pixel circuit according to a third exemplary embodiment of the present invention.

도 7에 도시한 바와 같이, 본 발명의 제3 실시예에 따른 화소 회로는 트랜지스터(M6)가 p채널 트랜지스터로 구현되고 트랜지스터(M6)의 게이트에 별도의 주사선(Sbn)이 연결된 점을 제외하면 도 6의 화소 회로와 동일하다. 이때, 주사선(Sbn)은 도 3의 표시 패널(100)에서 선택 주사선(Sn)과 쌍을 이루도록 배치할 수 있다. 그리고 트랜지스터(M6)가 p채널이므로, 주사선(Sbn)에 인가되는 신호(scanb[n])는 도 5의 구동 파형에서 현재 주사선(Sn)의 선택 신호(scan[n])를 반전한 형태로 하면 된다. As shown in FIG. 7, the pixel circuit according to the third exemplary embodiment of the present invention is implemented except that the transistor M6 is implemented as a p-channel transistor and a separate scan line Sbn is connected to the gate of the transistor M6. It is the same as the pixel circuit of FIG. In this case, the scan line Sbn may be arranged to be paired with the selection scan line Sn in the display panel 100 of FIG. 3. Since the transistor M6 is a p-channel, the signal scanb [n] applied to the scan line Sbn is inverted from the selection signal scan [n] of the current scan line Sn in the driving waveform of FIG. 5. Just do it.

그런데 일반적으로 주사선(Sn, Sbn)에 인가되는 신호는 주사선에 존재하는 기생 성분에 의해 지연이 발생하여, 도 5와 같은 형태로 주어지지 않는다. 즉, 도 8과 같이 주사선에 존재하는 기생 저항 및 기생 커패시터에 의해 신호의 레벨은 시 정수를 가지고 변하게 된다. 이때, 주사선(Sn)의 선택 신호(scan[n])가 로우 레벨로 하강할 때와 주사선(Sbn)의 신호(scanb[n])가 하이 레벨로 상승하는 중간에 두 트랜지스터(M3, M6)가 모두 턴온될 수 있다. 그러면 종래 기술에서 설명한 것처럼 커패시터(Cvth)의 전압이 변동될 수 있다. 따라서 본 발명의 제4 실시예에서는 도 8에 도시한 것처럼, 주사선(Sbn)의 신호(scanb[n])가 하이 레벨로 상승하는 시점을 주사선(Sn)의 선택 신호(scan[n])가 로우 레벨로 하강하는 시점보다 빠르게 하여, 두 트랜지스터(M3, M6)가 동시에 턴온되는 것을 방지한다. In general, a signal applied to the scan lines Sn and Sbn is delayed due to parasitic components present in the scan lines, and thus is not given in the form shown in FIG. 5. That is, as shown in FIG. 8, the signal level is changed with time constant by the parasitic resistance and the parasitic capacitor present in the scan line. At this time, when the selection signal scan [n] of the scan line Sn falls to the low level, the two transistors M3 and M6 are raised in the middle of the rise of the signal scanb [n] of the scan line Sbn to the high level. Can all be turned on. Then, as described in the related art, the voltage of the capacitor Cvth may vary. Therefore, in the fourth embodiment of the present invention, as shown in FIG. 8, the selection signal scan [n] of the scan line Sn corresponds to the time when the signal scanb [n] of the scan line Sbn rises to a high level. It is made earlier than the time of descending to the low level, thereby preventing the two transistors M3 and M6 from being turned on at the same time.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

본 발명에 따르면 화소 회로에 포함된 구동 트랜지스터의 문턱 전압의 편차와 각 화소간의 전압 강하량 차이를 보상하여 발광 표시 장치의 휘도 균일성을 개선할 수 있다. 또한, 휘도 감소를 방지할 수 있으면, 데이터 전압을 결정할 수 있는 범위를 넓힐 수 있다.According to the present invention, the luminance uniformity of the light emitting display device can be improved by compensating for the deviation of the threshold voltage of the driving transistor included in the pixel circuit and the difference in voltage drop between the pixels. In addition, if the reduction in luminance can be prevented, the range in which the data voltage can be determined can be widened.

Claims (17)

데이터 전압을 전달하는 복수의 데이터선, 선택 신호를 전달하는 복수의 주사선 및 상기 주사선과 상기 데이터선에 각각 연결되는 복수의 화소 회로를 포함하며, 적어도 두 색상의 화소 회로가 각각 존재하는 발광 표시 장치에 있어서, A light emitting display device comprising a plurality of data lines for transmitting a data voltage, a plurality of scan lines for transmitting a selection signal, and a plurality of pixel circuits connected to the scan lines and the data lines, respectively, wherein the pixel circuits of at least two colors are present. To 상기 화소 회로는, The pixel circuit, 제1 주 전극에 제어 전극과 제2 주 전극 사이의 전압에 대응하는 전류가 흐르며, 상기 제2 주 전극은 제1 전원에 연결되는 트랜지스터,A current corresponding to a voltage between the control electrode and the second main electrode flows through the first main electrode, wherein the second main electrode is connected to a first power source; 인가되는 전류의 크기에 대응하는 빛을 발광하는 발광 소자,A light emitting device for emitting light corresponding to the magnitude of the applied current, 제1단이 상기 제어 전극에 연결되는 제1 커패시터, 그리고A first capacitor having a first end connected to the control electrode, and 상기 제1 전원에 제1단이 연결되는 제2 커패시터를 포함하며,A second capacitor having a first end connected to the first power source, 상기 트랜지스터를 다이오드 연결시키고 상기 제1 커패시터의 제2단을 제2 전원에 전기적으로 연결하는 제1 기간, 상기 제1 커패시터의 제2단에 데이터 전압을 인가하는 제2 기간 순으로 동작하며,A first period of diode-connecting the transistor and electrically connecting the second end of the first capacitor to a second power source, and a second period of applying a data voltage to the second end of the first capacitor, 상기 발광 소자의 발광 시에는 상기 제2 커패시터의 제2단이 상기 제어 전극에 연결되고 상기 제1 주 전극이 상기 발광 소자에 연결되어 있는 발광 표시 장치.And a second end of the second capacitor is connected to the control electrode and the first main electrode is connected to the light emitting device when the light emitting device emits light. 제1항에 있어서, The method of claim 1, 상기 제1 및 제2 기간에서 상기 발광 소자가 전기적으로 차단되며, 상기 제2 기간에서 상기 제2 커패시터의 제2단이 상기 제어 전극과 전기적으로 차단되며, 상 기 제2 기간 이후에 상기 발광 소자가 발광하는 발광 표시 장치.The light emitting device is electrically cut off in the first and second periods, and a second end of the second capacitor is electrically cut off from the control electrode in the second period, and after the second period A light emitting display device that emits light. 제1항에 있어서, The method of claim 1, 상기 제1 기간에서 상기 발광 소자가 전기적으로 차단되며, 상기 제1 기간 이후에 상기 발광 소자가 발광하는 발광 표시 장치. The light emitting device is electrically blocked in the first period, and the light emitting device emits light after the first period. 제1항에 있어서, The method of claim 1, 상기 제1 기간 및 제2 기간에서 상기 발광 소자가 전기적으로 차단되며, 상기 제1 및 제2 기간에서 상기 제2 커패시터의 제2단은 상기 제어 전극에 연결되며, 상기 제2 기간 이후에 상기 발광 소자가 발광하는 발광 표시 장치. The light emitting device is electrically blocked in the first period and the second period, and the second end of the second capacitor is connected to the control electrode in the first and second periods, and the light emission after the second period. A light emitting display that emits light. 제2항 내지 제4항 중 어느 한 항에 있어서, The method according to any one of claims 2 to 4, 상기 제1 기간에서 직전 주사선에 제1 레벨의 선택 신호가 인가되며, 상기 제2 기간에서 현재 주사선에 상기 제1 레벨의 선택 신호가 인가되는 발광 표시 장치. And a selection signal of a first level is applied to the immediately preceding scan line in the first period, and a selection signal of the first level is applied to the current scan line in the second period. 제5항에 있어서, The method of claim 5, 상기 화소 회로는, The pixel circuit, 상기 직전 주사선의 제1 레벨의 선택 신호에 응답하여 상기 트랜지스터를 다이오드 연결하는 제1 스위칭 소자, A first switching element diode-connecting the transistor in response to a selection signal of a first level of the immediately preceding scan line, 상기 제1 커패시터의 제2단과 상기 제2 전원에 사이에 연결되어 상기 직전 주사선의 상기 제1 레벨의 선택 신호에 응답하여 턴온되는 제2 스위칭 소자, 그리고A second switching element connected between the second end of the first capacitor and the second power supply and turned on in response to a selection signal of the first level of the immediately preceding scan line; and 상기 현재 주사선의 제1 레벨의 선택 신호에 응답하여 상기 데이터 전압을 상기 제1 커패시터의 제2단으로 전달하는 제3 스위칭 소자를 더 포함하는 발광 표시 장치. And a third switching element configured to transfer the data voltage to the second end of the first capacitor in response to the selection signal of the first level of the current scan line. 제6항에 있어서, The method of claim 6, 상기 화소 회로는 상기 트랜지스터의 제1 주 전극과 상기 발광 소자 사이에 연결되는 제4 스위칭 소자를 더 포함하며, 상기 제4 스위칭 소자의 동작에 의해 상기 발광 소자의 발광이 제어되는 발광 표시 장치.The pixel circuit further comprises a fourth switching element connected between the first main electrode of the transistor and the light emitting element, wherein the light emission of the light emitting element is controlled by the operation of the fourth switching element. 제6항에 있어서, The method of claim 6, 상기 화소 회로는 상기 제2 커패시터의 제2단과 상기 트랜지스터의 제어 전극 사이에 연결되는 제4 스위칭 소자를 더 포함하며, 상기 제4 스위칭 소자의 동작에 의해 상기 제2 커패시터의 제2단과 상기 제어 전극 사이의 연결이 제어되는 발광 표시 장치. The pixel circuit further includes a fourth switching element connected between the second end of the second capacitor and the control electrode of the transistor, wherein the second end of the second capacitor and the control electrode are operated by operation of the fourth switching element. A light emitting display device in which a connection between them is controlled. 제1항에 있어서, The method of claim 1, 상기 제2 전원은 상기 제1 전원과 동일한 전원인 발광 표시 장치. The second power source is the same power source as the first power source. 제1항에 있어서, The method of claim 1, 상기 제2 전원은 상기 제1 전원에 대해서 별도의 전원인 발광 표시 장치. And the second power source is a separate power source from the first power source. 데이터 전압을 전달하는 복수의 데이터선, 선택 신호를 전달하는 복수의 주사선 및 상기 주사선과 상기 데이터선에 각각 연결되는 복수의 화소 회로를 포함하는 발광 표시 장치에 있어서, A light emitting display device comprising: a plurality of data lines for transmitting a data voltage, a plurality of scanning lines for transmitting a selection signal, and a plurality of pixel circuits connected to the scanning lines and the data lines, respectively. 상기 화소 회로는,The pixel circuit, 제1 주 전극에 제어 전극과 제2 주 전극 사이의 전압에 대응하는 전류가 흐르며, 상기 제2 주 전극은 제1 전원에 연결되는 트랜지스터, A current corresponding to a voltage between the control electrode and the second main electrode flows through the first main electrode, wherein the second main electrode is connected to a first power source; 인가되는 전류의 크기에 대응하는 빛을 발광하는 발광 소자, A light emitting device for emitting light corresponding to the magnitude of the applied current, 상기 주사선으로부터의 선택 신호가 제1 레벨로 되기 전의 제1 기간에서 상기 트랜지스터를 다이오드 연결하는 제1 스위칭 소자,A first switching element for diode-connecting the transistor in a first period before the selection signal from the scan line becomes a first level; 제1단이 상기 제어 전극에 연결되는 제1 커패시터, A first capacitor having a first end connected to the control electrode, 상기 제1 전원에 제1단이 연결되는 제2 커패시터, A second capacitor having a first end connected to the first power source, 상기 제1 기간에서 상기 제1 커패시터의 제2단과 제2 전원을 연결하는 제2 스위칭 소자, 그리고 A second switching element connecting the second end of the first capacitor and a second power source in the first period, and 제2 기간에서 상기 주사선으로부터의 상기 제1 레벨의 선택 신호에 응답하여 상기 데이터선으로부터의 데이터 전압을 상기 제1 커패시터의 제2 전극으로 전달하는 제3 스위칭 소자를 포함하며, A third switching element for transferring a data voltage from the data line to the second electrode of the first capacitor in response to the selection signal of the first level from the scan line in a second period; 상기 제2 커패시터의 제2단과 상기 제어 전극이 연결되고 상기 발광 소자와 상기 제1 주 전극이 연결되는 경우에 상기 발광 소자가 발광하는 발광 표시 장치.The light emitting device emits light when the second end of the second capacitor and the control electrode are connected and the light emitting device and the first main electrode are connected. 제11항에 있어서, The method of claim 11, 상기 제1 기간은 상기 화소 회로의 직전 주사선에 상기 제1 레벨의 선택 신호가 인가되는 기간인 발광 표시 장치. And the first period is a period in which the selection signal of the first level is applied to a scan line immediately before the pixel circuit. 제11항에 있어서, The method of claim 11, 상기 제1 및 제2 스위칭 소자는 상기 직전 주사선의 상기 제1 레벨의 선택 신호에 응답하여 턴온되는 발광 표시 장치. And the first and second switching elements are turned on in response to a selection signal of the first level of the immediately preceding scan line. 제11항에 있어서, The method of claim 11, 상기 화소 회로는 상기 트랜지스터와 상기 발광 소자 사이에 연결되어 상기 제1 기간에서 턴오프되는 제4 스위칭 소자를 더 포함하는 발광 표시 장치. And the pixel circuit further comprises a fourth switching element connected between the transistor and the light emitting element and turned off in the first period. 제11항에 있어서, The method of claim 11, 상기 화소 회로는 상기 트랜지스터와 상기 발광 소자 사이에 연결되어 상기 제1 및 제2 기간에서 턴오프되는 제4 스위칭 소자를 더 포함하는 발광 표시 장치. The pixel circuit further comprises a fourth switching element connected between the transistor and the light emitting element and turned off in the first and second periods. 제15항에 있어서, The method of claim 15, 상기 화소 회로는 상기 트랜지스터의 제어 전극과 상기 제2 커패시터의 제2단 사이에 연결되어 상기 제2 기간에서 턴오프되는 제5 스위칭 소자를 더 포함하는 발광 표시 장치. And the pixel circuit further includes a fifth switching element connected between a control electrode of the transistor and a second end of the second capacitor and turned off in the second period. 제어 전극과 제1 전원에 연결된 제1 주 전극 사이의 전압에 대응하는 전류가 제2 주 전극으로 흐르는 트랜지스터와 인가되는 전류의 크기에 대응하는 빛을 발광하는 발광 소자가 형성된 화소 회로를 포함하는 발광 표시 장치를 구동하는 방법에 있어서, Light emission comprising a pixel circuit in which a light emitting element is formed in which a current corresponding to a voltage between a control electrode and a first main electrode connected to the first power source emits light corresponding to a magnitude of a current applied to a transistor flowing to the second main electrode In the method of driving a display device, 상기 트랜지스터를 다이오드 연결한 상태에서 상기 제어 전극에 제1단이 연결된 제1 커패시터의 제2단을 제2 전원에 연결하는 단계, Connecting a second end of a first capacitor having a first end connected to the control electrode to a second power source in a state of diode-connecting the transistor; 상기 제1 전원에 제1단이 연결되는 제2 커패시터의 제2단을 상기 제어 전극과 전기적으로 차단하고, 상기 제1 커패시터의 제2단을 상기 제2 전원과 전기적으로 차단한 상태에서 상기 제1 커패시터의 제2단에 데이터 전압을 인가하는 단계, 그리고 The second terminal of the second capacitor, the first end of which is connected to the first power source, is electrically disconnected from the control electrode, and the second end of the first capacitor is electrically disconnected from the second power source. Applying a data voltage to a second end of the one capacitor, and 상기 제2 커패시터의 제2단을 상기 제어 전극에 연결한 상태에서 상기 트랜지스터의 전류를 상기 발광 소자로 전달하는 단계를 포함하는 발광 표시 장치의 구동 방법. And transmitting a current of the transistor to the light emitting device while the second end of the second capacitor is connected to the control electrode.
KR1020040035478A 2004-05-19 2004-05-19 Light emitting display and driving method thereof KR100658618B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040035478A KR100658618B1 (en) 2004-05-19 2004-05-19 Light emitting display and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040035478A KR100658618B1 (en) 2004-05-19 2004-05-19 Light emitting display and driving method thereof

Publications (2)

Publication Number Publication Date
KR20050110458A KR20050110458A (en) 2005-11-23
KR100658618B1 true KR100658618B1 (en) 2006-12-15

Family

ID=37285982

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040035478A KR100658618B1 (en) 2004-05-19 2004-05-19 Light emitting display and driving method thereof

Country Status (1)

Country Link
KR (1) KR100658618B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101030002B1 (en) 2009-10-08 2011-04-20 삼성모바일디스플레이주식회사 Pixel and organic light emitting display using thereof
US7973746B2 (en) 2007-10-25 2011-07-05 Samsung Mobile Display Co., Ltd. Pixel and organic light emitting display using the same
KR101334268B1 (en) * 2012-06-13 2013-12-02 숭실대학교산학협력단 Light emitting diode driving device, light emitting device and display device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100739334B1 (en) 2006-08-08 2007-07-12 삼성에스디아이 주식회사 Pixel, organic light emitting display device and driving method thereof
KR101058115B1 (en) 2009-11-16 2011-08-24 삼성모바일디스플레이주식회사 Pixel circuit, organic electroluminescent display
KR101058114B1 (en) 2009-11-16 2011-08-24 삼성모바일디스플레이주식회사 Pixel circuit, organic electroluminescent display
CN104050917B (en) 2014-06-09 2018-02-23 上海天马有机发光显示技术有限公司 A kind of image element circuit, organic EL display panel and display device
CN104103238B (en) 2014-06-17 2016-04-06 京东方科技集团股份有限公司 A kind of image element circuit and driving method, display device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7973746B2 (en) 2007-10-25 2011-07-05 Samsung Mobile Display Co., Ltd. Pixel and organic light emitting display using the same
KR101030002B1 (en) 2009-10-08 2011-04-20 삼성모바일디스플레이주식회사 Pixel and organic light emitting display using thereof
US8736523B2 (en) 2009-10-08 2014-05-27 Samsung Display Co., Ltd. Pixel circuit configured to perform initialization and compensation at different time periods and organic electroluminescent display including the same
KR101334268B1 (en) * 2012-06-13 2013-12-02 숭실대학교산학협력단 Light emitting diode driving device, light emitting device and display device
WO2013187558A1 (en) * 2012-06-13 2013-12-19 숭실대학교산학협력단 Device for driving light-emitting diodes, light-emitting device, and display device
US9633606B2 (en) 2012-06-13 2017-04-25 Foundation Of Soongsil University-Industry Cooperation Device for driving light-emitting diodes, light-emitting device, and display device

Also Published As

Publication number Publication date
KR20050110458A (en) 2005-11-23

Similar Documents

Publication Publication Date Title
KR100560479B1 (en) Light emitting display device, and display panel and driving method thereof
JP4786135B2 (en) Light emitting display device, display panel and driving method thereof
KR100536235B1 (en) Light emitting display device and driving method thereof
US7403176B2 (en) Image display device, and display panel and driving method thereof, and pixel circuit
KR100590068B1 (en) Light emitting display, and display panel and pixel circuit thereof
KR100490622B1 (en) Organic electroluminescent display and driving method and pixel circuit thereof
KR100578813B1 (en) Light emitting display and method thereof
KR100502912B1 (en) Light emitting display device and display panel and driving method thereof
KR20040085654A (en) Light emitting display device and display panel and driving method thereof
KR20040085655A (en) Light emitting display device and display panel and driving method thereof
KR100599596B1 (en) Light emitting display
KR100658618B1 (en) Light emitting display and driving method thereof
KR100648676B1 (en) Light emitting display
KR100536237B1 (en) Light emitting display device and driving method thereof
KR100560456B1 (en) Light emitting display
KR100648690B1 (en) Light emitting display
KR20050113706A (en) Light emitting display
KR100627305B1 (en) Light emitting display
KR100515307B1 (en) Image display apparatus, and driving method thereof
KR100648673B1 (en) Light emitting display
KR100648674B1 (en) Light emitting display device and driving method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee