KR100570782B1 - Light emitting display - Google Patents

Light emitting display Download PDF

Info

Publication number
KR100570782B1
KR100570782B1 KR1020040065784A KR20040065784A KR100570782B1 KR 100570782 B1 KR100570782 B1 KR 100570782B1 KR 1020040065784 A KR1020040065784 A KR 1020040065784A KR 20040065784 A KR20040065784 A KR 20040065784A KR 100570782 B1 KR100570782 B1 KR 100570782B1
Authority
KR
South Korea
Prior art keywords
transistor
capacitor
electrode
transistors
light emitting
Prior art date
Application number
KR1020040065784A
Other languages
Korean (ko)
Other versions
KR20060017207A (en
Inventor
엄기명
곽원규
오춘열
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040065784A priority Critical patent/KR100570782B1/en
Priority to JP2005009484A priority patent/JP4401971B2/en
Priority to US11/110,860 priority patent/US7202606B2/en
Priority to AT05103364T priority patent/ATE375587T1/en
Priority to DE602005002777T priority patent/DE602005002777T2/en
Priority to EP05103364A priority patent/EP1591993B1/en
Publication of KR20060017207A publication Critical patent/KR20060017207A/en
Application granted granted Critical
Publication of KR100570782B1 publication Critical patent/KR100570782B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/043Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은 화소 회로 내에 존재하는 기생 커패시턴스에 의해 발생하는 킥백의 영향을 줄일 수 있는 발광 표시 장치를 제공한다.The present invention provides a light emitting display device capable of reducing the effect of kickback caused by parasitic capacitance present in a pixel circuit.

본 발명에 따른 발광 표시 장치의 화소 회로는, 각각 제1 제어신호에 응답하여 턴온되며 서로 직렬로 연결되는 제1 및 제2 트랜지스터, 직렬로 연결된 제1 및 제2 트랜지스터와 병렬적으로 연결되는 제1 커패시터, 선택신호에 응답하여 데이터 전압을 제1 커패시터의 제1 전극에 인가하는 제3 트랜지스터, 제1 커패시터의 전압에 의존하는 게이트-소스 전압에 대응하는 전류를 출력하는 제4 트랜지스터 및 제4 트랜지스터로부터의 전류에 대응하여 발광하는 발광소자를 포함한다. 여기서 제1 트랜지스터의 제1 전극은 제1 커패시터의 제1 전극에 연결되고, 제1 트랜지스터의 제2 전극은 제2 트랜지스터의 제1 전극에 연결되며, 제2 트랜지스터의 제2 전극은 제1 커패시터의 제2 전극에 연결될 수 있다.The pixel circuit of the light emitting display device according to the present invention may include first and second transistors turned on in response to a first control signal and connected in series with each other, and first and second transistors connected in series with each other. A first capacitor, a third transistor for applying a data voltage to the first electrode of the first capacitor in response to the selection signal, a fourth transistor for outputting a current corresponding to a gate-source voltage depending on the voltage of the first capacitor, and a fourth transistor It includes a light emitting element that emits light corresponding to the current from the transistor. The first electrode of the first transistor is connected to the first electrode of the first capacitor, the second electrode of the first transistor is connected to the first electrode of the second transistor, and the second electrode of the second transistor is the first capacitor. It may be connected to the second electrode of the.

OLED, 발광표시장치, 화소회로, 기생 커패시턴스 OLED, light emitting display device, pixel circuit, parasitic capacitance

Description

발광 표시 장치{Light emitting display}Light emitting display device

도 1은 종래의 화소의 등가회로도로서 N×M개의 화소 중 하나의 화소를 등가적으로 도시한 것이다. FIG. 1 is an equivalent circuit diagram of a conventional pixel, and equivalently shows one pixel of N × M pixels.

도 2는 본 발명의 제1 실시예에 따른 유기발광 표시장치의 구성을 개략적으로 보여주는 도면이다. 2 is a diagram schematically illustrating a configuration of an organic light emitting display device according to a first embodiment of the present invention.

도 3은 본 발명의 제1 실시예에 따른 화소 회로(110)를 보여주는 등가회로도이다.3 is an equivalent circuit diagram illustrating a pixel circuit 110 according to a first embodiment of the present invention.

도 4는 회소회로(110)에 인가되는 신호 파형을 보여주는 도면이다. 4 is a diagram illustrating a signal waveform applied to the recovery circuit 110.

도 5는 본 발명의 제2 실시예에 따른 화소회로(120)를 보여주는 등가회로도이다. 5 is an equivalent circuit diagram illustrating a pixel circuit 120 according to a second embodiment of the present invention.

도 6은 본 발명의 제3 실시예에 따른 화소회로(130)를 보여주는 등가회로도이다. 6 is an equivalent circuit diagram illustrating a pixel circuit 130 according to a third embodiment of the present invention.

본 발명은 발광 표시 장치에 관한 것으로, 특히 유기 물질의 발광을 이용한 유기발광 표시장치에 관한 것이다.The present invention relates to a light emitting display device, and more particularly, to an organic light emitting display device using light emission of an organic material.

일반적으로 유기발광 표시장치는 유기 물질의 발광을 이용한 유기 발광소자를 이용한 표시장치로서, 행렬 형태로 배열된 N×M 개의 유기 발광셀들을 전압 구동 혹은 전류 구동하여 영상을 표현한다. In general, an organic light emitting display device is a display device using an organic light emitting device using light emission of an organic material. An organic light emitting display device displays an image by voltage driving or current driving N × M organic light emitting cells arranged in a matrix.

이러한 유기 발광셀은 다이오드 특성을 가져서 유기 발광 다이오드(Organic Light Emission Diode; 이하 유기발광소자)로도 불리며, 애노드(ITO), 유기 박막, 캐소드 전극층(금속)의 구조를 가지고 있다. 유기 박막은 전자와 정공의 균형을 좋게 하여 발광 효율을 향상시키기 위해 발광층(emitting layer, EML), 전자 수송층(electron transport layer, ETL) 및 정공 수송층(hole transport layer, HTL)을 포함한 다층 구조로 이루어지고, 또한 별도의 전자 주입층(electron injecting layer, EIL)과 정공 주입층(hole injecting layer, HIL)을 포함하고 있다. 이러한 유기 발광셀들이 N×M 개의 매트릭스 형태로 배열되어 유기 EL 표시패널을 형성한다. Such an organic light emitting cell has a diode characteristic and is also called an organic light emitting diode (hereinafter, referred to as an organic light emitting diode), and has a structure of an anode (ITO), an organic thin film, and a cathode electrode layer (metal). The organic thin film has a multilayer structure including an emitting layer (EML), an electron transport layer (ETL), and a hole transport layer (HTL) to improve the emission efficiency by improving the balance between electrons and holes. It also includes a separate electron injecting layer (EIL) and a hole injecting layer (HIL). These organic light emitting cells are arranged in an N × M matrix to form an organic EL display panel.

이와 같이 이루어지는 유기 발광셀을 구동하는 방식에는 단순 매트릭스(passive matrix) 방식과 박막 트랜지스터(thin film transistor, TFT) 또는 MOSFET를 이용한 능동 구동(active matrix) 방식이 있다. 단순 매트릭스 방식은 양극과 음극을 직교하도록 형성하고 라인을 선택하여 구동하는데 비해, 능동 구동 방식은 박막 트랜지스터를 각 ITO(indium tin oxide) 화소 전극에 연결하고 박막 트랜지스터의 게이트에 연결된 커패시터 용량에 의해 유지된 전압에 따라 구동하는 방식이다. The organic light emitting cell may be driven using a simple matrix method and an active matrix method using a thin film transistor (TFT) or a MOSFET. In the simple matrix method, the anode and the cathode are orthogonal and the line is selected and driven, whereas the active driving method connects a thin film transistor to each indium tin oxide (ITO) pixel electrode and is maintained by a capacitor capacitance connected to the gate of the thin film transistor. It is driven according to the voltage.

이하에서, 종래의 능동 구동 유기발광 표시장치의 화소에 대하여 설명한다. Hereinafter, a pixel of a conventional active driving organic light emitting display device will be described.

도 1은 종래의 화소의 등가회로도로서 N×M개의 화소 중 하나의 화소를 등가적으로 도시한 것이다. FIG. 1 is an equivalent circuit diagram of a conventional pixel, and equivalently shows one pixel of N × M pixels.

도 1에 나타낸 바와 같이, 화소 회로는 유기발광소자(OLED), 2개의 트랜지스터(SM, DM) 및 커패시터(Cst)를 포함한다. 2개의 트랜지스터들(SM, DM)은 PMOS형 트랜지스터로 형성될 수 있다.As shown in FIG. 1, the pixel circuit includes an organic light emitting diode OLED, two transistors SM and DM, and a capacitor Cst. The two transistors SM and DM may be formed as PMOS transistors.

스위칭 트랜지스터(SM)가 게이트에 인가되는 선택 신호에 응답하여 턴온되면, 데이터선(Dm)으로부터의 데이터 전압(VDATA)이 트랜지스터(DM)의 게이트에 인가된다. 그러면 커패시터(Cst)에 의해 게이트와 소스 사이에 충전된 전압(VGS)에 대응하여 트랜지스터(DM)에 전류(IOLED)가 흐르고, 이 전류(IOLED)에 대응하여 유기발광소자(OLED)가 발광한다. 이때, 유기발광소자(OLED)에 흐르는 전류(IOLED)는 수학식 1과 같다.When the switching transistor SM is turned on in response to the selection signal applied to the gate, the data voltage V DATA from the data line Dm is applied to the gate of the transistor DM. Then, corresponding to the voltage (V GS) charged between the gate and the source to the flowing current (I OLED) to the transistor (DM), in response to the current (I OLED) organic light-emitting device (OLED) by the capacitor (Cst) Emits light. In this case, the current I OLED flowing through the organic light emitting diode OLED is represented by Equation 1 below.

Figure 112004037315928-pat00001
Figure 112004037315928-pat00001

도 1에 도시한 화소에서는 데이터 전압에 대응하는 전류가 유기발광소자(OLED)에 공급되고, 공급된 전류에 대응하는 휘도로 유기발광소자(OLED)가 발광하게 된다. 이때, 인가되는 데이터 전압은 소정의 명암 계조를 표현하기 위하여 일정 범위에서 다단계의 값을 갖는다.In the pixel shown in FIG. 1, a current corresponding to the data voltage is supplied to the OLED, and the OLED emits light at a luminance corresponding to the supplied current. In this case, the applied data voltage has a multi-level value in a predetermined range in order to express a predetermined gray level.

그러나, 수학식 1로부터 알 수 있는 바와 같이, 이러한 화소 회로에서는 구 동 트랜지스터(DM)의 문턱전압(Vth)에 따라 전류(IOLED) 값이 달라진다. 따라서 각 화소마다 트랜지스터(DM)의 문턱전압(Vth)은 달라질 수 있어 정확한 영상표시가 어려워질 수 있다는 문제점이 있다. However, as can be seen from Equation 1, in the pixel circuit, the value of the current I OLED varies depending on the threshold voltage Vth of the driving transistor DM. Therefore, the threshold voltage Vth of the transistor DM may be different for each pixel, which makes it difficult to accurately display an image.

본 발명이 이루고자 하는 기술적 과제는, 구동트랜지스터의 문턱전압을 보상할 수 있는 화소 회로를 포함하는 발광 표시 장치를 제공하는 것이다. An object of the present invention is to provide a light emitting display device including a pixel circuit capable of compensating a threshold voltage of a driving transistor.

본 발명이 이루고자 하는 다른 기술적 과제는 화소 회로 내에 존재하는 기생 커패시턴스에 의해 발생하는 킥백의 영향을 줄일 수 있는 발광 표시 장치를 제공하는 것이다.Another object of the present invention is to provide a light emitting display device capable of reducing the influence of kickback caused by parasitic capacitance present in a pixel circuit.

상기 목적을 달성하기 위한 수단으로서, 본 발명에 따른 발광 표시 장치는,데이터 전압을 전달하는 복수의 데이터선, 선택 신호를 전달하는 복수의 주사선, 및 상기 주사선과 데이터선에 전기적으로 연결된 복수의 화소 회로를 포함하는 발광 표시 장치로서,As a means for achieving the above object, the light emitting display device according to the present invention, a plurality of data lines for transmitting a data voltage, a plurality of scan lines for transmitting a selection signal, and a plurality of pixels electrically connected to the scan line and the data line A light emitting display device comprising a circuit,

상기 화소 회로는,The pixel circuit,

각각 제1 제어신호에 응답하여 턴온되며 서로 직렬로 연결되는 제1 및 제2 트랜지스터;First and second transistors each turned on in response to the first control signal and connected in series with each other;

상기 직렬로 연결된 제1 및 제2 트랜지스터와 병렬적으로 연결되는 제1 커패시터; A first capacitor connected in parallel with the first and second transistors connected in series;

상기 선택신호에 응답하여 상기 데이터 전압을 상기 제1 커패시터의 제1 전극에 인가하는 제3 트랜지스터;A third transistor applying the data voltage to the first electrode of the first capacitor in response to the selection signal;

상기 제1 커패시터의 전압에 의존하는 게이트-소스 전압에 대응하는 전류를 출력하는 제4 트랜지스터; 및A fourth transistor outputting a current corresponding to a gate-source voltage depending on the voltage of the first capacitor; And

상기 제4 트랜지스터로부터의 전류에 대응하여 발광하는 발광소자를 포함한다.And a light emitting device that emits light corresponding to the current from the fourth transistor.

상기 제1 트랜지스터의 제1 전극은 상기 제1 커패시터의 제1 전극에 연결되고, 제1 트랜지스터의 제2 전극은 상기 제2 트랜지스터의 제1 전극에 연결되며, 상기 제2 트랜지스터의 제2 전극은 상기 제1 커패시터의 제2 전극에 연결될 수 있다.The first electrode of the first transistor is connected to the first electrode of the first capacitor, the second electrode of the first transistor is connected to the first electrode of the second transistor, and the second electrode of the second transistor is It may be connected to the second electrode of the first capacitor.

상기 제1 및 제2 트랜지스터에 의해 이중 게이트 트랜지스터가 형성될 수 있다.A double gate transistor may be formed by the first and second transistors.

상기 제1 및 제2 트랜지스터는 서로 다른 크기를 가질 수 있다.The first and second transistors may have different sizes.

상기 제2 트랜지스터의 채널길이는 상기 제1 트랜지스터의 채널길이보다 길 수 있다. The channel length of the second transistor may be longer than the channel length of the first transistor.

상기 화소 회로는 상기 제1 커패시터의 제1 전극과 상기 제4 트래지스터의 게이트 사이에 연결되는 제2 커패시터; 및 상기 제1 제어신호에 응답하여 상기 제4 트랜지스터를 다이오드 형태로 연결하는 제1 스위치를 더 포함하며, 상기 제4 트랜지스터의 게이트가 제2 커패시터의 제2 전극에 연결되며, 상기 제4 트랜지스터의 소스가 상기 제1 커패시터의 제2 전극에 연결되어 상기 전류가 출력될 수 있다. The pixel circuit may include a second capacitor connected between the first electrode of the first capacitor and the gate of the fourth transistor; And a first switch connecting the fourth transistor in the form of a diode in response to the first control signal, wherein a gate of the fourth transistor is connected to a second electrode of a second capacitor, A source may be connected to the second electrode of the first capacitor to output the current.

상기 제1 스위치는 상기 제1 제어신호에 응답하여 턴온되며 직렬로 연결된 제5 및 제6 트랜지스터를 더 포함할 수 있고, 상기 제5 및 제6 트랜지스터에 의해 이중 게이트 트랜지스터가 형성될 수 있다. The first switch may further include fifth and sixth transistors turned on in response to the first control signal and connected in series, and a double gate transistor may be formed by the fifth and sixth transistors.

제2 제어신호에 응답하여 상기 제4 트랜지스터로부터 출력되는 전류를 상기 발광 소자로 전달하는 제2 스위치를 더 포함하며, 상기 제2 제어신호는 상기 제1 제어신호 및 상기 선택신호 이후에 인가될 수 있다. And a second switch configured to transfer a current output from the fourth transistor to the light emitting device in response to a second control signal, wherein the second control signal may be applied after the first control signal and the selection signal. have.

상기 제1 제어신호는 상기 선택신호이전에 인가되는 직전 선택신호일 수 있다. The first control signal may be a previous selection signal applied before the selection signal.

상기 발광소자는 유기물질의 발광을 이용하는 소자일 수 있다. The light emitting device may be a device using light emission of an organic material.

본 발명의 다른 특징에 따른 발광 표시 장치는, 데이터 전압을 전달하는 복수의 데이터선, 제1 및 제2 선택신호를 포함하는 선택신호를 각각 전달하는 복수의 주사선, 및 상기 주사선과 데이터선에 전기적으로 연결된 복수의 화소 회로를 포함하는 발광 표시 장치로서,According to another aspect of the present invention, a light emitting display device includes a plurality of data lines for transmitting a data voltage, a plurality of scan lines for respectively transmitting selection signals including first and second selection signals, and a plurality of scan lines and a plurality of scan lines and data lines. A light emitting display device comprising a plurality of pixel circuits connected to each other.

상기 화소 회로는,The pixel circuit,

상기 데이터선에 연결되는 제1 주전극, 상기 제2 선택신호에 응답하여 턴온되어 상기 데이터전압을 전달하는 제2 주전극을 구비한 제1 트랜지스터;A first transistor having a first main electrode connected to the data line and a second main electrode turned on in response to the second selection signal to transfer the data voltage;

상기 제1 트랜지스터에 의해 전달된 데이터전압에 대응하는 전압을 저장하는 제1 커패시터;A first capacitor storing a voltage corresponding to the data voltage transferred by the first transistor;

서로 직렬로 연결되어 형성되며, 상기 제1 선택신호에 응답하여 턴온되어 상기 제1 커패시터와 병렬 연결되는 제2 및 제3 트랜지스터;Second and third transistors connected in series with each other and turned on in response to the first selection signal to be connected in parallel with the first capacitor;

상기 제1 커패시터에 저장된 전압에 대응하는 전류를 출력하는 제4 트랜지스 터;A fourth transistor for outputting a current corresponding to the voltage stored in the first capacitor;

서로 직렬로 연결되어 형성되며, 상기 제1 선택신호에 응답하여 턴온되어 상기 제1 트랜지스터를 다이오드 형태로 연결하는 제 5 및 제6 트랜지스터;Fifth and sixth transistors connected in series with each other and turned on in response to the first selection signal to connect the first transistor in the form of a diode;

상기 제1 커패시터의 제1 전극과 상기 제4 트랜지스터가 제어전극 사이에 연결되어 상기 제4 트랜지스터의 문턱전압에 대응되는 전압이 저장되는 제2 커패시터; 및 A second capacitor connected to a first electrode of the first capacitor and the fourth transistor between a control electrode to store a voltage corresponding to the threshold voltage of the fourth transistor; And

상기 제4 트랜지스터로부터 출력된 전류에 대응하는 빛을 방출하는 발광소자를 포함한다. It includes a light emitting device for emitting light corresponding to the current output from the fourth transistor.

상기 제2 및 제3 트랜지스터는 서로 크기가 다를 수 있다. The second and third transistors may have different sizes.

상기 제2 및 제3 트랜지스터 중에서 상기 제1 트랜지스터의 제2 주전극에 전기적으로 접촉되는 하나의 트랜지스터는 다른 하나의 트랜지스터보다 채널길이가 짧을 수 있다.One transistor of the second and third transistors electrically contacting the second main electrode of the first transistor may have a shorter channel length than the other transistor.

상기 제5 및 제6 트랜지스터는 서로 크기가 다를 수 있다.The fifth and sixth transistors may have different sizes.

상기 제5 및 제6 트랜지스터 중에서 상기 제4 트랜지스터의 제어전극에 전기적으로 접촉되는 하나의 트랜지스터는 다른 하나의 트랜지스터보다 채널길이가 짧을 수 있다. Among the fifth and sixth transistors, one transistor electrically contacting the control electrode of the fourth transistor may have a shorter channel length than the other transistor.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도 2는 본 발명의 제1 실시예에 따른 유기발광 표시장치의 구성을 개략적으로 보여주는 도면이다. 2 is a diagram schematically illustrating a configuration of an organic light emitting display device according to a first embodiment of the present invention.

도 2에 도시된 바와 같이, 유기발광 표시장치는 유기발광 표시패널(100), 주사 구동부(200), 데이터 구동부(300) 및 발광제어신호 구동부(400)를 포함한다.As shown in FIG. 2, the organic light emitting display device includes an organic light emitting display panel 100, a scan driver 200, a data driver 300, and a light emission control signal driver 400.

유기발광 표시패널(100)은 열 방향으로 뻗어 있는 복수의 데이터선(D1-Dm), 행 방향으로 뻗어 있는 복수의 주사선(S1-Sn), 복수의 발광제어선(E1∼뚜) 및 복수의 화소회로(110)를 포함한다. 데이터선(D1-Dm)은 화상 신호를 나타내는 데이터 신호를 화소회로(110)로 전달하며, 주사선(S1-Sn)은 선택 신호를 화소회로(110)로 전달한다. The organic light emitting display panel 100 includes a plurality of data lines D1 -Dm extending in a column direction, a plurality of scanning lines S1 -Sn extending in a row direction, a plurality of emission control lines E1 to Tu, and a plurality of data lines. The pixel circuit 110 is included. The data lines D1 -Dm transmit a data signal representing an image signal to the pixel circuit 110, and the scan lines S1 -Sn transfer a selection signal to the pixel circuit 110.

주사 구동부(200)는 주사선(S1-Sn)에 각각 선택 신호를 순차적으로 생성하여 인가하며, 여기서 주사선에 관한 용어를 정의하면, 현재 선택신호를 전달하려고 하는 주사선을 “현재 주사선”이라 하고, 현재 선택신호가 전달되기 직전에 선택신호를 전달한 주사선을 “직전 주사선”이라고 한다. 데이터 구동부(300)는 데이터선(D1-Dm)에 화상 신호에 대응되는 데이터 전압을 생성하여 인가한다. 발광주사구동부(300)는 유기발광소자의 발광을 제어하기 위한 발광신호를 순차적으로 발광주사선(E1∼En)에 인가한다. The scan driver 200 sequentially generates and applies selection signals to the scan lines S1 -Sn, and when defining terms relating to the scan lines, the scan line to which the current selection signal is to be transmitted is referred to as a "current scan line". The scanning line which transmitted the selection signal immediately before the selection signal is transmitted is referred to as the "previous scanning line". The data driver 300 generates and applies a data voltage corresponding to the image signal to the data lines D1 -Dm. The light emitting scan driver 300 sequentially applies a light emitting signal for controlling light emission of the organic light emitting diode to the light emitting scan lines E1 to En.

주사 구동부(200), 데이터 구동부(300) 및/또는 발광제어신호 구동부(400)는 표시패널(100)에 전기적으로 연결될 수 있으며 또는 표시패널(100)에 접착되어 전기적으로 연결되어 있는 테이프 캐리어 패키지(tape carrier package, TCP)에 칩 등의 형태로 장착될 수 있다. 또는 표시 패널(100)에 접착되어 전기적으로 연결되 어 있는 가요성 인쇄 회로(flexible printed circuit, FPC) 또는 필름(film) 등에 칩 등의 형태로 장착될 수도 있다. 이와는 달리 주사 구동부(200), 데이터 구동부(300) 및/또는 발광제어신호 구동부(400)는 표시 패널의 유리 기판 위에 직접 장착될 수도 있으며, 또는 유리 기판 위에 주사선, 데이터선 및 박막 트랜지스터와 동일한 층들로 형성되어 있는 구동 회로와 대체될 수도 직접 장착될 수도 있다.The scan driver 200, the data driver 300, and / or the emission control signal driver 400 may be electrically connected to the display panel 100, or may be attached to the display panel 100 and electrically connected to the tape carrier package. (tape carrier package, TCP) may be mounted in the form of a chip. Alternatively, the display panel 100 may be mounted in a flexible printed circuit (FPC) or a film that is adhered to and electrically connected to the display panel 100 in the form of a chip. Alternatively, the scan driver 200, the data driver 300, and / or the emission control signal driver 400 may be directly mounted on the glass substrate of the display panel, or may have the same layers as the scan line, the data line, and the thin film transistor on the glass substrate. It may be replaced with or directly mounted to the driving circuit formed with a.

도 3은 본 발명의 제1 실시예에 따른 화소 회로(110)를 보여주는 등가회로도이다.3 is an equivalent circuit diagram illustrating a pixel circuit 110 according to a first embodiment of the present invention.

도 3에서와 같이, 화소 회로(110)는 5개의 트랜지스터(M1-M5), 2개의 커패시터(Cst, Cvth) 및 유기발광소자(OLED)를 포함한다. 여기서 5개의 트랜지스터들(M1-M5)은 PMOS형 트랜지스터로 형성될 수 있다.As shown in FIG. 3, the pixel circuit 110 includes five transistors M1-M5, two capacitors Cst and Cvth, and an organic light emitting diode OLED. The five transistors M1-M5 may be formed as PMOS transistors.

트랜지스터(M1)는 유기발광소자(OLED)를 구동하기 위한 구동 트랜지스터로서, 전압(VDD)을 공급하기 위한 전원과 유기발광소자(OLED) 간에 접속되고, 게이트에 인가되는 전압에 의하여 트랜지스터(M5)를 통하여 유기발광소자(OLED)에 흐르는 전류를 제어한다. 트랜지스터(M3)는 직전 주사선(Sn-1)으로부터의 선택 신호에 응답하여 트랜지스터(M1)를 다이오드 연결시킨다. 트랜지스터(M1)의 게이트에는 커패시터(Cvth)의 일전극(A)이 접속되고, 커패시터(Cvth)의 타전극(B) 및 전압(VDD)을 공급하는 전원 간에 커패시터(Cst)와 트랜지스터(M4)가 병렬 접속된다. 트랜지스터(M4)는 직전 주사선(Sn-1)으로부터의 선택 신호에 응답하여 커패시터(Cvth)의 타전극(B)에 전원(VDD)을 공급한다. 제1 실시예에서는 트랜지스터(M4)가 전압(VDD)에 연결되는 구성이나, 다르게는 전압(VDD)과는 다른 전원전압에 연결될 수도 있다. The transistor M1 is a driving transistor for driving the organic light emitting diode OLED. The transistor M1 is connected between a power supply for supplying the voltage VDD and the organic light emitting diode OLED. The transistor M5 is applied by a voltage applied to the gate. The current flowing through the OLED is controlled through the OLED. The transistor M3 diode-connects the transistor M1 in response to a selection signal from the immediately preceding scan line Sn-1. One electrode A of the capacitor Cvth is connected to the gate of the transistor M1, and the capacitor Cst and the transistor M4 are connected between the other electrode B of the capacitor Cvth and a power supply for supplying the voltage VDD. Are connected in parallel. The transistor M4 supplies the power supply VDD to the other electrode B of the capacitor Cvth in response to the selection signal from the immediately preceding scan line Sn-1. In the first embodiment, the transistor M4 is connected to the voltage VDD, but may be connected to a power source voltage different from the voltage VDD.

트랜지스터(M5)는 현재 주사선(Sn)으로부터의 선택 신호에 응답하여 데이터선(Dm)으로부터 전달되는 데이터 신호를 커패시터(Cvth)의 타전극(B)으로 전달한다. 트랜지스터(M2)는 트랜지스터(M1)의 드레인과 유기발광소자(OLED)의 애노드 간에 접속되고, 직전 주사선(Sn-1)으로부터의 선택 신호에 응답하여 트랜지스터(M1)의 드레인과 유기발광소자(OLED)를 차단시킨다. 유기발광소자(OLED)는 트랜지스터(M1)로부터 트랜지스터(M2)를 통하여 입력되는 전류에 대응하여 빛을 방출한다.The transistor M5 transmits the data signal transmitted from the data line Dm to the other electrode B of the capacitor Cvth in response to the selection signal from the current scan line Sn. The transistor M2 is connected between the drain of the transistor M1 and the anode of the organic light emitting element OLED, and in response to the selection signal from the immediately preceding scan line Sn-1, the drain of the transistor M1 and the organic light emitting element OLED. ). The organic light emitting diode OLED emits light corresponding to a current input from the transistor M1 through the transistor M2.

다음은, 도 4를 참조하여 화소회로(110)의 동작에 대하여 설명한다. 도 4는 회소회로(110)에 인가되는 신호 파형을 보여주는 도면이다. Next, the operation of the pixel circuit 110 will be described with reference to FIG. 4. 4 is a diagram illustrating a signal waveform applied to the recovery circuit 110.

먼저, 시간(D1) 동안, 직전 주사선(Sn-1)에 로우 레벨의 주사 전압이 인가되면, 트랜지스터(M3)가 턴온되어 트랜지스터(M1)는 다이오드 연결 상태가 된다. 따라서, 트랜지스터(M1)의 게이트 및 소스간 전압이 트랜지스터(M1)의 문턱전압(Vth)이 될 때까지 변하게 된다. 이때 트랜지스터(M1)의 소스가 전원(VDD)에 연결되어 있으므로, 트랜지스터(M1)의 게이트 즉, 커패시터(Cvth)의 노드(A)에 인가되는 전압은 전원전압(VDD)과 문턱전압(Vth)의 합이 된다. 또한, 트랜지스터(M4)가 턴온되어 커패시터(Cvth)의 노드(B)에는 전원(VDD)이 인가되어, 커패시터(Cvth)에 충전되는 전압(VCVth)은 수학식 2와 같다.First, when a low level scan voltage is applied to the immediately preceding scan line Sn- 1 during the time D1, the transistor M3 is turned on so that the transistor M1 is in a diode-connected state. Accordingly, the voltage between the gate and the source of the transistor M1 changes until the threshold voltage Vth of the transistor M1 becomes. At this time, since the source of the transistor M1 is connected to the power supply VDD, the voltage applied to the gate of the transistor M1, that is, the node A of the capacitor Cvth, is the power supply voltage VDD and the threshold voltage Vth. Is the sum of. In addition, since the transistor M4 is turned on and the power supply VDD is applied to the node B of the capacitor Cvth, the voltage V CVth charged in the capacitor Cvth is expressed by Equation 2 below.

Figure 112004037315928-pat00002
Figure 112004037315928-pat00002

여기서, VCvth는 커패시터(Cvth)에 충전되는 전압을 의미하고, VCvthA는 커패 시터(Cvth)의 노드(A)에 인가되는 전압, VCvthB는 커패시터(Cvth)의 노드(B)에 인가되는 전압을 의미한다.Here, VCvth means a voltage charged in the capacitor (Cvth), V CvthA is a voltage applied to the node (A) of the capacitor (Cvth), V CvthB is a voltage applied to the node (B) of the capacitor (Cvth) Means.

커패시터(Cvth)에 전압이 충전되는 동안, 발광제어선(En)에 하이레벨의 신호가 인가되므로 트랜지스터(M2)는 턴오프된 상태이다. 따라서 트랜지스터(M1)에 흐르는 전류가 유기발광소자(OLED)로 흐르는 것이 방지된다. 또한, 현재 주사선(Sn)에 하이 레벨의 신호가 인가되므로 트랜지스터(M5)도 턴오프된 상태이다.While the voltage is charged to the capacitor Cvth, the transistor M2 is turned off because a high level signal is applied to the emission control line En. Therefore, the current flowing through the transistor M1 is prevented from flowing to the organic light emitting element OLED. In addition, since a high level signal is applied to the current scan line Sn, the transistor M5 is also turned off.

다음, 시간(D2) 동안에, 현재 주사선(Sn)에 로우 레벨의 주사 전압이 인가되면, 트랜지스터(M5)가 턴온되어 데이터 전압(Vdata)이 노드(B)에 인가된다. 또한, 커패시터(Cvth)에는 트랜지스터(M1)의 문턱 전압(Vth)에 해당되는 전압이 충전되어 있으므로, 트랜지스터(M1)의 게이트에는 데이터 전압(Vdata)과 트랜지스터(M1)의 문턱 전압(Vth)의 합에 대응되는 전압이 인가된다. 즉, 트랜지스터(M1)의 게이트-소스간 전압(Vgs)은 다음의 수학식 3과 같다. 이 때, 발광제어선(En)에는 하이레벨의 신호가 인가되어 트랜지스터(M2)는 턴오프된 상태이다. Next, during a time D2, when a low level scan voltage is applied to the current scan line Sn, the transistor M5 is turned on to apply the data voltage Vdata to the node B. In addition, since the capacitor Cvth is charged with a voltage corresponding to the threshold voltage Vth of the transistor M1, the gate of the transistor M1 is charged with the data voltage Vdata and the threshold voltage Vth of the transistor M1. The voltage corresponding to the sum is applied. That is, the gate-source voltage Vgs of the transistor M1 is expressed by Equation 3 below. At this time, a high level signal is applied to the emission control line En, and the transistor M2 is turned off.

Figure 112004037315928-pat00003
Figure 112004037315928-pat00003

그 다음, 시간(D3) 동안에, 발광제어선(En)의 로우레벨의 발광제어신호에 응답하여 트랜지스터(M2)가 온되어 트랜지스터(M1)의 게이트-소스 전압(VGS)에 대응하는 전류(IOLED)가 유기발광소자(OLED)에 공급되어, 유기발광소자(OLED)는 발광하게 된다. 전류(IOLED)는 수학식 4와 같다.Then, during the time D3, the transistor M2 is turned on in response to the low level light emission control signal of the light emission control line En, so that the current corresponding to the gate-source voltage V GS of the transistor M1 ( I OLED ) is supplied to the OLED, and the OLED emits light. The current I OLED is shown in Equation 4.

Figure 112004037315928-pat00004
Figure 112004037315928-pat00004

여기서, 전류(IOLED)는 유기발광소자(OLED)에 흐르는 전류, Vgs는 트랜지스터(M1)의 소스와 게이트 사이의 전압, Vth는 트랜지스터(M1)의 문턱 전압, Vdata는 데이터 전압, β는 상수 값을 나타낸다. 수학식 4로부터 알 수 있는 바와 같이 전류(IOLED)는 구동 트랜지스터의 문턱전압과 상관없이 데이터전압(Vdata) 및 전원(VDD)에 따라 결정되므로 표시패널은 안정적으로 구동될 수 있다. Here, the current I OLED is a current flowing through the OLED, Vgs is a voltage between the source and the gate of the transistor M1, Vth is a threshold voltage of the transistor M1, Vdata is a data voltage, and β is a constant. Indicates a value. As can be seen from Equation 4, since the current I OLED is determined according to the data voltage Vdata and the power supply VDD regardless of the threshold voltage of the driving transistor, the display panel can be driven stably.

도 4에 도시된 신호 파형은 화소회로(110)에 인가될 수 있는 파형의 하나의 예로서, 이에 한정되는 것이 아니라 변형, 변화도 가능하다. 예컨대, 시간(D1, D2)동안에 발광제어선(En)에 인가되는 하이레벨의 신호가 인가되는 시작점이 직선 주사선(Sn-1)에 인가되는 로우레벨의 선택신호의 시작점보다 늦게 인가될 수도 있으며, 현재 주사선(Sn)에 인가되는 로우레벨의 선택신호의 종료점보다 더 늦게 까지 인가될 수도 있다.The signal waveform shown in FIG. 4 is one example of a waveform that may be applied to the pixel circuit 110, and is not limited thereto. For example, the start point at which the high level signal applied to the emission control line En is applied during the time periods D1 and D2 may be applied later than the start point of the low level selection signal applied to the straight scan line Sn-1. It may be applied later than the end point of the low level selection signal applied to the current scan line Sn.

그런데, 앞서 설명한 바와 같이, 직전 주사선(Sn-1)로부터의 로우레벨의 직전 선택신호가 인가된 후 트랜지스터(M3, M4)가 턴오프되고, 주사선(Sn)으로부터 로우레벨의 현재 선택신호가 인가되면, 트랜지스터(M5)가 턴온되고 커패시터(Cst)의 일단인 노드(B)에 데이터전압이 인가된다. 따라서, 구동 트랜지스터(M1)가 턴온된 상태에서, 데이터전압에 대응하는 전압이 커패시터(Cst)에 저장된다. 이렇게 커패시터(Cst)에 저장된 전압에 의해서, 구동 트랜지스터(M1)의 소스와 게이트 간의 전압은 스위칭 트랜지스터(M5)가 턴오프되어 데이터전압이 노드(B)에 인가되지 않는 때에도 계속 유지된다. However, as described above, the transistors M3 and M4 are turned off after the low level previous selection signal from the previous scan line Sn-1 is applied, and the low current selection signal is applied from the scan line Sn. When the transistor M5 is turned on, the data voltage is applied to the node B, which is one end of the capacitor Cst. Therefore, when the driving transistor M1 is turned on, a voltage corresponding to the data voltage is stored in the capacitor Cst. As a result of the voltage stored in the capacitor Cst, the voltage between the source and the gate of the driving transistor M1 is maintained even when the switching transistor M5 is turned off and the data voltage is not applied to the node B.

그러나 노드(B)에 존재하는 기생 커패시턴스(parasitic capacitance) 때문에 노드(B)에 전달되는 전압은 데이터전압(Vdata)보다 소정 량(ΔV)만큼의 전압변화가 발생하면서 노드(B)에 전압 시프트(Voltage Shift)가 생기게 된다. 이때 소정 량의 전압이 시프트되는 것을 킥백(Kickback)이라고 하고, 이때 시프트되는 전압 변화량(ΔV)을 킥백 전압(Kickback Voltage)이라고 한다. 이와 같은 킥백에 의하여 표시영상에 잔상이 발생하는 등, 패널의 표시특성이 나빠질 수도 있다. 특히 킥백전압의 크기가 계조레벨 간격보다 큰 경우에는 동일한 계조임에도 불구하고 식별될 수 있을 정도로 다르게 표시될 수도 있어 표시품질을 크게 떨어뜨릴 수 있다.However, due to the parasitic capacitance present in the node B, the voltage transferred to the node B is shifted by a predetermined amount ΔV from the data voltage V data , thereby shifting the voltage to the node B. (Voltage Shift) is generated. At this time, the shift of the predetermined amount of voltage is called kickback, and the shifted voltage change amount ΔV is called kickback voltage. Such kickback may deteriorate the display characteristics of the panel, such as afterimages on the display image. In particular, when the magnitude of the kickback voltage is larger than the gradation level interval, the kickback voltage may be displayed differently to be distinguishable even though the gradation level is the same gradation, thereby greatly reducing the display quality.

이하에서는 앞서 설명한 킥백에 의한 영향을 해결하기 위한 본 발명의 제2 및 제3 실시예에 대하여 상세하게 설명한다.Hereinafter, the second and third embodiments of the present invention for solving the effects of the kickback described above will be described in detail.

도 5는 본 발명의 제2 실시예에 따른 화소회로(120)를 보여주는 등가회로도이다. 본 발명의 제2 실시예에 따른 화소회로(120)는 노드(B)의 킥백전압을 줄이기 위하여 이중 트랜지스터(M4_1, M4_2)를 이용한다는 점이 제1 실시예와 다르다. 5 is an equivalent circuit diagram illustrating a pixel circuit 120 according to a second embodiment of the present invention. The pixel circuit 120 according to the second embodiment of the present invention differs from the first embodiment in that the dual transistors M4_1 and M4_2 are used to reduce the kickback voltage of the node B. FIG.

화소회로(120)는 6개의 트랜지스터(M1, M2, M3, M4_1, M4_2, M5), 2개의 커패시터(Cst, Cvth) 및 유기발광소자(OLED)를 포함한다. 화소회로(120)는 트랜지스터(M4_1, M4_2)를 제외하고, 4개의 트랜지스터(M1, M2, M3, M5), 2개의 커패시터(Cst, Cvth) 및 유기발광소자(OLED)를 포함하는 구성은 화소회로(110)와 동일하며, 그 동작도 동일하므로 상세한 설명은 생략하기로 한다. The pixel circuit 120 includes six transistors M1, M2, M3, M4_1, M4_2, and M5, two capacitors Cst and Cvth, and an organic light emitting diode OLED. The pixel circuit 120 includes four transistors M1, M2, M3 and M5, two capacitors Cst and Cvth and an organic light emitting diode OLED, except for the transistors M4_1 and M4_2. It is the same as the circuit 110 and the operation thereof is also the same, so a detailed description thereof will be omitted.

한편, 트랜지스터(M4_2)는 소스가 전원(VDD)에 연결되고 드레인이 트랜지스터(M4_1)의 소스에 연결된다. 트랜지스터(M4_1)의 드레인은 트랜지스터(M5)의 드레인에 연결된다. 즉 두 트랜지스터(M4_1, M4_2)는 서로 직렬로 연결되는 이중 트랜지스터를 형성한다. 또한 두 트랜지스터(M4_1, M4_2) 모두는 게이트가 직전 주사선(Sn-1)에 연결된다. 따라서 직전 선택신호에 응답하여 두 트랜지스터(M4_1, M4_2)는 동시에 턴온되어 커패시터(Cst)의 일단에 전원전압(VDD)을 인가한다.On the other hand, the transistor M4_2 has a source connected to the power supply VDD and a drain connected to the source of the transistor M4_1. The drain of the transistor M4_1 is connected to the drain of the transistor M5. That is, the two transistors M4_1 and M4_2 form a double transistor connected in series with each other. In addition, the gates of both transistors M4_1 and M4_2 are directly connected to the scan line Sn-1. Therefore, in response to the previous selection signal, both transistors M4_1 and M4_2 are simultaneously turned on to apply the power supply voltage VDD to one end of the capacitor Cst.

도 5에서와 같이, 이중 트랜지스터(M4_1, M4_2)를 이용함으로써, 직전 주사선(Sn-1)의 신호에 의해 트랜지스터(M4_1, M4_2)가 턴오프되고, 현재 주사선(Sn)의 신호에 의해 트랜지스터(M5)가 턴온되어 데이터전압이 커패시터(Cst)와 커패시터(Cvth) 사이의 노드(B)에 인가될 때, 노드(B)에서의 킥백전압을 줄일 수 있다. 따라서 노드(B)의 킥백전압이 줄어 노드(B)에 인가되는 데이터 전압의 변화량이 작아지고 트랜지스터(M1)의 게이트노드(A)의 전압변동이 작아지게 된다. 따라서 트랜지스터(M1)의 게이트와 소스 사이의 전압(Vgs)은 킥백전압에 의한 변화량이 작아 유기발광소자에 전달되는 전류(IOLED)의 킥백에 대한 영향을 현저하게 줄일 수 있다. As shown in FIG. 5, by using the double transistors M4_1 and M4_2, the transistors M4_1 and M4_2 are turned off by the signal of the previous scan line Sn−1, and the transistors (B) are turned on by the signal of the current scan line Sn. When M5) is turned on and a data voltage is applied to the node B between the capacitor Cst and the capacitor Cvth, the kickback voltage at the node B can be reduced. Accordingly, the kickback voltage of the node B is reduced, so that the amount of change in the data voltage applied to the node B is reduced and the voltage variation of the gate node A of the transistor M1 is reduced. Therefore, the voltage Vgs between the gate and the source of the transistor M1 may be significantly reduced by the kickback voltage, thereby significantly reducing the effect on the kickback of the current I OLED delivered to the organic light emitting diode.

여기서, 이중 트랜지스터(M4_1, M4_2)의 전체 크기, 즉 총 채널길이(L)가 일정한 경우, 트랜지스터(M4_1)의 채널길이보다 트랜지스터(M4_2)의 채널길이를 더 크게 하면 킥백전압을 더욱 효과적으로 줄일 수 있다.Here, when the total size of the double transistors M4_1 and M4_2, that is, the total channel length L, is constant, a larger channel length of the transistor M4_2 than the channel length of the transistor M4_1 may reduce the kickback voltage more effectively. have.

표 1은 이중 트랜지스터(M4_1, M4_2) 각각의 채널폭(W)은 5㎛이고, 두 트랜 지스터의 총 채널길이(L)가 20㎛인 경우, 트랜지스터(M4_1)와 트랜지스터(M4_2)의 채널길이에 따라 이중 트랜지스터(M4_1, M4_2)가 턴온 되었을 때의 노드(B)의 전압과 턴오프 되었을 때의 노드(B)의 전압을 측정한 결과를 보여준다.Table 1 shows that when the channel width W of each of the double transistors M4_1 and M4_2 is 5 μm, and the total channel length L of the two transistors is 20 μm, the channel lengths of the transistors M4_1 and M4_2 are shown. As a result, the voltages of the node B when the double transistors M4_1 and M4_2 are turned on and the voltage of the node B when the transistors are turned off are shown.

트랜지스터의 크기Size of transistor 노드(B) 전압Node (B) voltage 킥백전압Kickback voltage M4_1(W/L)M4_1 (W / L) M4_2(W/L)M4_2 (W / L) 턴온 시On turn 턴오프 시On turn off 5/15㎛5 / 15㎛ 5/5㎛5 / 5㎛ 5.05.0 5.4917V5.4917 V 0.4916V0.4916V 5/10㎛5 / 10㎛ 5/10㎛5 / 10㎛ 5.05.0 5.3811V5.3811 V 0.3811V0.3811V 5/7㎛5 / 7㎛ 5/13㎛5 / 13㎛ 5.05.0 5.3217V5.3217V 0.3217V0.3217 V 5/5㎛5 / 5㎛ 5/15㎛5 / 15㎛ 5.05.0 5.2834V5.2834 V 0.2834V0.2834 V

표 1에서 알 수 있는 바와 같이, 트랜지스터(M4_2)의 채널길이가 길수록 노드(B)의 킥백전압의 크기가 감소한다. 즉, 트랜지스터(M4_2)의 채널길이를 트랜지스터(M4_1)의 채널길이보다 길게 함으로써 인가된 데이터전압에 대응하는 전류(IOLED)를 보다 안정적으로 유기발광소자(OLED)에 인가할 수 있어 표시특성을 향상시킬 수 있다. As can be seen in Table 1, as the channel length of the transistor M4_2 increases, the kickback voltage of the node B decreases. That is, by making the channel length of the transistor M4_2 longer than the channel length of the transistor M4_1, the current I OLED corresponding to the applied data voltage can be applied to the organic light emitting diode OLED more stably. Can be improved.

본 발명의 제2 실시예에서는 2개의 트랜지스터가 직렬로 연결된 이중 트랜지스터(M4_1, M4_2)를 사용하였지만, 이에 한정되는 것이 아니라 하나의 트랜지스터에 2개의 게이트전극이 형성되는 이중 게이트 트랜지스터를 사용할 수도 있다. In the second embodiment of the present invention, two transistors M4_1 and M4_2 connected in series are used. However, the present invention is not limited thereto, and a double gate transistor in which two gate electrodes are formed in one transistor may be used.

도 6은 본 발명의 제3 실시예에 따른 화소회로(130)를 보여주는 등가회로도이다. 본 발명의 제3 실시예에 따른 화소회로(130)는 트랜지스터(M1)의 게이트와 소스 사이의 기생전압에 의한 킥백전압을 줄이기 위하여 이중 트랜지스터(M3_1, M3_2)를 이용한다는 점이 제2 실시예와 다르다. 6 is an equivalent circuit diagram illustrating a pixel circuit 130 according to a third embodiment of the present invention. The pixel circuit 130 according to the third embodiment of the present invention uses the dual transistors M3_1 and M3_2 to reduce kickback voltages caused by parasitic voltages between the gate and the source of the transistor M1. different.

화소회로(130)는 7개의 트랜지스터(M1, M2, M3_1, M3_2, M4_1, M4_2, M5), 2 개의 커패시터(Cst, Cvth) 및 유기발광소자(OLED)를 포함한다. 화소회로(130)는 트랜지스터(M3_1, M3_2)를 제외하고, 5개의 트랜지스터(M1, M2, M4_1, M4_2, M5), 2개의 커패시터(Cst, Cvth) 및 유기발광소자(OLED)를 포함하는 구성은 화소회로(120)와 동일하며, 그 동작도 동일하므로 상세한 설명은 생략하기로 한다. The pixel circuit 130 includes seven transistors M1, M2, M3_1, M3_2, M4_1, M4_2, and M5, two capacitors Cst and Cvth, and an organic light emitting diode OLED. The pixel circuit 130 includes five transistors M1, M2, M4_1, M4_2, and M5, two capacitors Cst and Cvth and an organic light emitting diode OLED, except for the transistors M3_1 and M3_2. Is the same as the pixel circuit 120, and the operation thereof is also the same, so a detailed description thereof will be omitted.

한편, 트랜지스터(M3_2)는 소스가 트랜지스터(M1)의 드레인에 연결되고 드레인이 트랜지스터(M3_1)의 소스에 연결된다. 트랜지스터(M3_1)의 드레인은 트랜지스터(M1)의 게이트에 연결된다. 즉 두 트랜지스터(M3_1, M3_2)는 서로 직렬로 연결되는 이중 트랜지스터를 형성한다. 또한 두 트랜지스터(M3_1, M3_2) 모두는 게이트가 직전 주사선(Sn-1)에 연결된다. 따라서 직전 선택신호에 응답하여 두 트랜지스터(M3_1, M3_2)는 동시에 턴온되어 트랜지스터(M1)를 다이오드 연결한다.On the other hand, transistor M3_2 has a source connected to the drain of transistor M1 and a drain connected to the source of transistor M3_1. The drain of the transistor M3_1 is connected to the gate of the transistor M1. That is, the two transistors M3_1 and M3_2 form a double transistor connected in series with each other. In addition, the gates of both transistors M3_1 and M3_2 are directly connected to the scan line Sn-1. Therefore, in response to the previous selection signal, the two transistors M3_1 and M3_2 are simultaneously turned on to diode-connect transistor M1.

도 6에서와 같이, 이중 트랜지스터(M3_1, M3_2)를 이용함으로써, 직전 주사선(Sn-1)의 신호에 의해 트랜지스터(M3_1, M3_2)가 턴오프되고, 현재 주사선(Sn)의 신호에 의해 트랜지스터(M5)가 턴온되어 데이터전압에 대응되는 전압이 커패시터(Cst)와 커패시터(Cvth)를 통하여 트랜지스터(M1)의 게이트 노드(A)에 인가될 때, 노드(A)에서의 킥백전압을 줄일 수 있다. 따라서 트랜지스터(M1)의 게이트노드(A)는 킥백전압에 의한 전압변동의 영향이 작아지게 되며 따라서 트랜지스터(M1)의 게이트와 소스 사이의 전압(Vgs)은 킥백전압에 의한 변화량이 작아 유기발광소자에 전달되는 전류(IOLED)의 킥백에 대한 영향을 현저하게 줄일 수 있다. As shown in FIG. 6, by using the double transistors M3_1 and M3_2, the transistors M3_1 and M3_2 are turned off by the signal of the previous scanning line Sn−1, and the transistors are driven by the signal of the current scanning line Sn. When the voltage M5 is turned on and a voltage corresponding to the data voltage is applied to the gate node A of the transistor M1 through the capacitor Cst and the capacitor Cvth, the kickback voltage at the node A may be reduced. . Therefore, the gate node A of the transistor M1 is less affected by the voltage change due to the kickback voltage. Therefore, the voltage Vgs between the gate and the source of the transistor M1 is small due to the kickback voltage. The effect on the kickback of the current (I OLED ) delivered to can be significantly reduced.

여기서, 이중 트랜지스터(M3_1, M4_2)의 전체 크기, 즉 총 채널길이(L)가 일 정한 경우, 트랜지스터(M3_1)의 채널길이보다 트랜지스터(M3_2)의 채널길이를 더 크게 하면 킥백전압을 더욱 효과적으로 줄일 수 있다.Here, when the total size of the double transistors M3_1 and M4_2, that is, the total channel length L, is constant, a larger channel length of the transistor M3_2 than the channel length of the transistor M3_1 reduces the kickback voltage more effectively. Can be.

표 2는 이중 트랜지스터(M3_1, M3_2) 각각의 채널폭(W)은 5㎛이고, 두 트랜지스터의 총 채널길이(L)가 20㎛인 경우, 트랜지스터(M3_1)와 트랜지스터(M3_2)의 채널길이에 따라 이중 트랜지스터(M3_1, M3_2)가 턴온 되었을 때의 노드(A), 즉 트랜지스터(M1)의 게이트의 전압과 턴오프 되었을 때의 트랜지스터(M1)의 게이트의 전압을 측정한 결과를 보여준다.Table 2 shows that when the channel width W of each of the double transistors M3_1 and M3_2 is 5 μm and the total channel length L of the two transistors is 20 μm, the channel lengths of the transistors M3_1 and M3_2 are determined. Accordingly, the result of measuring the voltage of the node A when the double transistors M3_1 and M3_2 are turned on, that is, the voltage of the gate of the transistor M1 and the voltage of the gate of the transistor M1 when the transistors M1 are turned off.

트랜지스터의 크기Size of transistor 트랜지스터(M1)의 게이트전압Gate voltage of transistor M1 킥백전압Kickback voltage M3_1(W/L)M3_1 (W / L) M3_2(W/L)M3_2 (W / L) 턴온 시On turn 턴오프시On turn off 5/15㎛5 / 15㎛ 5/55/5 3.6570V3.6570 V 4.6653V4.6653V 1.0083V1.0083 V 5/10㎛5 / 10㎛ 5/105/10 3.2503V3.2503 V 4.1223V4.1223V 0.8720V0.8720 V 5/7㎛5 / 7㎛ 5/135/13 3.1370V3.1370V 3.9445V3.9445 V 0.8075V0.8075 V 5/5㎛5 / 5㎛ 5/155/15 3.0791V3.0791V 3.8463V3.8463V 0.7672V0.7672 V

표 2에서 알 수 있는 바와 같이, 트랜지스터(M3_2)의 채널길이가 길수록 노드(A), 즉 트랜지스터(M1)의 게이트의 킥백전압의 크기가 감소한다. 즉, 트랜지스터(M3_2)의 채널길이를 트랜지스터(M3_1)의 채널길이보다 길게 함으로써 인가된 데이터전압에 대응하는 전류(IOLED)를 보다 안정적으로 유기발광소자(OLED)에 인가할 수 있어 표시특성을 향상시킬 수 있다. As can be seen in Table 2, as the channel length of the transistor M3_2 is longer, the magnitude of the kickback voltage of the gate of the node A, that is, the transistor M1, decreases. That is, by making the channel length of the transistor M3_2 longer than the channel length of the transistor M3_1, the current I OLED corresponding to the applied data voltage can be applied to the organic light emitting diode OLED more stably. Can be improved.

표 1 및 표 2에서, 트랜지스터(M3_1) 및 트랜지스터(M4_1)의 최소 채널길이가 5㎛이지만, 트랜지스터 제조공정에서 5㎛보다 더 작은 채널길이로 트랜지스터를 형성하여 트랜지스터 특성이 확보된다면 트랜지스터(M3_1) 및 트랜지스터(M4_1)의채널길이는 5㎛보다 더 작게 할 수 있다. 트랜지스터(M3_1) 및 트랜지스터(M4_1)의 채널길이가 작을 수록, 기생 커패시턴스 성분이 줄어들게 되어 킥백에 대한 영향은 더욱 효과적으로 감소될 수 있다.In Tables 1 and 2, the minimum channel length of the transistors M3_1 and M4_1 is 5 μm, but if the transistor is formed with a channel length smaller than 5 μm in the transistor fabrication process, the transistor characteristics are ensured. And the channel length of the transistor M4_1 can be made smaller than 5 mu m. As the channel lengths of the transistors M3_1 and M4_1 are smaller, the parasitic capacitance component is reduced, so that the influence on the kickback can be more effectively reduced.

본 발명의 제3 실시예에서는 2개의 트랜지스터가 직렬로 연결된 이중 트랜지스터(M3_1, M3_2)를 사용하였지만, 이에 한정되는 것이 아니라 하나의 트랜지스터에 2개의 게이트전극이 형성되는 이중 게이트 트랜지스터를 사용할 수도 있다. In the third embodiment of the present invention, the double transistors M3_1 and M3_2 connected in series with two transistors are used. However, the present invention is not limited thereto, and a double gate transistor in which two gate electrodes are formed in one transistor may be used.

이상에서 본 발명의 실시예를 설명하였으나, 본 발명의 권리범위는 실시예와 같은 구조에 한정되는 것은 아니며, 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the embodiments of the present invention have been described above, the scope of the present invention is not limited to the same structure as the embodiments, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the claims are also provided. It belongs to the scope of the invention.

본 발명에 따르면, 이중 트랜지스터를 이용함으로써, 화소 회로 내에 존재하는 기생커패시터 성분에 의한 킥백전압을 줄일 수 있다. According to the present invention, by using the double transistor, the kickback voltage due to the parasitic capacitor component present in the pixel circuit can be reduced.

특히, 인가되는 데이터 전압에 대응하는 전압을 저장하는 저장커패시터와 병렬적으로 연결되는 트랜지스터를 서로 다른 크기의 이중 트랜지스터로 형성함으로써, 저장커패시터의 일전극에 미치는 킥백의 영향을 효과적으로 줄일 수 있다. 또한, 유기발광소자를 구동하는 구동 트랜지스터의 게이트와 소스/드레인 사이의 기생 커패시턴스에 의한 킥백전압을 줄이기 위하여 서로 다른 크기의 이중 트랜지스터를 형성함으로써 구동트랜지스터의 게이트에 미치는 킥백의 영향을 효과적으로 줄일 수 있다. In particular, by forming the transistors connected in parallel with the storage capacitor for storing the voltage corresponding to the applied data voltage as a double transistor of different sizes, it is possible to effectively reduce the effect of kickback on one electrode of the storage capacitor. In addition, by reducing the kickback voltage due to parasitic capacitance between the gate and the source / drain of the driving transistor for driving the organic light emitting diode, the effect of the kickback on the gate of the driving transistor can be effectively reduced by forming double transistors of different sizes. .

이와 같이 킥백의 영향을 효과적으로 줄임으로서 발광 표시 장치의 표시특 성을 향상시킬 수 있다.
As such, the display characteristics of the light emitting display device can be improved by effectively reducing the influence of the kickback.

Claims (16)

데이터 전압을 전달하는 복수의 데이터선, 선택 신호를 전달하는 복수의 주사선, 및 상기 주사선과 데이터선에 전기적으로 연결된 복수의 화소 회로를 포함하는 발광 표시 장치에 있어서,A light emitting display device comprising: a plurality of data lines for transmitting a data voltage, a plurality of scanning lines for transmitting a selection signal, and a plurality of pixel circuits electrically connected to the scanning lines and the data lines. 상기 화소 회로는,The pixel circuit, 각각 제1 제어신호에 응답하여 턴온되며 서로 직렬로 연결되는 제1 및 제2 트랜지스터;First and second transistors each turned on in response to the first control signal and connected in series with each other; 상기 직렬로 연결된 제1 및 제2 트랜지스터와 병렬적으로 연결되는 제1 커패시터; A first capacitor connected in parallel with the first and second transistors connected in series; 상기 선택신호에 응답하여 상기 데이터 전압을 상기 제1 커패시터의 제1 전극에 인가하는 제3 트랜지스터;A third transistor applying the data voltage to the first electrode of the first capacitor in response to the selection signal; 상기 제1 커패시터의 전압에 의존하는 게이트-소스 전압에 대응하는 전류를 출력하는 제4 트랜지스터; 및A fourth transistor outputting a current corresponding to a gate-source voltage depending on the voltage of the first capacitor; And 상기 제4 트랜지스터로부터의 전류에 대응하여 발광하는 발광소자를 포함하는 발광 표시 장치.And a light emitting device that emits light corresponding to the current from the fourth transistor. 제1항에 있어서,The method of claim 1, 상기 제1 트랜지스터의 제1 전극은 상기 제1 커패시터의 제1 전극에 연결되고, 제1 트랜지스터의 제2 전극은 상기 제2 트랜지스터의 제1 전극에 연결되며, 상 기 제2 트랜지스터의 제2 전극은 상기 제1 커패시터의 제2 전극에 연결되는 발광 표시 장치.The first electrode of the first transistor is connected to the first electrode of the first capacitor, the second electrode of the first transistor is connected to the first electrode of the second transistor, and the second electrode of the second transistor. The light emitting display device is connected to the second electrode of the first capacitor. 제2항에 있어서,The method of claim 2, 상기 제1 및 제2 트랜지스터에 의해 이중 게이트 트랜지스터가 형성되는 발광 표시 장치.A light emitting display device in which a double gate transistor is formed by the first and second transistors. 제2항에 있어서,The method of claim 2, 상기 제1 및 제2 트랜지스터는 서로 다른 크기를 갖는 발광 표시 장치.The first and second transistors have different sizes. 제4항에 있어서,The method of claim 4, wherein 상기 제2 트랜지스터의 채널길이는 상기 제1 트랜지스터의 채널길이보다 긴 발광 표시 장치.The channel length of the second transistor is longer than the channel length of the first transistor. 제1항에 있어서,The method of claim 1, 상기 화소 회로는The pixel circuit 상기 제1 커패시터의 제1 전극과 상기 제4 트래지스터의 게이트 사이에 연결되는 제2 커패시터; 및A second capacitor connected between the first electrode of the first capacitor and the gate of the fourth transistor; And 상기 제1 제어신호에 응답하여 상기 제4 트랜지스터를 다이오드 형태로 연결하는 제1 스위치를 더 포함하며And a first switch configured to connect the fourth transistor in the form of a diode in response to the first control signal. 상기 제4 트랜지스터의 게이트가 제2 커패시터의 제2 전극에 연결되며, 상기 제4 트랜지스터의 소스가 상기 제1 커패시터의 제2 전극에 연결되어 상기 전류가 출력되는 발광 표시 장치.And a gate of the fourth transistor is connected to a second electrode of a second capacitor, and a source of the fourth transistor is connected to a second electrode of the first capacitor to output the current. 제6항에 있어서,The method of claim 6, 상기 제1 스위치는 상기 제1 제어신호에 응답하여 턴온되며 직렬로 연결된 제5 및 제6 트랜지스터를 더 포함하는 발광 표시 장치.The first switch further includes fifth and sixth transistors turned on in response to the first control signal and connected in series. 제7항에 있어서,The method of claim 7, wherein 상기 제5 및 제6 트랜지스터에 의해 이중 게이트 트랜지스터가 형성되는 발광 표시 장치.A light emitting display device in which a double gate transistor is formed by the fifth and sixth transistors. 제8항에 있어서,The method of claim 8, 제2 제어신호에 응답하여 상기 제4 트랜지스터로부터 출력되는 전류를 상기 발광 소자로 전달하는 제2 스위치를 더 포함하며,A second switch configured to transfer a current output from the fourth transistor to the light emitting device in response to a second control signal; 상기 제2 제어신호는 상기 제1 제어신호 및 상기 선택신호 이후에 인가되는 발광 표시 장치.The second control signal is applied after the first control signal and the selection signal. 제1항에 있어서,The method of claim 1, 상기 제1 제어신호는 상기 선택신호이전에 인가되는 직전 선택신호인 발광 표시 장치.And the first control signal is a previous selection signal applied before the selection signal. 제1항 내지 제10항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 10, 상기 발광소자는 유기물질의 발광을 이용하는 소자인 발광 표시 장치.The light emitting device is a light emitting display device that uses light emission of an organic material. 데이터 전압을 전달하는 복수의 데이터선, 제1 및 제2 선택신호를 포함하는 선택신호를 각각 전달하는 복수의 주사선, 및 상기 주사선과 데이터선에 전기적으로 연결된 복수의 화소 회로를 포함하는 발광 표시 장치에 있어서,A light emitting display device comprising a plurality of data lines transferring a data voltage, a plurality of scan lines respectively transmitting a selection signal including first and second selection signals, and a plurality of pixel circuits electrically connected to the scan lines and the data lines. To 상기 화소 회로는,The pixel circuit, 상기 데이터선에 연결되는 제1 주전극, 상기 제2 선택신호에 응답하여 턴온되어 상기 데이터전압을 전달하는 제2 주전극을 구비한 제1 트랜지스터;A first transistor having a first main electrode connected to the data line and a second main electrode turned on in response to the second selection signal to transfer the data voltage; 상기 제1 트랜지스터에 의해 전달된 데이터전압에 대응하는 전압을 저장하는 제1 커패시터;A first capacitor storing a voltage corresponding to the data voltage transferred by the first transistor; 서로 직렬로 연결되어 형성되며, 상기 제1 선택신호에 응답하여 턴온되어 상기 제1 커패시터와 병렬 연결되는 제2 및 제3 트랜지스터;Second and third transistors connected in series with each other and turned on in response to the first selection signal to be connected in parallel with the first capacitor; 상기 제1 커패시터에 저장된 전압에 대응하는 전류를 출력하는 제4 트랜지스터;A fourth transistor outputting a current corresponding to the voltage stored in the first capacitor; 서로 직렬로 연결되어 형성되며, 상기 제1 선택신호에 응답하여 턴온되어 상기 제1 트랜지스터를 다이오드 형태로 연결하는 제 5 및 제6 트랜지스터;Fifth and sixth transistors connected in series with each other and turned on in response to the first selection signal to connect the first transistor in the form of a diode; 상기 제1 커패시터의 제1 전극과 상기 제4 트랜지스터가 제어전극 사이에 연 결되어 상기 제4 트랜지스터의 문턱전압에 대응되는 전압이 저장되는 제2 커패시터; 및 A second capacitor connected to a first electrode of the first capacitor and the fourth transistor between a control electrode to store a voltage corresponding to the threshold voltage of the fourth transistor; And 상기 제4 트랜지스터로부터 출력된 전류에 대응하는 빛을 방출하는 발광소자를 포함하는 발광 표시 장치.And a light emitting device emitting light corresponding to the current output from the fourth transistor. 제12항에 있어서,The method of claim 12, 상기 제2 및 제3 트랜지스터는 서로 크기가 다른 발광 표시 장치.The second and third transistors have different sizes from each other. 제13항에 있어서,The method of claim 13, 상기 제2 및 제3 트랜지스터 중에서 상기 제1 트랜지스터의 제2 주전극에 전기적으로 접촉되는 하나의 트랜지스터는 다른 하나의 트랜지스터보다 채널길이가 짧은 발광 표시 장치.The first and second transistors of the second and third transistors electrically contacting the second main electrode of the first transistor have a shorter channel length than the other transistor. 제12항에 있어서,The method of claim 12, 상기 제5 및 제6 트랜지스터는 서로 크기가 다른 발광 표시 장치.The fifth and sixth transistors have different sizes. 제15항에 있어서,The method of claim 15, 상기 제5 및 제6 트랜지스터 중에서 상기 제4 트랜지스터의 제어전극에 전기적으로 접촉되는 하나의 트랜지스터는 다른 하나의 트랜지스터보다 채널길이가 짧은 발광 표시 장치.The light emitting display device of one of the fifth and sixth transistors which is in electrical contact with the control electrode of the fourth transistor has a shorter channel length than the other transistor.
KR1020040065784A 2004-04-29 2004-08-20 Light emitting display KR100570782B1 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020040065784A KR100570782B1 (en) 2004-08-20 2004-08-20 Light emitting display
JP2005009484A JP4401971B2 (en) 2004-04-29 2005-01-17 Luminescent display device
US11/110,860 US7202606B2 (en) 2004-04-29 2005-04-21 Light-emitting display
AT05103364T ATE375587T1 (en) 2004-04-29 2005-04-26 LIGHT EMITTING DISPLAY DEVICE
DE602005002777T DE602005002777T2 (en) 2004-04-29 2005-04-26 Light-emitting display device
EP05103364A EP1591993B1 (en) 2004-04-29 2005-04-26 Light-emitting display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040065784A KR100570782B1 (en) 2004-08-20 2004-08-20 Light emitting display

Publications (2)

Publication Number Publication Date
KR20060017207A KR20060017207A (en) 2006-02-23
KR100570782B1 true KR100570782B1 (en) 2006-04-12

Family

ID=37125318

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040065784A KR100570782B1 (en) 2004-04-29 2004-08-20 Light emitting display

Country Status (1)

Country Link
KR (1) KR100570782B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10475377B2 (en) 2008-09-19 2019-11-12 Samsung Display Co., Ltd. Display device and method of driving the same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4548408B2 (en) * 2006-11-29 2010-09-22 セイコーエプソン株式会社 Manufacturing method of semiconductor device
KR100824854B1 (en) 2006-12-21 2008-04-23 삼성에스디아이 주식회사 Organic light emitting display
KR100833756B1 (en) * 2007-01-15 2008-05-29 삼성에스디아이 주식회사 Organic light emitting display
KR102570985B1 (en) * 2018-11-06 2023-08-29 삼성디스플레이 주식회사 Pixel circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10475377B2 (en) 2008-09-19 2019-11-12 Samsung Display Co., Ltd. Display device and method of driving the same

Also Published As

Publication number Publication date
KR20060017207A (en) 2006-02-23

Similar Documents

Publication Publication Date Title
KR100578813B1 (en) Light emitting display and method thereof
KR100560479B1 (en) Light emitting display device, and display panel and driving method thereof
JP4401971B2 (en) Luminescent display device
KR100502912B1 (en) Light emitting display device and display panel and driving method thereof
KR100599726B1 (en) Light emitting display device, and display panel and driving method thereof
KR101030002B1 (en) Pixel and organic light emitting display using thereof
KR100497247B1 (en) Light emitting display device and display panel and driving method thereof
KR101030004B1 (en) Pixel and organic light emitting display using thereof
KR100536235B1 (en) Light emitting display device and driving method thereof
KR100515299B1 (en) Image display and display panel and driving method of thereof
KR100497246B1 (en) Light emitting display device and display panel and driving method thereof
KR100529077B1 (en) Image display apparatus, display panel and driving method thereof
KR20040067029A (en) Organic electroluminescent display and driving method and pixel circuit thereof
KR100560482B1 (en) A display for light emitting, and a pixel circuit thereof
KR20070111634A (en) Pixel circuit of organic light emitting display
KR100560468B1 (en) Image display and display panel thereof
KR100570782B1 (en) Light emitting display
KR100515307B1 (en) Image display apparatus, and driving method thereof
KR100648690B1 (en) Light emitting display
KR100590066B1 (en) Light emitting display device and display panel thereof
KR20050109163A (en) Light emitting display
KR100648674B1 (en) Light emitting display device and driving method thereof
KR20060000357A (en) Organic electroluminescence display device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 14