KR20050108932A - 동기화 이더넷에서의 데이터 프레임 구성 방법 및 그에따른 데이터 처리 방법 - Google Patents

동기화 이더넷에서의 데이터 프레임 구성 방법 및 그에따른 데이터 처리 방법 Download PDF

Info

Publication number
KR20050108932A
KR20050108932A KR1020040034379A KR20040034379A KR20050108932A KR 20050108932 A KR20050108932 A KR 20050108932A KR 1020040034379 A KR1020040034379 A KR 1020040034379A KR 20040034379 A KR20040034379 A KR 20040034379A KR 20050108932 A KR20050108932 A KR 20050108932A
Authority
KR
South Korea
Prior art keywords
frame
data
synchronization
ethernet
slot
Prior art date
Application number
KR1020040034379A
Other languages
English (en)
Other versions
KR100584365B1 (ko
Inventor
임세윤
송재연
권서원
윤종호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040034379A priority Critical patent/KR100584365B1/ko
Priority to US11/007,043 priority patent/US7433353B2/en
Priority to CNA2005100079315A priority patent/CN1697446A/zh
Priority to EP05004121A priority patent/EP1596547A2/en
Priority to JP2005140608A priority patent/JP4051070B2/ja
Publication of KR20050108932A publication Critical patent/KR20050108932A/ko
Application granted granted Critical
Publication of KR100584365B1 publication Critical patent/KR100584365B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/64—Hybrid switching systems
    • H04L12/6418—Hybrid transport

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)

Abstract

1. 청구범위에 기재된 발명이 속하는 기술분야
본 발명은 실시간 서비스와 비실시간 서비스를 동시에 제공할 수 있는 동기화 이더넷에 관한 것으로, 특히 물리 계층에서의 데이터 처리 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 동기화 프레임과 비동기화 프레임의 구분이 물리 계층에서 이루어지도록 하여 불필요한 오버헤드에 따른 전송 효율의 저하를 막고, 다양한 동기화 데이터에 대한 처리가 가능하도록 하는 동기화 이더넷에서의 데이터 구성 방법 및 그에 따른 데이터 처리 방법을 제공하는데 그 목적이 있음.
3. 발명의 해결 방법의 요지
본 발명은, 동기화 이더넷에서 각각의 이더넷 장치가 전송을 위한 데이터 프레임을 구성하는 방법에 있어서, 상기 각각의 이더넷 장치가, 상기 전송을 위한 데이터를 입력받아 동기화 여부를 확인하는 제 1 단계; 상기 입력된 데이터가 동기화 데이터인 경우, 프레임의 프리앰블에 동기화 프레임임을 표시하고, 상기 데이터를 MAC(Media Access Control) 헤더를 포함하지 않는 프레임의 데이터부에 포함시켜 동기화 프레임을 구성하는 제 2 단계; 및 상기 입력된 데이터가 비동기화 데이터인 경우, 프레임의 프리앰블에 비동기화 프레임임을 표시하고, 상기 데이터를 MAC 헤더를 포함하는 프레임의 데이터부에 포함시켜 비동기화 프레임을 구성하는 제 3 단계를 포함함.
4. 발명의 중요한 용도
본 발명은 동기화 이더넷 등에 이용됨.

Description

동기화 이더넷에서의 데이터 프레임 구성 방법 및 그에 따른 데이터 처리 방법{Data Frame Construction Method in Synchronous Ethernet and Data Processing Method for it}
본 발명은 실시간 서비스와 비실시간 서비스를 동시에 제공할 수 있는 동기화 이더넷에 관한 것으로, 특히 물리 계층에서의 데이터 처리 방법에 관한 것이다.
이더넷(Ethernet)은 가장 광범위하게 설치된 근거리통신망 기술이다. 이제는 IEEE(Institute of Electrical and Electronics Engineers) 802.3에 표준으로 정의되어있지만, 이더넷은 원래 제록스에 의해 개발되었으며, 제록스와 DEC 그리고 인텔 등에 의해 발전되었다.
종래의 이더넷은 IEEE 802.3에서 규정된 CSMA/CD(Carrier Sense Multiple Access/Collision Detect) 프로토콜을 이용하여 경쟁적으로 액세스하기 때문에, IFG(Inter Frame Gap) 간격을 유지하면서 상위 계층의 서비스 프레임을 이더넷 프레임으로 생성하여 전송한다. 이때, 상위 서비스 프레임의 종류에 상관없이 발생 순서대로 전송을 한다. 즉, 이더넷은 서로 다른 여러 단말 사이에 또는 여러 사용자 사이에 데이터를 전송하고자 할 때 가장 보편적으로 익숙하게 접할 수 있는 기술 중 하나다.
이러한 이더넷은 전송 시간 지연에 민감한 동영상이나 음성전달에 적합하지 않은 기술로 알려져 있으나 최근에는 기존의 이더넷을 이용하여 영상/음성과 같은 동기화 데이터(Synchronous data)를 전송하고자 하는 기술이 활발하게 논의 되어지고 있는데, 이와 같이 논의되고 있는 동기화 데이터의 전송을 위한 이더넷을 동기화 이더넷(Synchronous Ethernet)이라 한다.
도 1 은 동기화 이더넷의 전송 사이클에 대한 일실시예 구조도이다.
도 1에 도시된 바와 같이, 현재 논의되고 있는 동기화 이더넷에서는 데이터 전송을 위한 전송 사이클(100, 200)을 125usec 단위의 1 사이클로 구성하며, 각각의 사이클(100, 200)에는 동기화 데이터의 전송을 위한 Sync부(100-1, 200-1) 및 비동기화 데이터의 전송을 위한 Async부(100-2, 200-2)를 포함한다.
좀 더 상세히 살펴보면, 동기화 데이터의 전송을 위한 Sync부(100-1, 200-1)는 전송 사이클에서 가장 우선권을 가진 데이터부로 현재 논의 중인 안에 따르면 각각 738 바이트로 구성된 서브 동기화 프레임이 디폴트(defalt)값으로 10개 포함된다(물론 논의 중이 안은 변동이 가능하다).
그리고, 비동기 데이터의 전송을 위한 Async부(100-2, 200-2)는 Sync부(100-1, 200-1)를 위한 영역을 제외한 나머지 부분으로 구성되는데, 해당 영역에 가변적인 비동기화 데이터들이 프레임 단위로 포함된다
이와 같은 현재 논의 중인 동기화 이더넷에서는 비동기화 데이터와 동기화 데이터를 종래의 이더넷 프레임으로 구성하여 전달하는 것으로 하고 있다.
도 2 는 종래의 이더넷 프레임에 대한 일실시예 구조도이다.
도 2 에 도시된 바와 같이, 종래의 이더넷 프레임은, 8바이트로 구성되어 프레임의 시작과 끝을 알려 주는 프리앰블(Preamble) 필드(21), 6바이트로 구성되어 프레임이 전송되어야 할 목적지 MAC(Media Access Control) 주소를 표시하는 목적지 주소(DA : Destination Address) 필드(22), 6바이트로 구성되어 프레임을 전송하는 스테이션의 MAC 주소를 표시하는 소스 주소(SA : Source Address) 필드(23), 2바이트로 구성되어 프레임의 데이터의 길이 정보와 프레임이 어떤 프로토콜 타입인지를 표시하는 길이/타입(L/T : Length/Type) 필드(24), 프레임의 데이터를 표시하기 위한 데이터 필드(25) 및 4바이트로 구성되어 데이터 통신에서 정보를 프레임 별로 나누어 전송할 때 각 프레임의 끝에 오류 검출을 위한 FCS(frame check sequence) 필드(26)로 구성된다.
이와 같은 종래의 이더넷 프레임 구조로 동기화 데이터와 비동기화 데이터를 모두 전송하는 경우, 길이/타입 필드(24)를 통해 동기화 여부를 구분할 수 있게 된다.
이와 같은 이더넷 프레임에 대한 처리를 위한 계층 구조를 살펴보면, 도 3 과 같다.
도 3 은 본 발명이 적용되는 이더넷 네트워크의 계층 구조에 관한 일실시예 예시도이다.
도 3 에 도시된 바와 같이, 본 발명이 적용되는 이더넷 네트워크의 계층 구조는 OSI 7계층의 제 1 계층인 PHY 계층(34)과 제 2 계층인 데이터 링크 계층의 서브 계층인 MAC 계층(32) 그리고, 상위 계층인 MAC 클라이언트(31-1 내지 31-3)로 구성된다. 또한, PHY 계층(34)과 MAC 계층(32)간에는 인터페이스 계층인 GMII(Gbps Media Independent Interface) 계층(33)을 포함한다.
그 동작을 살펴보면, PHY 계층(34)은 PMA(Physical Medium Attachment), PMD(Physical Medium Dependent) 및 PCS(Physical Coding Sublayer)로 구성되어 입력되는 이더넷 데이터를 상위 MAC 계층(32)으로 전달한다. 그리고, MAC 계층(32)은 전달된 이더넷 데이터로부터 DA(22), 길이/타입(24) 등의 정보를 확인하여 해당되는 MAC 클라이언트(31-1 내지 31-3)로 전달한다.
이상의 계층 구조에 따라 도 1에서 살펴본 바와 같은 동기화 이더넷을 적용하면 다음과 같다. 우선, 동기화 이더넷에서 동기화 데이터에 대한 전송 구간은 최대 192개의 4바이트짜리 슬롯들을 수납한 고정길이의 동기화 이더넷 프레임들을 최대 16개 전송한다. 이와 같은 동기화 프레임들의 전송이 하나의 사이클 내에서 완료되면, 해당 사이클의 남은 구간 동안에 비동기화 프레임들을 전송한다. 이러한 수퍼프레임(superframe) 방식에서, 종래의 동기화 이더넷의 경우, 동기화 프레임과 비동기화 프레임을 구분할 때 오버헤드에 포함된 길이/타입(24) 정보를 통해 수행한다. 따라서, 동기화 데이터와 비동기화 데이터를 MAC 계층(32)에서 구분하여 처리하게 된다.
그런데, 이와 같은 일반적인 네트워크 계층 구조를 통하게 되면, 동기화 데이터에 대해서까지 DA(22) 정보와 길이/타입(24) 정보를 통해 처리가 이루어지게 되어 불필요한 오버헤드가 추가되게 되어 전송 효율을 떨어뜨리게 되는 문제점이 발생한다. 즉, 동기화 데이터의 경우는 비디오 또는 오디오 방송 정보를 담고 있는 데이터로 브로드캐스팅 방식으로 전송하여 각각의 기기별로 해당 데이터에 대한 승인 또는 배제를 하는 것이므로 MAC 계층에서의 주소 처리 등을 통해 데이터를 전송할 필요는 없다.
따라서, 동기화 데이터와 비동기화 데이터를 PHY 계층(34)에서 분리하여 처리함으로써, 불필요한 오버헤드의 추가를 방지할 필요가 있다. 또한, 다양한 형태의 동기화 데이터를 각각의 형태에 따른 전송이 이루어지도록 하는 데이터 처리 방식에 대한 연구가 필요한 실정이다.
본 발명은, 상기와 같은 문제점을 해결하기 위하여 제안된 것으로, 동기화 프레임과 비동기화 프레임의 구분이 물리 계층에서 이루어지도록 하여 불필요한 오버헤드에 따른 전송 효율의 저하를 막고, 다양한 동기화 데이터에 대한 처리가 가능하도록 하는 동기화 이더넷에서의 데이터 구성 방법 및 그에 따른 데이터 처리 방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명은, 동기화 이더넷에서 각각의 이더넷 장치가 전송을 위한 데이터 프레임을 구성하는 방법에 있어서, 상기 각각의 이더넷 장치가, 상기 전송을 위한 데이터를 입력받아 동기화 여부를 확인하는 제 1 단계; 상기 입력된 데이터가 동기화 데이터인 경우, 프레임의 프리앰블에 동기화 프레임임을 표시하고, 상기 데이터를 MAC(Media Access Control) 헤더를 포함하지 않는 프레임의 데이터부에 포함시켜 동기화 프레임을 구성하는 제 2 단계; 및 상기 입력된 데이터가 비동기화 데이터인 경우, 프레임의 프리앰블에 비동기화 프레임임을 표시하고, 상기 데이터를 MAC 헤더를 포함하는 프레임의 데이터부에 포함시켜 비동기화 프레임을 구성하는 제 3 단계를 포함한다.
또한, 본 발명은, 동기화 이더넷에서 각각의 이더넷 장치가 입력된 데이터를 처리하는 방법에 있어서, 상기 이더넷 장치가, 데이터를 입력받아 상기 데이터 내의 각각의 프레임에 대한 동기화 프레임인지 여부를 확인하는 제 1 단계; 상기 확인 결과 동기화 프레임인 경우, 해당 프레임 내의 다수의 슬롯에 대해 상기 이더넷 장치에 대해 슬롯 중계로가 설정된 슬롯인지를 확인하는 제 2 단계; 상기 제 2 단계의 확인 결과, 슬롯 중계로가 설정된 슬롯인 경우 해당 슬롯 중계로를 통해 상기 슬롯을 전달하고 슬롯 중계로가 설정되지 않은 슬롯인 경우 상기 이더넷 장치의 물리 계층을 통해 다른 이더넷 장치로 전달하는 제 3 단계; 및 상기 확인 결과 비동기화 프레임인 경우, 해당 프레임을 상기 이더넷 장치의 MAC 계층으로 전달하는 제 4 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다. 도면에서 동일한 구성요소들에 대해서는 비록 다른 도면에 표시되더라도 가능한 한 동일한 참조번호 및 부호로 나타내고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
도 4a 내지 도 4b 는 본 발명에 따른 동기화 이더넷의 프레임에 대한 일실시예 구조도이다.
도시된 바와 같이, 본 발명에 따른 동기화 이더넷에서의 동기화 프레임은 도 4a 에서 보여지는 바와 같이 프리앰블 필드(41), 전송하고자하는 데이터를 표시하기 위한 데이터 필드(42) 및 데이터 통신에서 정보를 프레임 별로 나누어 전송할 때 각 프레임의 끝에 오류 검출을 위한 FCS 필드(43)를 포함한다. 특히, 본 발명에서는 동기화 데이터인지 여부를 PHY 계층에서 판단하기 위하여 프리앰블 필드(41) 내에, 동기화 프레임 여부를 확인하기 위한 동기화 플래그 필드(401)를 포함하는 제어 필드(400)를 포함하도록 한다. 또한, 본 발명의 실시예에 따른 제어 필드(400)는 동기화 플래그 필드(401)와 함께 수퍼 프레임의 시작을 표시하기 위한 시작 플래그 필드(402) 등을 더 포함할 수 있다.
여기서, 동기화 프레임의 경우 데이터 필드(42) 내에 다수의 데이터 슬롯을 가지고 있고, 각각의 데이터 슬롯들은 별도의 신호방식에 의해 슬롯 중계로가 설정되므로 MAC 주소가 아닌 슬롯 중계로를 통해 상위 클라이언트에서 자신의 슬롯인지 여부를 확인하는 것이 가능하다. 따라서, 기존의 동기식 이더넷에서 사용하는 MAC 헤더가 부착될 필요도 없기 때문에 오버헤드도 감소시킬 수 있게 되므로, 데이터 전송에 있어서 대역폭의 확보가 용이하게 되고 전송 효율을 높일 수 있게 된다. 또한, 통상의 이더넷과 같은 MAC 헤더를 포함하지 않기 때문에 이더넷과는 다른 형식으로 데이터 필드(42)를 전송하는 것이 가능하게 된다. 따라서, 동기화 데이터에 대한 다양한 형식의 전송이 가능하다.
통상의 이더넷 프레임에서 프리앰블 필드(41)는 8바이트로 구성되고, 2바이트의 보류 필드를 포함한다. 이와 같은 보류 필드를 이용하여 본 발명에 따른 제어 필드(400)를 구성하거나, 다른 기능의 표시를 위한 소정의 필드에 결합하여 본 발명의 실시예에 따른 제어 필드(400)를 포함하도록 할 수 있다. 즉, 통상의 이더넷 프리앰블이 가지는 기능에 따른 소정의 필드 내에 상기의 동기화 프레임 여부를 확인하기 위한 동기화 플래그 필드(401)를 포함하도록 함으로써 본 발명의 실시예를 구현하는 것도 가능하다.
한편, 본 발명에 따른 동기화 이더넷에서의 비동기화 프레임은 도 4b 에서 보여지는 바와 같이 프리앰블 필드(41), 6바이트로 구성되어 프레임이 전송되어야 할 목적지 MAC(Media Access Control) 주소를 표시하는 목적지 주소(DA : Destination Address) 필드(22), 6바이트로 구성되어 프레임을 전송하는 스테이션의 MAC 주소를 표시하는 소스 주소(SA : Source Address) 필드(23), 2바이트로 구성되어 프레임의 데이터의 길이 정보와 프레임이 어떤 프로토콜 타입인지를 표시하는 길이/타입(L/T : Length/Type) 필드(24), 프레임의 데이터를 표시하기 위한 데이터 필드(25) 및 4바이트로 구성되어 데이터 통신에서 정보를 프레임 별로 나누어 전송할 때 각 프레임의 끝에 오류 검출을 위한 FCS(frame check sequence) 필드(26)를 포함한다. 특히, 본 발명에서는 동기화 데이터인지 여부를 PHY 계층에서 판단하기 위하여 프리앰블 필드(41) 내에, 동기화 프레임 여부를 확인하기 위한 동기화 플래그 필드(401)를 포함하는 제어 필드(400)를 포함하도록 한다. 또한, 본 발명의 실시예에 따른 제어 필드(400)는 동기화 플래그 필드(401)와 함께 수퍼 프레임의 시작을 표시하기 위한 시작 플래그 필드(402) 등을 더 포함할 수 있다.
통상의 이더넷 프레임에서 프리앰블 필드(41)는 8바이트로 구성되고, 2바이트의 보류 필드를 포함한다. 이와 같은 보류 필드를 이용하여 본 발명에 따른 제어 필드(400)를 구성하거나, 다른 기능의 표시를 위한 소정의 필드에 결합하여 본 발명의 실시예에 따른 제어 필드(400)를 포함하도록 할 수 있다. 즉, 통상의 이더넷 프리앰블이 가지는 기능에 따른 소정의 필드 내에 상기의 동기화 프레임 여부를 확인하기 위한 동기화 플래그 필드(401)를 포함하도록 함으로써 본 발명의 실시예를 구현하는 것도 가능하다.
이상에서와 같은 동기화 이더넷에서의 전송을 위한 데이터 프레임을 구성하기 위해서는 다음과 같은 과정을 통한다.
우선, 각각의 이더넷 장치가 전송을 위한 데이터를 입력받아 동기화 여부를 확인한다. 그리고, 확인 결과 입력된 데이터가 동기화 데이터인 경우, 프레임의 프리앰블에 동기화 데이터임을 표시하고, 입력된 데이터를 MAC 헤더를 포함하지 않는 프레임의 데이터부에 포함시킨다. 그리고, 확인결과 입력된 데이터가 비동기화 데이터인 경우, 프레임의 프리앰블에 비동기화 데이터임을 표시하고, 입력된 데이터를 MAC 헤더를 포함하는 프레임의 데이터부에 포함시킨다.
이상에서 살펴본 바와 같이, 본 발명에 따른 동기화 이더넷에서의 동기화 프레임과 비동기화 프레임은 그 구조가 서로 상이하게 된다. 이와 같은 상이한 구조에 따라 PHY 계층에서 프레임을 입력받아 처리함에 있어서, 프리앰블을 통해 각각의 프레임이 동기화 프레임인지 비동기화 프레임인지를 확인하고, 확인된 결과에 따라 서로 다른 상위 계층으로 전달을 한다.
도 5 는 본 발명에 따른 동기화 이더넷 네트워크의 계층 구조에 관한 일실시예 예시도이다.
도 5 에 도시된 바와 같이, 본 발명에 따른 동기화 이더넷 네트워크의 계층 구조는 두가지로 나누어 볼 수 있는데 우선, 비동기화 프레임에 대한 처리는 OSI 7계층의 제 1 계층인 PHY 계층(34)과 제 2 계층인 데이터 링크 계층의 서브 계층인 MAC 계층(32) 그리고, 상위 계층인 MAC 클라이언트(31)로 구성된다. 또한, PHY 계층(34)과 MAC 계층(32)간에는 인터페이스 계층인 GMII(Gbps Media Independent Interface) 계층(33)을 포함한다.
한편, 동기화 프레임에 대한 처리는 OSI 7계층의 제 1 계층인 PHY 계층(34)과 동기화 이더넷 프레임에 대한 처리를 위한 동기화 이더넷 프레이머(52) 그리고, 상위 계층인 동기화 데이터 처리 클라이언트(51)로 구성된다. 또한, PHY 계층(34)과 동기화 이더넷 프레이머(52)간에는 인터페이스 계층인 GMII(Gbps Media Independent Interface) 계층(33)을 포함한다.
그리고, 인터페이스 계층인 GMII 계층(33)은 입력 데이터에 대한 다중화 및 파싱(Parsing)을 담당하는 MUX/파서(54-1), 출력 데이터에 대한 다중화 및 파싱(Parsing)을 담당하는 MUX/파서(54-2), MUX/파서(54-1)로부터의 입력 데이터를 라우팅하고 상위 계층으로부터의 출력 데이터를 MUX/파서(54-2)로 전달하는 슬롯 라우팅부(53)를 포함한다.
이상의 계층 구조에 따른 데이터의 처리 과정을 살펴보면, 다음과 같다.
본 발명의 실시예에 따르면, 동기화 이더넷에서의 각각의 프레임은 프리앰블 내에 표시된 동기화 플래그에 따라 동기화 프레임과 비동기화 프레임으로 구분된다. 따라서, 하나의 프레임이 수신되었다면 해당 프레임의 프리앰블을 조사하여, 동기화 플래그(401)가 비활성화되어 있으면 비동기화 프레임이므로 502의 경로를 따라 MAC 계층(32)으로 전달한다.
한편, 동기화 플래그(401)가 활성화되어 있으면 동기화 프레임이므로 503의 경로로 다른 장치로 전달하면서, 동시에 동기화 프레임 내의 데이터 필드에 포함된 각각의 슬롯에 대해 슬롯 라우팅 동작을 수행하여 해당 슬롯이 해당 장치에 해당된 것이라면 501의 경로를 따라 해당 장치의 동기화 이더넷 프레이머(52)로 전달한다.
즉, 본 발명에서는 프레임의 프리앰블 영역을 활용하여 MAC 계층의 하위 계층에서 동기화 프레임 및 비동기화 프레임을 구분할 수 있다. 또한, 동기화 프레임인 경우 모든 장비들에게 전달되고(브로드 캐스팅) 각각의 프레임 내에 포함된 다수의 슬롯에게 모두 별도의 신호 방식에 따른 중계로가 설정되어 있으므로 MAC 주소를 이용한 전달을 할 필요가 없다. 즉, 본 발명의 실시예에 따르면, 동기화 프레임에 대해서는 MAC 주소 영역이 사용될 필요가 없으므로, 종래의 동기화 이더넷의 계층 구조와는 달리 MAC 계층의 하위 계층에서 각각의 프레임을 나누어 처리하는 것이 가능하다.
도 6 은 본 발명에 따른 동기화 이더넷에서 각각의 이더넷 장치에서의 입력 데이터를 처리하는 방법에 대한 일실시예 동작 흐름도이다.
우선, 본 발명에 따른 동기화 이더넷에서 이더넷 장치는 데이터를 입력받으면(61), 물리 계층에서 입력된 데이터의 각각의 프레임별로 해당 프레임의 프리앰블부를 통해 동기화 프레임인지 여부를 확인한다(62). 즉, 도 4a 내지 도 4b에서 도시한 바와 같은 동기화 플래그를 통해 이에 대한 확인이 가능하다.
그리고, 확인 결과 동기화 프레임인 경우(62), 인터페이스 계층(예컨대, GMII계층)에서 슬롯 중계(Slot Routing) 기능을 통해 프레임 내의 슬롯들에 대해 해당 기기로의 슬롯 중계로가 설정된 슬롯인지를 확인하여(63) 해당 기기로 슬롯 중계로가 설정된 슬롯인 경우에는 해당 슬롯 중계로를 통해 상위 동기화 데이터 처리 클라이언트로 전달한다(64). 반면, 슬롯 중계로가 설정되지 않은 슬롯인 경우에는 물리 계층을 통해 다른 이더넷 장치로 전달한다(65).
여기서, 슬롯 중계 기능을 통해 해당 기기로의 슬롯 중계로가 설정되었는지를 확인하는 것은, 인터페이스 계층에서 수신된 동기화 프레임에 대해 해당 동기화 프레임에 포함된 다수의 슬롯으로부터 각각의 슬롯들에 대해 별도의 신호방식으로 설정된 슬롯 중계로를 확인한다는 것을 의미하는 것으로, 해당 이더넷 장치에 대한 슬롯인지를 확인하는 것이다. 이와 같이 슬롯 중계로를 확인하여, 동기화 프레임에 포함된 다수의 슬롯 중에서 해당 기기에 대한 슬롯은 수신하여 상위로 전달하고 해당 기기에 대한 슬롯이 아니면 물리 계층을 통해 다른 이더넷 장치로 전달한다.
한편, 확인 결과 비동기화 프레임인 경우(62), 입력된 데이터를 MAC 계층으로 전달하여 MAC 계층에서의 처리가 수행되도록 한다(66).
상술한 바와 같은 본 발명의 방법은 프로그램으로 구현되어 컴퓨터로 읽을 수 있는 형태로 기록매체(씨디롬, 램, 플로피 디스크, 하드 디스크, 광자기 디스크 등)에 저장될 수 있다.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.
상기와 같은 본 발명은, 동기화 프레임과 비동기화 프레임의 구분이 물리 계층에서 이루어지도록 하여 불필요한 오버헤드에 따른 전송 효율의 저하를 막고, 다양한 동기화 데이터에 대한 처리가 가능하도록 하는 효과가 있다.
도 1 은 동기화 이더넷의 전송 사이클에 대한 일실시예 구조도.
도 2 는 종래의 이더넷 프레임에 대한 일실시예 구조도.
도 3 은 본 발명이 적용되는 이더넷 네트워크의 계층 구조에 관한 일실시예 예시도.
도 4a 내지 도 4b 는 본 발명에 따른 동기화 이더넷의 프레임에 대한 일실시예 구조도.
도 5 는 본 발명에 따른 동기화 이더넷 네트워크의 계층 구조에 관한 일실시예 예시도.
도 6 은 본 발명에 따른 동기화 이더넷에서 각각의 이더넷 장치에서의 입력 데이터를 처리하는 방법에 대한 일실시예 동작 흐름도.

Claims (6)

  1. 동기화 이더넷에서 각각의 이더넷 장치가 전송을 위한 데이터 프레임을 구성하는 방법에 있어서,
    상기 각각의 이더넷 장치가, 상기 전송을 위한 데이터를 입력받아 동기화 여부를 확인하는 제 1 단계;
    상기 입력된 데이터가 동기화 데이터인 경우, 프레임의 프리앰블에 동기화 프레임임을 표시하고, 상기 데이터를 MAC(Media Access Control) 헤더를 포함하지 않는 프레임의 데이터부에 포함시켜 동기화 프레임을 구성하는 제 2 단계; 및
    상기 입력된 데이터가 비동기화 데이터인 경우, 프레임의 프리앰블에 비동기화 프레임임을 표시하고, 상기 데이터를 MAC 헤더를 포함하는 프레임의 데이터부에 포함시켜 비동기화 프레임을 구성하는 제 3 단계를 포함하는 것을 특징으로 하는 동기화 이더넷에서의 데이터 프레임 구성 방법.
  2. 제 1 항에 있어서,
    상기 프레임의 프리앰블에 동기화 데이터를 표시하기 위하여,
    상기 프리앰블에 소정의 비트로 구성된 동기화 데이터 플래그 필드를 포함시키는 것을 특징으로 하는 동기화 이더넷에서의 데이터 프레임 구성 방법.
  3. 제 1 항에 있어서,
    상기 MAC 헤더는,
    6바이트로 구성되어 프레임이 전송되어야 할 목적지 MAC 주소를 표시하는 목적지 주소(DA : Destination Address) 필드, 6바이트로 구성되어 프레임을 전송하는 스테이션의 MAC 주소를 표시하는 소스 주소(SA : Source Address) 필드, 2바이트로 구성되어 프레임의 데이터의 길이 정보와 프레임이 어떤 프로토콜 타입인지를 표시하는 길이/타입(L/T : Length/Type) 필드를 포함하여 구성된 것을 특징으로 하는 동기화 이더넷에서의 데이터 프레임 구성 방법.
  4. 제 1 항 내지 제 3 항 중의 어느 한 항에 있어서,
    상기 구성된 프레임이 상기 동기화 이더넷의 전송 사이클의 시작임을 표시하기 위한 소정의 비트로 구성된 프레임 시작 플래그를 상기 프리앰블에 더 포함시키는 것을 특징으로 하는 동기화 이더넷에서의 데이터 프레임 구성 방법.
  5. 동기화 이더넷에서 각각의 이더넷 장치가 입력된 데이터를 처리하는 방법에 있어서,
    상기 이더넷 장치가, 데이터를 입력받아 상기 데이터 내의 각각의 프레임에 대한 동기화 프레임인지 여부를 확인하는 제 1 단계;
    상기 확인 결과 동기화 프레임인 경우, 해당 프레임 내의 다수의 슬롯에 대해 상기 이더넷 장치에 대해 슬롯 중계로가 설정된 슬롯인지를 확인하는 제 2 단계;
    상기 제 2 단계의 확인 결과, 슬롯 중계로가 설정된 슬롯인 경우 해당 슬롯 중계로를 통해 상기 슬롯을 전달하고 슬롯 중계로가 설정되지 않은 슬롯인 경우 상기 이더넷 장치의 물리 계층을 통해 다른 이더넷 장치로 전달하는 제 3 단계; 및
    상기 확인 결과 비동기화 프레임인 경우, 해당 프레임을 상기 이더넷 장치의 MAC 계층으로 전달하는 제 4 단계를 포함하는 동기화 이더넷에서의 데이터 처리 방법.
  6. 제 5 항에 있어서,
    상기 제 1 단계에서, 상기 데이터 내의 각각의 프레임에 대한 동기화 프레임인지 여부를 확인하기 위해서 상기 각각의 프레임 내의 프리앰블 내에 상기 각각의 프레임에 대한 동기화 데이터 여부를 표시하는 동기화 플래그 필드를 포함하는 것을 특징으로 하는 동기화 이더넷에서의 데이터 처리 방법.
KR1020040034379A 2004-05-14 2004-05-14 동기화 이더넷에서의 데이터 프레임 구성 방법 및 그에따른 데이터 처리 방법 KR100584365B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040034379A KR100584365B1 (ko) 2004-05-14 2004-05-14 동기화 이더넷에서의 데이터 프레임 구성 방법 및 그에따른 데이터 처리 방법
US11/007,043 US7433353B2 (en) 2004-05-14 2004-12-08 Data frame construction method and data processing method according to data frame in synchronous Ethernet
CNA2005100079315A CN1697446A (zh) 2004-05-14 2005-02-05 数据帧构造方法和依据数据帧的数据处理方法
EP05004121A EP1596547A2 (en) 2004-05-14 2005-02-25 Method for constructing and processing a frame in synchronous ethernet
JP2005140608A JP4051070B2 (ja) 2004-05-14 2005-05-13 同期化イーサネットでのデータフレーム構成方法、データ処理方法及びイーサネット装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040034379A KR100584365B1 (ko) 2004-05-14 2004-05-14 동기화 이더넷에서의 데이터 프레임 구성 방법 및 그에따른 데이터 처리 방법

Publications (2)

Publication Number Publication Date
KR20050108932A true KR20050108932A (ko) 2005-11-17
KR100584365B1 KR100584365B1 (ko) 2006-05-26

Family

ID=34933934

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040034379A KR100584365B1 (ko) 2004-05-14 2004-05-14 동기화 이더넷에서의 데이터 프레임 구성 방법 및 그에따른 데이터 처리 방법

Country Status (5)

Country Link
US (1) US7433353B2 (ko)
EP (1) EP1596547A2 (ko)
JP (1) JP4051070B2 (ko)
KR (1) KR100584365B1 (ko)
CN (1) CN1697446A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100977988B1 (ko) * 2008-07-07 2010-08-26 한국과학기술원 이더넷 스위치의 통신 프레임 구조를 갖는 통신 장치 및 이를 이용한 실시간 다중 프로세서 통신 방법
KR101402679B1 (ko) * 2012-04-25 2014-06-03 라이트웍스 주식회사 하이브리드 수동형 광 네트워크를 위한 이더넷 프레임의 프리앰블 구성 방법 및 그 독출 방법
KR101432715B1 (ko) * 2008-01-21 2014-08-21 삼성디스플레이 주식회사 액정 표시 장치 및 그의 구동 방법
WO2023120876A1 (ko) * 2021-12-24 2023-06-29 삼성전자주식회사 전자 장치 및 그 제어 방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7295548B2 (en) * 2002-11-27 2007-11-13 Microsoft Corporation Method and system for disaggregating audio/visual components
JP4005974B2 (ja) 2004-01-09 2007-11-14 株式会社東芝 通信装置、通信方法、および通信システム
KR100584365B1 (ko) * 2004-05-14 2006-05-26 삼성전자주식회사 동기화 이더넷에서의 데이터 프레임 구성 방법 및 그에따른 데이터 처리 방법
KR100594008B1 (ko) * 2004-10-29 2006-06-30 삼성전자주식회사 동기식 이더넷 시스템에서의 시간 임계 정보 전송 방법
KR101119300B1 (ko) * 2005-06-01 2012-03-15 삼성전자주식회사 슈퍼 프레임의 시작을 엄격히 지키는 레지덴셜 이더넷 노드장치 및 그 프레임 처리 방법
JP4559927B2 (ja) * 2005-07-14 2010-10-13 パナソニック株式会社 通信データ処理装置及び方法
US20070274209A1 (en) * 2006-05-26 2007-11-29 Aarnio Steven J Prioritizing data in a wireless transmission
CN100454872C (zh) * 2006-06-30 2009-01-21 华为技术有限公司 一种以太网中设备间的信息传输方法及系统
CN101166187B (zh) * 2006-10-20 2011-01-19 北京新岸线无线技术有限公司 正交频分复用802.11网络物理帧和mac帧新的构造方法
CN101247201B (zh) * 2007-02-13 2013-01-09 华为技术有限公司 同步帧发送、接收方法、检测系统及发送端、接收端设备
DE102007050941A1 (de) * 2007-10-23 2009-04-30 Phoenix Contact Gmbh & Co. Kg Verfahren zum Übertragen von Daten in einem Kommunikationsnetz, Sende- und Empfangsvorrichtung für ein Kommunikationsnetz
DE102012210816A1 (de) * 2012-06-26 2014-01-02 Siemens Aktiengesellschaft Datenpaket für eine bidirektionale Übertragung von Datenpaketen bei einer Datenübertragung zwischen einem ersten und einem zweiten Kommunikationsgerät sowie Verfahren zum Übertragen eines solchen Datenpaketes
CN103516773A (zh) * 2012-12-26 2014-01-15 深圳市友讯达科技发展有限公司 一种同步数据传输方法、设备及系统
CN107024875A (zh) * 2017-04-21 2017-08-08 钟阳光 一种基于can总线网络的运动控制实时通讯方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5687316A (en) * 1994-07-29 1997-11-11 International Business Machines Corporation Communication apparatus and methods having P-MAC, I-MAC engines and buffer bypass for simultaneously transmitting multimedia and packet data
US6567416B1 (en) * 1997-10-14 2003-05-20 Lucent Technologies Inc. Method for access control in a multiple access system for communications networks
JP3757758B2 (ja) 2000-05-24 2006-03-22 株式会社豊田自動織機 無線通信装置
US7035294B2 (en) * 2001-06-04 2006-04-25 Calix Networks, Inc. Backplane bus
US6798784B2 (en) * 2001-06-04 2004-09-28 Caux Networks, Inc. Concurrent switching of synchronous and asynchronous traffic
US20040242249A1 (en) * 2003-05-30 2004-12-02 Neilson Paul Christian Non-interfering multipath communications systems
KR100575989B1 (ko) * 2004-04-08 2006-05-02 삼성전자주식회사 동기화 이더넷에서의 비동기 데이터의 분할 전송 방법 및그 방법에 사용되는 데이터 구조
KR100584365B1 (ko) * 2004-05-14 2006-05-26 삼성전자주식회사 동기화 이더넷에서의 데이터 프레임 구성 방법 및 그에따른 데이터 처리 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101432715B1 (ko) * 2008-01-21 2014-08-21 삼성디스플레이 주식회사 액정 표시 장치 및 그의 구동 방법
KR100977988B1 (ko) * 2008-07-07 2010-08-26 한국과학기술원 이더넷 스위치의 통신 프레임 구조를 갖는 통신 장치 및 이를 이용한 실시간 다중 프로세서 통신 방법
KR101402679B1 (ko) * 2012-04-25 2014-06-03 라이트웍스 주식회사 하이브리드 수동형 광 네트워크를 위한 이더넷 프레임의 프리앰블 구성 방법 및 그 독출 방법
WO2023120876A1 (ko) * 2021-12-24 2023-06-29 삼성전자주식회사 전자 장치 및 그 제어 방법

Also Published As

Publication number Publication date
KR100584365B1 (ko) 2006-05-26
JP4051070B2 (ja) 2008-02-20
US7433353B2 (en) 2008-10-07
JP2005328545A (ja) 2005-11-24
EP1596547A2 (en) 2005-11-16
CN1697446A (zh) 2005-11-16
US20050265332A1 (en) 2005-12-01

Similar Documents

Publication Publication Date Title
JP4051070B2 (ja) 同期化イーサネットでのデータフレーム構成方法、データ処理方法及びイーサネット装置
CA2459286C (en) Method for supporting sdh/sonet aps on ethernet
US20060104302A1 (en) Method of configuring system layers for synchronous Ethernet
KR100283462B1 (ko) 프레임을 기초로한 데이타 전송
US7177325B2 (en) Operations, administration and maintenance (OAM) systems and methods for packet switched data networks
US8259748B2 (en) Multiple channels and flow control over a 10 Gigabit/second interface
US20080285459A1 (en) Method and system for audio/video bridging aware shortest path bridging
US11271668B2 (en) Data transmission methods, apparatuses, devices, and system
EP2562969B1 (en) Method, apparatus and system for transmitting sdh/sonet section overhead bytes
US6731654B1 (en) Communication system overhead channel
US6741566B1 (en) Remote management ethernet network and device
JP3522247B2 (ja) 多重転送システム及び装置
US6959008B2 (en) Alignment of TDM-based signals for packet transmission using framed and unframed operations
JP2002164915A (ja) 複数の通信を同期させるシステム及び方法
JP2003501873A (ja) Ｓｏｎｅｔ技術に基づく高高速イーサネット
KR101131264B1 (ko) 레지덴셜 이더넷 시스템에서 서브 프레임을 이용한 수퍼프레임 구성 방법
EP2472796A1 (en) Method and system for blocking protocol messages at a sub-ring control channel without virtual channel
US20030063345A1 (en) Wayside user communications over optical supervisory channel
US20020178291A1 (en) Minimal latency serial media independent interface to media independent interface converter
KR101085743B1 (ko) 레지덴셜 이더넷 시스템에서 등시성 데이터와 비동기 데이터를 전송하기 위한 수퍼 프레임 구성 방법
JP2005159701A (ja) ディジタル伝送方式
US7701976B2 (en) Communications system with segmenting and framing of segments
KR100912813B1 (ko) 이더넷 망과 ｓｄｈ 망간의 장애 정보 전송 장치 및 그방법
JP2006295930A (ja) レジデンシャルイーサネットにおけるスーパーフレームの開始を保証するための非同期フレーム伝送方法
KR101085644B1 (ko) 동기화 이더넷을 위한 시스템 및 시스템 계층 구성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130429

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140429

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee