KR20050108198A - Fbga package - Google Patents
Fbga package Download PDFInfo
- Publication number
- KR20050108198A KR20050108198A KR1020040033402A KR20040033402A KR20050108198A KR 20050108198 A KR20050108198 A KR 20050108198A KR 1020040033402 A KR1020040033402 A KR 1020040033402A KR 20040033402 A KR20040033402 A KR 20040033402A KR 20050108198 A KR20050108198 A KR 20050108198A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- substrate
- package
- adhesive
- center
- Prior art date
Links
Classifications
-
- E—FIXED CONSTRUCTIONS
- E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
- E05B—LOCKS; ACCESSORIES THEREFOR; HANDCUFFS
- E05B65/00—Locks or fastenings for special use
- E05B65/08—Locks or fastenings for special use for sliding wings
-
- E—FIXED CONSTRUCTIONS
- E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
- E05B—LOCKS; ACCESSORIES THEREFOR; HANDCUFFS
- E05B65/00—Locks or fastenings for special use
- E05B65/08—Locks or fastenings for special use for sliding wings
- E05B65/0864—Locks or fastenings for special use for sliding wings the bolts sliding perpendicular to the wings
-
- E—FIXED CONSTRUCTIONS
- E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
- E05C—BOLTS OR FASTENING DEVICES FOR WINGS, SPECIALLY FOR DOORS OR WINDOWS
- E05C19/00—Other devices specially designed for securing wings, e.g. with suction cups
- E05C19/08—Hasps; Hasp fastenings; Spring catches therefor
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
본 발명은 페이스-다운(face-down) 에프비지에이 패키지 몰딩공정 시에 에폭시 몰딩 컴파운드(epoxy molding compound)를 주입할 경우, 에폭시 몰딩 컴파운드의 흐름 차이에 의해 발생하는 본딩와이어의 쓰러짐(sweeping)현상을 방지할 수 있는 에프비지에이 패키지에 관해 개시한다.According to the present invention, when the epoxy molding compound is injected during a face-down FBG package molding process, the bonding wires fall due to the flow difference of the epoxy molding compound. Discuss this package can be prevented.
개시된 본 발명에 따른 에프비지에이 패키지는 센터부분에 다수개의 본딩패드가 배열된 반도체 칩들과, 일면에는 각각의 반도체 칩들이 부착되고 중앙부위에는 통자로 길게 개구되되 일단이 상기 반도체 칩을 벗어나지 않는 범위 내에서 개구된 센터윈도우가 가공된 기판과, 반도체 칩과 상기 기판 사이에 개재된 접착제와, 접착제에 의해 노출된 본딩패드들과 상기 기판의 일부위를 각각 연결시키는 본딩와이어와, 기판 위의 반도체 칩 전체 및 본딩와이어를 덮는 몰딩체를 포함하여 구성된다.The FBI package according to the present invention has a semiconductor chip in which a plurality of bonding pads are arranged in a center portion, and each semiconductor chip is attached to one surface thereof, and a long opening is formed in a cylinder at a central portion thereof, but one end thereof does not leave the semiconductor chip. A substrate processed with a center window opened in the semiconductor chip, an adhesive interposed between the semiconductor chip and the substrate, bonding pads exposed by the adhesive and a portion of the substrate, and a semiconductor chip on the substrate, respectively. It is comprised including the molding which covers the whole and the bonding wire.
Description
본 발명은 반도체 패키지에 관한 것으로, 더욱 상세하게는 페이스-다운(face-down) 에프비지에이 패키지 몰딩공정 시에 에폭시 몰딩 컴파운드(epoxy molding compound)를 주입할 경우, 에폭시 몰딩 컴파운드의 흐름 차이에 의해 발생하는 본딩와이어의 쓰러짐(sweeping)현상을 방지할 수 있는 에프비지에이 패키지에 관한 것이다.The present invention relates to a semiconductor package, and more particularly, in the case of injecting an epoxy molding compound during a face-down package packaging process, an epoxy molding compound may flow due to a flow difference of the epoxy molding compound. The present invention relates to a FB package which can prevent the sweeping of the bonding wires generated.
도 1 및 도 2는 종래기술에 따른 페이스-다운 에프비지에이 패키지의 단면도 및 평면도이다. 또한, 도 3은 기판의 평면도이고, 도 4는 도 3의 A부분의 부분확대도이다.1 and 2 are a cross-sectional view and a plan view of a face-down FBV package according to the prior art. 3 is a plan view of the substrate, and FIG. 4 is a partially enlarged view of portion A of FIG. 3.
종래기술에 따른 페이스-다운 에프비지에이 패키지는, 도 1 및 도 2에 도시된 바와 같이, 센터부분에 다수개의 본딩패드(미도시)가 배열된 반도체 칩(1)들과, 일면에는 반도체 칩(1)들이 부착되고 중앙부위에는 각각의 반도체 칩의 본딩패드들을 노출시키도록 반도체 칩 단위로 각각 개구되며 일단이 반도체 칩이 놓여질 영역을 벗어나도록 개구된 기판(3)과, 기판(3)의 일부위와 본딩패드들을 연결시키는 본딩와이어(2)와, 기판(3) 위의 반도체 칩(1) 전체 및 본딩와이어(2)를 덮는 몰딩체(4)로 구성된다.The face-down FB package according to the related art includes semiconductor chips 1 having a plurality of bonding pads (not shown) arranged in a center portion thereof, as shown in FIGS. 1 and 2, and a semiconductor chip on one surface thereof. A substrate 3 and a portion of the substrate 3 attached to each other and opened in the center portion to expose the bonding pads of the respective semiconductor chips, each of which is open so that one end thereof leaves the area where the semiconductor chip is to be placed. Bonding wires 2 connecting the pads to the bonding pads, and moldings 4 covering the entire semiconductor chip 1 and the bonding wires 2 on the substrate 3.
이때, 상기 반도체 칩(1)과 기판(3) 사이에는 이들의 접착을 위한 접착제(5)가 개재되며, 도 2에 도시된 바와 같이, 접착제(5)는 센터윈도우(3a)를 기준으로 이분되도록 형성된다.At this time, an adhesive 5 for adhesion between the semiconductor chip 1 and the substrate 3 is interposed therebetween. As shown in FIG. 2, the adhesive 5 is divided into two parts based on the center window 3a. It is formed to be.
또한, 상기 센터윈도우(3a)는, 도 3 및 도 4에 도시된 바와 같이, 일단이 기판(3)에서 반도체 칩(1)이 놓여질 영역을 벗어나도록 배치된다. In addition, the center window 3a is disposed so that one end of the center window 3a leaves the region where the semiconductor chip 1 is placed on the substrate 3.
상기 구성을 갖는 종래기술에 따른 에프비지에이 패키지는, 본딩와이어(4) 공정이 완료된 기판을 하부 금형장치로 로딩시킨 다음, 금형온도에 의해 에폭시 몰딩 컴파운드가 금형의 에폭시 몰딩 컴파운드의 주입경로를 따라 주입되어 금형 내에서 큐어링(curing)을 거쳐 완전 성형된다.In the FBG package according to the related art having the above-described structure, the substrate on which the bonding wire 4 process is completed is loaded into the lower mold apparatus, and then, according to the mold temperature, the epoxy molding compound follows the injection path of the epoxy molding compound of the mold. It is injected and cured in the mold to form a complete mold.
도 5는 종래기술에 따른 문제점을 설명하기 위한 도면이고, 도 6은 몰딩공정이 완료된 후의 기판 평면도이다.5 is a view for explaining the problem according to the prior art, Figure 6 is a plan view of the substrate after the molding process is completed.
그러나, 종래 기술에 따른 페이스-다운형 에프비지에이 패키지는, 도 5 및 도 6에 도시된 바와 같이, 탑부위와 버텀부위의 두께가 현저히 다름으로 인해 몰드 캐버티의 부피차이가 발생되어 에폭시 몰드 컴파운드의 흐름속도(정상적인 흐름방향:A, 비정상적인 흐름방향: B)가 다르게 된다. 따라서, 이로인해 몰딩체 내에서 본딩와이어가 서로 붙게되고, 그 부위에서 에폭시 몰딩 컴파운드의 미충진 및 본딩와이어의 쓰러짐 현상이 발생되는 문제점이 있다. However, in the face-down type FBG package according to the related art, as shown in FIGS. 5 and 6, the volume difference of the mold cavity is generated due to the significant difference in thickness between the top portion and the bottom portion. The flow rate of the compound (normal flow direction: A, abnormal flow direction: B) is different. Therefore, this causes the bonding wires to adhere to each other in the molding, and the unfilled epoxy molding compound and the collapse of the bonding wires occur at the site.
상기 문제점을 해결하고자, 본 발명의 목적은 페이스-다운 에프비지에이 패키지 몰딩공정 시에 에폭시 몰딩 컴파운드를 주입할 경우, 에폭시 몰딩 컴파운드의 흐름 차이에 의해 발생하는 본딩와이어의 쓰러짐현상을 방지할 수 있는 에프비지에이 패키지를 제공하려는 것이다.In order to solve the above problems, an object of the present invention is to prevent the fall of the bonding wire caused by the flow difference of the epoxy molding compound when injecting the epoxy molding compound during the face-down FBI package molding process I would like to provide this package to FB.
상기 목적을 달성하고자, 본 발명에 따른 에프비지에이 패키지는 센터부분에 다수개의 본딩패드가 배열된 반도체 칩들과, 일면에는 각각의 반도체 칩들이 부착되고 중앙부위에는 통자로 길게 개구되되 일단이 상기 반도체 칩을 벗어나지 않는 범위 내에서 개구된 센터윈도우가 가공된 기판과, 반도체 칩과 상기 기판 사이에 개재된 접착제와, 접착제에 의해 노출된 본딩패드들과 상기 기판의 일부위를 각각 연결시키는 본딩와이어와, 기판 위의 반도체 칩 전체 및 본딩와이어를 덮는 몰딩체를 포함하여 구성된 것을 특징으로 한다.In order to achieve the above object, the FB-A package according to the present invention includes semiconductor chips having a plurality of bonding pads arranged in a center portion thereof, and each semiconductor chip is attached to one surface thereof, and a long opening is formed in a cylinder at one end thereof. A substrate processed with a center window opened within a range not to deviate, an adhesive interposed between the semiconductor chip and the substrate, bonding pads exposed by the adhesive and a portion of the substrate, respectively; And a molding covering the entire semiconductor chip on the substrate and the bonding wire.
상기 접착제는 상기 반도체 칩의 본딩패드를 노출시키도록 형성된다.The adhesive is formed to expose the bonding pads of the semiconductor chip.
본 발명에 따르면, 센터윈도우를 중앙부위에는 통자로 길게 개구되되 일단이 상기 반도체 칩을 벗어나지 않는 범위 내에서 개구되도록 가공함으로써, 몰딩 공정 시, 패키지 버텀부위의 몰드 캐버티 중 센터부위의 흐름을 빠르게 할 수 있으며, 센터윈도우와 반도체 칩영역과의 갭을 축소시켜 이후의 몰딩공정에서 몰딩컴파운드가 패키지의 탑부위에서 바텀위로 역류하는 현상을 방지할 수 있다. According to the present invention, the center window is opened to the center portion by a long opening, but one end is opened so as not to escape the semiconductor chip, so that during the molding process, the flow of the center portion of the mold cavity of the package bottom portion can be accelerated. The gap between the center window and the semiconductor chip region can be reduced to prevent the molding compound from flowing back from the top of the package to the bottom in the subsequent molding process.
한편, 본 발명은 반도체 칩과 기판 사이에 개재시키되 반도체 칩의 본딩패드들을 노출시키도록 접착제의 디자인을 변경시킴으로써, 몰드 컴파운드의 역류를 방지할 수 있다. On the other hand, the present invention can prevent the backflow of the mold compound by interposing between the semiconductor chip and the substrate, but by changing the design of the adhesive to expose the bonding pads of the semiconductor chip.
(실시예)(Example)
이하, 첨부된 도면을 참고로 하여 본 발명에 따른 에프비지에이 패키지를 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described a fbviage package according to the present invention.
도 7 및 도 8은 본 발명에 따른 페이스-다운 에프비지에이 패키지의 단면도 및 평면도이다.7 and 8 are a cross-sectional view and a plan view of a face-down FBV package according to the present invention.
본 발명에 따른 에프비지에이 패키지는, 도 7에 도시된 바와 같이, 센터부분에 다수개의 본딩패드(미도시)가 배열된 반도체 칩(11)들과, 일면에는 각각의 반도체 칩(11)들이 부착되고 중앙부위에는 센터윈도우(13a)가 가공된 기판(13)과, 반도체 칩(11)과 상기 기판(13) 사이에 개재된 접착제(15)와, 접착제(15)에 의해 노출된 본딩패드들과 상기 기판(13)의 일부위를 각각 연결시키는 본딩와이어(12)와, 기판(13) 위의 반도체 칩(11) 전체 및 본딩와이어(12)를 덮는 몰딩체(14)를 포함하여 구성된다.As shown in FIG. 7, the FBI package according to the present invention includes semiconductor chips 11 having a plurality of bonding pads (not shown) arranged in a center portion thereof, and each semiconductor chip 11 on one surface thereof. A substrate 13 having a center window 13a processed thereon, an adhesive 15 interposed between the semiconductor chip 11 and the substrate 13, and bonding pads exposed by the adhesive 15. And a bonding wire 12 connecting a portion of the substrate 13 to each other, and a molding 14 covering the entire semiconductor chip 11 and the bonding wire 12 on the substrate 13. .
상기 구성을 갖는 본 발명에 따른 에프비지에이 패키지는, 반도체 칩 부착 및 본딩와이어 공정이 완료된 기판을 하부 금형장치로 로딩시킨 다음, 금형온도에 의해 에폭시 몰딩 컴파운드가 금형의 에폭시 몰딩 컴파운드의 주입경로를 따라 주입되어 금형 내에서 큐어링(curing)을 거쳐 완전 성형된다.In the FBG package according to the present invention having the above structure, the semiconductor chip attaching and bonding wire process is completed, the substrate is loaded into the lower mold apparatus, and then the epoxy molding compound is formed by the mold temperature. It is then injected into the mold and cured in a mold to form a complete mold.
도 9는 본 발명에 따른 센터윈도우를 보인 도면이다.9 is a view showing a center window according to the present invention.
상기 기판(13)에는, 도 9에 도시된 바와 같이, 일면에는 각각의 반도체 칩(11)들이 부착되고 중앙부위에는 통자로 길게 개구되되 일단이 상기 반도체 칩을 벗어나지 않는 범위 내에서 개구된 센터윈도우(13a)가 가공된다. As shown in FIG. 9, each of the semiconductor chips 11 is attached to one surface of the substrate 13, and a center window is opened in a center portion of the substrate 13, and a center window is opened within one end of the substrate 13. 13a) is processed.
따라서, 상기 센터윈도우(13a)의 일단이 반도체 칩(11)을 벗어나지 않는 범위 내에서 개구됨에 따라, 상기 센터윈도우(13a)의 일단을 통해 몰딩컴파운드의 역류가 방지된다. 즉, 센터윈도우(13a)와 반도체 칩(11)영역 과의 갭(gap)을 축소시켜 이후의 몰딩공정에서 몰딩컴파운드가 패키지의 탑(top)부위에서 바텀(bottom)부위로 역류하는 현상을 방지한다.Therefore, as one end of the center window 13a is opened within a range not leaving the semiconductor chip 11, the backflow of the molding compound through the one end of the center window 13a is prevented. In other words, the gap between the center window 13a and the semiconductor chip 11 region is reduced to prevent the molding compound from flowing back from the top of the package to the bottom of the package in a subsequent molding process. do.
또한, 상기 센터윈도우(13a)를 통자로 길게 배치시킴으로써, 몰딩컴파운드의 주입속도를 빠르게 하여, 패키지의 버텀부위의 센터윈도우의 흐름속도가 가장 늦음으로 인해 생기는 몰드 플로우의 불균형을 막을 수 있다.In addition, by arranging the center window 13a long with a cylinder, the injection speed of the molding compound can be increased, thereby preventing imbalance of mold flow caused by the slowest flow rate of the center window at the bottom of the package.
한편, 상기 접착제(15)는, 도 8에 도시된 바와 같이, 반도체 칩(11)과 상기 기판(13) 사이에 개재되되 상기 반도체 칩(11)의 본딩패드들을 노출시키도록 형성된다.Meanwhile, as illustrated in FIG. 8, the adhesive 15 is interposed between the semiconductor chip 11 and the substrate 13 to expose the bonding pads of the semiconductor chip 11.
본 발명에 따르면, 센터윈도우를 중앙부위에는 통자로 길게 개구되되 일단이 상기 반도체 칩을 벗어나지 않는 범위 내에서 개구되도록 가공함으로써, 몰딩 공정 시, 패키지 버텀부위의 몰드 캐버티 중 센터부위의 흐름을 빠르게 할 수 있으며, 센터윈도우와 반도체 칩영역과의 갭을 축소시켜 이후의 몰딩공정에서 몰딩컴파운드가 패키지의 탑부위에서 바텀위로 역류하는 현상을 방지한다.According to the present invention, the center window is opened to the center portion by a long opening, but one end is opened so as not to escape the semiconductor chip, so that during the molding process, the flow of the center portion of the mold cavity of the package bottom portion can be accelerated. In addition, the gap between the center window and the semiconductor chip region is reduced to prevent the molding compound from flowing backward from the top of the package to the bottom in the subsequent molding process.
한편, 본 발명은 반도체 칩과 기판 사이에 개재되는 접착제를 반도체 칩의 본딩패드들을 노출시키도록 디자인을 변경시킴으로써, 몰드 컴파운드의 역류를 방지할 수 있다. On the other hand, the present invention can prevent the backflow of the mold compound by changing the design of the adhesive interposed between the semiconductor chip and the substrate to expose the bonding pads of the semiconductor chip.
이상에서와 같이, 본 발명은 기판의 센터윈도우를 통자로 길게 배치되도록 확장시킴으로써, 패키지 버텀부위의 몰드 캐버티 중 센터부위의 흐름을 빠르게 할 수 있다.As described above, according to the present invention, the center window of the substrate is extended to be disposed in a passage, so that the flow of the center portion of the mold cavity of the package bottom portion can be accelerated.
또한, 본 발명은 센터윈도우의 일단이 반도체 칩이 놓여질 영역을 벗어나지 않는 범위 내에서 개구됨으로써, 상기 센터윈도우의 일단을 통해 몰딩컴파운드의 역류가 방지된다. 즉, 센터윈도우와 반도체 칩영역 과의 갭(gap)을 축소시켜 이후의 몰딩공정에서 몰딩컴파운드가 패키지의 탑부위에서 바텀위로 역류하는 현상을 방지한다.In addition, according to the present invention, one end of the center window is opened within a range in which the semiconductor chip is to be placed, thereby preventing the backflow of the molding compound through the one end of the center window. In other words, the gap between the center window and the semiconductor chip region is reduced to prevent the molding compound from flowing back from the top of the package to the bottom in the molding process.
따라서, 본 발명은 센터윈도우를 중앙부위에는 통자로 길게 개구되되 일단이 상기 반도체 칩을 벗어나지 않는 범위 내에서 개구되도록 가공함으로써, 몰딩 공정 시, 몰드 컴파운드의 미충진 및 보이드 불량을 감소시킬 수 있다. Therefore, in the present invention, the center window is opened to the center portion in a long passage, but the end window is opened so as to be opened within a range not to escape the semiconductor chip, thereby reducing unfilling and void defects of the mold compound during the molding process.
한편, 본 발명에서는 반도체 칩과 기판 사이에 반도체 칩의 본딩패드들을 노출시키도록 디자인이 변경된 접착제를 개재시킴으로써, 몰드 컴파운드의 역류를 방지할 수 있다. Meanwhile, in the present invention, the backflow of the mold compound can be prevented by interposing an adhesive whose design is changed to expose the bonding pads of the semiconductor chip between the semiconductor chip and the substrate.
따라서, 본 발명은 패키지의 몰딩력 향상 및 몰드 파라미터(parameter) 마진(margin)을 확장시킬 수 있다.Therefore, the present invention can improve the molding force of the package and extend the mold parameter margin.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다. In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.
도 1 및 도 2는 종래기술에 따른 페이스-다운 에프비지에이 패키지의 단면도 및 평면도.1 and 2 are a cross-sectional view and a plan view of a face-down FBV package according to the prior art.
도 3은 기판의 평면도.3 is a plan view of the substrate.
도 4는 도 3의 A부분의 부분확대도 4 is an enlarged partial view of portion A of FIG.
도 5는 종래기술에 따른 문제점을 설명하기 위한 도면.5 is a view for explaining a problem according to the prior art.
도 6은 몰딩공정이 완료된 후의 기판 평면도.6 is a plan view of the substrate after the molding process is completed.
도 7 및 도 8은 본 발명에 따른 페이스-다운 에프비지에이 패키지의 단면도 및 평면도.7 and 8 are a cross-sectional view and a plan view of a face-down FBV package according to the present invention.
도 9는 본 발명에 따른 센터윈도우를 보인 도면.9 is a view showing a center window according to the present invention.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040033402A KR20050108198A (en) | 2004-05-12 | 2004-05-12 | Fbga package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040033402A KR20050108198A (en) | 2004-05-12 | 2004-05-12 | Fbga package |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050108198A true KR20050108198A (en) | 2005-11-16 |
Family
ID=37284407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040033402A KR20050108198A (en) | 2004-05-12 | 2004-05-12 | Fbga package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050108198A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7812265B2 (en) | 2007-05-23 | 2010-10-12 | Samsung Electronics Co., Ltd. | Semiconductor package, printed circuit board, and electronic device |
-
2004
- 2004-05-12 KR KR1020040033402A patent/KR20050108198A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7812265B2 (en) | 2007-05-23 | 2010-10-12 | Samsung Electronics Co., Ltd. | Semiconductor package, printed circuit board, and electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6870274B2 (en) | Flash-preventing window ball grid array semiconductor package, method for fabricating the same, and chip carrier used in the semiconductor package | |
| US5773878A (en) | IC packaging lead frame for reducing chip stress and deformation | |
| KR100640580B1 (en) | Semiconductor package covered with a encapsulant in a side portion and method of manufacturing the same | |
| WO1998029903A1 (en) | Resin-encapsulated semiconductor device and method for manufacturing the same | |
| KR20060102504A (en) | A method of manufacturing a semiconductor device | |
| KR200309906Y1 (en) | lead frame for fabricating semiconductor package | |
| JPH01155635A (en) | Carrier tape | |
| JPH0888308A (en) | Lead frame manufacture of semiconductor device | |
| US7459770B2 (en) | Lead frame structure having blocking surfaces and semiconductor package integrated with the lead frame structure | |
| US20130071505A1 (en) | Molding device for semiconductor chip package | |
| KR20050108198A (en) | Fbga package | |
| US5811132A (en) | Mold for semiconductor packages | |
| US20070278692A1 (en) | Structure of semiconductor substrate and molding method | |
| JPS609131A (en) | Method for resin sealing of semiconductor device and apparatus thereof | |
| JP2008162016A (en) | Method for producing semiconductor device | |
| KR20070035725A (en) | Molding die having double gate structure | |
| JP3881189B2 (en) | Manufacturing method of semiconductor device | |
| KR950004210Y1 (en) | Package mold structure | |
| JPH09199639A (en) | Semiconductor device and its formation | |
| KR100608356B1 (en) | method for molding a semiconductor chip package | |
| JP2001044225A (en) | Manufacture of resin-sealed semiconductor device | |
| JPH066509Y2 (en) | Resin-sealed semiconductor device | |
| KR0134812Y1 (en) | Gate structure for void prevention of semiconductor mold gold type | |
| KR100651806B1 (en) | Lead frame, semi-conductor package and method for manufacturing same | |
| JPH0429334A (en) | Mold for molding resin |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |