KR20050106901A - 액정패널 구동회로 - Google Patents

Abstract

본 발명은 옵셋 보정시간을 줄여 긴 패널 구동시간을 갖는 차동증폭기를 구비하는 액정패널 구동회로를 제공하기 위한 것으로, 이를 위한 본 발명으로 옵셋보정 기능을 가지며 도트 인버젼을 하는 패널을 구동하기 위한 제1 및 제2 차동증폭기를 구비하는 액정패널 구동회로에 있어서, 제어신호에 응답하여 상기 제1 및 제2 차동증폭기의 반전 입력단과 각각의 출력단을 연결하기 위한 복수의 스위칭 수단을 포함하는 액정패널 구동회로를 제공한다.

Description

액정패널 구동회로{DRIVING CIRCUIT OF LIQUID CRYSTAL PANEL}

본 발명은 액정패널에 관한 것으로, 특히 짧은 옵셋 보정시간을 가져 긴 구동시간을 갖는는 차동증폭기를 구비하는 액정패널 구동회로에 관한 것이다.

일반적으로 LDI(LCD Driver IC)에서는 차동증폭기가 버퍼로 사용된다. 이때, 버퍼 자체가 옵셋을 갖기 때문에 더 높은 그레이 스케일(Gray scale)을 표현하기 위해서는 이 옵셋을 보상할 필요가 있다, 일반적으로 간단한 스위치와 캐패시터를 이용하여 이를 보상한다. 그러나, 일반적인 방법으로는 옵셋을 보상하는 시간이 길어지면서, LCD 패널을 구동하는 시간이 짧아지는 단점이 있다.

도 1은 종래기술에 따른 LDI 내 차동증폭기 회로도이다.

도 1를 참조하면, 차동증폭기(op1)는 차동 입력전압을 입력받기 위한 비반전 입력단(+)과 반전 입력단(-)을 갖고, 또 차동 입력전압에 따른 전압을 발생시키는 출력단(C)을 갖는다. 출력단(C)의 전압은 반전 입력단(-)으로 피드백된다.

그리고 제어신호 Φ2에 제어받는 스위치 sw_b2에 의해 패널(10)과 출력단(C)이 연결된다. 제어신호 Φ1에 제어받는 스위치 sw_a1에 의해 입력단(A)으로 입력 전압(Vin1)이 입력된다. 차동 증폭기(op1)의 비반전 입력단(+)에 연결되어 옵셋(offset) 전압을 저장하기 위한 캐패시터(c1)는 제어신호 Φ2에 제어받는 스위치 sw_b1에 의해 선택적으로 입력전압(Vin1)이 인가된다. 캐패시터(c1)와 반전 입력단(B) 사이에는 제어신호 Φ1에 제어받는 스위치 sw_a2가 연결된다.

인접한 차동증폭기 op2는 전술한 차동증폭기 op1과 동일한 구성을 갖는다. 그리고 각 차동증폭기(op1, op2)의 패널(10, 20)는 제어신호 Φ1에 제어받는 스위치 sw_a3에 의해 연결된다.

참고적으로, 패널이 도트 인버젼(dot inversion)을 하므로, 서로 인접한 차동증폭기의 입력전압(Vin1, Vin2)은 공통전압보다 낮은 전압과 높은 전압이 각각 인가된다. 그리고 차동증폭기의 입력전압이 공통전압보다 낮은 전압인 경우 다음 주기에는 공통전압보다 높은 전압이 인가된다.

또한, 패널(10, 20)은 패널이 갖는 로드(load)를 등가회로로 모델링하여 나타낸 것이다.

도 2는 제어신호(Φ1, Φ2)의 타이밍도이며, 도 3a 및 3b는 이에 따른 도 1 회로의 등가회로로서, 이를 참조하여 도 1의 회로의 동작을 살펴보도록 한다.

먼저, 제어신호 Φ1이 활성화되는 옵셋 보정구간(ta)에서는 이에 제어받는 스위치 sw_a1, sw_a2, sw_a3, sw_a4, sw_a5가 각 노드를 연결하여주므로, 도 1의 등가회로는 도 3a와 같다. 따라서, 각 차동증폭기(op1, op2)의 비반전 입력단(A, D)에는 입력전압(Vin1, Vin2)이 직접 인가되며, 각 출력단(C, F)의 전압이 캐패시터(C1, C2)에 피드백 된다. 이때의 각 차동증폭기(op1, op2)의 출력단(C, F)의 전압은 입력전압(Vin1, Vin2)에 차동증폭기(op1, op2) 옵셋 전압이 포함된 Vin1+ △V, Vin2+ △V 전압이다. 따라서, 캐패시터(C1, C2)에는 입력전압(Vin1, Vin2)과 출력전압(Vin1+ △V, Vin2+ △V)의 전압차인 옵셋 전압(△V)이 저장된다. 그리고, 각 패널(10, 20)에 저장된 전하가 배분된다.

그리고 제어신호 Φ2가 활성화되는 패널 구동구간(tb)에서는 이에 제어받는 스위치 sw_b1, sw_b2, sw_b3, sw_b4가 각 노드를 연결하여 주므로, 도 1의 등가회로는 도 3b와 같다. 따라서, 각 차동증폭기(op1, op2)의 출력전압이 반전된 입력단(B, E)에 피드백된다. 또, 캐패시터(C1, C2)에는 입력전압(Vin1, Vin2)이 직접 인가되는데, 입력전압(Vin1, Vin2)과 캐패시터(C1, C2)에 저장되어 있는 옵셋 전압(△V)은 극성이 반대이므로, 차동증폭기(op1, op2)의 비반전 입력단(A, D)에 입력되는 비반전 입력전압은 입력전압에서 옵셋 전압만큼 상쇄된 Vin1 - △V 및 Vin2 - △V이다. 차동증폭기(op1, op2)의 출력전압(C, F)은 비반전 입력단(A, D)의 전압에 차동증폭기의 옵셋 전압(△V)이 더해진 것으로, Vin - △V + △V이여서 Vin이다. 즉, 제어신호 Φ2가 활성화된 패널구동구간(tb)에서 출력된 출력전압(Vout1, Vout2)은 입력전압(Vin1, Vin2)과 동일한 크기이므로, 출력전압에 포함된 차동증폭기의 옵셋이 보정된 것을 알 수있다.

한편, 패널이 도드 인버젼을 하므로, 한 주기 동안 인가된 입력전압이 공통전압보다 낮다면, 다음 주기 동안에 인가되는 입력전압은 공통전압보다 높은 전압이다. 따라서, 비반전 입력단의 전압은 최대 공통전압보다 높은 전압에서 공통전압보다 낮은 전압까지의 스윙폭을 가지므로, 옵셋을 보정하기 위한 시간이 길어진다.

따라서, 이러한 종래기술을 이용하는 경우 차동증폭기를 구동하는 전체 주기(ta + tb)에 있어, 옵셋 보정구간(ta)이 길어져 상대적으로 패널구동구간(tb)이 짧아지는 문제점이 발생된다.

본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 옵셋 보정시간을 줄여 긴 패널 구동시간을 갖는 차동증폭기를 구비하는 액정패널 구동회로를 제공한다.

상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따른 액정패널 구동회로는 옵셋보정 기능을 가지며 도트 인버젼을 하는 패널을 구동하기 위한 제1 및 제2 차동증폭기를 구비하는 액정패널 구동회로에 있어서, 제어신호에 응답하여 상기 제1 및 제2 차동증폭기의 반전 입력단과 각각의 출력단을 연결하기 위한 복수의 스위칭 수단을 구비한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도 4는 본 발명의 일 실시예에 따른 차동증폭기 회로도이다.

도 4를 참조하면, 차동증폭기(op3)는 차동 입력전압을 입력받기 위한 비반전 입력단(+)과 반전 입력단(-)을 갖고, 또 차동 입력 전압에 따른 전압을 발생시키는 출력단(N3)을 갖는다. 출력단(N3)의 전압은 반전 입력단(-)으로 피드백된다.

그리고 제어신호 Φ2에 제어받는 스위치 sw_b6에 의해, 출력단(N3)과 패널(100)이 연결된다. 제어신호 Φ1에 제어받는 스위치 sw_a6에 의해 입력단(N1)으로 입력 전압(Vin1)이 입력된다. 차동 증폭기(op3)의 비반전 입력단(+)에 연결되어 옵셋(offset) 전압을 저장하기 위한 캐패시터(c3)는 제어신호 Φ2에 제어받는 스위치 sw_b5에 의해 선택적으로 입력전압(Vin1)이 인가된다. 캐패시터(c3)와 반전 입력단(N2) 사이에는 제어신호 Φ1에 제어받는 스위치 sw_a7가 연결된다.

인접한 차동증폭기 op4는 전술한 차동증폭기 op3과 동일한 구성을 갖는다. 그리고 각 차동증폭기(op3, op4)의 패널(100, 200)은 제어신호 Φ1에 제어받는 스위치 sw_a8에 의해 연결된다.

또한, 제어신호 Φ3에 제어받는 스위치 sw_c1 및 sw_c2에 의해 인접한 차동증폭기(op3, op4)의 각 비반전 입력단(N1, N4)이 연결되며, 각 패널(100, 200)이 각 비반전 입력단(N1, N4)에 연결된다.

도 5는 제어신호의 타이밍도로서, 이를 종래기술에 따른 제어신호의 타이밍도(도 2 참조)와 비교하여 볼때, 옵셋보정 구간(t1)에서 제어신호 Φ3가 일시적으로 활성화되는 것을 알 수 있다.

이와같이 옵셋 보정구간(t1)에서 제어신호 Φ3를 일시적으로 활성화되므로, 인접한 차동증폭기(op3, op4)의 각 비반전 입력단(N1, N4)과 패널(100, 200)이 연결되어, 각 노드에 저장된 전하(Charge)가 쉐어링(Sharing)되어 비반전 입력단(N1, N4)이 공통전압 레벨을 갖게 된다.

따라서, 차동증폭기의 비반전 입력단의 전압이 공통전압에서 공통전압보다 낮은 전압까지, 또는 공통전압에서 공통전압보다 높은 전압까지 스윙하게 되므로, 종래에 비해 보다 짧은 옵셋 보정시간이 소요된다.

전술한 본 발명은 도트 인버젼을 하는 패널을 구동하기 위한 차동증폭기가 서로 인접한 경우, 옵셋 보정구간에서 각 차동증폭기의 옵셋전압을 저장하는 커패시터와 각 패널을 일시적으로 연결하여주므로써, 차동증폭기의 입력단 전압을 공통전압레벨이 되도록 하여 옵셋 보정시간을 줄일 수 있다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

전술한 본 발명은 옵셋 보정구간에서 각 차동증폭기의 옵셋전압을 저장하는 커패시터와 각 패널을 일시적으로 연결하여주므로, 차동증폭기의 입력단 전압이 빠른시간 안에 공통전압레벨이 되어 옵셋 보정시간을 줄일 수 있다

도 1은 종래기술에 따른 LDI 내 차동증폭기 회로도.

도 2는 도 1의 제어신호의 타이밍도.

도 3a 및 도 3b는 도 2의 제어신호에 따른 도 1 회로의 등가회로.

도 4는 본 발명의 일 실시예에 따른 차동증폭기 회로도.

도 5는 도 4의 제어신호의 타이밍도.

* 도면의 주요부분에 대한 부호의 설명

sw_a6, sw_a7, sw_a8, sw_a9, sw_a10 : 제어신호 φ1를 갖는 스위치

sw_b5, sw_b6, sw_b7 : 제어신호 φ2를 갖는 스위치

sw_c1, sw_c2 : 제어신호 φ3를 갖는 스위치

Claims (3)

1. 옵셋보정 기능을 가지며 도트 인버젼을 하는 패널을 구동하기 위한 제1 및 제2 차동증폭기를 구비하는 액정패널 구동회로에 있어서,

   제어신호에 응답하여 상기 제1 및 제2 차동증폭기의 반전 입력단과 각각의 출력단을 연결하기 위한 복수의 스위칭 수단

   을 포함하는 액정패널 구동회로.
2. 옵셋보정 기능을 가지며 도트 인버젼을 하는 패널을 구동하기 위한 제1 및 제2 차동증폭기를 구비하는 액정패널 구동회로에 있어서,

   입력전압을 입력받기 위한 입력단;

   차동입력전압을 입력받기 위한 비반전 입력단 및 반전 입력단을 가지며, 상기 차동입력전압에 따른 전압을 출력시키며 상기 비반전 입력단으로 피드백되는 출력단을 갖는 차동증폭기;

   상기 비반전 입력단에 연결되어 옵셋전압을 저장하는 저장수단;

   제1 제어신호에 응답하여, 상기 입력단과 상기 비반전 입력단을 선택적으로 연결하기 위한 제1 스위치;

   제2 제어신호에 응답하여, 상기 입력단과 상기 저장수단을 선택적으로 연결하여 상기 입력전압이 저장수단을 통해 상기 비반전입력단으로 전달되도록 하는 제2 스위치;

   상기 제1 제어신호에 응답하여, 상기 저장수단이 상기 비반전 입력단 및 반전 입력단 사이에 선택적으로 연결되도록 하기 위한 제3 스위치와;

   상기 제2 제어신호에 응답하여 상기 출력단과 패널를 선택적으로 연결시키기 위한 제4 스위치를 구비하며,

   상기 제1 제어신호에 응답하여 제1 패널 및 제2 패널를 연결시키며, 상기 제1 제어신호의 활성화 시 소정시간동안 활성화되는 제3 제어신호에 응답하여 상기 제1 및 제2 차동증폭기의 비반전 입력단을 연결시키고, 제1 패널와 상기 제1 차동증폭기의 비반전입력단을 연결시키는 것

   을 특징으로 하는 액정패널 구동회로.
3. 제2항에 있어서,

   상기 제1 및 제2 차동증폭기가 상기 입력전압에 대한 옵셋의 보정 및 출력전압을 출력하는 제1 구간 및 제2 구간으로 구성되는 한 주기의 동작에 있어서,

   상기 제1 구간 및 제2 구간에서 상기 제1 내지 제3 제어신호 각각의 논리값은,

   옵셋을 보정하기 위한 상기 제1 구간에서, 상기 제1 제어신호가 활성화되고 상기 제2 제어신호가 비활성화되며, 상기 제3 제어신호가 일시적으로 활성화되며,

   출력전압을 출력하기 위한 상기 제2 구간에서, 상기 제2 제어신호가 활성화되고, 상기 제1 및 제3 제어신호가 비활성화되는 것

   을 특징으로 하는 액정패널 구동회로.