KR20050100959A

KR20050100959A - 어레이 기판 및 이의 제조 방법과, 이를 갖는 액정표시장치

Info

Publication number: KR20050100959A
Application number: KR1020040026193A
Authority: KR
Inventors: 김진홍; 김상일; 채종철; 홍문표; 홍성진; 신경주
Original assignee: 삼성전자주식회사
Priority date: 2004-04-16
Filing date: 2004-04-16
Publication date: 2005-10-20
Also published as: CN100594407C; US20050231666A1; TW200613812A; CN1683981A; JP2005309431A

Abstract

인공광과 자연광을 이용하여 영상을 표시하면서 광시야각을 달성하기 위한 어레이 기판 및 이의 제조 방법과, 이를 갖는 액정표시장치가 개시된다. 어레이 기판은 화소 전극과 반사부를 포함한다. 화소 전극은 단위 화소 영역내에서 다수의 액정의 도메인들을 정의하기 위해 형성된 개구 패턴들을 갖는다. 반사부는 도메인 경계 영역에 형성된다. 이에 따라, 다수의 도메인을 정의하여 광시야각 모드를 채용하는 어레이 기판의 도메인 경계 영역에 대응하여 반사부를 형성하므로써, 도메인 경계 영역을 반사 영역으로 활용하여 표시 품질을 향상시킴과 함께 광시야각을 달성할 수 있다.

Description

어레이 기판 및 이의 제조 방법과, 이를 갖는 액정표시장치{ARRAY SUBSTRATE, MANUFACTURING METHOD THEREOF, AND DISPLAY DEVICE HAVING THE SAME}

본 발명은 액정표시장치에 관한 것으로, 보다 상세하게는 인공광과 자연광을 이용하여 영상을 표시하면서 광시야각을 달성하기 위한 어레이 기판 및 이의 제조 방법과, 이를 갖는 액정표시장치에 관한 것이다.

일반적으로 액정표시장치는 각 화소를 스위칭하는 박막 트랜지스터(TFT)가 형성된 어레이 기판(또는 TFT 기판)과, 공통 전극이 형성된 대향 기판(또는 컬러 필터 기판)과, 두 기판 사이에 밀봉된 액정으로 구성된다. 상기 액정표시장치는 상기 액정에 전압을 인가하여 광의 투과율을 제어함으로써 화상을 표시한다.

상기 액정표시장치는 상기 액정에 의하여 차폐되지 않은 방향으로만 광이 투과하여 영상을 구현하기 때문에, 상대적으로 다른 표시장치에 비해 시야각이 좁은 단점이 있다. 이에 따라 광시야각을 실현하기 위하여 수직 배향(Vertically Aligned) 모드의 액정 표시 장치가 개발되었다.

상기 VA 모드의 액정표시장치는 대향하는 면에 수직 배향 처리된 2개의 기판과, 두 기판 사이에 밀봉된 네거티브 타입의 유전율 이방성(Negative type dielectric constant anisotropy)을 갖는 액정으로 구성된다. 상기 액정의 분자는 수직(homeotropic) 배향의 성질을 갖는다.

동작시, 두 기판 사이에 전압이 인가되지 않을 때에는 기판 표면에 대하여 대략 수직 방향으로 정렬되어 블랙(black)을 표시하고, 소정의 전압이 인가될 때에는 상기 기판 표면에 대략 수평 방향으로 정렬되어 화이트(white)를 표시하며, 상기 화이트 표시를 위한 전압보다 작은 전압이 인가되었을 때에는 상기 기판 표면에 대하여 비스듬하게 경사지도록 배향되어 그레이(gray)를 표시한다.

한편, 중소형 액정표시장치의 기술은 반사 모드에서 고품위를 위해 반사-투과 모드로 꾸준히 전이하고 있다. 이에 따라, 이중 전압 VA 모드를 채용한 반사-투과형 액정표시장치의 기반 기술이 휴대형 표시 장치의 수요 증가와 더불어 발전하고 있다.

또한, TV나 노트북 컴퓨터(또는 랩탑 컴퓨터)뿐 아니라, 중소형 이동통신단말기에서도 IMT-2000 등 대량의 정보를 표시하기 위해 필수적인 고해상도 중소형 액정패널의 요구가 증가하고 있으며, TV-폰의 수요 증가에 따라 광시야각에 대한 요구도 강해지고 있다.

이에 본 발명의 기술적 과제는 이러한 점에 착안한 것으로, 본 발명의 목적은 광시야각을 위해 단위 화소 영역내에 채용되는 다수의 도메인들에 의해 유발되는 표시 품질 불량을 방지하기 위한 어레이 기판을 제공하는 것이다.

또한, 본 발명의 다른 목적은 상기한 어레이 기판의 제조 방법을 제공하는 것이다.

또한, 본 발명의 또 다른 목적은 상기한 어레이 기판을 갖는 액정표시장치를 제공하는 것이다.

상기한 본 발명의 목적을 실현하기 위하여, 본 발명의 일 실시예에 따른 어레이 기판은 화소 전극과 반사부를 포함한다. 상기 화소 전극은 단위 화소 영역내에서 다수의 액정의 도메인들을 정의하기 위해 형성된 개구 패턴들을 갖는다. 상기 반사부는 상기 도메인 경계 영역에 형성된다.

상기한 본 발명의 다른 목적을 실현하기 위하여, 본 발명의 일 실시예에 따른 어레이 기판의 제조 방법은, (a) 단위 화소 영역에 스캔 라인과, 데이터 라인과, 상기 스캔 라인 및 데이터 라인에 연결된 스위칭 소자를 형성하는 단계; (b) 상기 스위칭 소자와 연결되되, 상기 단위 화소 영역내에서 다수의 액정의 도메인들을 정의하기 위해 일부 영역이 제거된 화소 전극층을 형성하는 단계; 및 (c) 상기 도메인 경계 영역에 반사부를 형성하는 단계를 포함한다.

상기한 본 발명의 또 다른 목적을 실현하기 위하여, 본 발명의 일 실시예에 따른 액정표시장치는 액정층과, 제1 기판과, 제2 기판을 포함한다. 상기 제1 기판은 단위 화소 영역내에서 상기 액정층의 다수의 도메인들을 정의하기 위해 일부 영역이 제거된 공통 전극을 갖고, 상기 액정층의 일측에 구비된다. 상기 제2 기판은 상기 단위 화소 영역내에서 상기 액정층의 다수의 도메인들을 정의하기 위해 다른 영역에 대응하여 제거된 화소 전극과, 상기 공통 전극의 일부 영역에 대응하여 상기 화소 전극 위에 형성된 반사부를 갖고, 상기 액정층의 타측에 구비된다.

상기한 본 발명의 또 다른 목적을 실현하기 위하여, 본 발명의 다른 실시예에 따른 액정표시장치는, 스위칭부와, 공통 전극과, 화소 전극과, 반사부를 포함한다. 상기 스위칭부는 통과하는 광량을 제어한다. 상기 공통 전극은 단위 화소 영역내에서 일부 영역이 제거되어 제1 전원전압을 공급받는다. 상기 화소 전극은 상기 단위 화소 영역내에서 다른 영역이 제거되어 제2 전원전압이 공급됨에 따라 상기 스위칭부의 다수의 도메인들을 정의한다. 상기 반사부는 상기 스위칭부의 도메인간의 경계 영역에 대응하여 형성된다.

이러한 어레이 기판 및 이의 제조 방법과, 이를 갖는 액정표시장치에 의하면, 다수의 도메인을 정의하여 광시야각 모드를 채용하는 어레이 기판의 도메인 경계 영역에 대응하여 반사부를 형성하므로써, 상기 도메인 경계 영역을 반사 영역으로 활용하여 표시 품질을 향상시킴과 함께 광시야각을 달성할 수 있다.

이하, 첨부한 도면을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.

도 1은 반사-투과형 액정표시장치를 설명하기 위한 도면이다. 특히, 탑 ITO 구조를 갖는 반사-투과형 액정표시장치용 어레이 기판의 단위 화소를 설명한다.

도 1을 참조하면, 반사-투과형 어레이 기판은 투명 기판 위에 가로 방향으로 신장되고, 세로 방향으로 배열되는 다수의 스캔 라인(10)과, 세로 방향으로 신장되고, 가로 방향으로 배열되는 다수의 데이터 라인(14)과, 스캔 라인(10)으로부터 연장된 게이트 전극(12), 데이터 라인(14)으로부터 연장된 소오스 전극(16) 및 소오스 전극(16)으로부터 이격된 드레인 전극(18)을 갖는 박막 트랜지스터(TFT)와, 드레인 전극(18)과 연결된 화소 전극(24)과, 화소 전극(24) 위에 형성되어 자연광을 반사하는 반사 영역과 인공광을 투과시키는 투과 영역(또는 투과창)(22)을 정의하는 반사부(26)를 구비한다. 반사부(26)에 형성되는 다수의 그루브(28)와 볼록부(29)는 반사 효율을 높이는 역할을 한다.

상기한 도 1의 구조는 투과창과 반사 영역이 단위 화소 영역내에서 공존하는 구조로서, 투과 모드일 때와 반사 모드일 때 서로 다른 전압으로 구동하는 이중 전압 반사-투과 구조를 채용한다.

현재까지 휴대형 표시장치에서는 광시야각에 대한 요구가 그리 강하지 않았고, PVA 모드의 경우 작은 화소 면적으로 인해 도메인 분할이 용이하지 않았던 이유도 들 수 있다.

하지만, 휴대형 액정표시장치에서도 광시야각의 요구가 높아지고 있는 현실에서 반사-투과 모드를 지원하면서도 광시야각의 장점을 가지는 새로운 화소 구조가 요구되고 있는 실정이다.

이러한 점에 착안하여 시야각 특성이 우수하면서, 액정을 배향하지 않아도 되는 PVA(Patterned Vertically Aligned) 모드를 액정표시장치에 채용하고 있다.

도 2는 PVA 모드 액정표시장치를 설명하기 위한 도면이고, 도 3은 상기한 도 2의 단면도를 개략적으로 설명하기 위한 도면이다.

도 2 및 도 3을 참조하면, PVA 모드 액정표시장치는 단위 화소 영역내의 일부 영역이 제거된 화소 전극(46)을 갖는 어레이 기판과, 상기 단위 화소 영역내의 다른 영역에 대응하여 개구된 공통 전극(62)을 갖는 컬러 필터 기판과, 상기 어레이 기판과 컬러 필터 기판간에 형성된 액정층을 포함한다.

상기 어레이 기판은 가로 방향으로 신장된 스캔 라인(30)과, 세로 방향으로 신장된 데이터 라인(36)과, 상기 스캔 라인(30)들 및 데이터 라인(36)들에 의해 정의되는 영역에 형성된 박막 트랜지스터(TFT)와, 상기 박막 트랜지스터(TFT)에 연결된 화소 전극(46)을 포함한다.

구체적으로, 박막 트랜지스터(TFT)는 스캔 라인으로부터 연장된 게이트 전극(32), 반도체층(34), 데이터 라인(36)으로부터 연장된 소오스 전극(40), 소오스 전극(40)으로부터 일정 간격 이격된 드레인 전극(42)을 포함한다.

화소 전극(46)은 콘택홀(44)을 통해 박막 트랜지스터(TFT)의 드레인 전극(42)에 연결된다. 화소 전극(46)은 투명한 도전성 물질로 형성될 수 있다. 이러한 투명한 도전성 물질의 예로서는 산화 주석 인듐(Indium Tin Oxide, ITO), 산화 아연 인듐(Indium Zinc Oxide, IZO), 산화 아연(Zinc Oxide, ZO) 등을 들 수 있다.

화소 전극(46)은 일부 영역이 제거된 제1 개구 패턴을 갖는다. 상기 제1 개구 패턴은 단위 화소 영역내에서 스캔 라인(30)에 평행한 중심축을 기준으로 대략 거울 대칭되도록 45도의 각도를 갖고서 개구된 형상을 갖는다.

한편, 컬러 필터 기판에 구비되는 공통 전극(60)은 일부 영역이 제거된 제2 개구 패턴을 갖는다. 상기 제2 개구 패턴은 상기 단위 화소 영역내에서 상기 중심축을 기준으로 대략 거울 대칭되도록 45도의 각도를 갖고서 개구된 형상을 갖는다. 상기 제2 개구 패턴은 평면상에서 관찰할 때 상기 제1 개구 패턴과는 미중첩된다.

따라서, 상기 제1 개구 패턴과 상기 제2 개구 패턴은 단위 화소 영역내에서 4개의 도메인을 정의한다(도 3에 도시).

하지만, 도 3에 도시한 PVA 모드 액정표시장치에서는 컬러 필터 기판에 형성된 공통 전극(62)의 개구 영역, 즉 도메인 경계 영역에서는 액정이 완전한 상태를 형성하지 못하게 되어 표시 영역으로 사용되지 못한다.

이러한 점에 착안하여 상기 도메인 경계 영역에 대응하여 액정이 완전한 상태를 형성하지 못해 표시 불량이 발생되는 영역을 별도로 형성되는 반사부를 통해 커버하여 광특성 효율을 향상시키는 것을 제안한다.

<실시예 1>

도 4는 본 발명의 제1 실시예에 따른 PVA 모드 액정표시장치를 설명하기 위한 도면이고, 도 5는 상기한 도 4의 절단선 A-A'으로 절단한 단면도이다. 특히, 컬러 필터 기판에 형성된 공통 전극의 개구된 영역에 대응하여 어레이 기판에 형성된 반사부를 갖는 V자 형상(또는 부메랑 형상)의 PVA 모드 반사-투과형 액정표시장치를 도시한다.

도 4 및 도 5를 참조하면, 본 실시예에 따른 PVA 모드 액정표시장치는 어레이 기판(100), 액정층(200) 및 상기 어레이 기판(100)과의 합체를 통해 상기 액정층(200)을 수용하는 컬러 필터 기판(300)을 포함한다. 도면상의 TR은 인공광을 투과시키는 투과 영역이고, RR은 자연광을 반사시키는 반사 영역이다.

어레이 기판(100)은 투명 기판(105) 위에 가로 방향으로 신장된 스캔 라인(110)과, 상기 스캔 라인(110)으로부터 연장된 게이트 전극(112)과, 질화규소(SiNx) 등의 재질로 이루어져 상기 스캔 라인(110) 및 게이트 전극(112)을 커버하는 제1 절연층(117)을 포함한다.

어레이 기판(100)은 상기 게이트 전극(112)을 커버하는 액티브층(114)과, 하나의 굴곡부를 갖고서 세로 방향으로 신장된 데이터 라인(120)과, 상기 데이터 라인(120)으로부터 연장된 소오스 전극(124)과, 상기 소오스 전극(124)과 일정 간격 이격된 드레인 전극(126)을 포함한다. 여기서, 상기 게이트 전극(112), 액티브층(114), 소오스 전극(124) 및 드레인 전극(126)은 하나의 박막 트랜지스터(TFT)를 정의한다. 단위 화소 영역내에서 상기 데이터 라인(120)이 하나의 굴곡부를 가지므로 상기 단위 화소 영역은 V자 형상(또는 부메랑 형상)을 정의한다.

상기 스캔 라인(110)이나 데이터 라인(120)은 단일층 또는 이중층 등으로 형성될 수 있다. 상기 단일층으로 형성되는 경우에는 알루미늄(Al)이나 알루미늄(Al)-네오디뮴(Nd) 합금으로 형성될 수 있고, 상기 이중층으로 형성되는 경우에는 크롬(Cr), 몰리브덴(Mo) 또는 몰리브덴 합금막 등의 물리/화학적 특성이 우수한 물질을 하부층으로 형성하고, 알루미늄(Al) 또는 알루미늄 합금 등의 비저항이 낮은 물질을 상부층으로 형성한다.

어레이 기판(100)은 상기 박막 트랜지스터(TFT)를 덮으면서 드레인 전극(126)의 일부를 노출시키는 제2 절연층(130)을 포함한다. 상기 제2 절연층(130)은 소오스 전극(124)과 드레인 전극(126) 사이의 채널부(114)를 커버하여 보호하는 역할을 하고, 상기 박막 트랜지스터(TFT)와 화소 전극층(140)을 절연시키는 역할을 한다. 상기 제2 절연층(130)의 높이 조절을 통해 상기 액정층(200)의 두께를 조절할 수도 있다.

어레이 기판(100)은 제2 절연층(130) 위에 일부 영역이 개구되어 콘택홀(132)을 통해 드레인 전극(130)에 연결되고, 개구부(142)를 통해 제2 절연층(130)의 일부 표면을 노출시키는 화소 전극층(140)을 포함한다. 상기 개구부(142)는 스캔 라인(110)과 평행하되, 단위 화소 영역을 2등분하는 중심축의 일부 영역에 대응하여 형성된다. 상기 개구부(142)는 제1 방향으로 신장된 데이터 라인(110)과 대략 135도의 각도를 갖고서 형성되고, 상기 제1 방향과 90도의 각도를 갖고서 신장된 데이터 라인(110)과 대략 135도의 각도를 갖고서 형성된다.

어레이 기판(100)은 향후 합체될 컬러 필터 기판(300)에 형성된 공통 전극층(330)의 개구 영역과, 화소 전극층(140)에 형성된 데이터 라인(120)의 굴곡된 영역에 대응하는 영역(142)을 커버하도록 화소 전극층(140)위의 일부 영역에 형성된 반사부(160)를 포함한다. 물론, 화소 전극층(140)과 반사부(160)간에는 별도의 절연층(150)을 게재하는 것이 바람직하다.

한편, 컬러 필터 기판(300)은 단위 화소 영역에 대응하여 투명 기판(305)상에 형성된 색화소층(310)과, 상기 색화소층(310)을 보호하는 보호층(320)과, 상기 보호층위의 일부 영역에 형성된 공통 전극층(330)을 포함하여, 상기 어레이 기판(100)과의 합체를 통해 상기 액정층(200)을 수용한다. 액정층(200) 내의 액정은 수직 배향(Vertical Alignment, VA) 모드로 배열된다.

공통 전극층(330)은 단위 화소 영역내에서 일부 영역이 제거된 개구 패턴을 포함한다. 구체적으로, 상기 공통 전극층(330)에는 스캔 라인(110)과 평행하되, 단위 화소 영역을 2등분하는 중심축을 기준으로 미러 대칭된 제1 및 제2 개구 영역과, 상기 중심축에 대응하는 제3 개구 영역이 형성된다. 상기 제1 개구 영역과 제2 개구 영역은 대략 90도의 각도를 갖고서 형성되고, 제1 개구 영역과 제3 개구 영역은 대략 135도의 각도를 갖고서 형성된다.

평면상에서 액정표시장치를 관찰할 때, 화소 전극층의 개구 영역들과 공통 전극층의 개구 영역들에 의해 구획되는 우-상측 영역과, 좌-상측 영역과, 우-하측 영역과, 좌-하측 영역 각각은 서로 다른 도메인, 즉 총 4개의 도메인으로 정의된다.

따라서, 상기한 액정표시장치의 어레이 기판이나 컬러 필터 기판에 형성되어 액정을 배향하는 배향막의 표면을 일정한 방향으로 러빙하는 공정의 생략도 가능하고, 상기 배향막을 형성하지 않아도 무방하다.

또한, 상기 서로 다른 도메인들간의 경계 영역 및 그 근방 영역에 대응하여 별도의 반사부를 형성하므로써, PVA 모드 액정 표시 장치를 반사-투과형 모드로 전이시킬 수 있다. 이에 따라, 해당 영역에서 원하지 않는 방향으로 액정분자들이 배열되어 정상적인 표시 영역으로 사용되지 못하는 영역을 반사 영역으로 활용할 수 있다.

도 6은 상기한 도 4의 본 실시예에 따른 액정표시장치에 대응하는 액정의 프로파일 시뮬레이션 결과를 도시하고, 도 7은 상기한 도 4의 본 실시예에 따른 액정표시장치의 광투과 특성 시뮬레이션 결과를 도시한다.

도 6 및 도 7을 참조하면, 도메인의 경계영역에서는 액정이 완전히 눕지 않아 불완전한 프로파일을 갖는다. 하지만, 본 발명에 따르면 상기한 불완전한 프로파일을 커버하면서 반사 영역으로 사용되는 반사부(160)를 형성하므로써, PVA 액정표시장치를 반사-투과형 모드로 활용할 수 있고, 광특성 효율을 향상시킬 수 있다.

도 8 내지 도 13은 상기한 도 4에 도시한 PVA 모드 어레이 기판의 제조 공정을 설명하기 위한 도면들이다.

도 8을 참조하면, 유리나 세라믹 등의 절연 물질로 이루어진 투명 기판(105) 위에 탄탈륨(Ta), 티타늄(Ti), 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 구리(Cu) 또는 텅스텐(W) 등과 같은 금속을 증착한다. 이어, 증착된 금속을 패터닝하여 가로 방향으로 신장되고 세로 방향으로 배열되는 다수의 스캔 라인(110)과, 박막 트랜지스터를 정의하기 위해 스캔 라인(110)으로부터 연장된 게이트 전극(112)을 형성한다.

이어, 상기 게이트 전극(112)을 포함하는 기판의 전면에 질화 실리콘 등을 플라즈마 화학 기상 증착법으로 적층하여 제1 절연층(117)을 형성한다. 상기 제1 절연층(117)은 상기 투명 기판(105)의 전면에 형성될 수도 있고, 상기 스캔 라인(110)과 게이트 전극(112)을 커버하도록 패터닝될 수도 있다.

도 9에 도시된 바와 같이, 상기 제1 절연층(117) 위에 아몰퍼스-실리콘(a-Si) 막 및 인 시튜(insitu) 도핑된 n⁺ 아몰퍼스 실리콘(a-Si) 막을 형성하고, 박막 트랜지스터를 정의하기 위해 일부 영역을 패터닝하여 상기 게이트 전극(112)이 위치한 영역에 액티브층(114)을 형성한다.

이어, 탄탈륨(Ta), 티타늄(Ti), 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 구리(Cu) 또는 텅스텐(W) 등과 같은 금속을 증착한다. 이어, 상기 증착된 금속을 패터닝하여 데이터 라인(120), 소오스 전극(124) 및 드레인 전극(126)을 형성한다. 상기 데이터 라인(120)은 세로 방향으로 신장되되, 단위 화소 영역내에서 하나의 굴곡점을 갖고서 굴곡된다. 평면상에서 관찰할 때 상기 데이터 라인(120)은 단위 화소 영역내에서 90도의 굴곡점을 갖고서 굴곡된다. 상기 소오스 전극(124)은 상기 데이터 라인(120)으로부터 연장되고, 상기 드레인 전극(126)은 상기 소오스 전극(124)으로부터 일정 간격 이격되도록 패터닝된다.

도 10에 도시한 바와 같이, 상기 도 9에 의한 결과물이 형성된 기판 위에 스핀 코팅 방법으로 레지스트를 적층하여 제2 절연층(130)을 형성한다. 이어, 상기 스캔 라인(110)과 상기 데이터 라인(120)에 의해 정의되는 단위 화소 영역에서 제2 절연층(130)의 일부를 제거하여 상기 드레인 전극(126)의 일부 영역을 노출시키는 콘택홀(132)을 형성한다.

도 11에 도시한 바와 같이, 단위 화소 영역내에서 화소 전극을 정의하는 화소 전극층(140)을 형성한다. 상기 화소 전극층(140)은 상기 콘택홀(132)을 통해 상기 드레인 전극(126)과 연결된다. 상기 화소 전극층(140)은 투명한 도전성 물질로 형성될 수 있다. 이러한 투명한 도전성 물질의 예로서는 산화 주석 인듐(Indium Tin Oxide, ITO), 산화 아연 인듐(Indium Zinc Oxide, IZO), 산화 아연(Zinc Oxide, ZO) 등을 들 수 있다. 이때, 상기 화소 전극층(140)은 전면 도포후 상기 단위 화소 영역에 대응하는 화소 전극층만 남겨지도록 패터닝될 수도 있고, 상기 단위 화소 영역에만 형성되도록 부분 도포될 수도 있다. 도면상에서는 관찰자 관점에서 상기 화소 전극(140)이 상기 스캔 라인(110) 및 데이터 라인(120)과 최소의 폭을 갖고서 오버랩되는 것을 도시하였으나, 일정 간격 이격될 수도 있다.

상기한 도 12에 도시한 바와 같이, 단위 화소 영역내에 형성된 화소 전극층(140)중 데이터 라인(120)의 굴곡된 영역에 대응하는 영역(142)을 패터닝 공정을 통해 제거한다. 상기 화소 전극층(140)의 일부를 제거하는 것은 향후 다른 영역이 제거된 공통 전극층을 갖는 컬러 필터 기판과의 합체를 통해 다수의 도메인을 정의하기 위함이다.

도면상에서는 단위 화소 영역내에 전체적으로 화소 전극층을 형성한 후 일부 영역을 패터닝 공정을 통해 제거하는 것을 설명하였으나, 당업자라면 상기한 도 12의 공정을 생략하고, 상기한 도 11에서 화소 전극층의 형성시 패터닝된 화소 전극층을 형성할 수도 있다.

도 13을 참조하면, 상기 도 12에 의한 결과물 위에 제3 절연층(150)을 형성한 후, 상기 결과물 위의 일부 영역에 반사부(160)를 형성하여 상기한 도 4에서 도시한 바와 같은 어레이 기판을 완성한다. 상기 반사부(160)는 컬러 필터 기판(300)에 형성된 공통 전극층(330)의 개구 영역을 고려하여 형성된다.

구체적으로, 상기 컬러 필터 기판(300)의 공통 전극층(330)에는 스캔 라인(110)과 평행하되, 단위 화소 영역을 2등분하는 중심축을 기준으로 미러 대칭된 제1 및 제2 개구 영역과, 상기 중심축에 대응하는 제3 개구 영역이 형성된다. 상기 제1 개구 영역과 제2 개구 영역은 대략 90도의 각도를 갖고서 형성되고, 제1 개구 영역과 제3 개구 영역은 대략 135도의 각도를 갖고서 형성된다.

이에 따라, 상기 반사부(160)는 평면상에서 관찰할 때 상기 공통 전극층(330)에 형성된 제1 내지 제3 개구 영역을 커버하도록 형성되고, 화소 전극층(140)에 형성된 데이터 라인(120)의 굴곡된 영역에 대응하는 영역(142)을 커버하도록 형성된다.

이상에서는 컬러 필터 기판에 형성된 공통 전극의 개구된 영역에 대응하여 어레이 기판의 화소 전극위에 반사부를 형성하는 것을 설명하였으나, 당업자라면 상기한 반사부를 상기 화소 전극 아래에 형성할 수도 있다.

<실시예 2>

도 14는 본 발명의 제2 실시예에 따른 PVA 모드 액정표시장치를 설명하기 위한 도면이고, 도 15는 상기한 도 14의 절단선 B-B'으로 절단한 단면도이다. 특히, 컬러 필터 기판의 개구된 공통 전극 영역에 대응하여 형성된 반사부를 갖는 Y자 형상의 PVA 모드 반사-투과형 액정표시장치를 도시한다.

도 14 및 도 15를 참조하면, 본 실시예에 따른 PVA 모드 액정표시장치는 어레이 기판(400), 액정층(200) 및 상기 어레이 기판(400)과의 합체를 통해 상기 액정층(200)을 수용하는 컬러 필터 기판(500)을 포함한다. 도면상의 TR은 인공광을 투과시키는 투과 영역이고, RR은 자연광을 반사시키는 반사 영역이다.

어레이 기판(400)은 투명 기판(405) 위에 가로 방향으로 신장된 스캔 라인(410)과, 상기 스캔 라인(410)으로부터 연장된 게이트 전극(412)과, 질화규소(SiNx) 등의 재질로 이루어져 상기 스캔 라인(410) 및 게이트 전극(412)을 커버하는 제1 절연층(417)을 포함한다.

어레이 기판(400)은 상기 게이트 전극(412)을 커버하는 액티브층(414)과, 세로 방향으로 신장된 데이터 라인(420)과, 상기 데이터 라인(420)으로부터 연장된 소오스 전극(424)과, 상기 소오스 전극(424)과 일정 간격 이격된 드레인 전극(426)을 포함한다. 여기서, 상기 게이트 전극(412), 액티브층(414), 소오스 전극(424) 및 드레인 전극(426)은 하나의 박막 트랜지스터(TFT)를 정의한다.

어레이 기판(400)은 상기 박막 트랜지스터(TFT)를 덮으면서 드레인 전극(426)의 일부를 노출시키는 제2 절연층(430)을 포함한다. 상기 제2 절연층(430)은 소오스 전극(424)과 드레인 전극(426) 사이의 채널부(414)를 커버하여 보호하는 역할을 하고, 상기 박막 트랜지스터(TFT)와 화소 전극층(440)을 절연시키는 역할을 한다. 상기 제2 절연층(430)의 높이 조절을 통해 상기 액정층(200)의 두께를 조절할 수도 있다.

어레이 기판(400)은 제2 절연층(430) 위에 일부 영역이 개구되어 콘택홀(432)을 통해 드레인 전극(430)에 연결된 화소 전극층(440)을 포함한다. 상기 화소 전극층(440)은 제1 내지 제3 개구부(442, 444, 446)를 통해 제2 절연층(430)의 일부 표면들을 노출시킨다. 평면상에서 관찰할 때, 제1 개구부(442)는 스캔 라인(410)으로부터 반시계방향의 대략 45도 각도를 갖고서 일종의 띠 형상으로 형성되고, 제2 개구부(444)는 스캔 라인(410)과 평행하되, 단위 화소 영역을 대략 2등분하는 중심축의 일부 영역에 일종의 띠 형상으로 형성되며, 제3 개구부(446)는 스캔 라인(410)으로부터 시계방향의 대략 45도 각도를 갖고서 일종의 띠 형상으로 형성된다. 상기 화소 전극층(440)은 제1 내지 제3 개구부가 형성되더라도 섬 형태(island type)로 분리되지 않는다.

어레이 기판(400)은 향후 합체될 컬러 필터 기판(500)에 형성된 공통 전극층(530)의 개구 영역과, 데이터 라인(420)의 일부 영역을 커버하도록 화소 전극층(440)위에 형성된 반사부(460)를 포함한다. 물론, 화소 전극층(440)과 반사부(560)간에는 별도의 절연층(450)을 게재하는 것이 바람직하다.

한편, 컬러 필터 기판(500)은 단위 화소 영역에 대응하여 투명 기판(505)상에 형성된 색화소층(510)과, 상기 색화소층(510)을 보호하는 보호층(520)과, 상기 보호층위의 일부 영역에 형성된 공통 전극층(530)을 포함하여, 상기 어레이 기판(400)과의 합체를 통해 상기 액정층(200)을 수용한다. 상기 액정층(200) 내의 액정은 수직 배향(Vertical Alignment, VA) 모드로 배열된다.

공통 전극층(530)에는 단위 화소 영역내에서 일부 영역이 제거된 다수의 개구 영역들이 형성된다. 구체적으로, 평면상에서 관찰할 때 상기 공통 전극층(530)에는 스캔 라인(410)과 평행하되, 단위 화소 영역을 2등분하는 중심축의 일부 영역에 대응하는 제1 개구 영역과, 상기 제1 개구 영역으로부터 시계방향 및 반시계방향으로 각각 135도의 각도를 갖고서 분기되어 Y자 형상을 정의하는 제2 및 제3 개구 영역이 형성된다.

또한, 상기 공통 전극층(530)에는 시계방향으로 분기된 제2 개구 영역에 연속하여 데이터 라인(420)의 일부를 커버하는 제4 개구 영역과, 상기 제4 개구 영역에 연속하여 상기 박막 트랜지스터(TFT)를 커버하는 제5 개구 영역과, 상기 제5 개구 영역에 연속하여 인접하는 데이터 라인(422)까지 연장되되, 상기 스캔 라인(410)에서 반시계방향으로 45도 각도를 갖는 제6 개구 영역이 형성된다.

또한, 상기 공통 전극층(530)에는 상기 중심축을 기준으로 제6 개구 영역이 상기 중심축을 기준으로 미러 대칭하여 형성된 제7 개구 영역이 형성된다.

평면상에서 액정표시장치를 관찰할 때, 화소 전극층(440)의 개구 영역들과 공통 전극층(530)의 개구 영역들에 의해 구획되는 영역들은 각각 단위 화소 영역내의 중심축에서 상측 방향으로 순차적으로 제1 도메인, 제2 도메인, 제1 도메인 및 제2 도메인을 각각 정의하고, 상기 중심축의 하측 방향으로 순차적으로 제3 도메인, 제4 도메인, 제3 도메인 및 제4 도메인을 각각 정의하여, 총 4개의 도메인을 정의한다.

도 16 내지 도 21은 상기한 도 15에 도시한 PVA 모드 어레이 기판의 제조 공정을 설명하기 위한 도면들이다.

도 16을 참조하면, 유리나 세라믹 등의 절연 물질로 이루어진 투명 기판(405) 위에 탄탈륨(Ta), 티타늄(Ti), 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 구리(Cu) 또는 텅스텐(W) 등과 같은 금속을 증착한다. 이어, 증착된 금속을 패터닝하여 가로 방향으로 신장되고 세로 방향으로 배열되는 다수의 스캔 라인(410)과, 박막 트랜지스터를 정의하기 위해 스캔 라인(410)으로부터 연장된 게이트 전극(412)을 형성한다.

이어, 상기 게이트 전극(412)을 포함하는 기판의 전면에 질화 실리콘 등을 플라즈마 화학 기상 증착법으로 적층하여 제1 절연층(417)을 형성한다. 상기 제1 절연층(417)은 상기 투명 기판(405)의 전면에 형성될 수도 있고, 상기 스캔 라인(410)과 게이트 전극(412)을 커버하도록 패터닝될 수도 있다.

도 17에 도시된 바와 같이, 상기 제1 절연층(417) 위에 아몰퍼스 실리콘 막 및 인 시튜(insitu) 도핑된 n⁺ 아몰퍼스 실리콘 막을 형성하고, 박막 트랜지스터를 정의하기 위해 일부 영역을 패터닝하여 상기 게이트 전극(412)이 위치한 영역에 액티브층(414)을 형성한다.

이어, 탄탈륨(Ta), 티타늄(Ti), 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 구리(Cu) 또는 텅스텐(W) 등과 같은 금속을 증착한다. 이어, 상기 증착된 금속을 패터닝하여 세로 방향으로 신장되는 데이터 라인(420), 소오스 전극(424) 및 드레인 전극(426)을 형성한다. 상기 소오스 전극(424)은 상기 데이터 라인(420)으로부터 연장되고, 상기 드레인 전극(426)은 상기 소오스 전극(424)으로부터 일정 간격 이격되도록 패터닝된다.

도 18에 도시한 바와 같이, 상기 도 17에 의한 결과물이 형성된 기판 위에 스핀 코팅 방법으로 레지스트를 적층하여 제2 절연층(430)(도 15에 도시.)을 형성한다. 이어, 상기 스캔 라인(410)과 상기 데이터 라인(420)에 의해 정의되는 단위 화소 영역에서 제2 절연층(430)의 일부를 제거하여 상기 드레인 전극(426)의 일부 영역을 노출시키는 콘택홀(432)을 형성한다.

도 19에 도시한 바와 같이, 단위 화소 영역내에서 화소 전극을 정의하는 화소 전극층(440)을 형성한다. 상기 화소 전극층(440)은 상기 콘택홀(432)을 통해 상기 드레인 전극(426)과 연결된다. 상기 화소 전극층(440)은 투명한 도전성 물질로 형성될 수 있다. 이러한 투명한 도전성 물질의 예로서는 산화 주석 인듐(Indium Tin Oxide, ITO), 산화 아연 인듐(Indium Zinc Oxide, IZO), 산화 아연(Zinc Oxide, ZO) 등을 들 수 있다. 이때, 상기 화소 전극층(440)은 전면 도포후 상기 단위 화소 영역에 대응하는 화소 전극층만 남겨지도록 패터닝될 수도 있고, 상기 단위 화소 영역에만 형성되도록 부분 도포될 수도 있다. 도면상에서는 관찰자 관점에서 상기 화소 전극(440)이 상기 스캔 라인(410) 및 데이터 라인(420)과 이격되는 것을 도시하였으나, 최소의 폭을 갖고서 오버랩 되도록 할 수도 있다.

도 20에 도시한 바와 같이, 단위 화소 영역내에 형성된 화소 전극층(440)에 제1 내지 제3 개구부(442, 444, 446)를 형성하여 제2 절연층(430)의 일부 표면들을 노출시킨다. 평면상에서 관찰할 때, 제1 개구부(442)는 스캔 라인(410)으로부터 반시계방향의 대략 45도 각도를 갖고서 일종의 띠 형상으로 형성되고, 제2 개구부(444)는 스캔 라인(410)과 평행하되, 단위 화소 영역을 대략 2등분하는 중심축의 일부 영역에 일종의 띠 형상으로 형성되며, 제3 개구부(446)는 스캔 라인(410)으로부터 시계방향의 대략 45도 각도를 갖고서 일종의 띠 형상으로 형성된다. 상기 화소 전극층(440)은 제1 내지 제3 개구부(442, 444, 446)가 형성되더라도 섬 형태(island type)로 분리되지 않는다.

상기 화소 전극층(440)의 일부를 제거하는 것은 향후 다른 영역이 제거된 공통 전극층을 갖는 컬러 필터 기판과의 합체를 통해 다수의 도메인을 정의하기 위함이다.

도면상에서는 단위 화소 영역내에 전체적으로 화소 전극층을 형성한 후 일부 영역을 패터닝 공정을 통해 제거하는 것을 설명하였으나, 당업자라면 상기한 도 20의 공정을 생략하고, 상기한 도 19에서 화소 전극층의 형성시 패터닝된 화소 전극층을 형성할 수도 있다.

도 21을 참조하면, 상기 도 20에 의한 결과물 위에 제3 절연층(450)(도 15에 도시.)을 형성한 후, 상기 결과물 위의 일부 영역에 제1 및 제2 반사부(460, 462)를 형성하여 상기한 도 14에서 도시한 바와 같은 어레이 기판을 완성한다.

구체적으로, 상기 제1 반사부(460)는 컬러 필터 기판(500)에 형성된 공통 전극층(530)의 제1 내지 제6 개구 영역을 커버하도록 형성되고, 상기 제2 반사부(462)는 컬러 필터 기판(500)에 형성된 공통 전극층(530)의 제7 개구 영역을 커버하도록 형성된다.

<실시예 3>

도 22는 본 발명의 제3 실시예에 따른 PVA 모드 액정표시장치를 설명하기 위한 도면이고, 도 23은 상기한 도 22의 절단선 C-C'으로 절단한 단면도이다. 특히, 컬러 필터 기판의 개구된 공통 전극 영역에 대응하여 형성된 반사부를 갖는 Z자 형상의 PVA 모드 반사-투과형 액정표시장치를 도시한다.

도 22 및 도 23을 참조하면, 본 발명의 제3 실시예에 따른 PVA 모드 액정표시장치는 어레이 기판(600), 액정층(200) 및 상기 어레이 기판(600)과의 합체를 통해 상기 액정층(200)을 수용하는 컬러 필터 기판(700)을 포함한다. 도면상의 TR은 인공광을 투과시키는 투과 영역이고, RR은 자연광을 반사시키는 반사 영역이다.

어레이 기판(600)은 투명 기판(605) 위에 가로 방향으로 신장된 스캔 라인(610)과, 상기 스캔 라인(610)으로부터 연장된 게이트 전극(612)과, 질화규소(SiNx) 등의 재질로 이루어져 상기 스캔 라인(610) 및 게이트 전극(612)을 커버하는 제1 절연층(617)을 포함한다.

어레이 기판(600)은 상기 게이트 전극(612)을 커버하는 액티브층(614)과, 단위 화소 영역에서 두 개의 굴곡부를 갖고서 세로 방향으로 신장된 데이터 라인(620)과, 상기 데이터 라인(620)으로부터 연장된 소오스 전극(624)과, 상기 소오스 전극(624)과 일정 간격 이격된 드레인 전극(626)을 포함한다. 여기서, 상기 게이트 전극(612), 액티브층(614), 소오스 전극(624) 및 드레인 전극(626)은 하나의 박막 트랜지스터를 정의한다.

어레이 기판(600)은 상기 박막 트랜지스터(TFT)를 덮으면서 드레인 전극(626)의 일부를 노출시키는 제2 절연층(630)을 포함한다. 상기 제2 절연층(630)은 소오스 전극(624)과 드레인 전극(626) 사이의 채널부(614)를 커버하여 보호하는 역할을 하고, 상기 박막 트랜지스터(TFT)와 화소 전극층(640)을 절연시키는 역할을 한다. 상기 제2 절연층(630)의 높이 조절을 통해 상기 액정층(200)의 두께를 조절할 수도 있다.

어레이 기판(600)은 제2 절연층(630) 위에 일부 영역이 개구되어 콘택홀(632)을 통해 드레인 전극(630)에 연결된 화소 전극층(640)을 포함한다. 상기 화소 전극층(640)은 제1 및 제2 개구부(642, 644)를 통해 제2 절연층(630)의 일부 표면들을 노출시킨다. 평면상에서 관찰할 때, 제1 개구부(642)는 스캔 라인(610)과 평행한 일종의 띠 형상으로 화소 전극층(640)의 좌측을 제거하도록 형성되고, 제2 개구부(644)는 스캔 라인(610)과 평행한 일종의 띠 형상으로 화소 전극층(640)의 우측을 제거하도록 형성된다. 상기 화소 전극층(640)은 제1 및 제2 개구부(642, 644)가 형성되더라도 섬 형태(island type)로 분리되지 않는다.

어레이 기판(600)은 향후 합체될 컬러 필터 기판(700)에 형성된 공통 전극층(730)의 개구 영역을 커버하도록 화소 전극층(640)위에 형성된 반사부(660)를 포함한다. 물론, 화소 전극층(640)과 반사부(760)간에는 별도의 절연층(650)을 게재하는 것이 바람직하다.

한편, 컬러 필터 기판(700)은 단위 화소 영역에 대응하여 투명 기판(705)상에 형성된 색화소층(710)과, 상기 색화소층(710)을 보호하는 보호층(720)과, 상기 보호층위의 일부 영역에 형성된 공통 전극층(730)을 포함하여, 상기 어레이 기판(600)과의 합체를 통해 상기 액정층(200)을 수용한다. 상기 액정층(200) 내의 액정은 수직 배향(Vertical Alignment, VA) 모드로 배열된다.

공통 전극층(730)에는 단위 화소 영역내에서 서로 인접하는 데이터 라인들(620, 622)간의 중간에서 상기 데이터 라인(620, 622)의 형상과 동일하게 두 개의 굴곡부를 갖고서 세로 방향으로 신장된 개구 영역(732)이 형성된다. 상기 개구 영역(732)의 폭은 단위 화소 영역을 3등분하도록 형성되도록 설정될 수도 있고, 그 이상 또는 그 이하로 형성되도록 설정될 수도 있다.

평면상에서 액정표시장치를 관찰할 때, 화소 전극층(640)의 제1 및 제2 개구부와 공통 전극층(630)의 개구 영역(732)에 의해 6개의 영역으로 구획된다. 구획된 영역들 중 상-좌측 영역과, 상-우측 영역과, 중-좌측 영역과, 중-우측 영역은 각각 제1 내지 제4 도메인을 정의하고, 하-좌측 영역과, 하-우측 영역은 제 및 제2 도메인을 정의하여, 총 4개의 도메인을 정의한다.

도 24 내지 도 29는 상기한 도 22에 도시한 PVA 모드 어레이 기판의 제조 공정을 설명하기 위한 도면들이다.

도 24를 참조하면, 유리나 세라믹 등의 절연 물질로 이루어진 투명 기판(605) 위에 탄탈륨(Ta), 티타늄(Ti), 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 구리(Cu) 또는 텅스텐(W) 등과 같은 금속을 증착한다. 이어, 증착된 금속을 패터닝하여 가로 방향으로 신장되고 세로 방향으로 배열되는 다수의 스캔 라인(610)과, 박막 트랜지스터를 정의하기 위해 스캔 라인(610)으로부터 연장된 게이트 전극(612)을 형성한다.

이어, 상기 게이트 전극(612)을 포함하는 기판의 전면에 질화 실리콘 등을 플라즈마 화학 기상 증착법으로 적층하여 제1 절연층(617)을 형성한다. 상기 제1 절연층(617)은 상기 투명 기판(605)의 전면에 형성될 수도 있고, 상기 스캔 라인(610)과 게이트 전극(612)을 커버하도록 패터닝될 수도 있다.

도 25에 도시된 바와 같이, 상기 제1 절연층(617) 위에 아몰퍼스 실리콘 막 및 인 시튜(insitu) 도핑된 n⁺ 아몰퍼스 실리콘 막을 형성하고, 박막 트랜지스터를 정의하기 위해 일부 영역을 패터닝하여 상기 게이트 전극(612)이 위치한 영역에 액티브층(614)을 형성한다.

이어, 탄탈륨(Ta), 티타늄(Ti), 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 구리(Cu) 또는 텅스텐(W) 등과 같은 금속을 증착한다. 이어, 상기 증착된 금속을 패터닝하여 단위 화소 영역에서 두 개의 굴곡부를 갖고서 세로 방향으로 신장되는 데이터 라인들(620), 소오스 전극(624) 및 드레인 전극(626)을 형성한다. 상기 소오스 전극(624)은 상기 데이터 라인(620)으로부터 연장되고, 상기 드레인 전극(626)은 상기 소오스 전극(624)으로부터 일정 간격 이격되도록 패터닝된다.

도 26에 도시한 바와 같이, 상기 도 25에 의한 결과물이 형성된 기판 위에 스핀 코팅 방법으로 레지스트를 적층하여 제2 절연층(630)(도 23에 도시.)을 형성한다. 이어, 상기 스캔 라인(610)과 상기 데이터 라인(620)에 의해 정의되는 단위 화소 영역에서 제2 절연층(630)의 일부를 제거하여 상기 드레인 전극(626)의 일부 영역을 노출시키는 콘택홀(632)을 형성한다.

도 27에 도시한 바와 같이, 단위 화소 영역내에서 화소 전극을 정의하는 화소 전극층(640)을 형성한다. 상기 화소 전극층(640)은 상기 콘택홀(632)을 통해 상기 드레인 전극(626)과 연결된다. 상기 화소 전극층(640)은 투명한 도전성 물질로 형성될 수 있다. 이러한 투명한 도전성 물질의 예로서는 산화 주석 인듐(Indium Tin Oxide, ITO), 산화 아연 인듐(Indium Zinc Oxide, IZO), 산화 아연(Zinc Oxide, ZO) 등을 들 수 있다. 이때, 상기 화소 전극층(640)은 전면 도포후 상기 단위 화소 영역에 대응하는 화소 전극층만 남겨지도록 패터닝될 수도 있고, 상기 단위 화소 영역에만 형성되도록 부분 도포될 수도 있다. 도면상에서는 관찰자 관점에서 상기 화소 전극(640)이 상기 스캔 라인(610) 및 데이터 라인(620)과 이격되는 것을 도시하였으나, 최소의 폭을 갖고서 오버랩 되도록 할 수도 있다.

도 28에 도시한 바와 같이, 단위 화소 영역내에 형성된 화소 전극층(640)에 제1 및 제2 개구부(642, 644)를 형성하여 제2 절연층(630)의 일부 표면들을 노출시킨다. 평면상에서 관찰할 때, 제1 개구부(642)는 스캔 라인(610)과 평행한 일종의 띠 형상으로 화소 전극층(640)의 좌측을 제거하도록 형성되고, 제2 개구부(644)는 스캔 라인(610)과 평행한 일종의 띠 형상으로 화소 전극층(640)의 우측을 제거하도록 형성된다. 상기 화소 전극층(640)은 제1 내지 제3 개구부가 형성되더라도 섬 형태(island type)로 분리되지 않는다.

상기 화소 전극층(640)의 일부를 제거하는 것은 향후 다른 영역이 제거된 공통 전극층을 갖는 컬러 필터 기판과의 합체를 통해 다수의 도메인을 정의하기 위함이다.

도면상에서는 단위 화소 영역내에 전체적으로 화소 전극층을 형성한 후 일부 영역을 패터닝 공정을 통해 제거하는 것을 설명하였으나, 당업자라면 상기한 도 28의 공정을 생략하고, 상기한 도 27에서 화소 전극층의 형성시 패터닝된 화소 전극층을 형성할 수도 있다.

도 28을 참조하면, 상기 도 27에 의한 결과물 위에 제3 절연층(650)(도 23에 도시.)을 형성한 후, 상기 제3 절연층(650)이 형성된 결과물 위의 일부 영역에 반사부(660)를 형성하여 상기한 도 22에서 도시한 바와 같은 어레이 기판을 완성한다.

구체적으로, 상기 반사부(660)는 단위 화소 영역내에서 서로 인접하는 데이터 라인들(620, 622)간의 중간에서 상기 데이터 라인(620, 622)의 형상과 동일하게 두 개의 굴곡부를 갖고서 세로 방향으로 신장되는 영역(732)에 형성된다. 상기 개구 영역(732)의 폭은 단위 화소 영역을 3등분하도록 형성되도록 설정될 수도 있고, 그 이상 또는 그 이하로 형성되도록 설정될 수도 있다.

상기한 본 발명의 제3 실시예에서는 컬러 필터 기판에 형성되는 개구 영역을 커버하도록 어레이 기판의 화소 전극층 위에 반사부를 형성하는 것을 설명하였다. 하지만, 하기하는 도 30과 같이 3분할되는 단위 화소 영역중 박막 트랜지스터에 최근접하는 서브 단위 화소 영역에만 반사부를 형성할 수도 있다.

<실시예 4>

도 30은 본 발명의 제4 실시예에 따른 PVA 모드 액정표시장치를 설명하기 위한 도면이고, 도 31은 상기한 도 30의 절단선 D-D'으로 절단한 단면도이다. 특히, 컬러 필터 기판의 개구된 공통 전극 영역중 TFT 영역 근방에 대응하여 형성된 반사부를 갖는 Z자 형상의 PVA 모드 반사-투과형 액정표시장치를 도시한다.

도 30 및 도 31을 참조하면, 본 발명의 제4 실시예에 따른 PVA 모드 액정표시장치는 어레이 기판(800), 액정층(200) 및 상기 어레이 기판(800)과의 합체를 통해 상기 액정층(200)을 수용하는 컬러 필터 기판(900)을 포함한다. 도면상의 TR은 인공광을 투과시키는 투과 영역이고, RR은 자연광을 반사시키는 반사 영역이다.

어레이 기판(800)은 투명 기판(805) 위에 가로 방향으로 신장된 스캔 라인(810)과, 상기 스캔 라인(810)으로부터 연장된 게이트 전극(812)과, 질화규소(SiNx) 등의 재질로 이루어져 상기 스캔 라인(810) 및 게이트 전극(812)을 커버하는 제1 절연층(817)을 포함한다.

어레이 기판(800)은 상기 게이트 전극(812)을 커버하는 액티브층(814)과, 단위 화소 영역에서 두 개의 굴곡부를 갖고서 세로 방향으로 신장된 데이터 라인(820)과, 상기 데이터 라인(820)으로부터 연장된 소오스 전극(824)과, 상기 소오스 전극(824)과 일정 간격 이격된 드레인 전극(826)을 포함한다. 여기서, 상기 게이트 전극(812), 액티브층(814), 소오스 전극(824) 및 드레인 전극(826)은 하나의 박막 트랜지스터(TFT)를 정의한다.

어레이 기판(800)은 상기 박막 트랜지스터(TFT)를 덮으면서 드레인 전극(826)의 일부를 노출시키는 제2 절연층(830)을 포함한다. 상기 제2 절연층(830)은 소오스 전극(824)과 드레인 전극(826) 사이의 채널부(814)를 커버하여 보호하는 역할을 하고, 상기 박막 트랜지스터(TFT)와 화소 전극층(840)을 절연시키는 역할을 한다. 상기 제2 절연층(830)의 높이 조절을 통해 상기 액정층(200)의 두께를 조절할 수도 있다.

어레이 기판(800)은 제2 절연층(830) 위에 일부 영역이 개구되어 콘택홀(832)을 통해 드레인 전극(830)에 연결된 화소 전극층(840)을 포함한다. 상기 화소 전극층(840)은 제1 및 제2 개구부(842, 844)를 통해 제2 절연층(830)의 일부 표면들을 노출시킨다. 이에 따라, 단위 화소 영역은 3개의 서브 단위 화소 영역을 구획된다. 평면상에서 관찰할 때, 제1 개구부(842)는 스캔 라인(810)과 평행한 일종의 띠 형상으로 화소 전극층(840)의 좌측을 제거하도록 형성되고, 제2 개구부(844)는 스캔 라인(810)과 평행한 일종의 띠 형상으로 화소 전극층(840)의 우측을 제거하도록 형성된다. 상기 화소 전극층(840)은 제1 및 제2 개구부(842, 844)가 형성되더라도 섬 형태(island type)로 분리되지 않는다.

어레이 기판(800)은 3분할되는 단위 화소 영역중 박막 트랜지스터에 최근접하는 서브 단위 화소 영역을 커버하도록 형성된 반사부(860)를 포함한다. 물론, 화소 전극층(840)과 반사부(860)간에는 별도의 절연층(850)을 게재하는 것이 바람직하다. 또한, 상기 반사부는 3분할되는 단위 화소 영역중 박막 트랜지스터에 최원접하는 서브 단위 화소 영역을 커버할 수도 있고, 중간의 서브 단위 화소 영역을 커버할 수도 있다.

한편, 컬러 필터 기판(900)은 단위 화소 영역에 대응하여 투명 기판(905)상에 형성된 색화소층(910)과, 상기 색화소층(910)을 보호하는 보호층(920)과, 상기 보호층위의 일부 영역에 형성된 공통 전극층(930)을 포함하여, 상기 어레이 기판(800)과의 합체를 통해 상기 액정층(200)을 수용한다. 상기 액정층(200) 내의 액정은 수직 배향(Vertical Alignment, VA) 모드로 배열된다.

공통 전극층(930)에는 단위 화소 영역내에서 서로 인접하는 데이터 라인들(920, 922)간의 중간에서 상기 데이터 라인(820, 822)의 형상과 동일하게 두 개의 굴곡부를 갖고서 세로 방향으로 신장된 개구 영역(932)이 형성된다. 상기 개구 영역(932)의 폭은 단위 화소 영역을 좌우로 3등분하도록 형성되도록 설정될 수도 있고, 그 이상 또는 그 이하로 형성되도록 설정될 수도 있다.

평면상에서 액정표시장치를 관찰할 때, 화소 전극층(840)의 제1 및 제2 개구부(842, 844)와 공통 전극층(930)의 개구 영역(932)에 의해 6개의 영역으로 구획된다. 구획된 영역들 중 상-좌측 영역과, 상-우측 영역과, 중-좌측 영역과, 중-우측 영역은 각각 제1 내지 제4 도메인을 정의하고, 하-좌측 영역과, 하-우측 영역은 제 및 제2 도메인을 정의하여, 총 4개의 도메인을 정의한다.

도 32 내지 도 37은 상기한 도 30에 도시한 PVA 모드 어레이 기판의 제조 공정을 설명하기 위한 도면들이다.

도 32를 참조하면, 유리나 세라믹 등의 절연 물질로 이루어진 투명 기판(805) 위에 탄탈륨(Ta), 티타늄(Ti), 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 구리(Cu) 또는 텅스텐(W) 등과 같은 금속을 증착한다. 이어, 증착된 금속을 패터닝하여 가로 방향으로 신장되고 세로 방향으로 배열되는 다수의 스캔 라인(810)과, 박막 트랜지스터를 정의하기 위해 스캔 라인(810)으로부터 연장된 게이트 전극(812)을 형성한다.

이어, 상기 게이트 전극(812)을 포함하는 기판의 전면에 질화 실리콘 등을 플라즈마 화학 기상 증착법으로 적층하여 제1 절연층(817)을 형성한다. 상기 제1 절연층(817)은 상기 투명 기판(805)의 전면에 형성될 수도 있고, 상기 스캔 라인(810)과 게이트 전극(812)을 커버하도록 패터닝될 수도 있다.

도 33에 도시된 바와 같이, 상기 제1 절연층(817) 위에 아몰퍼스 실리콘 막 및 인 시튜(insitu) 도핑된 n⁺ 아몰퍼스 실리콘 막을 형성하고, 박막 트랜지스터를 정의하기 위해 일부 영역을 패터닝하여 상기 게이트 전극(812)이 위치한 영역에 액티브층(814)을 형성한다.

이어, 탄탈륨(Ta), 티타늄(Ti), 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 구리(Cu) 또는 텅스텐(W) 등과 같은 금속을 증착한다. 이어, 상기 증착된 금속을 패터닝하여 단위 화소 영역에서 두 개의 굴곡부를 갖고서 세로 방향으로 신장되는 데이터 라인들(820), 소오스 전극(824) 및 드레인 전극(826)을 형성한다. 상기 소오스 전극(824)은 상기 데이터 라인(820)으로부터 연장되고, 상기 드레인 전극(826)은 상기 소오스 전극(824)으로부터 일정 간격 이격되도록 패터닝된다.

도 34에 도시한 바와 같이, 상기 도 33에 의한 결과물이 형성된 기판 위에 스핀 코팅 방법으로 레지스트를 적층하여 제2 절연층(830)(도 31에 도시.)을 형성한다. 이어, 상기 스캔 라인(810)과 상기 데이터 라인(820)에 의해 정의되는 단위 화소 영역에서 제2 절연층(830)의 일부를 제거하여 상기 드레인 전극(826)의 일부 영역을 노출시키는 콘택홀(832)을 형성한다.

도 35에 도시한 바와 같이, 단위 화소 영역내에서 화소 전극을 정의하는 화소 전극층(840)을 형성한다. 상기 화소 전극층(840)은 상기 콘택홀(832)을 통해 상기 드레인 전극(826)과 연결된다. 상기 화소 전극층(840)은 투명한 도전성 물질로 형성될 수 있다. 이러한 투명한 도전성 물질의 예로서는 산화 주석 인듐(Indium Tin Oxide, ITO), 산화 아연 인듐(Indium Zinc Oxide, IZO), 산화 아연(Zinc Oxide, ZO) 등을 들 수 있다. 이때, 상기 화소 전극층(840)은 전면 도포후 상기 단위 화소 영역에 대응하는 화소 전극층만 남겨지도록 패터닝될 수도 있고, 상기 단위 화소 영역에만 형성되도록 부분 도포될 수도 있다. 도면상에서는 관찰자 관점에서 상기 화소 전극(840)이 상기 스캔 라인(810) 및 데이터 라인(820)과 이격되는 것을 도시하였으나, 최소의 폭을 갖고서 오버랩 되도록 할 수도 있다.

도 36에 도시한 바와 같이, 단위 화소 영역내에 형성된 화소 전극층(840)에 제1 및 제2 개구부(842, 844)를 형성하여 제2 절연층(830)의 일부 표면들을 노출시킨다. 평면상에서 관찰할 때, 제1 개구부(842)는 스캔 라인(810)과 평행한 일종의 띠 형상으로 화소 전극층(840)의 좌측을 제거하도록 형성되고, 제2 개구부(844)는 스캔 라인(810)과 평행한 일종의 띠 형상으로 화소 전극층(840)의 우측을 제거하도록 형성된다. 상기 화소 전극층(840)은 제1 및 제2 개구부(842, 844)가 형성되더라도 섬 형태(island type)로 분리되지 않는다.

상기 화소 전극층(840)의 일부를 제거하는 것은 향후 다른 영역이 제거된 공통 전극층을 갖는 컬러 필터 기판과의 합체를 통해 다수의 도메인을 정의하기 위함이다.

도면상에서는 단위 화소 영역내에 전체적으로 화소 전극층을 형성한 후 일부 영역을 패터닝 공정을 통해 제거하는 것을 설명하였으나, 당업자라면 상기한 도 36의 공정을 생략하고, 상기한 도 35에서 화소 전극층의 형성시 패터닝된 화소 전극층을 형성할 수도 있다.

도 37을 참조하면, 상기 도 36에 의한 결과물 위에 제3 절연층(850)(도 31에 도시.)을 형성한 후, 상기 제3 절연층(850)이 형성된 결과물 위의 일부 영역에 반사부(860)를 형성하여 상기한 도 30에서 도시한 바와 같은 어레이 기판을 완성한다.

구체적으로, 상기 반사부(860)는 3분할되는 단위 화소 영역중 박막 트랜지스터에 최근접하는 서브 단위 화소 영역을 커버하도록 형성된다. 물론, 상기 반사부는 3분할되는 단위 화소 영역중 박막 트랜지스터에 최원접하는 서브 단위 화소 영역을 커버하도록 형성될 수도 있고, 중간의 서브 단위 화소 영역을 커버하도록 형성될 수도 있다.

그러면, 상기한 도 1에서 도시된 반사-투과형 액정표시장치를 비교예 1로 하고, 도 2에서 도시된 PVA 모드 투과형 액정표시장치를 비교예 2로 하여, 상기한 실시예 1 내지 실시예 4와의 비교를 정리하면 하기하는 표 1과 같다.

	비교예 1	비교예 2	실시예 1	실시예 2	실시예 3	실시예 4
도메인 수	1	4	4	4	4	4
투과 개구율(%)	32.0	43.5	44.2	34.5	33.0	33.4
반사 면적비(%)	53.0	0	39.5	48.0	46.0	46.2

상기 실시예 1은 V자 형상의 PVA 모드 액정표시장치(도 4에서 도시)이고, 상기 실시예 2는 네모 형상의 PVA 모드 액정표시장치(도 15에서 도시)이며, 상기 실시예 3은 Z자 형상의 PVA 모드 액정표시장치의 일례(도 22에서 도시)이고, 상기 실시예 4는 Z자 형상의 PVA 모드 액정표시장치의 다른 예(도 30에서 도시)이다.

상기한 표 1에서 확인할 수 있듯이, 도메인 수 측면에서 비교예 1에서는 1개이나 본 실시예 1 내지 4에서는 상기한 비교예 1과 동일하게 4개이나, 상기한 비교예 1과 비교할 때 광시야각을 실현할 수 있다.

또한, 투과 개구율 측면에서 비교예 1 및 2에서는 각각 32% 및 43.5%이고, 본 실시예 1 내지 실시예 4에서는 각각 44.2%, 34.5%, 33%, 그리고 33.4%이므로 거의 균일함을 확인할 수 있다.

한편, 반사 면적비 측면에서 본 실시예 1 내지 실시예 4에서는 각각 39.5%, 48%, 46%, 그리고 46.2%로서, 53%인 비교예 1보다는 낮으나, 비교예 2에서는 제로이므로 월등함을 확인할 수 있다.

이상의 실시예들에서는 서로 다른 기판에 화소 전극과 공통 전극을 갖는 PVA 모드를 채용하는 액정표시장치에 반사부를 형성하여 도메인 경계 영역에서 발생되는 표시 불량을 방지하는 것을 설명하였다. 하지만, 당업자라면 동일 기판에 화소 전극과 공통 전극을 갖는 IPS(In Plane Switching) 모드를 채용하는 액정표시장치에도 반사부를 형성하여 도메인 경계 영역에서 발생되는 표시 불량을 방지할 수도 있다.

이상에서 설명한 바와 같이, 본 발명에 따르면 광시야각을 위해 채용되는 PVA 모드 어레이 기판에 단위 화소 영역내에 구비되는 도메인 경계 영역에 대응하여 반사부를 형성한다. 이에 따라, 정상적인 표시 영역을 사용되지 못하는 도메인 경계 영역을 반사 영역으로 사용할 수 있어 표시 품질의 불량을 방지함과 함께 휘도를 높이면서 광시야각화를 달성할 수 있다.

이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

도 1은 반사-투과형 액정표시장치를 설명하기 위한 도면이다.

도 2는 PVA 모드 액정표시장치를 설명하기 위한 도면이다.

도 3은 상기한 도 2의 단면도를 개략적으로 설명하기 위한 도면이다.

도 4는 본 발명의 제1 실시예에 따른 PVA 모드 액정표시장치를 설명하기 위한 도면이다.

도 5는 상기한 도 4의 절단선 A-A'으로 절단한 단면도이다.

도 6은 상기한 도 4의 액정표시장치에 대응하는 액정의 프로파일 시뮬레이션 결과를 도시한다.

도 7은 상기한 도 4의 액정표시장치의 광투과 특성 시뮬레이션 결과를 도시한다.

도 14는 본 발명의 제2 실시예에 따른 PVA 모드 액정표시장치를 설명하기 위한 도면이다.

도 15는 상기한 도 14의 절단선 B-B'으로 절단한 단면도이다.

도 22는 본 발명의 제3 실시예에 따른 PVA 모드 액정표시장치를 설명하기 위한 도면이다.

도 23은 상기한 도 22의 절단선 C-C'으로 절단한 단면도이다.

도 30은 본 발명의 제4 실시예에 따른 PVA 모드 액정표시장치를 설명하기 위한 도면이다.

도 31은 상기한 도 30의 절단선 D-D'으로 절단한 단면도이다.

<도면의 주요부분에 대한 부호의 설명>

100, 400, 600, 800 : 어레이 기판 140, 440, 640, 840 : 화소 전극층

160, 460, 660, 860 : 반사부 200 : 액정층

300, 500, 700, 900 : 컬러 필터 기판 330, 530, 730, 930 : 공통 전극층

Claims

단위 화소 영역내에서 다수의 액정의 도메인들을 정의하기 위해 형성된 개구 패턴들을 갖는 화소 전극; 및

상기 도메인 경계 영역에 형성된 반사부를 포함하는 어레이 기판.
제1항에 있어서, 상기 반사부는 상기 화소 전극 위 또는 아래에 형성되는 것을 특징으로 하는 어레이 기판.
제1항에 있어서, 제1 방향으로 신장된 스캔 라인과, 제2 방향으로 신장되되, 하나의 굴곡부를 갖는 데이터 라인과, 상기 스캔 라인과 데이터 라인에 의해 부메랑 형상을 정의하는 상기 단위 화소 영역에 형성된 스위칭 소자를 포함하고,

상기 화소 전극은 상기 스위칭 소자에 연결되는 것을 특징으로 하는 어레이 기판.
제3항에 있어서, 상기 굴곡부는 90도의 각도를 굴곡되는 것을 특징으로 하는 어레이 기판.
제1항에 있어서, 제1 방향으로 신장된 스캔 라인과, 제2 방향으로 신장된 데이터 라인과, 상기 스캔 라인과 데이터 라인에 의해 네모 형상을 정의하는 상기 단위 화소 영역에 형성된 스위칭 소자를 포함하고,

상기 화소 전극은 상기 스위칭 소자에 연결되는 것을 특징으로 하는 어레이 기판.
제1항에 있어서, 제1 방향으로 신장된 스캔 라인과, 제2 방향으로 신장되되, 두 개의 굴곡부를 갖는 데이터 라인과, 상기 스캔 라인과 데이터 라인에 의해 Z자 형상을 정의하는 상기 단위 화소 영역에 형성된 스위칭 소자를 포함하고,

상기 화소 전극은 상기 스위칭 소자에 연결되는 것을 특징으로 하는 어레이 기판.
제6항에 있어서, 상기 굴곡부는 90도의 각도를 굴곡되는 것을 특징으로 하는 어레이 기판.
제6항에 있어서, 상기 화소 전극은 상기 굴곡부에 근접하는 영역이 개구되어 상기 액정의 다수의 도메인들을 정의하는 것을 특징으로 하는 어레이 기판.
제8항에 있어서, 상기 반사부는 일정 폭을 갖고서, 상기 데이터 라인의 신장 방향과 동일하게 형성되는 것을 특징으로 하는 어레이 기판.
제8항에 있어서, 상기 반사부는 상기 스위칭 소자에 대응하는 영역부터 첫 번째 굴곡부에 대응하는 영역까지 커버하는 것을 특징으로 하는 어레이 기판.
(a) 단위 화소 영역에 스캔 라인과, 데이터 라인과, 상기 스캔 라인 및 데이터 라인에 연결된 스위칭 소자를 형성하는 단계;

(b) 상기 스위칭 소자와 연결되되, 상기 단위 화소 영역내에서 다수의 액정의 도메인들을 정의하기 위해 일부 영역이 제거된 화소 전극층을 형성하는 단계; 및

(c) 상기 도메인 경계 영역에 반사부를 형성하는 단계를 포함하는 어레이 기판의 제조 방법.
제11항에 있어서, 상기 데이터 라인은 상기 단위 화소 영역에서 하나의 굴곡부를 갖고서 V자 형상을 정의하고,

상기 화소 전극층에는 상기 굴곡부 근방에 대응하는 영역이 제거된 개구부가 형성되는 것을 특징으로 하는 어레이 기판의 제조 방법.
제12항에 있어서, 상기 단계(c)는,

(c-1) 상기 화소 전극층 위에 절연층을 형성하는 단계를 포함하고,

상기 반사부는 상기 단계(c-1)에 의한 결과물 위의 영역중 상기 데이터 라인과 평행하면서 상기 단위 화소 영역을 제1 분할하고, 상기 스캔 라인과 평행하면서 상기 단위 화소 영역을 제2 분할하도록 형성되는 것을 특징으로 하는 어레이 기판의 제조 방법.
제11항에 있어서, 상기 데이터 라인은 상기 단위 화소 영역에서 직선 형상이고,

상기 화소 전극층은 상기 스캔 라인에서 45도 각도의 제1 방향으로 형성된 제1 개구부와, 상기 스캔 라인과 평행하되, 상기 단위 화소 영역을 2등분하는 중심축의 일부 영역에 형성된 제2 개구부와, 상기 스캔 라인에서 45도 각도의 제2 방향으로 형성된 제3 개구부를 정의하는 것을 특징으로 하는 어레이 기판의 제조 방법.
제14항에 있어서, 상기 단계(c)는,

(c-1) 상기 화소 전극층 위에 절연층을 형성하는 단계를 포함하고,

상기 반사부는 상기 단계(c-1)에 의한 결과물 위의 영역중 상기 스캔 라인과 평행하되, 단위 화소 영역을 2등분하는 중심축의 일부 영역에 대응하는 제1 영역과, 상기 제1 영역에서 시계방향 및 반시계방향으로 각각 135도의 각도를 갖고서 분기되어 Y자 형상을 정의하는 제2 및 제3 영역에 형성되는 것을 특징으로 하는 어레이 기판의 제조 방법.
제15항에 있어서, 상기 반사부는 시계방향으로 분기된 제2 개구 영역에 연속하여 상기 데이터 라인의 일부를 커버하는 제4 영역과, 상기 영역에 연속하여 상기 스위칭 소자를 커버하는 제5 영역과, 상기 제5 영역에 연속하여 인접하는 데이터 라인까지 연장되되, 상기 스캔 라인에서 반시계방향으로 45도 각도를 갖는 제6 영역과, 상기 제6 영역이 상기 중심축을 기준으로 미러 대칭하여 형성된 제7 영역을 갖는 것을 특징으로 하는 어레이 기판의 제조 방법.
제11항에 있어서, 상기 데이터 라인은 상기 단위 화소 영역에서 두 개의 굴곡부를 갖고서 Z자 형상을 정의하고,

상기 화소 전극층은 상기 스캔 라인과 평행하면서 상기 굴곡부에 대응하는 영역 각각이 제거된 제1 및 제2 개구부를 정의하는 것을 특징으로 하는 어레이 기판의 제조 방법.
제17항에 있어서, 상기 단계(c)는,

(c-1) 상기 화소 전극층 위에 절연층을 형성하는 단계를 포함하고,

상기 반사부는 상기 단계(c-1)에 의한 결과물 위의 영역중 단위 화소 영역내에서 서로 인접하는 데이터 라인들간의 중간에서 상기 데이터 라인의 형상과 동일하게 두 개의 굴곡부를 갖고서 세로 방향으로 신장되는 영역에 형성되는 것을 특징으로 하는 어레이 기판의 제조 방법.
제17항에 있어서, 상기 단계(c)는,

(c-1) 상기 화소 전극층 위에 절연층을 형성하는 단계를 포함하고,

상기 반사부는 상기 단계(c-1)에 의한 결과물 위의 영역중 3분할되는 단위 화소 영역중 스위칭 소자에 최근접하는 서브 단위 화소 영역을 커버하도록 형성되는 것을 특징으로 하는 어레이 기판의 제조 방법.
제17항에 있어서, 상기 단계(c)는,

(c-1) 상기 화소 전극층 위에 절연층을 형성하는 단계를 포함하고,

상기 반사부는 상기 단계(c-1)에 의한 결과물 위의 영역중 3분할되는 단위 화소 영역중 스위칭 소자에 최원접하는 서브 단위 화소 영역을 커버하도록 형성되는 것을 특징으로 하는 어레이 기판의 제조 방법.
제17항에 있어서, 상기 단계(c)는,

(c-1)상기 화소 전극층 위에 절연층을 형성하는 단계를 포함하고,

상기 반사부는 상기 단계(c-1)에 의한 결과물 위의 영역중 3분할되는 단위 화소 영역중 중간 위치의 서브 단위 화소 영역을 커버하도록 형성되는 것을 특징으로 하는 어레이 기판의 제조 방법.
액정층;

단위 화소 영역내에서 상기 액정층의 다수의 도메인들을 정의하기 위해 일부 영역이 제거된 공통 전극을 갖고, 상기 액정층의 일측에 구비된 제1 기판; 및

상기 단위 화소 영역내에서 상기 액정층의 다수의 도메인들을 정의하기 위해 다른 영역에 대응하여 제거된 화소 전극과, 상기 공통 전극의 일부 영역에 대응하여 상기 화소 전극 위에 형성된 반사부를 갖고, 상기 액정층의 타측에 구비된 제2 기판을 포함하는 액정표시장치.
제22항에 있어서, 상기 액정층의 다수의 도메인들은 상기 일부 영역이 제거된 공통 전극과 상기 다른 영역이 제거된 화소 전극에 의해 상기 단위 화소 영역내에서 정의되는 것을 특징으로 하는 액정표시장치.
제22항에 있어서, 상기 액정층의 도메인은 상기 단위 화소 영역내에서 4개인 것을 특징으로 하는 액정표시장치.
통과하는 광량을 제어하는 스위칭부;

단위 화소 영역내에서 일부 영역이 제거되어 제1 전원전압을 공급받는 공통 전극;

상기 단위 화소 영역내에서 다른 영역이 제거되어 제2 전원전압이 공급됨에 따라 상기 스위칭부의 다수의 도메인들을 정의하는 화소 전극; 및

상기 스위칭부의 도메인간의 경계 영역에 대응하여 형성된 반사부를 포함하는 액정표시장치.
제25항에 있어서, 상기 스위칭부는 액정인 것을 특징으로 하는 액정표시장치.
제25항에 있어서, 상기 화소 전극과 공통 전극은 상기 스위칭부의 다수의 도메인들을 정의하는 것을 특징으로 하는 액정표시장치.
제25항에 있어서, 상기 화소 전극과 공통 전극은 상기 스위칭부의 도메인을 4개로 분할하는 것을 특징으로 하는 액정표시장치.
제25항에 있어서, 상기 반사부는 평면상에서 관찰할 때 상기 공통 전극이 제거된 영역 전체를 커버하는 것을 특징으로 하는 액정표시장치.
제25항에 있어서, 상기 반사부는 평면상에서 관찰할 때 상기 공통 전극이 제거된 일부 영역을 커버하는 것을 특징으로 하는 액정표시장치.