KR20050096413A - 반도체 소자의 미세결함 검출 방법 - Google Patents
반도체 소자의 미세결함 검출 방법 Download PDFInfo
- Publication number
- KR20050096413A KR20050096413A KR1020040021608A KR20040021608A KR20050096413A KR 20050096413 A KR20050096413 A KR 20050096413A KR 1020040021608 A KR1020040021608 A KR 1020040021608A KR 20040021608 A KR20040021608 A KR 20040021608A KR 20050096413 A KR20050096413 A KR 20050096413A
- Authority
- KR
- South Korea
- Prior art keywords
- heat treatment
- semiconductor device
- treatment process
- voltage contrast
- semiconductor substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
- G01N23/22—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material
- G01N23/225—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion
- G01N23/2251—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion using incident electron beams, e.g. scanning electron microscopy [SEM]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
본 발명은 반도체 소자의 미세 결함 검출 방법에 관한 것으로, 종래의 누설전류에 의해 발생하는 전압 콘트라스트로 미세 결함의 존재 여부를 관찰하는 과정에서 미세 결함이 존재하나 전압 콘트라스트가 발생하지 않는 경우의 문제점을 해결하기 위하여 열처리 공정을 수행한 후에 이빔을 통하여 미세 결함의 존재 여부를 판단하는 반도체 소자의 미세 결함 검출 방법을 제공한다.
Description
본 발명은 반도체 소자의 미세 결함 검출 방법에 관한 것으로, 종래의 누설전류에 의해 발생하는 전압 콘트라스트로 미세 결함의 존재 여부를 관찰하는 과정에서 미세 결함이 존재하나 전압 콘트라스트가 발생하지 않는 경우의 문제점을 해결하기 위하여 열처리 공정을 수행한 후에 이빔을 통하여 미세 결함의 존재 여부를 판단하는 반도체 소자의 미세 결함 검출 방법에 관한 것이다.
나노급 반도체 소자의 개발이 증가함에 따라 반도체 소자의 개발에 중요한 요소인 미세 결함 검출을 위한 이빔 장비의 활용에 있어서 미세 결함 검출을 보다 효과적으로 진행하기 위하여 열처리 공정을 수행한다.
종래기술에 따른 반도체 소자의 미세 결함 검출 방법은, 반도체 소자의 공정을 진행한 후, 프로브 테스트를 진행하고, 반도체 소자의 오동작 분석 및 원인을 파악한다. 그 다음에, 상기 반도체 소자의 미세 결함에 의한 오동작을 해결하고 다시 전 과정을 수행하는 단계를 진행한다. 마지막으로, 프로브 테스트 후 미세 결함의 오동작 해결을 확인하는 단계를 거치는 과정으로 미세 결함 검출 방법이 진행되었다.
이러한 문제점을 해결하기 위해 SEM 장비를 이용하여 누설전류의 전압 콘트라스트를 관찰함으로써 미세 결함의 존재 여부를 팹 라인에서 공정 진행 중에 판단하고, 소자 개발 및 램프 업 시간을 단축 할 수 있는 반도체 소자의 미세 결함 검출 방법이 제시 되었다. 그러나, 콘택 플러그에 증착된 폴리실리콘이 증착 직후 결정화 되지 않으며, 불순물이 활성화 되어있지 않은 상태에서 비저항이 높으므로 누설전류가 충분히 전도되지 못하여 미세 결함 검출을 위해 발생하는 전압 콘트라스트가 발생하지 않는 경우가 생기게 되는 문제점이 있다.
상기 문제점을 해결하기 위하여, 미세 결함에 의한 누설전류가 충분히 전도되도록 반도체 기판에 열처리 공정을 수행함으로써 누설전류로 인한 전압 콘트라스트를 발생시켜 미세 결함 검출을 효과적으로 진행할 수 있는 반도체 소자의 미세 결함 검출 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 반도체 소자의 미세 결함 검출 방법은 반도체 기판 상부에 폴리실리콘 게이트 전극과 콘택 플러그를 형성하는 단계와,
폴리실리콘으로 형성된 콘택 플러그를 열처리 하는 단계와,
상기 반도체 기판에 전자를 조사하여 상기 반도체 기판으로부터 2차 전자를 발산시키는 단계와,
이빔 장비를 이용하여 다크 전압 콘트라스트 및 전압 콘트라스트를 관찰하는 단계
를 포함하는 것을 특징으로 한다.
이하에서는 본 발명의 실시예를 첨부한 표 및 사진을 참조하여 상세히 설명하기로 한다.
반도체 기판에 게이트 전극을 형성하고, 상기 게이트 전극 측벽에 게이트 스페이서를 형성한다. 다음에, 소스/드레인 영역을 형성하기 위해서 이온주입공정을 수행하고, 폴리실리콘을 사용하여 상기 콘택플러그를 형성한다. 다음에는, 열처리 공정을 수행한 후에 상기 이빔 장비를 이용하여 미세 결함 발생 부분을 관찰하는 과정에서 전자를 웨이퍼에 조사하면, 웨이퍼에서 2차 전자가 발생되고, 상기 2차 전자들이 상기 이빔 장비의 디텍터에 감지된다. 이때, 웨이퍼로부터 2차 전자들이 발산되도록 전자 조사 조건을 설정해 주어야 한다. 다음에, 미세 결함이 발생하는 부분의 전압 콘트라스트를 관찰하여 미세 결함의 존재 여부를 파악한다.
상기 폴리실리콘 자체는 증착 직후 결정화 되지 않으며, 불순물이 활성화 되어 있지 않은 상태여서 비저항이 높으므로 누설전류가 충분히 전도되지 못하여 전압 콘트라스트가 발현되지 않을 수 있기 때문에 본 발명에서는 미세 결함 검출을 위하여 열처리 공정을 수행한다.
상기 열처리 공정에 있어서,
(a) 폴리실리콘의 불순물이 상기 반도체 기판으로 확산되어 형성되는 N+/P 접합 영역은 물리적, 전기적으로 분리되는 것이 바람직하다.
(b) 상기 N+/P 접합 영역에 공급된 열에 의해 접합 누설전류가 발생하지 않는것이 바람직하다.
(c) 상기 반도체 기판 표면에 불순물이 형성되지 않는것이 바람직하다.
(d) 상기 N+/P 접합 영역 및 상기 폴리실리콘은 가능한 내부까지 충분히 활성화되는 것이 바람직하다.
도 1는 본 발명에 따른 반도체 소자의 미세 결함 검출 방법의 열처리 공정후 촬영한 사진으로써, 상기 반도체 기판을 사용하여 열처리 공정을 수행하지 않거나몇가지 조건으로 열처리 공정을 진행한 후 미세 결함을 관찰한 사진들이다.
상기 반도체 기판을 열처리 공정을 수행하지 않는 경우와 상기 반도체 기판을 급속 열처리하는 경우는 상기에 기술한 조건중 (d)를 만족시키지 못하여 전압 콘트라스트가 발생하지 않아 미세 결함을 관찰하기 어렵다.
상기 반도체 기판을 급속 열처리(RTP)한 후에 온도가 800℃인 퍼니스에서 30분동안 열처리 공정을 수행하면 상기에 기술한 제한 사항의 조건중 (a),(b) 및 (c)를 만족시키지 못하여 맵을 통하여 관찰하는 경우에 사진과 같이 불필요한 결함까지 많이 관찰된다. 이 때, 이미지를 통하여 보면 전압 콘트라스트가 발생되지 않기 때문에 상기 조건은 미세 결함을 관찰하는데 있어서, 적절한 조건이 되지 않음을 알 수 있다.
상기 반도체 기판은 800℃인 퍼니스에서 20분동안 열처리하면 상기에 기술한 제한 사항의 조건 중 (a) 및 (b)를 만족시키지 못하여 맵을 통하여 관찰하는 경우에 상기 급속 열처리 공정(RTP)과 800℃의 퍼니스에서 30분동안 열처리된 경우보다 불필요한 결함이 더 많이 관찰되며, 이 때, 이미지를 통하여 본 경우도 맵을 통하여 관찰된 것보다 적은 양의 미세 결함이 발생하였다는 것을 알 수 있다.
상기 반도체 기판을 650 내지 750℃, 바람직하게는 약 700℃인 퍼니스에서 20분동안의 열처리 공정을 수행하면 상기에 기술한 모든 제한 사항을 만족시키게 되어, 맵을 통하여 관찰한 미세 결함의 모습은 정확한 위치에 선명하게 나타나 있으며, 이빔을 통하여 관찰한 미세 결함은 누설전류의 발생으로 인하여 전압 콘트라스트가 명확하게 나타난 것을 알 수 있다.
[표 1]
표 1은 본 발명에 따른 반도체 소자의 미세 결함 검출 방법의 조건에 관한 표이다.
표 1은 온도가 약 700℃인 퍼니스에서 20분동안 열처리 공정을 진행하는 조건의 단계와 시간 및 상기 단계의 온도와 상기 단계에 포함되어 있는 질소의 가스량을 나타내는 표이다.
상기 열처리 공정은 650 내지 750℃에서 15분 내지 25분동안 수행되며 더욱 바람직하게는, 약 700℃에서 20분동안 수행한다.
상기 퍼니스의 온도를 600℃까지 상승시키는 단계 및 상기 반도체 기판을 상기 퍼니스 내부로 로드하여 열처리 하는 단계를 더 포함하며, 상기 퍼니스의 온도를 1분당 5℃씩 상승시킨 후에, 상기 퍼니스의 온도를 1분당 5℃씩 하강시키는 단계를 더 포함하며, 상기 열처리 공정은 퍼니스의 온도를 600℃까지 하강시킨 후에 웨이퍼를 언로드 하는 것이 바람직하다.
상기 열처리 공정은 질소, 수소 분위기 또는 진공에서 수행되며, 상기 열처리 공정에서 질소의 가스량을 20 SLPM이하로 유지하는 것이 바람직하다.
상기 열처리 공정은 튜브에서 수행될 수 도 있는 것을 특징으로 한다.
도 2a는 이빔을 통하여 관찰한 콘택이 오픈되지 않은 미세 결함 검출 후 다크 전압 콘트라스트의 분포를 나타낸 사진이며, 도 2b는 반도체 소자의 공정이 완료된 후 관찰한 미세 결함의 분포를 나타낸 사진이다.
도 2a 및 2b를 참조하면, 이빔을 통하여 관찰한 다크 전압 콘트라스트의 분포와 공정 완료후의 미세 결함 검출 결과가 일치한다는 것을 알 수 있다.
도 2c 및 2d는 이빔을 통하여 관찰된 다크 전압 콘트라스트(10)와 상기 전압 콘트라스트가 발생한 부분의 단면의 모습을 나타낸 사진이다.
도 2c는 이빔을 통하여 관찰된 다크 전압 콘트라스트(10)를 나타낸 사진이다. 상기 반도체 기판과 상기 콘택 플러그간의 절연으로 인하여 전류가 차단되는 부분이 어둡게 표시되는 것을 알 수 있다. 이를 TEM으로 확인해 보면 도 2d와 같이 콘택이 오픈되지 않는 것(20)을 알 수 있다.
도 3a 내지 3d는 본 발명에 따른 반도체 소자의 미세 결함 및 미세 결함이 발생한 부분의 전압 콘트라스트를 도시한 사진이다.
도 3a는 게이트 미세 결함에 의한 누설전류를 통하여 전압 콘트라스트가 발생한 부분을 이빔을 통하여 관찰한 사진이다.
도 3b는 반도체 소자의 공정을 완료한 후에 관찰한 미세 결함의 분포를 나타내는 사진이다.
도 3a 및 3b를 비교하면, 각각의 사진에서 전압 콘트라스트 및 미세 결함이 발생한 부분이 정확하게 일치하는 것을 확인 할 수 있다.
도 3c는 이빔을 통하여 관찰된 전압 콘트라스트(30)가 발생한 부분의 사진이다.
상기 게이트 전극과 상기 콘택 플러그의 단락되는 부분이 밝게 표시되는 것을 알 수 있다. 이를 TEM으로 확인해 보면 도 3d와 같이 미세 결함(40)이 발생된 것을 알 수 있다.
본 발명에 따른 반도체 소자의 미세 결함 검출 방법은 종래의 누설전류에 의해 발생하는 전압 콘트라스트로 미세 결함의 존재 여부를 관찰하는 과정에서 미세 결함이 존재하나 전압 콘트라스트가 발생하지 않는 경우의 문제점을 해결하기 위하여 열처리 공정을 수행한 후에 이빔을 통하여 미세 결함의 존재 여부를 판단함으로써 미세 결함을 공정 진행 중에 발견 하고, 해결 여부 확인까지의 시간을 감소 시킬 수 있으며, 실제 라인에서 진행하는 반도체 소자의 수율을 사전에 예측 할 수 있게 된다. 또한, 반도체 소자의 수율 상승 및 개발에 소요되는 시간을 단축시키는 효과가 있다.
도 1은 본 발명에 따른 반도체 소자의 미세 결함 검출 방법의 열처리 조건에 관한 사진.
표 1은 본 발명에 따른 반도체 소자의 미세 결함 검출 방법의 조건에 관한 표.
도 2a 및 도 2d는 본 발명에 따른 반도체 소자의 미세 결함 및 미세 결함이 발생한 부분의 다크 전압 콘트라스트를 도시한 사진.
도 3a 내지 3d는 본 발명에 따른 반도체 소자의 미세 결함 및 미세 결함이 발생한 부분의 전압 콘트라스트를 도시한 사진.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : 다크 전압콘트라스트 20 : 콘택이 오픈되지 않은 부분
30 : 전압 콘트라스트 40 : 미세 결함
Claims (13)
- 반도체 기판 상부에 폴리실리콘 게이트 전극과 콘택 플러그를 형성하는 단계;폴리실리콘으로 형성된 콘택 플러그를 열처리 하는 단계;상기 반도체 기판에 전자를 조사하여 상기 반도체 기판으로부터 2차 전자를 발산시키는 단계; 및SEM 장비를 이용하여 전압 콘트라스트를 관찰하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세결함 검출 방법.
- 제 1항에 있어서,상기 열처리 공정은 상기 콘택 플러그 내의 불순물이 상기 반도체 기판으로 확산하여 N+/P 접합 영역을 형성하는 것을 특징으로 하는 반도체 소자의 미세 결함 검출 방법.
- 제 1항에 있어서,상기 전압 콘트라스트를 관찰하는 단계는 상기 반도체 기판과 상기 콘택 플러그간의 절연으로 인하여 전류가 차단되어 발생하는 다크 전압 콘트라스트를 관찰하는 단계인 것을 특징으로 하는 반도체 소자의 미세 결함 검출 방법.
- 제 1항에 있어서,상기 전압 콘트라스트를 관찰하는 단계는 상기 게이트 전극과 콘택 플러그의 단락으로 인한 누설 전류의 전압 콘트라스트를 관찰하는 단계인 것을 특징으로 하는 반도체 소자의 미세 결함 검출 방법.
- 제 1항에 있어서,상기 열처리 공정은 650 내지 750℃에서 15분 내지 25분동안 수행되는 것을 특징으로 하는 반도체 소자의 미세 결함 검출 방법.
- 제 5항에 있어서,상기 열처리 공정은 700℃에서 20분동안 수행되는 것을 특징으로 하는 반도체 소자의 미세 결함 검출 방법.
- 제 1항에 있어서,상기 열처리 과정은 질소, 수소 분위기 또는 진공에서 수행되는 것을 특징으로 하는 반도체 소자의 미세 결함 검출 방법.
- 제 1항에 있어서,상기 열처리 공정은 퍼니스의 온도를 600℃까지 상승시키는 단계 및 상기 반도체 기판을 상기 퍼니스 내부로 로드하여 열처리 하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 미세 결함 검출 방법.
- 제 8항에 있어서,상기 열처리 공정은 퍼니스의 온도를 1분당 5℃씩 상승시키는 것을 특징으로 하는 반도체 소자의 미세 결함 검출 방법.
- 제 8항에 있어서,상기 열처리 공정 후 상기 퍼니스의 온도를 1분당 5℃씩 하강시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 미세 결함 검출 방법.
- 제 1항에 있어서,상기 열처리 공정은 퍼니스의 온도를 600℃까지 하강시킨 후에 웨이퍼를 언로드 하는 것을 특징으로 하는 반도체 소자의 미세 결함 검출 방법.
- 제 7항에 있어서,상기 열처리 공정에서 질소의 가스량을 20 SLPM이하로 유지하는 것을 특징으로 하는 반도체 소자의 미세 결함 검출 방법.
- 제 1항에 있어서,상기 열처리 공정은 튜브에서 수행되는 것을 특징으로 하는 반도체 소자의 미세 결함 검출 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040021608A KR100627514B1 (ko) | 2004-03-30 | 2004-03-30 | 반도체 소자의 미세결함 검출 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040021608A KR100627514B1 (ko) | 2004-03-30 | 2004-03-30 | 반도체 소자의 미세결함 검출 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050096413A true KR20050096413A (ko) | 2005-10-06 |
| KR100627514B1 KR100627514B1 (ko) | 2006-09-21 |
Family
ID=37276492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040021608A KR100627514B1 (ko) | 2004-03-30 | 2004-03-30 | 반도체 소자의 미세결함 검출 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100627514B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105870033A (zh) * | 2016-05-06 | 2016-08-17 | 中国科学院物理研究所 | 一种半导体抛光晶片表面划痕的检测方法 |
-
2004
- 2004-03-30 KR KR1020040021608A patent/KR100627514B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105870033A (zh) * | 2016-05-06 | 2016-08-17 | 中国科学院物理研究所 | 一种半导体抛光晶片表面划痕的检测方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100627514B1 (ko) | 2006-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101423367B1 (ko) | 실리콘 웨이퍼의 제조방법 | |
| US20100279436A1 (en) | Inspection Method For Integrated Circuit Manufacturing Processes | |
| CN102569115B (zh) | 半导体器件缺陷的检测方法 | |
| JP4483583B2 (ja) | Ｓｏｉウェーハの検査方法、解析装置、ｓｏｉウェーハの製造方法 | |
| US6673640B2 (en) | Method of manufacturing semiconductor device for evaluation capable of evaluating crystal defect using in-line test by avoiding using preferential etching process | |
| KR100627514B1 (ko) | 반도체 소자의 미세결함 검출 방법 | |
| US7923268B2 (en) | Method of measuring resistivity of sidewall of contact hole | |
| US6825119B1 (en) | Method of piping defect detection | |
| JP6801682B2 (ja) | 半導体エピタキシャルウェーハの製造方法及び半導体デバイスの製造方法 | |
| US20160351415A1 (en) | Semiconductor substrate for flash lamp anneal, anneal substrate, semiconductor device, and method for manufacturing semiconductor device | |
| JP5561245B2 (ja) | 半導体基板の評価方法 | |
| KR100576474B1 (ko) | 반도체 소자의 미세 결함 검출 방법 | |
| US20060134812A1 (en) | Inspection methods for a semiconductor device | |
| Nakashima et al. | A method to detect oxygen precipitates in silicon wafers by highly selective reactive ion etching | |
| JP2002012496A (ja) | シリコンエピタキシャルウエーハ及びその製造方法 | |
| JP2005216993A (ja) | シリコンウエーハの評価方法 | |
| KR100653976B1 (ko) | Ｇｏｉ평가용 실리콘 웨이퍼의 형성방법 | |
| JP2004063721A (ja) | シリコンウエーハのＮｉ汚染の評価方法 | |
| KR100702127B1 (ko) | 반도체소자의 결함검사방법 | |
| JP7120189B2 (ja) | 半導体基板の評価方法 | |
| KR100545990B1 (ko) | 실리콘웨이퍼 내의 금속 불순물 제거 방법 | |
| US6100102A (en) | Method of in-line monitoring for shallow pit on semiconductor substrate | |
| TWI488234B (zh) | 利用氧氣中和釋放晶圓上堆積之電荷 | |
| Acovic et al. | Identification of amorphous silicon residues in a low-power CMOS technology | |
| KR100195259B1 (ko) | 반도체소자의 도전선들 간의 쇼트 확인 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |