KR20050092632A - 저전력 크로스바 스위치 - Google Patents

저전력 크로스바 스위치 Download PDF

Info

Publication number
KR20050092632A
KR20050092632A KR1020040017745A KR20040017745A KR20050092632A KR 20050092632 A KR20050092632 A KR 20050092632A KR 1020040017745 A KR1020040017745 A KR 1020040017745A KR 20040017745 A KR20040017745 A KR 20040017745A KR 20050092632 A KR20050092632 A KR 20050092632A
Authority
KR
South Korea
Prior art keywords
output
input
group
crossbar switch
scheduler
Prior art date
Application number
KR1020040017745A
Other languages
English (en)
Other versions
KR100558262B1 (ko
Inventor
이강민
유회준
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020040017745A priority Critical patent/KR100558262B1/ko
Publication of KR20050092632A publication Critical patent/KR20050092632A/ko
Application granted granted Critical
Publication of KR100558262B1 publication Critical patent/KR100558262B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/101—Packet switching elements characterised by the switching fabric construction using crossbar or matrix
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명은 저전력 크로스바 스위치에 관한 것으로서, 전체 크로스바 스위치를 다수개의 작은 그룹으로 분리시키고 각 그룹으로 입력되는 입력신호와 각 그룹에서 출력되는 출력신호를 스케줄러의 제어신호에 의해 실제로 데이터가 스위칭되는 그룹만이 활성화되도록 제어함으로써 구동부하를 각 그룹으로 한정하여 전력소모를 줄일 뿐만 아니라 동작속도를 향상시킬 수 있는 이점이 있다.

Description

저전력 크로스바 스위치{LOW POWER CROSSBAR SWITCH}
본 발명은 저전력 크로스바 스위치에 관한 것으로서, 보다 상세하게는 전체 크로스바 스위치를 다수개의 작은 그룹으로 분리시키고 각 그룹으로 입력되는 입력신호와 각 그룹에서 출력되는 출력신호를 스케줄러의 제어신호에 의해 실제로 데이터가 스위칭되는 그룹만이 활성화되도록 제어함으로써 구동부하를 각 그룹으로 한정하여 전력소모를 줄일 뿐만 아니라 동작속도를 향상시킬 수 있도록 한 저전력 크로스바 스위치에 관한 것이다.
크로스바 스위치는 가로세로 井자형으로 배치되어 통신망에서 사용되는 스위치 또는 라우터 뿐만 아니라 온-칩에서의 통신구조물, 그리고 멀티프로세서간의 네트웍을 구성하는데 필수부품으로 사용되고 있다.
도 1은 종래의 일반적인 크로스바 스위치를 나타낸 구성도이다.
여기에 도시된 크로스바 패브릭은 8x8 구조로써 제 3입력포트(IN3)에서 제 8출력포트(OUT8)로 데이터가 전송되기를 원한다고 가정할 때 우선 스케줄러(10)의 REQ3 입력에 제 8출력포트(OUT8)로 가겠다는 정보가 실리게 된다. 스케줄러(10)는 제 8출력포트(OUT8)를 원하는 입력포트 중에 내부적 알고리즘을 통해 하나의 입력포트를 선택하게 된다.
여기에서 제 3입력포트(IN3)가 선택이 되었다고 할 때 스케줄러(10)는 8비트를 가진 제어신호 Grant8<1:8> 출력에 제 3입력포트(IN3)를 선택하기 위한 정보를 싣는다. 즉, N38의 트랜지스터의 게이트로 들어가는 Grant8<3>에만 '1'이 되고 나머지 Grant8<1:2>, Grant8<4:8>은 '0'으로 만든다.
그러면, 점선을 따라 제 3입력포트(IN3)에서 제 8출력포트(OUT8)로 크로스바가 연결되어 패스가 형성된다.
이 경우, 입력 구동회로(input driver)가 구동해야 하는 부하(load)는 입력 가로라인 자체의 와이어 커패시턴스(wire capacitance)와 입력 가로라인에 달려있는 8개의 트랜지스터의 정션 커패시턴스(Junction capacitance), 그리고 출력 세로라인 자체의 와이어 커패시턴스(wire capacitance)와 출력 세로라인에 달려있는 8개의 트랜지스터의 정션 커패시턴스(Junction capacitance)로 16개의 트랜지스터의 정션 커패시턴스와 입/출력라인의 와이어 커패시턴스를 충전(Charge)/방전(Discharge)해야 한다.
결과적으로, 이러한 부하는 크로스바 패브릭의 포트 개수가 증가함에 따라 선형적으로 증가하여 전체적인 크로스바 패브릭의 전력소모 증가를 가져오게 되며, 동시에 크로스바 패브릭의 동작속도를 떨어뜨리게 되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 전체 크로스바 스위치를 다수개의 작은 그룹으로 분리시키고 각 그룹으로 입력되는 입력신호와 각 그룹에서 출력되는 출력신호를 스케줄러의 제어신호에 의해 실제로 데이터가 스위칭되는 그룹만이 활성화되도록 제어함으로써 구동부하를 각 그룹으로 한정하여 전력소모를 줄일 뿐만 아니라 동작속도를 향상시킬 수 있도록 한 저전력 크로스바 스위치를 제공함에 있다.
상기와 같은 목적을 실현하기 위한 본 발명은 입력라인과 출력라인을 가로세로로 배열한 크로스바 스위치와 크로스바 스위치의 동작을 제어하는 스케줄러로 구성된 크로스바 스위치에 있어서, 가로세로로 배열된 크로스바 스위치로 이루어진 다수개의 그룹과, 스케줄러의 제어신호를 조합하여 다수개의 그룹 중 하나가 선택되어 입력포트를 통해 입력신호가 인가되도록 하기 위한 입력제어부와, 다수개의 그룹의 출력신호를 입력받아 출력포트로 출력하는 다수개의 멀티플렉서와, 스케줄러의 제어신호를 조합하여 다수개의 멀티플렉서 중 하나가 선택되어 출력포트를 통해 출력신호가 출력되도록 하기 위한 출력제어부로 이루어진 것을 특징으로 한다.
본 발명에서, 입력제어부는 각 그룹에 해당되는 스케줄러의 제어신호에서 각각 동일한 입력포트 선택비트들을 입력받는 오어게이트와, 오어게이트의 출력신호에 의해 입력신호를 단속하는 스위치로 이루어진 것을 특징으로 한다.
본 발명에서, 출력제어부는 각 그룹에 해당되는 스케줄러의 제어신호별로 각 그룹에 해당되는 입력포트 선택비트들을 입력받아 멀티플렉서를 인에이블 시키는 오어게이트로 이루어진다.
이와 같이 이루어진 본 발명은 스케줄러의 제어신호에 의해 다수개로 분리된 그룹 중 하나가 선택되어 입력포트를 통해 입력된 입력신호가 인가되어 출력포트를 통해 출력신호를 출력되도록 함에 따라 전체의 크로스바 스위치를 경유하지 않고 실제로 데이터가 스위칭되는 그룹만이 활성화됨에 따라 구동부하를 선택된 그룹으로 한정하여 전력소모를 줄일 뿐만 아니라 동작속도를 향상시킬 수 있게 된다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.
도 2는 본 발명에 의한 저전력 크로스바 스위치를 나타낸 구성도이고, 도 3은 본 발명에 의한 저전력 크로스바 스위치에서 각 그룹의 입력제어부를 나타낸 회로구성도이며, 도 4는 본 발명에 의한 저전력 크로스바 스위치에서 각 그룹의 출력제어부를 나타낸 회로구성도이다.
여기에 도시된 바와 같이 8x8 구조의 크로스바 스위치를 입력포트(IN1∼IN4)와 출력포트(OUT1∼OUT4)로 배열된 제 1그룹(TILE1-1)과, 입력포트(IN1∼IN4)와 출력포트(OUT5∼OUT8)로 배열된 제 2그룹(TILE1-2)과, 입력포트(IN5∼IN8)와 출력포트(OUT1∼OUT4)로 배열된 제 3그룹(TILE2-1)과, 입력포트(IN5∼IN8)와 출력포트(OUT5∼OUT8)로 배열된 제 4그룹(TILE2-2)으로 분리한다.
그리고, 크로스바 스위치의 동작을 제어하기 위해 스케줄러(10)의 8비트 제 1내지 제 8제어신호 (Grant1<1:8>∼Grant8<1:8>)에 따라 제 1, 3그룹(TILE1-1, TILE2-1) 또는 제 2, 4그룹(TILE1-2, TILE2-2)을 선택하여 제 1내지 제 8입력포트(IN1∼IN8)를 통해 입력신호가 인가되도록 하기 위한 제 1내지 제 4입력제어부(21∼24)가 구비된다.
이때 제 1입력제어부(21)는 도 3에 도시된 바와 같이 제 1그룹(TILE1-1)에 해당되는 스케줄러(10)의 제 1내지 제 4제어신호(Grant1∼Grant4)에서 각각 동일한 입력포트 선택비트들을 입력받는 제 1내지 제 4오어게이트(OR1∼OR4)와, 제 1내지 제 4오어게이트(OR1∼OR4)의 출력신호에 의해 입력신호를 단속하는 제 1내지 제 4스위치(S1∼S4)로 이루어진다.
예를 들어, 제 1입력제어부(21)에서 제 1그룹(TILE1-1)의 제 1입력포트(IN1)를 선택하기 위해 제 1내지 제 4제어신호(Grant1<1>, Grant2<1>, Grant3<1>, Grant4<1>)를 입력받아 어느 하나라도 '1'의 신호가 출력될 경우 제 1오어게이트(OR1)의 출력이 '1'이 되어 제 1스위치(S1)가 인에이블 됨으로써 제 1그룹(TILE1-1)의 제 1입력포트(IN1)가 선택되어 입력신호가 인가되도록 구성되며, 제 2내지 제 4입력포트(IN2∼IN4)를 선택하기 위한 구성도 동일한 방식으로 구성된다.
또한, 위와 같은 방식으로 제 1내지 제 4그룹(TILE1-1, TILE1-2, TILE2-1, TILE2-2)의 입력포트를 선택하기 위한 제 1내지 제 4입력제어부(21∼24)가 구성된다.
그리고, 제 1내지 제 4그룹(TILE1-1,TILE1-2,TILE2-1,TILE2-2)의 출력신호를 입력받아 제 1내지 제 출력포트(OUT1∼OUT8)로 출력하는 제 1내지 제 8멀티플렉서(MUX1∼MUX8)가 구비된다.
예를 들어, 제 1,3그룹(TILE1-1,TILE2-1)의 출력신호는 제 1멀티플렉서(MUX1)를 통해 제 1출력포트(OUT1)로 출력될 수 있도록 구성된다.
따라서, 제 1내지 제 8멀티플렉서(MUX1∼MUX8)를 선택하여 제 1내지 제 8출력포트(OUT1∼OUT8)로 출력신호가 출력되도록 하기 위해 스케줄러(10)의 제 1내지 제 8제어신호(Grant1<1:8>:Grant8<1:8>)를 조합하여 제 1내지 제 8멀티플렉서(MUX1∼MUX8)를 선택하기 위한 제 1내지 제 4출력제어부(31∼34)가 제 1내지 제 4그룹(TILE1-1,TILE1-2,TILE2-1,TILE2-2)에 각각 구비된다.
이때 제 3출력제어부(33)는 도 4에 도시된 바와 같이 제 3그룹(TILE2-1)에 해당되는 스케줄러(10)의 제어신호(Grant1∼Grant4)별로 제 3그룹(TILE2-1)에 해당되는 입력포트 선택비트들을 입력받아 제 3그룹(TILE2-1)의 출력신호를 출력하는 제 1내지 제 4멀티플렉서(MUX1∼MUX4)를 인에이블 시키는 제 5내지 제 8오어게이트(OR5∼OR8)로 이루어진다.
예를 들어, 제 3출력제어부(33)에서 제 3그룹(TILE2-1)의 제 1출력포트(OUT1)를 선택하여 출력하기 위해 제 1제어신호(Grant1)의 입력포트(IN5∼IN8) 선택비트(Grant1<5>, Grant1<6>, Grant1<7>, Grant1<8>)를 입력받아 어느 하나라도 '1'의 신호가 출력될 경우 제 5오어게이트(OR5)의 출력이 '1'이 되어 제 1멀티플렉서(MUX1)가 인에이블 됨으로써 제 1출력포트(OUT1)가 선택되어 출력신호가 출력되도록 구성되며, 제 2내지 제 4출력포트(OUT2∼OUT4)를 선택하기 위한 구성도 동일한 방식으로 구성된다.
또한, 위와 같은 방식으로 제 1내지 제 4그룹(TILE1-1, TILE1-2, TILE2-1, TILE2-2)의 출력포트를 선택하기 위한 제 1내지 제 4출력제어부(31∼34)가 구성된다.
따라서, 제 3입력포트(IN3)에서 제 8출력포트(OUT8)로 데이터가 전송되기를 원한다고 가정할 때 우선 스케줄러(10)의 REQ3 입력에 제 8출력포트(OUT8)로 가겠다는 정보가 실리게 된다. 스케줄러(10)는 제 8출력포트(OUT8)를 원하는 입력포트 중에 내부적 알고리즘을 통해 하나의 입력포트를 선택하게 된다.
여기에서 제 3입력포트(IN3)가 선택이 되었다고 할 때 스케줄러는 8비트를 가진 제 8제어신호 Grant8<1:8> 출력에 제 3입력포트(IN3)를 선택하기 위한 정보를 싣는다. 즉, N38의 트랜지스터의 게이트로 들어가는 제 8제어신호 Grant8<3>에만 '1'이 되고 나머지 Grant8<1:2>, Grant8<4:8>은 '0'으로 만든다.
그러면, 제 1입력제어부(21)를 통해 제 1그룹(TILE1-1)의 제 3입력포트(IL3-1)는 디스에이블시키고, 제 2입력제어부(22)를 통해 제 2그룹(TILE1-2)의 제 3입력포트(IL3-2)를 인에이블시켜 제 1그룹(TILE1-1)의 제 3입력포트(IL3-1)에는 데이터가 실리지 않고 제 2그룹(TILE1-2)의 제 3입력포트(IL3-2)에만 데이터가 전달된다.
또한, 제 2출력제어부(32)를 통해 제 2그룹(TILE1-2)의 제 8멀티플렉서(MUX8)를 인에이블시켜 제 8출력포트(OUT8)를 통해 출력신호가 출력된다.
따라서, 입력 구동회로(input driver)가 구동해야 하는 부하(load)는 제 2그룹(TILE1-2)의 입력 가로라인 자체의 와이어 커패시턴스(wire capacitance)와 제 2그룹(TILE1-2)의 입력 가로라인에 달려있는 4개의 트랜지스터의 정션 커패시턴스(Junction capacitance), 그리고 제 2그룹(TILE1-2)의 출력 세로라인 자체의 와이어 커패시턴스(wire capacitance)와 제 2그룹(TILE1-2)의 출력 세로라인에 달려있는 4개의 트랜지스터의 정션 커패시턴스(Junction capacitance)로 8개의 트랜지스터의 정션 커패시턴스와 입/출력라인의 와이어 커패시턴스로써 충전(Charge)/방전(Discharge)해야 되는 커패시턴스는 종래의 절반으로 줄어들어 전력소모를 줄일 뿐만 아니라 동작속도를 향상시킬 수 있게 된다.
상기한 바와 같이 본 발명은 전체 크로스바 스위치를 다수개의 작은 그룹으로 분리시키고 각 그룹으로 입력되는 입력신호와 각 그룹에서 출력되는 출력신호를 스케줄러의 제어신호에 의해 실제로 데이터가 스위칭되는 그룹만이 활성화되도록 제어함으로써 구동부하를 각 그룹으로 한정하여 전력소모를 줄일 뿐만 아니라 동작속도를 향상시킬 수 있는 이점이 있다.
도 1은 종래의 일반적인 크로스바 스위치를 나타낸 구성도이다.
도 2는 본 발명에 의한 저전력 크로스바 스위치를 나타낸 구성도이다.
도 3은 본 발명에 의한 저전력 크로스바 스위치에서 각 그룹의 입력제어부를 나타낸 회로구성도이다.
도 4는 본 발명에 의한 저전력 크로스바 스위치에서 각 그룹의 출력제어부를 나타낸 회로구성도이다.
- 도면의 주요부분에 대한 부호의 설명 -
10 ; 스케줄러
21,22,23,24 : 제 1내지 제 4입력제어부
31,32,33,34 : 제 1내지 제 4출력제어부
Grant1∼Grant8 : 제 1내지 제 8제어신호
IN1∼IN8 : 제 1내지 제 8입력포트
MUX1∼MUX8 : 제 1내지 제 8멀티플렉서
OR1∼OR8 : 제 1내지 제 8오어게이트
OUT1∼OUT8 : 제 1내지 제 8출력포트
S1∼S4 : 제 1내지 제 4스위치
TILE1-1,TILE1-2,TILE2-1,TILE2-2 : 제 1내지 제 4그룹

Claims (3)

  1. 입력라인과 출력라인을 가로세로로 배열한 크로스바 스위치와 크로스바 스위치의 동작을 제어하는 스케줄러로 구성된 크로스바 스위치에 있어서,
    가로세로로 배열된 크로스바 스위치로 이루어진 다수개의 그룹과,
    상기 스케줄러의 제어신호를 조합하여 상기 다수개의 그룹 중 하나가 선택되어 입력포트를 통해 입력신호가 인가되도록 하기 위한 입력제어부와,
    상기 다수개의 그룹의 출력신호를 입력받아 출력포트로 출력하는 다수개의 멀티플렉서와,
    상기 스케줄러의 제어신호를 조합하여 상기 다수개의 멀티플렉서 중 하나가 선택되어 상기 출력포트를 통해 출력신호가 출력되도록 하기 위한 출력제어부
    로 이루어진 것을 특징으로 하는 저전력 크로스바 스위치.
  2. 제 1항에 있어서, 상기 입력제어부는
    상기 각 그룹에 해당되는 상기 스케줄러의 제어신호에서 각각 동일한 입력포트 선택비트들을 입력받는 오어게이트와,
    상기 오어게이트의 출력신호에 의해 입력신호를 단속하는 스위치
    로 이루어진 것을 특징으로 하는 저전력 크로스바 스위치.
  3. 제 1항에 있어서, 상기 출력제어부는
    상기 각 그룹에 해당되는 상기 스케줄러의 제어신호별로 상기 각 그룹에 해당되는 입력포트 선택비트들을 입력받아 상기 멀티플렉서를 인에이블 시키는 오어게이트
    로 이루어진 것을 특징으로 하는 저전력 크로스바 스위치.
KR1020040017745A 2004-03-16 2004-03-16 저전력 크로스바 스위치 KR100558262B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040017745A KR100558262B1 (ko) 2004-03-16 2004-03-16 저전력 크로스바 스위치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040017745A KR100558262B1 (ko) 2004-03-16 2004-03-16 저전력 크로스바 스위치

Publications (2)

Publication Number Publication Date
KR20050092632A true KR20050092632A (ko) 2005-09-22
KR100558262B1 KR100558262B1 (ko) 2006-03-10

Family

ID=37273896

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040017745A KR100558262B1 (ko) 2004-03-16 2004-03-16 저전력 크로스바 스위치

Country Status (1)

Country Link
KR (1) KR100558262B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100812225B1 (ko) * 2005-12-07 2008-03-13 한국전자통신연구원 멀티프로세서 ＳｏＣ 플랫폼에 적합한 크로스바 스위치구조

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100812225B1 (ko) * 2005-12-07 2008-03-13 한국전자통신연구원 멀티프로세서 ＳｏＣ 플랫폼에 적합한 크로스바 스위치구조
US7554355B2 (en) 2005-12-07 2009-06-30 Electronics And Telecommunications Research Institute Crossbar switch architecture for multi-processor SoC platform

Also Published As

Publication number Publication date
KR100558262B1 (ko) 2006-03-10

Similar Documents

Publication Publication Date Title
CN106601164B (zh) 显示面板
US5675262A (en) Fast carry-out scheme in a field programmable gate array
US6650142B1 (en) Enhanced CPLD macrocell module having selectable bypass of steering-based resource allocation and methods of use
US7154299B2 (en) Architecture for programmable logic device
US6281703B1 (en) Programmable device with an array of programmable cells and interconnection network
US5905385A (en) Memory bits used to couple look up table inputs to facilitate increased availability to routing resources particularly for variable sized look up tables for a field programmable gate array (FPGA)
US20140013022A1 (en) Universal digital block interconnection and channel routing
JP2004517386A (ja) 方法および装置
KR960704264A (ko) 영역 및 범용 신호 루팅을 갖는 프로그램가능 논리 디바이스(programmable logic device with regional and universal signal routing)
KR950002232A (ko) 표시 데이타 구동용 집적 회로
JP3672889B2 (ja) 半導体集積回路とそのレイアウト方法
WO2013131717A1 (en) Multiplexer, look-up table and fpga
CA1283967C (en) Broadband signal switching apparatus
JPH0276411A (ja) チヤネル選択制御信号を利用したマルチプレツクサー出力のイネーブル／デイスエーブル制御装置
US6154052A (en) Combined tristate/carry logic mechanism
US6680624B2 (en) Block symmetrization in a field programmable gate array
JP4956025B2 (ja) 半導体集積回路装置
KR100558262B1 (ko) 저전력 크로스바 스위치
US5493506A (en) Integrated circuit device and method of designing same
US20080218208A1 (en) Programmable logic device having logic array block interconnect lines that can interconnect logic elements in different logic blocks
US5189320A (en) Programmable logic device with multiple shared logic arrays
JPH10149683A (ja) ドライブ配線電荷再利用方法及びｍｏｓ型半導体装置
US6326808B1 (en) Inversion of product term line before or logic in a programmable logic device (PLD)
JP2007082017A (ja) 高速化低消費電力論理装置
JP2791761B2 (ja) 演算装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120201

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee