KR20050090190A - 메모리 버스 브릿지 - Google Patents

메모리 버스 브릿지 Download PDF

Info

Publication number
KR20050090190A
KR20050090190A KR1020040015439A KR20040015439A KR20050090190A KR 20050090190 A KR20050090190 A KR 20050090190A KR 1020040015439 A KR1020040015439 A KR 1020040015439A KR 20040015439 A KR20040015439 A KR 20040015439A KR 20050090190 A KR20050090190 A KR 20050090190A
Authority
KR
South Korea
Prior art keywords
data
address
bus
clock
external port
Prior art date
Application number
KR1020040015439A
Other languages
English (en)
Other versions
KR100612902B1 (ko
Inventor
최훈규
양승희
김희구
장봉철
Original Assignee
스피나 시스템즈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스피나 시스템즈 주식회사 filed Critical 스피나 시스템즈 주식회사
Priority to KR1020040015439A priority Critical patent/KR100612902B1/ko
Publication of KR20050090190A publication Critical patent/KR20050090190A/ko
Application granted granted Critical
Publication of KR100612902B1 publication Critical patent/KR100612902B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0638—Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)

Abstract

본 발명은 메모리 버스 브릿지에 관한 것으로, 외부포트로 들어 오는 제어신호를 수신하고 해석하는 제어신호 송수신기(10), 외부포트에 맞는 클럭에 동기시켜 어드레스와 데이타를 송수신하는 어드레스/데이타 송수신기(20), 수신한 어드레스를 분석하여 해당하는 디바이스 선택신호를 발생시키는 칩선택기(30), 수신하는 데이타를 해당 램 버스의 타이밍에 동기시켜 어드레스 신호를 발생시키는 어드레스 발생기(40), 수신한 데이타를 해당 램 버스에 맞게 동기시켜 전송모드에 맞게 전송하는 데이타 전송기(50), 상기 칩선택기(30)와 어드레스 발생기(40)를 제어하고 상기 제어신호 송수신기(10)와 어드레스/데이타 송수신기(20)를 제어하는 프로토콜/명령어 분석기(60), 비동기적인 데이타 흐름을 FIFO를 이용하여 클럭에 데이타를 동기시켜 이동시키는 어드레스/데이터 버퍼(70), 기준 클럭을 외부로부터 입력받아 각각에 맞는 클럭을 발생시키는 클럭복원기(80)로 구성되어, 외부포트로부터 DDR 메모리 버스로 출입하는 데이타와 어드레스를 제어하여 DDR 메모리를 저장매체로 사용할 수 있도록 된 것이다.

Description

메모리 버스 브릿지{ A DDR SDRAM bus Bridge }
본 발명은 데이타 이동통로인 버스 브릿지에 관한 것으로, 특히 DDR 메모리를 저장매체로 사용하는 시스템에서 SCSI,IDE 버스와 DDR 메모리 버스를 접속시키는 브릿지에 관한 것이다.
일반적으로, 개인PC나 서버에서는 하드디스크를 이용하여 데이타를 저장하게 되는데, 하드디스크는 충격과 진동에 약하고 고열을 발생시키며, 랜덤 액세스시에 성능이 저하되어 대용량 저장장치에서 용량을 늘리거나 데이타 요구가 빈번한 애플리케이션에서 데이타 전송속도를 일정하게 유지하는 데에는 적합하지 못했다.
최근 하드디스크의 내구성 문제, 소음문제와, 엑세스 시간의 문제점들을 해결하기 위해 ROM을 하드디스크 대용으로 하는 보조 저장장치로 쓰이기 시작했는데 데이타를 쓰는데 걸리는 시간이 RAM에 비해서 현저하게 느리고 일반 쓰기를 반복할 경우 수명이 다하는 등의 일반 RAM에 비해서 내구성도 단점으로 지적되어 범용적 실용화에 많은 걸림돌이 되어 RAM을 저장매체로 이용하는 연구가 진행되고 있다.
랜덤 액세스 메모리(RAM)는 컴퓨터의 시스템에 관한 데이타를 저장하는 데 주로 사용되어 전원을 끄게 되면 데이타가 지워지는 휘발성 메모리로, 최근에는 SDRAM과 구조가 같지만 버스를 추가하여 데이터 전송속도가 두배로 늘어난 DDR(Double Data Rate)램이 많이 사용되고 있다.
이에 본 발명은 상기한 바의 제반 문제점들을 해소하기 위해 안출된 것으로, 외부포트로부터 DDR 메모리 버스로 출입하는 데이타와 어드레스를 제어하여 DDR 메모리를 저장매체로 사용할 수 있도록 하는 DDR 메모리 버스 브릿지를 제공함에 그 목적이 있다.
상기한 바의 목적을 달성하기 위한 본 발명은, 외부포트로 들어 오는 제어신호를 수신하고 해석하는 제어신호 송수신기, 외부포트에 맞는 클럭에 동기시켜 어드레스와 데이타를 송수신하는 어드레스/데이타 송수신기, 수신한 어드레스를 분석하여 해당하는 디바이스 선택신호를 발생시키는 칩선택기, 수신하는 데이타를 해당 램 버스의 타이밍에 동기시켜 어드레스 신호를 발생시키는 어드레스 발생기, 수신한 데이타를 해당 램 버스에 맞게 동기시켜 전송모드에 맞게 전송하는 데이타 전송기, 상기 칩선택기와 어드레스 발생기를 제어하고 상기 제어신호 송수신기와 어드레스/데이타 송수신기를 제어하는 프로토콜/명령어 분석기, 비동기적인 데이타 흐름을 FIFO를 이용하여 클럭에 데이타를 동기시켜 이동시키는 어드레스/데이터 버퍼, 기준 클럭을 외부로부터 입력받아 각각에 맞는 클럭을 발생시키는 클럭복원기로 구성되어 있다.
이하 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
본 발명에 따른 메모리 버스 브릿지는, SCSI 버스나 IDE 버스 측에 연결되는 포트부, 메모리 메모리 측에 연결되는 메모리 버스부, SCSI 버스나 IDE 버스의 명령어를 분석하여 상기 칩선택기(30)와 어드레스 발생기(40)를 제어하고 램으로부터 데이타를 읽어 SCSI 버스나 IDE 버스의 명령어에 맞도록 변환하여 상기 제어신호 송수신기(10)와 어드레스/데이타 송수신기(20)를 제어하는 프로토콜/명령어 분석기(60), 상기 포트부와 메모리 버스부 사이의 비동기적인 데이타 흐름을 FIFO를 이용하여 클럭에 데이타를 동기시켜 이동시키는 어드레스/데이터 버퍼(70), 기준 클럭을 외부로부터 입력받아 상기 포트부와 메모리 버스부에 맞는 클럭을 발생시키는 클럭복원기(80)로 구성되어 있다.
상기 포트부는 SCSI 버스나 IDE 버스(serial ATA 포함)에서 들어 오는 제어신호를 수신하고 해석하여 그 신호에 맞게 대응하는 제어신호 송수신기(10)와, SCSI 버스 또는 IDE 버스에 맞는 클럭에 동기시켜 어드레스와 데이타를 송수신하는 어드레스/데이타 송수신기(20)로 구성되어 있다.
상기 제어신호 송수신기(Control signal transceiver)(10)는 SCSI 버스나 IDE 버스 등의 외부포트로 들어 오는 제어신호(DMA 관련 signal 등)를 수신하고 해석하여 그 신호에 맞게 대응하고 그 결과를 프로토콜/명령어 분석기(60)로 전송한다.
상기 어드레스/데이타 송수신기(Adress/data transceiver)(20)는 송신시 상기 프로토콜/명령어 분석기(60)와 어드레스/데이터 버퍼(70)로 들어 오는 데이타를 SCSI 버스나 IDE 버스 등의 외부포트에 맞게 송신하며, 수신시 수신된 데이타를 상기 프로토콜/명령어 분석기(60)와 어드레스/데이터 버퍼(70)에 전송한다.
상기 메모리 버스부는 수신한 어드레스를 분석하여 해당하는 디바이스 선택신호를 발생시키는 칩선택기(30), 수신하는 데이타를 해당 램 버스의 타이밍에 동기시켜 어드레스 신호를 발생시키는 어드레스 발생기(40), 수신한 데이타를 해당 램 버스에 맞게 동기시켜 전송모드에 맞게 전송하는 데이타 전송기(50)로 구성되어 있다.
상기 칩선택기(CHIP selector)(30)는 상기 프로토콜/명령어 분석기(60)로부터 들어 오는 어드레스를 분석하여 해당하는 디바이스 선택신호를 발생시킨다.
상기 어드레스 발생기(Address generator)(40)는 상기 프로토콜/명령어 분석기(60)와 어드레스/데이터 버퍼(70)로부터 들어오는 데이타를 해당 램버스(RAM bus)의 타이밍에 동기시켜 어드레스 신호를 발생한다.
상기 데이타 전송기(Data generator)(50)는 상기 어드레스/데이터 버퍼(70)로부터 들어 오는 데이타를 해당 램버스(RAM bus)에 맞도록 동기시켜 전송 모드(byte, word, long, double long, burst)에 맞게 전송한다.
상기 프로토콜/명령어 분석기(Protocol/Command analyzer)(60)는 데이타를 저장하고자 할 경우 SCSI 버스나 IDE 버스의 명령어(command)를 분석하여 상기 칩선택기(30)와 어드레스 발생기(40)를 제어하고, 반대로 램으로부터 데이타를 읽어 들여 SCSI 버스나 IDE 버스의 명령어에 맞도록 변환하여 상기 제어신호 송수신기(10)와 어드레스/데이타 송수신기(20)를 제어한다.
상기 어드레스/데이터 버퍼(Address/data buffer)(70)는 상기 포트부와 메모리 버스부 사이의 비동기적인 데이타 흐름을 FIFO를 이용하여 포트부와 메모리 버스부에 맞는 클럭(clock)에 데이타를 동기시켜 이동되도록 한다.
상기 클럭복원기(PLL,Phase Locked Loop)(80)는 기준 클럭(clock)을 외부로부터 입력받아 상기 포트부와 메모리 버스부에 맞는 클럭을 만들어 낸다.
도 3에 도시된 바와 같이, 본 발명에 따른 메모리 버스 브릿지는 메모리를 저장매체로 사용하는 시스템에 적용되거나, 기존의 컴퓨터에 SCSI 어댑터를 통해 적용될 수 있다.
메모리를 이용한 데이타 저장시스템의 일 실시예는, 복수개의 메모리를 탈착가능하게 구비한 메모리 디스크(1), 일측에 상기 메모리 디스크(1)를 탈착가능하게 결합시키는 인터페이스를 복수개 구비한 백플레인(2), 상기 백플레인(2)의 일측에 탈착가능하게 결합되고 CPU와 메인메모리, 플래쉬 롬을 구비한 제어모듈(3), 상기 메모리 디스크(1)에 저장된 데이타를 백업하는 하드디스크(4), 상기 백플레인(2)에 전원을 공급하는 전원부(5), LCD/Key 모듈(6)로 구성되어 있다.
여기서, 본 발명의 메모리 버스 브릿지(B)는 상기 메모리 디스크(1)에 장착된다.
상기 메모리 디스크(1)는 메모리를 기억매체로 하는 모듈로, 다수개의 램소켓(1a)을 구비하여 다수개의 SDRAM을 장착할 수 있으며, 상기 백플레인(2)에 결합되는 인터페이스를 구비하고 있다.
이상에서 설명한 바와 같이 본 발명에 따른 메모리 버스 브릿지에 의하면, 외부포트로부터 DDR 메모리 버스로 출입하는 데이타와 어드레스를 제어하여 DDR 메모리를 저장매체로 사용할 수 있는 효과가 있다.
도 1은 본 발명에 따른 메모리 버스 브릿지를 나타낸 개념도,
도 2는 본 발명에 따른 메모리 버스 브릿지를 나타낸 구성도,
도 3은 본 발명에 따른 메모리 버스 브릿지를 적용한 시스템을 나타낸 개략적 분해사시도,
도 4는 본 발명에 따른 메모리 버스 브릿지를 적용한 DDR 메모리 디스크를 나타낸 구성도이다.
* 도면의 주요부분에 대한 부호의 설명 *
10 : 제어신호 송수신기 20 : 어드레스/데이타 송수신기
30 : 칩선택기 40 : 어드레스 발생기
50 : 데이타 전송기 60 : 프로토콜/명령어 분석기
70 : 어드레스/데이터 버퍼 80 : 클럭복원기

Claims (2)

  1. 메모리를 저장매체로 사용하는 시스템에서 외부포트와 메모리 버스를 접속시키는 브릿지에 있어서,
    외부포트에서 들어 오는 제어신호를 수신하고 해석하여 그 신호에 맞게 대응하는 제어신호 송수신기(10), 외부포트에 맞는 클럭에 동기시켜 어드레스와 데이타를 송수신하는 어드레스/데이타 송수신기(20)로 구성된 포트부;
    수신한 어드레스를 분석하여 해당하는 디바이스 선택신호를 발생시키는 칩선택기(30), 수신하는 데이타를 해당 램 버스의 타이밍에 동기시켜 어드레스 신호를 발생시키는 어드레스 발생기(40), 수신한 데이타를 해당 램 버스에 맞게 동기시켜 전송모드에 맞게 전송하는 데이타 전송기(50)로 구성된 메모리 버스부;
    외부포트의 명령어를 분석하여 상기 칩선택기(30)와 어드레스 발생기(40)를 제어하고, 램으로부터 데이타를 읽어 외부포트의 명령어에 맞도록 변환하여 상기 제어신호 송수신기(10)와 어드레스/데이타 송수신기(20)를 제어하는 프로토콜/명령어 분석기(60);
    상기 포트부와 메모리 버스부 사이의 비동기적인 데이타 흐름을 FIFO를 이용하여 클럭에 데이타를 동기시켜 이동시키는 어드레스/데이터 버퍼(70);
    기준 클럭을 외부포트로부터 입력받아 상기 포트부와 메모리 버스부에 맞는 클럭을 발생시키는 클럭복원기(80);를 포함하는 메모리 버스 브릿지.
  2. 제1항에 있어서, 상기 외부포트는 SCSI 버스나 IDE 버스, serial ATA 중 어느 하나인 것을 특징으로 하는 메모리 버스 브릿지.
KR1020040015439A 2004-03-08 2004-03-08 메모리 버스 브릿지 KR100612902B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040015439A KR100612902B1 (ko) 2004-03-08 2004-03-08 메모리 버스 브릿지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040015439A KR100612902B1 (ko) 2004-03-08 2004-03-08 메모리 버스 브릿지

Publications (2)

Publication Number Publication Date
KR20050090190A true KR20050090190A (ko) 2005-09-13
KR100612902B1 KR100612902B1 (ko) 2006-08-16

Family

ID=37272308

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040015439A KR100612902B1 (ko) 2004-03-08 2004-03-08 메모리 버스 브릿지

Country Status (1)

Country Link
KR (1) KR100612902B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9794482B2 (en) 2015-04-01 2017-10-17 Samsung Electro-Mechanics Co., Ltd. Electronic apparatus, method of transmitting data asynchronously and optical image stabilization module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9794482B2 (en) 2015-04-01 2017-10-17 Samsung Electro-Mechanics Co., Ltd. Electronic apparatus, method of transmitting data asynchronously and optical image stabilization module

Also Published As

Publication number Publication date
KR100612902B1 (ko) 2006-08-16

Similar Documents

Publication Publication Date Title
TWI292867B (en) Buffered memory module, method of writing data to memory thereon, memory module buffer, computing device, and computer readable medium containing instructions
US5926838A (en) Interface for high speed memory
US8200862B2 (en) Low-power USB flash card reader using bulk-pipe streaming with UAS command re-ordering and channel separation
US7366931B2 (en) Memory modules that receive clock information and are placed in a low power state
JP5068444B2 (ja) メモリモジュール内でのインターフェースタイミングを制御するメモリシステム及びタイミング制御方法
JP4891925B2 (ja) メモリモジュールからローカルデータをマージするためのメモリバッファ
CN109313617B (zh) 负载减少的非易失性存储器接口
KR100450672B1 (ko) 포인트 대 포인트 버스 구성을 갖는 메모리 시스템
US6851016B2 (en) System latency levelization for read data
US8549209B2 (en) Bridging device having a configurable virtual page size
JP2006134334A (ja) データストローブバスラインの効率を向上させることができるメモリ装置、それを備えるメモリシステム及びデータストローブ信号の制御方法
KR100888597B1 (ko) 메모리 인터페이스 제어 장치 및 제어 방법
US7333908B2 (en) Techniques for generating test patterns in high speed memory devices
EP1607872A4 (en) STORAGE DEVICE
KR100866970B1 (ko) Ｅｃｃ 레이턴시와 데이터 레이턴시를 별도로 설정할 수있는 반도체 장치
US20070110447A1 (en) Detecting an infrared transceiver type
KR950015039A (ko) 컴팩트 디스크-롬 드라이브 인터페이스 회로
KR102100707B1 (ko) 데이터 저장 장치
KR100612902B1 (ko) 메모리 버스 브릿지
KR20110056124A (ko) 전력 소모를 감소한 메모리 콘트롤러, 메모리 장치 및 메모리 시스템
KR100375816B1 (ko) 디지털신호 처리 프로세서의 ｈｐｉ와 ｄｍａ인터페이스를 가진 ｐｃｉ 버스 컨트롤러
EP1163569B1 (en) Method and circuit for receiving dual edge clocked data
US11422952B2 (en) Wireless input apparatus
KR20090032168A (ko) 어드레스 트레이닝 모드 동작을 하는 반도체 메모리장치.
US20070005834A1 (en) Memory chips with buffer circuitry

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130208

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130808

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140808

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150813

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee