KR20050084422A - 병렬식 결함 검출 - Google Patents

병렬식 결함 검출 Download PDF

Info

Publication number
KR20050084422A
KR20050084422A KR1020057011431A KR20057011431A KR20050084422A KR 20050084422 A KR20050084422 A KR 20050084422A KR 1020057011431 A KR1020057011431 A KR 1020057011431A KR 20057011431 A KR20057011431 A KR 20057011431A KR 20050084422 A KR20050084422 A KR 20050084422A
Authority
KR
South Korea
Prior art keywords
defect
tool
tools
processing
wafer
Prior art date
Application number
KR1020057011431A
Other languages
English (en)
Inventor
엘피도 주니어 코스
어니스트 디. 3세 아담스
로버트 제이. 총
호워드 이. 캐슬
토마스 제이. 손데르만
알렉산더 제이. 파사딘
Original Assignee
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 어드밴스드 마이크로 디바이시즈, 인코포레이티드
Publication of KR20050084422A publication Critical patent/KR20050084422A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • General Factory Administration (AREA)
  • Computer And Data Communications (AREA)
  • Debugging And Monitoring (AREA)
  • Hardware Redundancy (AREA)

Abstract

병렬식 결함 검출을 위한 방법 및 장치가 제공된다. 상기 방법은 제 1 공정 툴(105A)에 의한 워크피스의 공정에 관련된 데이터를 수신하는 단계와, 제 2 공정 툴(105B)에 의한 워크피스의 공정에 관련된 데이터를 수신하는 단계와, 그리고 상기 제 1 공정 툴(105A)에 의한 워크피스의 상기 공정 및 상기 제 2 공정 툴(105B)에 의한 워크피스의 상기 공정 중 적어도 하나에 관련된 결함이 발생했는지 여부를 결정하기 위해 상기 수신된 데이터의 적어도 일부를 공통 결함 모델(180)과 비교하는 단계를 포함한다.

Description

병렬식 결함 검출{PARALLEL FAULT DETECTION}
본 발명은 일반적으로 산업 공정에 관한 것이고, 더욱 상세하게는 반도체 제조 공정에서 병렬식으로 결함을 검출하는 것에 관한 것이다.
반도체 산업에서 마이크로프로세서, 메모리 디바이스와 같은 집적회로의 품질, 신뢰도 및 수율의 증가를 위한 꾸준한 노력이 있다. 이러한 노력은 고품질의 컴퓨터와 더욱 신뢰성 있게 동작하는 전자 디바이스들에 대한 소비자의 요구에 의해 촉진된다. 이러한 요구들은 트랜지스터와 같은 반도체 디바이스들의 제조뿐 아니라 이러한 트랜지스터가 합체되는 집적회로의 제조에서의 진보가 지속하도록 한다. 게다가, 일반적인 트랜지스터 소자들의 제조에서 결함을 축소함으로써 트랜지스터당 총 비용뿐 아니라 이러한 트랜지스터가 합체되는 집적회로 디바이스들의 비용을 또한 낮춘다.
일반적으로, 웨이퍼 그룹(종종 "로트(lot)"로 불림) 위에 수행되는 공정 단계들의 세트는 다양한 공정 툴을 사용하는바, 포토리소그래피 스테퍼(photolithography stepper), 식각 툴, 증착 툴, 연마 툴(polishing tool), 고속 열 공정 툴, 주입 툴과 같은 것을 포함한다. 하기 반도체 공정 툴들의 기술은 지난 수년 동안에 관심이 증대되었고 상당한 진전을 이루었다.
반도체 공정 라인의 작동을 개선하는 한가지 기술은 다양한 공정 툴들의 작동을 자동으로 제어하는 전 공장 제어 시스템(factory wide control system)의 사용을 포함한다. 상기 제조 툴들은 제조 프레임워크(framework) 혹은 공정 모듈 네트워크와 상호 통신한다. 일반적으로, 각 제조 툴은 장치 인터페이스에 연결된다. 각 장치 인터페이스는 제조 툴과 제조 프레임워크 사이의 통신을 돕는 기계 인터페이스에 연결된다. 상기 기계 인터페이스는 일반적으로 어드밴스트 공정 제어(Advanced Process Control)(APC) 시스템의 일부일 수 있다. 상기 APC 시스템은 제조 모델에 기초하여 제어 스크립트(script)를 초기화할 수 있는바, 상기 제조 모델은 제조 공정을 실행하는데 필요한 데이터를 자동적으로 검색할 수 있는 소프트에어 프로그램일 수 있다. 종종, 반도체 디바이스들은 복수의 공정을 위한 복수의 제조 툴들을 통해 단계적으로 공정되어, 공정된 반도체 디바이스들의 품질에 관한 데이터가 생성되게 된다.
제조 공정 동안에, 제조되는 디바이스들의 성능에 영향을 주는 다양한 사건들이 발생한다. 즉, 제조 공정 단계에서 변경은 디바이스 성능의 변경을 야기한다. 피처 임계 치수, 도핑 레벨, 파티클 오염(particle contamination), 막 광학 특성, 막 두께, 막 균질성과 같은 인자들 모두는 디바이스의 최종 성능에 잠재적으로 영향을 줄 수 있다. 공정 라인에서 다양한 툴들이 공정 편차를 축소하기 위해 성능 모델(performance model)에 따라 제어된다. 일반적으로 제어되는 툴들은 포토리소그래피 스테퍼, 연마 툴, 식각 툴과 증착 툴을 포함한다. 선-공정(pre-processing) 및/또는 후-공정(post-processing) 계측(metrology) 데이터가 상기 툴들을 위한 공정 제어기에 공급된다. 공정 시간과 같은 작동 방법 파라미터들(operating recipe parameters)은 상기 성능 모델 및 계측 데이터에 기초하여 공정 제어기에 의해 계산되어 후-공정 결과가 가능한 타겟 값에 근접하도록 한다. 이러한 방법으로 편차를 축소하는 것은 모두 수익성 증가에 필적하는 수율 증가, 비용의 절감, 디바이스의 고성능과 같은 것을 야기한다.
결함 검출이 반도체 제조 공정들을 포함하는 산업 공정의 수익성에 또한 영향을 줄 수 있다. 일반적으로, 공정 툴 작동의 결함 모델 표본(fault model representative)이 결함들을 검출하는데 이용된다. 과거 데이터(historical data)에 기초하여 생성된 결함 모델은 특정 실시에 따라 작고 단순한 모델에서부터 크고 복잡한 모델에 이르는 범위에 걸칠 수 있다. 일반적으로 각 공정 툴은 상기 공정 툴에 관련된 결함들을 검출하기 위해 그에 특수한 결함 모델을 갖는다. 제조 시스템에서 공정 툴들의 개수가 증가함에 따라, 필요한 결함 모델들의 개수도 또한 증가하고, 따라서 결함 모델을 저장하는데 필요한 하드웨어 자원도 증가한다. 게다가, 수많은 결함 모델을 정기적으로 업데이트하기 위해 상당량의 휴먼(human) 및 하드웨어 자원이 소비된다.
본 발명은 상기 나열된 문제들 중 하나 이상의 효과를 극복하거나, 혹은 최소한 축소하기 위한 것이다.
첨부된 도면과 함께 하기 설명을 참고하여 본 발명을 이해할 수 있고, 본 명세서에서 유사한 참조 번호들은 유사한 소자들을 나타내며, 도면은 다음과 같다.
도 1은 본 발명의 일 실시예에 따른 산업 공정을 실시하기 위한 시스템의 블록 다이어그램을 도시한다; 그리고
도 2는 본 발명의 일 실시예에 따른 도 1의 시스템에서 구현된 방법의 흐름 다이어그램을 도시한다.
본 발명은 다양한 수정들 및 대체 형상들이 가능하지만, 이들의 특정 실시예들이 도면에서 예시로서 도시되고 본 명세서에서 상세하게 설명될 것이다. 그러나 이들에 대한 도면들 및 상세한 설명은 본 발명을 개시된 특정 형태로 한정하기 위함이 아니고, 첨부된 청구항들에 의해 정의된 본 발명의 정신 및 범위 내에 있는 모든 수정물, 균등물 및 대체물들을 포함하도록 의도된다.
본 발명의 일 실시예에서, 병렬식 결함 검출(parallel fault detection) 방법이 제공된다. 상기 방법은 제 1 공정 툴에 의한 워크피스(workpiece)의 공정에 관련된 데이터를 수신하는 단계와, 제 2 공정 툴에 의한 워크피스의 공정에 관련된 데이터를 수신하는 단계와, 그리고 상기 제 1 공정 툴에 의한 워크피스의 공정과 상기 제 2 공정 툴에 의한 워크피스의 공정 중 적어도 하나에 관련된 결함가 발생하였는지를 결정하기 위해, 상기 수신된 데이터의 적어도 일부를 상기 공정 툴들 모두에 공통하는 결함 모델과 비교하는 단계를 포함한다.
본 발명의 다른 실시예에서, 병렬식 결함 검출 장치가 제공된다. 상기 장치는 제어 유닛에 통신가능하도록 연결된 인터페이스를 포함한다. 상기 인터페이스는 상기 제 1 및 제 2 공정 툴들에 의한 워크피스의 공정에 관련된 추적(trace) 데이터를 수신한다. 상기 제어 유닛은 상기 수신된 추적 데이터의 적어도 일부를 적어도 상기 제 1 및 제 2 공정 툴의 수용가능한 작동 범위에서의 결함 모델 표본과 비교한 것에 기초하여 상기 제 1 및 제 2 공정 툴 중 적어도 하나에 관련된 결함을 검출한다.
본 발명의 다른 실시예에서, 명령어들을 담고 있는 하나 이상의 기계-판독 가능한 저장 매체를 포함하는 아티클(article)이 병렬식 결함 검출을 위해 제공된다. 실행시, 하나 이상의 명령어들이 상기 프로세서가 제 1 공정 툴에 의한 워크피스의 공정에 관련된 데이터를 수신하고 그리고 제 2 공정 툴에 의한 워크피스의 공정에 관련된 데이터를 수신하도록 하고, 그리고 상기 제 1 공정 툴에 의한 워크 피스의 공정에 관련된 결함이 발생하였는지를 결정하기 위해 상기 수신된 데이터의 적어도 일부를 결함 모델과 비교하도록 하며, 여기서 상기 결함 모델은 상기 제 1 및 제 2 공정 툴을 나타낸다.
본 발명의 또 다른 실시예에서, 병렬식 결함 검출 시스템이 제공된다. 상기 시스템은 제 1 공정 툴, 제 2 공정 툴, 그리고 결함 검출 유닛을 포함한다. 상기 제 1 공정 툴은 웨이퍼를 공정한다. 상기 제 2 공정 툴은 웨이퍼를 공정한다. 상기 결함 검출 유닛은 상기 제 1 공정 툴과 상기 제 2 공정 툴에 의한 웨이퍼의 공정에 관련된 데이터를 수신하고 그리고 상기 수신된 데이터의 적어도 일부를 결함 모델과 비교하는 것에 기초하여 상기 제 1 및 제 2 공정 툴 중 적어도 하나에 관련된 결함을 검출하며, 여기서 상기 결함 모델은 적어도 상기 제 1 및 제 2 공정 툴들의 수용가능한 작동 범위를 나타낸다.
본 발명의 예시적인 실시예들이 하기에 설명된다. 명확성을 위해 본 명세서는 실제 구현의 모든 특징들을 모두 설명하지 않는다. 이러한 모든 실제 실시예의 전개시, 예를 들어 시스템 관련 제약 및 사업 관련 제약을 따르는 것과 같이, 개발자의 특정한 목표들을 달성하기 위해서는, 구현마다 특정한 다양한 결정들이 이루어져야 하는바, 이는 구현마다 달라질 것이다. 또한, 주목할 사항으로서, 이러한 개발 노력은 복잡하고 시간 소모적이지만, 그럼에도 불구하고 본원의 개시의 이득을 갖는 당업자들에게는 일상적인 작업이다.
도면으로 돌아와서, 도 1에는 본 발명의 일 실시예에 따라 시스템(100)의 블록 다이어그램이 도시된다. 도시된 실시예의 상기 시스템(100)은 반도체 제조 공정, 포토그래픽 공정, 화학적 공정과 같은 산업 공정을 수행하기 위한 복수의 공정 툴들(105)(105A,105B로 도시됨)을 포함한다.
설명 목적으로, 상기 공정 툴(105)은 반도체 제조 공정 툴들이다. 유사하게, 상기 공정 툴들(105)은 실리콘 웨이퍼와 같은 공정된 워크피스를 생성하는데 사용되는 임의의 반도체 제조 장비의 형태이다. 예시적인 공정 툴(105)은 노광(exposure) 툴, 식각 툴, 증착 툴, 연마 툴, 고속 열 공정(rapid thermal processing) 툴, 시험-장비 툴, 주입 툴과 같은 것의 형태이다. 상기 반도체 공정은 마이크로프로세서, 메모리 디바이스, 디지털 신호 프로세서, 주문형 반도체(ASIC), 혹은 다른 유사한 디바이스를 포함하는(그러나, 이에 한정되지 않음) 다양한 집적회로 제품들을 생산하는데 사용된다.
상기 공정 툴(105)은 다양한 워크피스들을 공정할 수 있지만, 설명 목적으로, 본 명세서에서 상기 공정 툴(105)은 반도체 웨이퍼들을 공정하는 것으로 가정한다. 따라서, 상기 설명 목적으로 용어 "웨이퍼(wafer)" 혹은 "웨이퍼들(wafers)"이 본 명세서에서 이용된다.
일 실시예에서, 복수의 공정 툴들(105)은 유사한 툴들이다(즉, 모두 식각 툴, 증착 툴과 같은 것). 게다가, 일 실시예에서, 공정 툴들(105)은 챔버(chamber)들, 웨이퍼 운송 시스템들과 같은 것의 개수의 동일함과 같이 유사한 물리적 구성들을 갖는다.
하기 상세하게 설명하는 바와 같이, 본 발명의 하나 이상의 실시예들에서, 로버스트(robust)하고 효율적인 결함 검출 시스템이 개시된다. 본 발명의 하나 이상의 실시예들의 출현으로, 하나 이상의 공통 결함 모델들에 기초하여 복수의 공정 툴들(105)에 대한 결함 검출이 병렬식으로 수행될 수 있다.
상기 공정 툴들(105)은 온도, 압력, 배열 스테이지(alignment stage)로부터 기호들의 기계적 위치, 광 소스 혹은 방사 소스의 작동 특성들과 같은 다양한 변수들을 측정하기 위한 하나 이상의 센서들(107)을 포함한다. 일 실시예에서, 상기 공정 툴들(105)은 공정된 웨이퍼의 다양한 양상들 혹은 상기 공정 툴들(105)의 하나 이상의 작동 특성들을 측정하는 하나 이상의 인라인(in-line) 계측 툴들(108)을 포함한다. 설명적인 실시예에서, 상기 센서들(107) 및/또는 인라인(혹은 인시츄(in-situ)) 계측 툴들(108)은 각 웨이퍼 혹은 웨이퍼들 배치(batch of wafers)가 공정될 때 실질적으로 실시간 데이터(보통 "추적 데이터"로 불림)를 제공한다.
도 1의 시스템(100)에서, 각 공정 툴(105)은 어드밴스트 공정 제어(Advanced Process Control)(APC) 프레임워크(120)와 인터페이스하기 위한 관련 장비 인터페이스(110)를 구비한다. 제조 시스템(100)은 상기 APC 프레임워크(120)에 연결된 제조 실행 시스템(MES)(115)과, 그리고 관련 장비 인터페이스(113)를 통해 상기 APC 프레임워크(120)에 연결된 오프라인(off-line) 계측 툴(112)을 포함한다. 계측 툴(112)은 공정 툴들(105)에 의해 공정된 웨이퍼 품질을 특징짓는 웨이퍼-관련 데이터를 제공한다. 상기 웨이퍼 제품 데이터는 상기 계측 툴(112)에 의해 웨이퍼로부터 얻어지는 특정 양적 및/또는 질적 측정들로부터 생성된다. 예를 들면, 상기 웨이퍼 제품 데이터는 막 두께 측량, 라인 폭 측량, 및/또는 상기 웨이퍼의 오버레이 오프셋(overlay offset) 측량들을 포함한다. 상기 웨이퍼 제품 데이터를 정의하는 상기 특정 측량들은 단지 예시적임을 인지해야 한다. 따라서, 상기 공정 툴들(105)에 의해 공정되는 상기 웨이퍼들이 필요한 양적 혹은 질적 특성들을 구비하는지 여부를 결정하기 위해, 다양한 다른 측량들이 이용될 수 있다. 상기 계측 툴(112)에 의해 웨이퍼 제품 데이터가 얻어지는 상기 특정한 방법이 당해 기술분야의 당업자에게 잘 알려져 있으므로, 본 발명을 불필요하게 모호하게 하지 않기 위해, 그 상세한 설명은 본 명세서에서 논의하지 않는다.
예를 들면, 상기 제조 실행 시스템(115)은 상기 공정 툴(105)에 의해 수행되어야 하는 공정들을 결정하고, 상기 공정들이 수행될 때 어떻게 상기 공정들이 수행되어야 하는지를 결정한다. 설명적인 실시예에서, 상기 제조 실행 시스템(115)은 상기 APC 프레임워크(120)를 통해 전체 시스템을 관리하고 제어한다. 상기 APC 프레임워크(120)는 피드백 혹은 피드포워드(feedback or feed forward) 공정에 의해 상기 공정 툴(105)이 필요한 공정을 수행하여 필요한 목적을 달성하도록 돕는 공정 제어 유닛(155)을 포함한다.
제조 시스템(100)에서 사용하기 적합한 예시적인 APC 프레임워크(120)는 KLA-Tencor, Inc에 의해 제공된 캐털리스트 시스템(Catalyst system)을 사용하여 구현된다. 상기 캐털리스트 시스템은 세미컨덕터 이큅먼트 앤드 머티리얼스 인터네셔널(Semiconductor Equipment and Materials International)(SEMI) 컴퓨터 통합 제조(Computer Integrated Manufacturing)(CIM) 프레임워크 컴플라이언트(compliant) 시스템 기술들을 사용하고 그리고 어드밴스드 공정 제어(APC) 프레임워크에 기초한다. CIM(SEMI E81-0699-CIM 프레임워크 도메인 구조를 위한 가 품질규격(provisional specification))과 APC(SEMI-0999-CIM 프레임워크 어드밴스트 공정 제어 소자를 위한 가 품질규격) 품질규격은 캘리포니아주의 마운틴 뷰에 본사를 둔 SEMI사로부터 공공연히(publicly) 이용가능하다.
설명적인 실시예에서 제조 시스템(100)은 인터페이스(142)를 통해 상기 APC 프레임워크(120)에 연결된 결함 검출(FD) 유닛을 또한 포함한다. 상기 인터페이스(142)는 상기 FD 유닛(150)이 다른 디바이스들과 통신할 수 있게 하는 임의의 구조(들)일 수 있다. 상기 FD 유닛(150)은 저장 유닛(SU)(170)에 저장할 수 있는 결함 검출(FD) 모듈(165)을 포함한다. 상기 FD 유닛(150)은 전반적인 작동들을 관리하고 그리고 상기 저장 유닛(170)에 내재하는 하나 이상의 소프트웨어 애플리케이션들을 실행하기 위한 제어 유닛(172)을 포함한다.
상기 FD 유닛(150)은 상기 공정 툴들(105)로부터 수신된 추적 데이터를 하나 이상의 결함 모델들(180)(180A-N로 도시됨)과 비교한 것에 기초하여 상기 공정 툴들(105)(혹은 공정 툴(105)에 의해 수행된 공정 작동)에 관련된 결함을 검출한다. 일 실시예에서, 상기 추적 데이터는 오프라인 계측 툴(112)에 의해 제공된다. 상기 결함 모델들(180)은 다른 유사한 형태의 툴들(이러한 툴들이 수용가능한 작동 한계 내에서 수행되었음이 이미 알려져 있음)로부터의 과거 데이터에 기초하여 생성된다.
상기 예시적인 실시예에서, 각 결함 모델(180)은 유사한 형태의 공정 툴들(105)의 선택된 공정 방법 단계(혹은 툴 상태)에 대응하도록 정의된다. 예를 들면, 상기 복수의 공정 툴들(105)(혹은 유사한 형태의 툴들)로부터 수집된 과거 데이터에 기초하여, 상기 제 1 결함 모델(180A)은 예를 들면 "툴 셉업"의 공정 단계를 나타내도록 정의된다. 따라서, 상기 예시에서, 상기 제 1 결함 모델(180A)은 상기 복수의 유사한 형태의 공정 툴들(105)로부터 수집된 과거 데이터의 집합물로서, 상기 결함 모델(180A)은 상기 복수의 공정 툴들(105)에서 "툴 셋업"의 수용가능한 작동 범위를 나타낸다. 따라서, 상기 결함 모델(180A)은 상기 "툴 셋업"의 단계가 하나 이상의 상기 공정 툴들(105)에 대해 요구되는 바와 같이 수행되는지 여부를 결정하는데 사용된다. 유사하게, 다른 결함 모델들(180B-N)은 결함 검출 목적을 위해 다양한 다른 공정 방법 단계들을 나타내기 위해 생성된다. 일 실시예에서, 총괄적인 결함 모델(overall fault model)이 상기 필요한 공정 툴들(105) 각각의 성능을 평가하는데 사용되도록 총괄적인 결함 모델이 생성된다. 일 실시예에서, 상기 결함 모델은 알고리즘이다.
본 발명의 일 실시예에 따라서, 상기 복수의 공정 툴들(105)에 관련된 결함(들)을 식별하기 위해 공통 결함 모델들(180)이 사용된다. 상기 결함 모델들(180)을 사용하여 결함들을 검출하는 상기 방법을 도 2와 관련하여 후술한다. 상기 공정 툴들(105)에 관련된 결함들은 다양한 원인에 의해 발생하는바, 상기 원인은 알려지지 않은 방해, 하드웨어 장애, 자원들(예컨대, 가스, 액체, 화학물들)의 고갈, 유입 웨이퍼(들)(incoming wafer)에서의 결함들, 공정된 웨이퍼(들)에서의 결함들과 같은 것을 포함한다.
언급한 바와 같이, 상기 결함 모델들(180)은 상기 복수의 공정 툴들(105A,105B)에 의해 실시되는 공정 혹은 공정들을 나타낸다. 대안적인 실시예에서, 상기 모델들(180A-N)은 계층 관계를 구비하는바, 상기 결함 모델(180N)은 최저(즉, 센서) 레벨에서의 성능을 나타내고, 상기 결함 모델(180A)은 최고(즉, 툴) 레벨에서 성능을 나타내고, 그리고 다른 결함 모델들(180)은 일부 중간 레벨들에서 성능을 나타낸다.
특정 제조 시스템(100)에서 이용되는 결함 모델들의 개수와 범위는 실시에 따라 다양하다. 예를 들면, 일 실시예에서, 단일의 총괄적인 결함 모델(180A)이면 충분하고, 반면에 다른 실시예에서는 더욱 구체적인 복수의 결함 모델들(180A-N)이 이용될 수 있다.
언급한 바와 같이, 상기 설명적인 실시예에서 상기 FD 유닛(150)은 상기 FD 모듈(165)을 포함하는바, 상기 FD 모듈(165)은 소프트웨어에서 구현되어 상기 FD 유닛(150)의 저장 유닛(170)에 저장된다. 다른 실시예에서, 상기 FD 모듈(165)은 하드웨어 혹은 펌웨어에서 구현된다. 설명 목적으로, 상기 FD 모듈(165)이 FD 유닛(150)에 내재된 것으로 도시되었더라도, FD 모듈(165)은 제조 시스템(100)의 임의의 적당한 소자(APC 프레임워크(120)를 포함)에서 구현될 수 있음을 인식해야 한다. 일 실시예에서, 상기 FD 모듈(165)은 예를 들면 데이터 공정 유닛 혹은 컴퓨터에서 독립 유닛(standalone unit)으로 구현될 수 있다.
도 1에서 시스템(100)의 블록 다이어그램에 도시된 설명적인 소자들은 단지 설명적인 목적일 뿐이므로, 대안적인 실시예에서 본 발명의 정신 또는 범위를 벗어남이 없이 추가의 혹은 적은 수의 소자들이 이용될 수 있다. 예를 들면, 일 실시예에서, 상기 MES(115)는 관련 장비 인퍼페이스를 통해 APC 프레임워크(120)와 인터페이스할 것이다. 또한, 도 1에서 시스템(100)의 장비 인터페이스(110)와 같은 다양한 소자들이 독립 소자들로 도시되었더라도, 대안적인 실시예들에서 이러한 소자들은 공정 툴(105)에 집적될 수 있다. 유사하게, 상기 FD 유닛(150)은 APC 프레임워크(120)에 집적될 수 있다. 게다가, 상기 FD 유닛(150)의 저장 유닛(170)은 제조 시스템(100)에서 임의의 적당한 장소에 위치하여, 상기 제조 시스템(100)의 다양한 소자들이 그 안에 저장된 내용들을 액세스할 수 있다.
도 2에서, 본 발명의 일 실시예에 따라서, 도 1의 제조 시스템(100)에서 구현되는 방법의 흐름 다이어그램이 도시된다. 설명 목적으로, 도 2의 방법이 두 개의 공정 툴들(105A,105B)을 포함하는 상기 제조 시스템(100)과의 관계에서 설명될지라도, 다른 실시예들에서 2개 이상의 공정 툴들이 이용될 수 있다. 게다가, 상기 두 개의 공정 툴들(105A,105B)은 동일한 형태(즉, 양자 모두 식각 툴, 증착 툴 등과 같음)로 가정한다. 상기 두 개의 공정 툴들(105A,105B)은 서로 지리적으로 인접할 필요는 없다.
상기 제 1 공정 툴(105A)은 웨이퍼를 공정하고(단계205), 그리고 상기 제 2 공정 툴(105B)은 웨이퍼를 공정한다(단계215). 상기 두 개 공정 툴들(105A,105B)은 동시에 혹은 서로 다른 시간에 그들 각각의 웨이퍼를 공정한다. 일 실시예에서, 상기 공정 툴들(105A,105B)은 웨이퍼들 배치(batch of wafers)를 공정한다. 상기 웨이퍼들이 공정(단계 205,215)됨에 따라서, 상기 공정 툴들(105A,105B)은 그들 각각의 웨이퍼들의 공정에 관련된 추적 데이터를 상기 결함 검출 유닛(150)에 제공한다. 언급한 바와 같이, 상기 추적 데이터는 실질적으로 실시간으로 제공된다.
상기 웨이퍼들의 공정에 관련된 추적 데이터를 수신하는 상기 결함 검출(FD) 유닛(165)은, 상기 추적 데이터를 하나 이상의 결함 모델들(180A-N)과 비교하여 결함이 발생하였는지 여부를 결정한다. 특히, 상기 FD 모듈(165)은 상기 제 1 공정 툴(105A)에 의한 웨이퍼의 공정에 관련된 추적 데이터를 하나 이상의 결함 모듈들(180A-N)과 비교하여 상기 제 1 공정 툴(105A)에 관련된 결함이 발생하였는지 여부를 결정한다(단계 230). 상기 FD 모듈(165)은 상기 제 2 공정 툴(105B)에 의한 웨이퍼의 공정에 관련된 추적 데이터를 하나 이상의 결함 모듈들(180A-N)과 비교하여 상기 제 2 공정 툴(105B)에 관련된 결함이 발생하였는지 여부를 결정한다(단계 240). 일 실시예에서, 실시 목적에 따라, 상기 FD 모듈(165)은 결함 검출에 최적인 하나 이상의 결함 모듈들(180A-N)을 선택한다.
일 실시예에서, 상기 FD 모듈(165)은 실질적으로 동시에 하나 이상의 결함 모듈들(180A-N)을 사용하여 상기 제 1 및 제 2 공정 툴들(105A,105B)에 관련된 임의의 결함들이 발생하였는지 여부를 결정한다. 상기 방법에서, 상기 FD 모듈(165)은 병렬식으로 혹은 실질적으로 동시에 상기 제 1 및 제 2 공정 툴들(105A,105B)에 대한 결함 검출을 수행한다. 일 실시예에서, 상기 공정 툴들(105A,105B)로부터 제공된 추적 데이터는 하나 이상의 결함 모델들(180A-N)을 업데이트하는데 이용된다.
결함 검출에 이용되는 특정 결함 모델(들)(180A-N)은 특정 실시에 따른다. 예를 들면, 각 결함 모델(180A-N)이 상기 공정 툴들(105)에 의해 수행되는 서로 다른 공정 방법 단계를 나타낸다면, 상기 결함 검출 모듈(165)은 소정의 방법 단계에 대한 적당한 결함 모델(180)을 사용하여 상기 방법 단계와 관련된 결함이 발생하였는지 여부를 결정한다. 일 실시예에서, 상기 결함 검출 모듈(165)은 서로 다른 공정 툴들(105)에 대해, 상기 공정 툴들(105)에 의해 수행되는 공정 단계들에 따라, 서로 다른 결함 모델들(180)을 사용할 것이며, 대응하는 결함 모델들(180)이 상기 단계들에 관련된 결함들을 검출할 수 있다.
도 2의 방법이 두 개의 공정 툴들(105A,105B)과 관련하여 설명되었지만, 도 2의 상기 방법은 두 개 이상의 공정 툴들에 확장될 수 있다. 두 개 이상의 공정 툴들(105) 작동을 나타내는 결함 모델들(180)이 생성되면, 도 2의 방법에서 도시된 동작들은 상기 공정 툴들(105)에서의 결함들을 검출하는데 까지 확장될 수 있다.
본 발명의 하나 이상의 실시예들에 따라서, 효율적인 결함 검출 시스템이 개시되는바, 이는 복수의 공정 툴들(105)에 대해 병렬식으로 결함 검출을 수행할 수 있다. 일 실시예에서, 상기 복수의 공정 툴들(105) 전반에 걸친 결함 모델(들)(180)을 통해 병렬식으로 결함이 검출된다. 즉, 상기 결함 모델(들)(180)은 상기 복수의 공정 툴들(105)에 공통된다. 상기 공통 결함 모델(들)(180)은 상기 결함 검출 모듈(165)에 의해 실질적으로 동시에 사용되어, 상기 하나 이상의 공정 툴들(105)에 관련된 결함들을 검출한다. 복수의 공정 툴들(105) 작동을 나타낸는 공통 결함 모델들(180)의 이용은 시간 및 하드웨어 자원들(예컨대, 저장 공간)을 절감할 수 있다. 공통(따라서, 적은 수의) 결함 모델들(180)이 복수의 공정 툴들(105)을 구비한 제조 시스템(100)에서 결함을 검출하는데 이용될 수 있기 때문에, 하드웨어 자원들이 절감될 수 있다. 게다가, 적은 수의 결함 모델들(180)은 결함 모델들을 업데이트하는데 필요한 투자 시간이 더 적게 필요함을 의미한다. 시간 및 하드웨어 자원들에서의 상기 절감은 전반적인 제조 비용을 낮출 수 있고, 따라서 수익률을 높일 수 있다.
다양한 시스템 층들, 혹은 모듈들은 상기 제어 유닛(155,172)(도 1)에 의해 실행될 수 있다. 본 명세서에 이용된 바와 같아, 상기 용어 "제어 유닛"은 하나 이상의 마이크로프로세서, 마이크로제어기, 디지털 신호 프로세서, 프로세서 카드(하나 이상의 마이크로프로세서들 혹은 제어기들을 포함함), 혹은 다른 제어 혹은 연산 디바이스들을 포함한다. 본 설명에서 저장 유닛(170)은(도 1) 데이터 및 명령어들을 저장하기 위한 하나 이상의 기계-판독가능 저장매체를 포함한다. 상기 저장 매체는 동적 혹은 정적 기억장치(DRAM 혹은 SRAM), 소거가능 및 프로그램가능 읽기-전용 메모리(EPROM), 전기적으로 소거가능 및 프로그램가능 읽기-전용 메모리(EEPROM)와 플래시 메모리들과 같은 반도체 메모리 디바이스들; 고정, 플로피, 분리성 디스크와 같은 자기 디스크들; 테이프를 포함하는 다른 자기매체; 그리고 콤팩트 디스크(CD) 혹은 디지털 비디오 디스크(DVD)와 같은 광학 매체를 포함하는 서로 다른 형태의 메모리를 포함한다. 다양한 시스템들에서 다양한 소프트웨어 계층, 루틴(routine), 혹은 모듈들을 구성하는 명령어들은 각각의 저장 디바이스들에 저장된다. 각각의 제어 유닛에 의한 실행시, 상기 명령어들은 상기 대응하는 시스템이 프로그램되도록 한다.
상기 개시된 특정 실시예들은 단지 예시적인 것으로서, 본 발명은 상이하지만, 개시된 내용을 습득한 당업자에게 명백히 균등한 방식으로 변경되거나 실행될 수 있다. 더욱이, 이하 청구항에서 기술된 것을 제외하고 여기 보여진 구조 또는 설계에 대한 상세한 설명에 제한되지 않는다. 그에 따라 상기 구체화된 상세한 설명은 변경되거나 수정될 수 있고 그러한 변경은 본 발명의 사상과 범위 내에 있다는 것은 명백하다. 따라서 보호범위는 이하의 청구범위에 개시되어 있다.

Claims (9)

  1. 제 1 공정 툴(105A)에 의한 워크피스의 공정에 관련된 데이터를 수신하는 단계와;
    제 2 공정 툴(105B)에 의한 워크피스의 공정에 관련된 데이터를 수신하는 단계와; 그리고
    상기 제 1 공정 툴(105A)에 의한 상기 워크피스의 상기 공정 및 상기 제 2 공정 툴(105B)에 의한 상기 워크피스의 상기 공정 중 적어도 하나에 관련된 결함이 발생하였는지 여부를 결정하기 위해, 상기 수신된 데이터의 적어도 일부를 상기 공정 툴들(105A,105B) 양자에 공통된 결함 모델(180)과 비교하는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제 1항에 있어서,
    상기 수신된 데이터의 적어도 일부를 비교하는 단계는 상기 수신된 데이터의 상기 일부를 복수의 공통 결함 모델들(180)과 비교하는 단계를 포함하는 것을 특징으로 하는 방법.
  3. 제 2항에 있어서,
    상기 수신된 데이터의 상기 일부를 상기 복수의 공통 결함 모델들(180)과 비교하는 단계는 상기 수신된 데이터의 상기 일부를 공정 방법 단계들 중 적어도 한 단계 혹은 상기 제 1 및 제 2 공정 툴들(105A,105B)의 툴 상태들을 나타내는 상기 복수의 공통 결함 모델들(180)과 비교하는 단계를 포함하는 것을 특징으로 하는 방법.
  4. 제 1항에 있어서,
    제 3 공정 툴(105)에 의한 워크피스의 공정에 관련된 데이터를 수신하는 단계와; 그리고
    결함이 발생하였는지 여부를 결정하기 위해, 상기 제 3 공정 툴(105)에 의한 상기 워크피스의 상기 공정에 관련된 상기 수신된 데이터를 상기 공통 결함 모델(180)과 비교하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  5. 제 1항에 있어서,
    상기 워크피스의 상기 공정에 관련된 상기 데이터를 수신하는 단계는 상기 제 1 공정 툴(105A)에 의한 반도체 웨이퍼의 상기 공정에 관련된 상기 데이터를 수신하는 단계를 포함하는 것을 특징으로 하는 방법.
  6. 제 1항에 있어서,
    상기 데이터를 수신하는 단계는 상기 제 1 공정 툴(105A)에 의한 상기 웨이퍼의 상기 공정 및 상기 제 2 공정 툴(105B)에 의한 상기 웨이퍼의 공정에 관련된 계측 데이터를 수신하는 단계를 포함하는 것을 특징으로 하는 방법.
  7. 제 6항에 있어서,
    상기 데이터를 수신하는 단계는 상기 제 1 및 제 2 공정 툴들(105A,105B)에 의한 상기 웨이퍼의 상기 공정에 관련된 상기 데이터를 실질적으로 실시간 수신하는 단계를 포함하며; 그리고
    상기 수신된 데이터의 적어도 일부에 기초하여 상기 결함 모델(180)을 업데이트하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  8. 웨이퍼를 공정하는 제 1 공정 툴(105A)과;
    웨이퍼를 공정하는 제 2 공정 툴(105B)과; 그리고
    결함 검출 유닛(150)을 포함하는 시스템에 있어서,
    상기 결함 검출 유닛은:
    상기 제 1 공정 툴(105A) 및 상기 제 2 공정 툴(105B)에 의한 상기 웨이퍼의 상기 공정에 관련된 데이터를 수신하고; 그리고
    상기 수신된 데이터의 적어도 일부를 결함 모델(180)과 비교한 것에 기초하여 상기 제 1 및 제 2 공정 툴(105A,105B) 중 적어도 하나에 관련된 결함을 검출하며,
    상기 결함 모델(180)은 적어도 상기 제 1 및 제 2 공정 툴들(105A,105B)의 수용가능한 작동 범위를 나타내는 것을 특징으로 하는 시스템.
  9. 제 8항에 있어서,
    상기 제 1 및 제 2 공정 툴들(105A,105B)과 상기 결함 검출 유닛(150) 사이에 어드밴스드 공정 제어 프레임워크(120)가 연결된 것을 특징으로 하는 시스템.
KR1020057011431A 2002-12-18 2003-11-06 병렬식 결함 검출 KR20050084422A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/323,272 US8359494B2 (en) 2002-12-18 2002-12-18 Parallel fault detection
US10/323,272 2002-12-18

Publications (1)

Publication Number Publication Date
KR20050084422A true KR20050084422A (ko) 2005-08-26

Family

ID=32593170

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057011431A KR20050084422A (ko) 2002-12-18 2003-11-06 병렬식 결함 검출

Country Status (9)

Country Link
US (1) US8359494B2 (ko)
JP (1) JP2006513561A (ko)
KR (1) KR20050084422A (ko)
CN (1) CN100546012C (ko)
AU (1) AU2003291316A1 (ko)
DE (1) DE10393909T5 (ko)
GB (1) GB2411291B (ko)
TW (1) TWI327271B (ko)
WO (1) WO2004061939A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100724187B1 (ko) * 2005-12-27 2007-05-31 동부일렉트로닉스 주식회사 Ａｐｃ 시스템에서 포토공정 ｃｄ 제어 방법
KR101448345B1 (ko) * 2012-03-26 2014-10-07 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 생산성을 증대시키기 위한 리소 클러스터 및 모듈화

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7783455B1 (en) * 2005-03-04 2010-08-24 Globalfoundries Inc. Methods and systems for analyzing process equipment processing variations using sensor data
TWI385503B (zh) * 2007-01-15 2013-02-11 Hon Hai Prec Ind Co Ltd 檢測儀
US9196515B2 (en) 2012-03-26 2015-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Litho cluster and modulization to enhance productivity
JP2021077756A (ja) * 2019-11-07 2021-05-20 キオクシア株式会社 半導体プロセス解析装置および半導体プロセス解析プログラム
CN117112336B (zh) * 2023-10-25 2024-01-16 深圳市磐鼎科技有限公司 智能通信设备异常检测方法、设备、存储介质及装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5495417A (en) * 1990-08-14 1996-02-27 Kabushiki Kaisha Toshiba System for automatically producing different semiconductor products in different quantities through a plurality of processes along a production line
US5483636A (en) * 1993-02-03 1996-01-09 Texas Instruments Incorporated Automated diagnosis using wafer tracking databases
US5492440A (en) * 1993-05-18 1996-02-20 U.S. Philips Corporation Apparatus for movement of an object
US5642296A (en) * 1993-07-29 1997-06-24 Texas Instruments Incorporated Method of diagnosing malfunctions in semiconductor manufacturing equipment
JPH07201946A (ja) * 1993-12-28 1995-08-04 Hitachi Ltd 半導体装置等の製造方法及びその装置並びに検査方法及びその装置
US5864773A (en) * 1995-11-03 1999-01-26 Texas Instruments Incorporated Virtual sensor based monitoring and fault detection/classification system and method for semiconductor processing equipment
JPH09199551A (ja) * 1996-01-12 1997-07-31 Mitsubishi Electric Corp インライン検査用検査データ解析処理装置
EP1909318A3 (en) * 1996-03-19 2009-12-09 Hitachi, Ltd. Process management system
US6246787B1 (en) * 1996-05-31 2001-06-12 Texas Instruments Incorporated System and method for knowledgebase generation and management
US5859964A (en) * 1996-10-25 1999-01-12 Advanced Micro Devices, Inc. System and method for performing real time data acquisition, process modeling and fault detection of wafer fabrication processes
JPH1145919A (ja) * 1997-07-24 1999-02-16 Hitachi Ltd 半導体基板の製造方法
JPH11176899A (ja) * 1997-12-09 1999-07-02 Toshiba Corp 欠陥警告方法及び欠陥警告システム
KR19990065483A (ko) * 1998-01-14 1999-08-05 윤종용 반도체 제조설비 관리시스템의 설비 유닛상태 관리방법
US6115643A (en) * 1998-02-03 2000-09-05 Mcms Real-time manufacturing process control monitoring method
US6415276B1 (en) * 1998-08-14 2002-07-02 University Of New Mexico Bayesian belief networks for industrial processes
JP2000340619A (ja) * 1999-05-28 2000-12-08 Tokyo Seimitsu Co Ltd 半導体装置の製造不良解析方法及びシステム
WO2000079355A1 (en) 1999-06-22 2000-12-28 Brooks Automation, Inc. Run-to-run controller for use in microelectronic fabrication
US6763130B1 (en) * 1999-07-21 2004-07-13 Applied Materials, Inc. Real time defect source identification
US6556881B1 (en) 1999-09-09 2003-04-29 Advanced Micro Devices, Inc. Method and apparatus for integrating near real-time fault detection in an APC framework
US6484064B1 (en) * 1999-10-05 2002-11-19 Advanced Micro Devices, Inc. Method and apparatus for running metrology standard wafer routes for cross-fab metrology calibration
US6871112B1 (en) 2000-01-07 2005-03-22 Advanced Micro Devices, Inc. Method for requesting trace data reports from FDC semiconductor fabrication processes
US6725402B1 (en) 2000-07-31 2004-04-20 Advanced Micro Devices, Inc. Method and apparatus for fault detection of a processing tool and control thereof using an advanced process control (APC) framework
US6535783B1 (en) * 2001-03-05 2003-03-18 Advanced Micro Devices, Inc. Method and apparatus for the integration of sensor data from a process tool in an advanced process control (APC) framework
US6616759B2 (en) * 2001-09-06 2003-09-09 Hitachi, Ltd. Method of monitoring and/or controlling a semiconductor manufacturing apparatus and a system therefor
US6645780B1 (en) * 2001-12-13 2003-11-11 Advanced Micro Devices, Inc. Method and apparatus for combining integrated and offline metrology for process control
US6954883B1 (en) * 2002-01-11 2005-10-11 Advanced Micro Devices, Inc. Method and apparatus for performing fault detection using data from a database
US6850811B1 (en) * 2002-02-28 2005-02-01 Advanced Micro Devices, Inc. Analyzing error signals based on fault detection
TWI328164B (en) * 2002-05-29 2010-08-01 Tokyo Electron Ltd Method and apparatus for monitoring tool performance

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100724187B1 (ko) * 2005-12-27 2007-05-31 동부일렉트로닉스 주식회사 Ａｐｃ 시스템에서 포토공정 ｃｄ 제어 방법
KR101448345B1 (ko) * 2012-03-26 2014-10-07 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 생산성을 증대시키기 위한 리소 클러스터 및 모듈화

Also Published As

Publication number Publication date
TW200416527A (en) 2004-09-01
JP2006513561A (ja) 2006-04-20
DE10393909T5 (de) 2005-12-22
US8359494B2 (en) 2013-01-22
GB2411291B (en) 2006-07-19
CN1729559A (zh) 2006-02-01
CN100546012C (zh) 2009-09-30
TWI327271B (en) 2010-07-11
GB2411291A (en) 2005-08-24
AU2003291316A1 (en) 2004-07-29
WO2004061939A1 (en) 2004-07-22
GB0510169D0 (en) 2005-06-22
US20040123182A1 (en) 2004-06-24

Similar Documents

Publication Publication Date Title
US6778873B1 (en) Identifying a cause of a fault based on a process controller output
JP5401038B2 (ja) 重み付けされた主成分分析に基づく異常検出システムおよび方法
US7531368B2 (en) In-line lithography and etch system
US7373216B1 (en) Method and apparatus for verifying a site-dependent wafer
US7596423B2 (en) Method and apparatus for verifying a site-dependent procedure
US7650200B2 (en) Method and apparatus for creating a site-dependent evaluation library
US20040236528A1 (en) Method, device, computer-readable storage medium and computer program element for monitoring of a manufacturing process
US6563300B1 (en) Method and apparatus for fault detection using multiple tool error signals
KR20080094081A (ko) 제조 데이터 인덱싱을 위한 방법 및 장치
US6687561B1 (en) Method and apparatus for determining a sampling plan based on defectivity
US6804619B1 (en) Process control based on tool health data
US8321048B1 (en) Associating data with workpieces and correlating the data with yield data
US7051250B1 (en) Routing workpieces based upon detecting a fault
US6909933B2 (en) Method, device, computer-readable memory and computer program element for the computer-aided monitoring and controlling of a manufacturing process
KR20050084422A (ko) 병렬식 결함 검출
US20080275587A1 (en) Fault detection on a multivariate sub-model
WO2008121955A2 (en) In-line lithography and etch system
US7783374B2 (en) Method and apparatus for performing a site-dependent dual damascene procedure
US6732007B1 (en) Method and apparatus for implementing dynamic qualification recipes
US7246290B1 (en) Determining the health of a desired node in a multi-level system
US7348187B2 (en) Method, device, computer-readable storage medium and computer program element for the monitoring of a manufacturing process of a plurality of physical objects
US7031793B1 (en) Conflict resolution among multiple controllers
US6912433B1 (en) Determining a next tool state based on fault detection information
US7130769B1 (en) Method of dynamically designing a preventative maintenance schedule based upon sensor data, and system for accomplishing same
US7277824B1 (en) Method and apparatus for classifying faults based on wafer state data and sensor tool trace data

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application